JP2011242728A - 表示コントローラ回路、表示装置、及び携帯型電子機器 - Google Patents

Abstract

【課題】効率的なデータのサンプリングを行うことが可能な表示コントロール回路、及び表示装置、並びに携帯電子機器を提供すること。
【解決手段】本発明に係る表示コントロール回路は、第１表示モジュール１０と第２表示モジュール２０に対する水平同期信号とが交互に発生するように、互いの極性を逆として共通信号伝送路を用いて、第１表示モジュール１０及び第２表示モジュール２０に共通の信号を送信する水平同期信号ジェネレータ３５と、第１表示モジュール１０と第２表示モジュール２０に対してそれぞれの表示データを転送する共通データ信号伝送路と、セレクタ回路３６とを備える。セレクタ回路３６は、第１表示モジュール１０に対する水平同期信号が発生している期間には、第２表示モジュール２０の表示データを転送し、第２表示モジュール２０に対する水平同期信号が発生している期間には、第１表示モジュール１０の表示データを転送する。
【選択図】図２

Description

本発明は、表示コントローラ回路、表示装置、及び携帯型電子機器に関する。より詳細には、２つの表示モジュールを駆動する表示コントローラ回路、並びに、前記表示コントローラ回路を搭載した表示装置、及び携帯型電子機器に関する。

マトリクス型の表示素子に対し、水平方向、垂直方向に多数の信号線を配設し、信号線を駆動することによって表示素子に画像を表示させるＦＰＤ（Flat Panel Display）が、近年、様々な表示装置に搭載されている。マトリクス型の表示素子としては、ＬＣＤ(Liquid Crystal Display)、ＰＤＰ（Plasma Display Panel）、ＥＬ（Electroluminescence）ディスプレイ、ＦＥＤ（Field Emission Display）などがある。表示装置は、通常、表示素子を有する表示モジュール、及び表示コントローラ回路を具備する。表示コントローラ回路は、表示モジュールに対し、表示データと、表示素子を駆動するための各種制御信号とを送信する役割を担う。

近年、タッチパネルＵＩ(User Interface)の普及により、１つの端末に複数の表示モジュールを搭載する事が多くなってきた。この場合、複数の表示モジュールを独立して制御する必要がある。その一方で、端末の小型化・薄型化の要求に伴って、少しでも回路規模を小さくすることが求められている。

特許文献１には、回路規模の増大を抑えつつ、２つのＬＣＤモジュールを個々に制御する方法が開示されている。図３に、特許文献１に開示されたＬＣＤ駆動システムのブロック図を示す。ＬＣＤ駆動システムは、１つのＬＣＤコントローラ回路５０１に対し、２つのＬＣＤモジュール５０２ａ、５０２ｂが接続されている。

表示データＤＡＴＡ、駆動クロックＬＣＬＫ、ＳＣＫ信号、及びＤＴ信号は、ＬＣＤコントローラ回路５０１から、ＬＣＤモジュール５０２ａとＬＣＤモジュール５０２ｂとに対して共通に送られる。駆動クロックＬＣＬＫの立ち上がりでＬＣＤモジュール５０２ａに対する各色のデータがサンプリングされ、駆動クロックＬＣＬＫの立ち下がりでＬＣＤモジュール５０２ｂに対する各色のデータがサンプリングされるようになっている。

図４は、各ＬＣＤモジュールにおいて、各色のデータをサンプリングするための具体例を示すものである。同図に示すように、ＬＣＤモジュール５０２ａのレジスタ５５１ａは、駆動クロックＬＣＬＫの立ち上がりで、入力表示データＤＡＴＡをサンプリングし、ＬＣＤモジュール５０２ｂのレジスタ５５１ｂは、駆動クロックＬＣＬＫの立ち下がりで、入力表示データＤＡＴＡをサンプリングする。

図５（ａ）〜図５（ｇ）は、各部のタイミング図である。図５（ａ）が、表示データの送出クロック信号ＣＬＫであり、図５（ｂ）が表示データＤＡＴＡであり、図５（ｃ）が駆動クロックＬＣＬＫである。駆動クロックＬＣＬＫは、送出クロック信号ＣＬＫの１／２の周波数である。

表示データＤＡＴＡは、ＬＣＤモジュール５０２ａに対する各色のデータが駆動クロックＬＣＬＫの立ち上がりで転送され、ＬＣＤモジュール５０２ｂに対する各色のデータが駆動クロックＬＣＬＫの立下りで転送される。

ＬＣＤモジュール５０２ａに設けられたレジスタ５５１ａにより、図５（ｄ）のＳａｍ１に示すように、駆動クロックＬＣＬＫの立ち上がりで、ＬＣＤモジュール５０２ａに対する各色のデータがサンプリングされる。また、ＬＣＤモジュール５０２ｂのレジスタ５５１ｂにより、図５（ｅ）のＳａｍ２に示すように、駆動クロックＬＣＬＫの立下りで、ＬＣＤモジュール５０２ｂに対する各色のデータがサンプリングされる。

特開２００８−２４２２０９号公報

ところで、ＬＣＤ等のマトリクス型の表示素子の制御方法は、ＶＥＳＡ(Video Electronics Standards Association)規格に従う必要がある。例えば、水平同期信号ＨＳＹＮＣ(Horizontal Synchronizing signal)が発生している期間は、ダミーデータをサンプリングするように定められている。上記特許文献１の例においても、ＬＣＤモジュール５０２ａの水平同期信号ＨＳＹＮＣが発生している期間（図５（ｆ）のＨｓｙｎｃ１に示すＴ１の期間）及び、その直後の駆動クロックＬＣＬＫの立ち上がりまでの期間は、ＶＥＳＡ規格に則ってダミーデータをサンプリングしている。同様にして、ＬＣＤモジュール５０２ｂの水平同期信号ＨＳＹＮＣが発生している期間（図５（ｇ）のＨｓｙｎｃ２に示すＴ２の期間）及び、その直後の駆動クロックＬＣＬＫの立ち下がりまでの期間は、ＶＥＳＡ規格に則ってダミーデータをサンプリングしている。なお、図５（ｆ）及び図５（ｇ）においては、水平同期信号ＨＳＹＮＣがそれぞれ１回発生している例を図示しているが、実際には、設定に従って、周期的に水平同期信号ＨＳＹＮＣが発生している。そして、水平同期信号ＨＳＹＮＣが発生する毎に、その期間、及びその直後の駆動クロックＬＣＬＫの立ち上がり、若しくは立ち下がりまでの期間、ダミーデータをサンプリングするようになっている。

２つの表示モジュールを搭載する場合、それぞれの表示モジュールに対して表示する表示データを表示コントローラ回路からサンプリングする必要がある。従って、転送するデータ量が増大する。このため、ＶＥＳＡ規格に則りつつ、より効率的な表示データのサンプリング方法が求められていた。

本発明に係る表示コントロール回路は、表示画素がマトリクス状に配列されたマトリクス型の表示素子を具備する第１表示モジュール及び第２表示モジュールを制御する表示コントローラ回路であって、前記第１表示モジュールに対する水平同期信号と、前記第２表示モジュールに対する水平同期信号とが交互に発生するように、互いの極性を逆として共通信号伝送路を用いて、前記第１表示モジュール及び前記第２表示モジュールに共通の信号を送信する水平同期信号ジェネレータを備えている。また、前記第１表示モジュールと、前記第２表示モジュールに対してそれぞれの表示データを転送する共通データ信号伝送路と、そのデータ信号伝送路に流すデータを切り替えるセレクタ回路を備えている。前記セレクタ回路は、前記第１表示モジュールに対する前記水平同期信号が発生している期間には、前記第２表示モジュールの表示データを転送し、前記第２表示モジュールに対する前記水平同期信号が発生している期間には、前記第１表示モジュールの表示データを転送するものである。

本発明に係る表示コントローラ回路によれば、第１表示モジュールと、第２表示モジュールに対して水平同期信号を発生させる水平同期信号ジェネレータを具備する。また、ＶＥＳＡ規格に則りつつ、１つの表示モジュールに対する水平同期信号が発生している期間に、他方の表示モジュールの表示データを転送するセレクタ回路を具備する。従って、ダミーデータを送信する時間をカットし、効率的に表示データを第１表示モジュール及び第２表示モジュールに転送することが可能となる。例えば、１つの表示モジュールの水平同期信号が発生している期間に、別の表示モジュール用の信号を挿入し、１系統のＲＧＢ信号線で２つの表示モジュールに別の画面を表示することが可能となる。これにより、１つの表示コントローラ回路で２つの表示モジュールを効率的に制御することが可能となる。

本発明に係る表示装置は、表示画素がマトリクス状に配列されたマトリクス型の表示素子を具備する第１表示モジュールと、前記第１表示モジュールとは独立して配置され、表示画素がマトリクス状に配列されたマトリクス型の表示素子を具備する第２表示モジュールと、前記第１表示モジュール及び前記第２表示モジュールを制御する表示コントローラ回路とを備え、前記表示コントローラ回路は、上記態様の表示コントローラ回路を用いるものである。

本発明に係る携帯電子機器は、上記態様の表示装置を搭載したものである。

本発明によれば、ＶＥＳＡ規格に則りつつ、効率的なデータのサンプリングを行うことが可能な表示コントロール回路、及び表示装置、並びに携帯電子機器を提供することができるという優れた効果を有する。

実施形態に係る液晶表示装置のシステムを説明するための概略ブロック図。 実施形態に係る液晶表示装置の信号のタイミングを説明するための説明図。 特許文献１に開示されたＬＣＤ駆動システムを示すブロック図。 特許文献１に開示されたＬＣＤ駆動システムの説明図。 特許文献１に開示されたＬＣＤ駆動システムのタイミング図。

以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。以下、表示装置として、液晶表示装置を例として本発明の実施形態の一例を説明する。

図１に、本実施形態に係る液晶表示装置のシステムの概略ブロック図を示す。この液晶表示装置１は、例えば、携帯電話機などの情報端末、電子辞書などの電子機器の画像表示装置等に搭載される。液晶表示装置１は、同図に示すように、第１表示モジュールであるメインＬＣＤモジュール１０、第２表示モジュールであるサブＬＣＤモジュール２０、表示コントローラ回路であるＬＣＤコントローラ回路３０、記憶手段であるメインメモリ４０等を備えている。

メインＬＣＤモジュール１０、サブＬＣＤモジュール２０は、それぞれ表示画素がマトリクス状に配列されたマトリクス型の表示素子であるＬＣＤと、ＬＣＤを駆動する駆動回路を備える。

ＬＣＤコントローラ回路３０は、メインＬＣＤモジュール１０、サブＬＣＤモジュール２０を制御するものである。具体的には、ＬＣＤコントローラ回路３０は、メインメモリ４０から読みだした表示データＤＡＴＡをメインＬＣＤモジュール１０及びサブＬＣＤモジュール２０に転送すると共に、これらのＬＣＤモジュールを表示制御するために必要な複数の制御信号を送信するように構成されている。この制御信号としては、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ，表示データＤＡＴＡをＬＣＤの各表示画素に転送するためのクロック信号ＣＬＫ等がある。

表示データＤＡＴＡは、共通データ信号伝送路として機能するデータ信号線５１を用いて、メインＬＣＤモジュール１０及びサブＬＣＤモジュール２０に送信される。同様に、クロック信号ＣＬＫ、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣも、それぞれの共通信号伝送路を用いて、メインＬＣＤモジュール１０及びサブＬＣＤモジュール２０に送信される。データ信号線５１、クロック信号線５２、垂直同期信号線５３、水平同期信号線５４は、１つのＬＣＤコントローラ回路３０からメインＬＣＤモジュール１０及びサブＬＣＤモジュール２０のそれぞれに入力されるように、途中で配線が分岐されている。

ＬＣＤコントローラ回路３０内には、メインＬＣＤモジュール１０の表示データＤＡＴＡを格納する第１表示モジュール用ＦＩＦＯ（First In, First Out）として機能するメインＬＣＤ用ＦＩＦＯ３１が設けられている。また、ＬＣＤコントローラ回路３０内には、サブＬＣＤモジュール２０の表示データＤＡＴＡを格納する第２表示モジュール用ＦＩＦＯとして機能するサブＬＣＤ用ＦＩＦＯ３２も設けられている。

また、ＬＣＤコントローラ回路３０内には、クロック信号ＣＬＫを生成するための回路であるＣＬＫジェネレータ３３、垂直同期信号ＶＳＹＮＣを生成するための回路であるＶＳＹＮＣジェネレータ３４、水平同期信号ＨＳＹＮＣを生成するための回路であるＨＳＹＮＣジェネレータ３５が設けられている。ＣＬＫジェネレータ３３からクロック信号ＣＬＫが、ＶＳＹＮＣジェネレータ３４から垂直同期信号ＶＳＹＮＣが、ＨＳＹＮＣジェネレータ３５から水平同期信号ＨＳＹＮＣが生成され、これらの制御信号がメインＬＣＤモジュール１０、サブＬＣＤモジュール２０に送信される。ＨＳＹＮＣジェネレータ３５は、メインＬＣＤモジュール１０、サブＬＣＤモジュール２０に対する水平同期信号とが交互に発生するように、互いの極性を逆として共通信号伝送路である水平同期信号線５４を用いて、メインＬＣＤモジュール１０及びサブＬＣＤモジュール２０に共通の信号を送信する。

さらに、ＬＣＤコントローラ回路３０内には、セレクタ回路３６が設けられている。セレクタ回路３６は、メインＬＣＤ用ＦＩＦＯ３１及びサブＬＣＤ用ＦＩＦＯ３２からの信号、及びＨＳＹＮＣジェネレータ３５からの信号を入力とし、ＨＳＹＮＣジェネレータ３５からの信号に応じて、メインＬＣＤ用ＦＩＦＯ３１及びサブＬＣＤ用ＦＩＦＯ３２からの信号のいずれかを選択して出力する回路である。セレクタ回路３６は、メインＬＣＤモジュールに対する水平同期信号が発生している期間には、サブＬＣＤモジュールの表示データを転送し、サブＬＣＤモジュールに対する水平同期信号が発生している期間には、メインＬＣＤモジュールの表示データを転送する。

セレクタ回路３６は、データ信号線５１を介してメインＬＣＤモジュール１０、サブＬＣＤモジュール２０と接続されている。ＣＬＫジェネレータ３３は、クロック信号線５２を介してメインＬＣＤモジュール１０、サブＬＣＤモジュール２０と接続されている。さらに、ＶＳＹＮＣジェネレータ３４は、垂直同期信号線５３を介してメインＬＣＤモジュール１０、サブＬＣＤモジュール２０と接続されている。同様に、ＨＳＹＮＣジェネレータ３５は、水平同期信号線５４を介してメインＬＣＤモジュール１０、サブＬＣＤモジュール２０と接続されている。

メインメモリ４０は、画像データ伝送路６０を介してＬＣＤコントローラ回路３０と接続されている。メインメモリ４０には、メインＬＣＤ用の画像データ４１、サブＬＣＤ用の画像データ４２が保存されている。メインメモリ４０に格納されているメインＬＣＤ用の画像データ４１は、ＬＣＤコントローラ回路３０内のメインＬＣＤ用ＦＩＦＯ３１に転送可能なように構成されている。同様にして、メインメモリ４０に保存されているサブＬＣＤ用の画像データ４２は、ＬＣＤコントローラ回路３０内のサブＬＣＤ用ＦＩＦＯ３２内に転送可能なように構成されている。なお、メインメモリ４０とＬＣＤコントローラ回路３０の接続方法は、公知の接続方法を制限なく利用することが可能である。

図２に、本実施形態に係る液晶表示装置１の信号のタイミングを説明するための説明図を示す。図２において、メインＬＣＤモジュール１０の水平同期信号の極性を負、サブＬＣＤモジュール２０の水平同期信号の極性を正とする。また、それぞれのＬＣＤモジュールはＣＬＫの立ち上がりでデータをサンプリングすることとする。

まず、メインＬＣＤモジュール１０の観点から説明する。水平同期信号ＨＳＹＮＣがＬｏｗの期間Ｔ１は、メインＬＣＤモジュール１０にとって水平同期信号ＨＹＳＮＣが発生している期間であり、ダミーデータをサンプリングする必要がある。そのため、メインＬＣＤモジュール１０にとってはダミーデータであるサブＬＣＤモジュール１０の表示データを転送する。そして、水平同期信号ＨＳＹＮＣがＨｉｇｈの期間Ｔ２は、メインＬＣＤモジュール１０にとって水平同期信号ＨＹＳＮＣが発生していない期間であり、有効なデータをサンプリングすることができる期間である。そのため、メインＬＣＤモジュール１０にとって有効な表示データをデータ信号線５１に転送する。

次に、サブＬＣＤモジュール２０の観点から説明する。水平同期信号ＨＳＹＮＣがＬｏｗの期間は、サブＬＣＤモジュールにとって水平同期信号ＨＹＳＮＣが発生していない期間Ｔ１であり、有効なデータをサンプリングすることができる期間である。そのため、サブＬＣＤモジュール２０にとって有効な表示データをデータ信号線に転送する。そして、水平同期信号ＨＳＹＮＣがＨｉｇｈの期間Ｔ２は、サブＬＣＤモジュール２０にとって水平同期信号ＨＹＳＮＣが発生している期間であり、ダミーデータをサンプリングする必要がある。そのため、サブＬＣＤモジュール２０にとってはダミーデータであるメインＬＣＤモジュール２０の表示データを転送する。

このように、メインＬＣＤモジュール１０の水平同期信号ＨＳＹＮＣとサブＬＣＤモジュール２０の水平同期信号ＨＳＹＮＣが交互に発生するように、互いの極性を逆として、共通信号伝送路である水平同期信号線５４を用いて、メインＬＣＤモジュール１０とサブＬＣＤモジュール２０に共通の信号を送信するようにしている。

ＶＥＳＡ規格によれば、前述したように、水平同期信号ＨＳＹＮＣが発生している期間は、ダミーデータをサンプリングしなければならない。本実施形態においては、メインＬＣＤモジュール１０に対する水平同期信号ＨＳＹＮＣが発生している期間Ｔ１は、サブＬＣＤモジュール２０の表示データＤＡＴＡをサンプリングするようにしている。同様に、サブＬＣＤモジュール２０に対する水平同期信号ＨＳＹＮＣが発生している期間Ｔ２は、メインＬＣＤモジュール１０の表示データＤＡＴＡをサンプリングするようにしている。

より具体的には、メインＬＣＤモジュール１０に対する水平同期信号ＨＳＹＮＣが発生している期間Ｔ１（図２中の水平同期信号ＨＳＹＮＣの極性がＬｏｗの期間）は、セレクタ回路３６によって、サブＬＣＤモジュール２０の表示データＤＡＴＡがデータ信号線５１を介して転送される。同様にして、サブＬＣＤモジュール２０に対する水平同期信号ＨＳＹＮＣが発生している期間Ｔ２（図２中の水平同期信号ＨＳＹＮＣの極性がＨｉｇｈの期間）は、セレクタ回路３６によって、メインＬＣＤモジュール１０の表示データＤＡＴＡがデータ信号線５１を介して転送される。換言すると、セレクタ回路３６は、メインＬＣＤモジュール１０用の表示データＤＡＴＡとサブＬＣＤモジュール２０用の表示データＤＡＴＡを、水平同期信号ＨＳＹＮＣの発生状況に応じて選択して転送する。従って、図２の水平同期信号ＨＳＹＮＣが発生している期間、データ信号線５１には、メインＬＣＤモジュール１０用の表示データＤＡＴＡとサブＬＣＤモジュール２０用の表示データＤＡＴＡとが交互に常に流れることになる。

本実施形態においては、メインＬＣＤモジュール１０とサブＬＣＤモジュール２０の各表示素子の垂直方向の画素数は同一とする。一方、水平方向の画素数は、水平同期信号ＨＳＹＮＣが発生している期間に応じて決定する。すなわち、水平同期信号ＨＳＹＮＣの極性がＬｏｗの期間Ｔ１のクロック数と、サブＬＣＤモジュール２０の水平方向の画素数を一致させる。同様にして、水平同期信号ＨＳＹＮＣの極性がＨｉｇｈの期間Ｔ２のクロック数と、メインＬＣＤモジュール１０の水平方向の画素数を一致させる。例えば、メインＬＣＤモジュール１０のサイズが４８０（Ｈ）×６４０（Ｖ）の場合であって、メインＬＣＤモジュール１０の水平同期信号ＨＳＹＮＣが発生している期間Ｔ１（図２中の水平同期信号ＨＳＹＮＣの極性がＬｏｗの期間）のクロック数が１０の場合、サブＬＣＤモジュール２０の水平方向の画素数を１０とする（図２の例においては、Ｌｏｗの期間のクロック数は３の例を示している）。すなわち、サブＬＣＤモジュール２０は、サイズ１０（Ｈ）×６４０（Ｖ）とする。なお、水平同期信号ＨＳＹＮＣの極性がＨｉｇｈの期間Ｔ２のクロック数は、４８０となる。

上記特許文献１においては、前述したように、水平同期信号ＨＳＹＮＣが発生する毎に、その期間、及びその直後の駆動クロックＬＣＬＫの立ち上がり若しくは立ち下がりまでの期間に、ダミーデータをサンプリングしていた。また、図３に示すように、ＬＣＤモジュール５０２ａに送信する水平同期信号の送信ラインと、ＬＣＤモジュール５０２ｂに送信する水平同期信号の送信ラインとを独立に設け、独立した信号を送信していた。さらに、垂直同期信号ＶＳＹＮＣ、ＣＳ信号についても、ＬＣＤモジュール５０２ａとＬＣＤモジュール５０２ｂとで独立した送信ラインを設け、独立した信号を送信していた。

本実施形態によれば、ＨＳＹＮＣジェネレータ３５は、設定に合わせて、Ｌｏｗ信号とＨｉｇｈ信号を周期的に発生させている。メインＬＣＤモジュール１０とサブＬＣＤモジュール２０の水平同期信号ＨＳＹＮＣの極性を逆に設定することで、１つの水平同期信号線５４でそれぞれの水平同期信号ＨＳＹＮＣをまかなうことができる。言い換えれば、それぞれのＬＣＤモジュールの水平同期信号ＨＳＹＮＣが交互に発生しているように見える。上記構成により、ＶＥＳＡ規格に則りつつ、１つのＬＣＤモジュールに対する水平同期信号ＨＳＹＮＣが発生している期間に、他方のＬＣＤモジュールの表示データＤＡＴＡを共通データ信号伝送路であるデータ信号線５１を介して転送することができる。従って、ダミーデータを送信する時間をカットし、効率的に表示データＤＡＴＡを転送することが可能となる。例えば、１つのＬＣＤモジュールの水平同期信号ＨＳＹＮＣが発生している期間に、別のＬＣＤモジュール用の信号を挿入し、１系統のＲＧＢ信号で２つのＬＣＤモジュールに別の画面を表示することが可能となる。これにより、１つのＬＣＤコントローラ回路で２つのＬＣＤモジュールを効率的に制御することが可能となる。しかも、本実施形態によれば、表示データＤＡＴＡ、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、駆動クロック信号ＣＬＫについて、それぞれ共通の信号伝送路を用いて、メインＬＣＤモジュール１０とサブＬＣＤモジュール２０に信号を送信している。共通の系統の制御信号を用いているので、ＬＣＤコントローラ回路の小型化を実現することができる。

なお、上記実施形態においては、第１表示モジュールとしてメインＬＣＤモジュールを、第２表示モジュールとしてサブＬＣＤモジュールを設ける構成を述べたが、ＬＣＤ以外の表示モジュールであってもよいことは言うまでもない。また、上記実施形態においては、第１表示モジュールであるメインＬＣＤモジュールは、水平同期信号ＨＳＹＮＣの極性がＨｉｇｈの時にデータを取り込むように設定し、サブＬＣＤモジュールは、水平同期信号ＨＳＹＮＣの極性がＬｏｗの時にデータを取り込むように設定した例を挙げたが、説明の便宜上のものであって、極性が逆であってもよいことは言うまでもない。

また、表示装置として液晶表示装置を用いた例を挙げたが、マトリクス型の表示素子を搭載する表示モジュール全般を搭載する表示装置に本発明を適用することができる。マトリクス型の表示素子としては、ＬＣＤの他に、ＰＤＰ、ＥＬディスプレイ、ＦＥＤなどを挙げることができる。また、上記実施形態においては、携帯型電子機器の画像表示装置に適用しているが、デスクトップ型ＰＣ（Personal Computer）など携帯型以外の電子機器に本発明を適用することもできる。

また、表示装置内に本発明を適用して制御する表示モジュールと、従来の方式で制御する表示モジュールが混在していてもよい。

１ 液晶表示装置
１０ メインＬＣＤモジュール
２０ サブＬＣＤモジュール
３０ ＬＣＤコントローラ回路
３１ メインＬＣＤ用ＦＩＦＯ
３２ サブＬＣＤ用ＦＩＦＯ
３３ ＣＬＫジェネレータ
３４ ＶＳＹＮＣジェネレータ
３５ ＨＳＹＮＣジェネレータ
３６ セレクタ回路
４０ メインメモリ
４１ メインＬＣＤ用画像データ
４２ サブＬＣＤ用画像データ
５０ 信号伝送路
５１ データ信号線
５２ クロック信号線
５３ 垂直同期信号線
５４ 水平同期信号線
６０ 画像データ伝送路

Claims (6)

1. 表示画素がマトリクス状に配列されたマトリクス型の表示素子を具備する第１表示モジュール及び第２表示モジュールを制御する表示コントローラ回路であって、
   前記第１表示モジュールに対する水平同期信号と、前記第２表示モジュールに対する水平同期信号とが交互に発生するように、互いの極性を逆として共通信号伝送路を用いて、前記第１表示モジュール及び前記第２表示モジュールに共通の信号を送信する水平同期信号ジェネレータと、
   前記第１表示モジュールと前記第２表示モジュールに対してそれぞれの表示データを転送する共通データ信号伝送路と、
   前記共通データ信号伝送路に流すデータを切り替えるセレクタ回路とを備え、
   前記セレクタ回路は、前記第１表示モジュールに対する前記水平同期信号が発生している期間には、前記第２表示モジュールの表示データを転送し、前記第２表示モジュールに対する前記水平同期信号が発生している期間には、前記第１表示モジュールの表示データを転送する表示コントローラ回路。
2. 前記第１表示モジュールの垂直方向の画素数と、前記第２表示モジュールの垂直方向の画素数を同一とし、
   前記第１表示モジュールの水平方向の画素数は、前記第２表示モジュールの水平同期信号が発生している期間の前記表示データを転送するためのクロック信号のクロック数と同一とし、
   前記第２表示モジュールの水平方向の画素数は、前記第１表示モジュールの水平同期信号が発生している期間の前記表示データを転送するためのクロック信号のクロック数と同一とすることを特徴とする請求項１に記載の表示コントローラ回路。
3. さらに、前記第１表示モジュールに対する垂直同期信号と、前記第２表示モジュールに対する垂直同期信号とを、共通信号伝送路を用いて、前記第１表示モジュール及び前記第２表示モジュールに送信する垂直同期信号ジェネレータと
   前記第１表示モジュールに対する駆動クロック信号と、前記第２表示モジュールに対する駆動クロック信号とを、共通信号伝送路を用いて、前記第１表示モジュール及び前記第２表示モジュールに送信する駆動クロックジェネレータとを備えることを特徴とする請求項１又は２に記載の表示コントローラ回路。
4. 表示画素がマトリクス状に配列されたマトリクス型の表示素子を具備する第１表示モジュールと、
   前記第１表示モジュールとは独立して配置され、表示画素がマトリクス状に配列されたマトリクス型の表示素子を具備する第２表示モジュールと、
   前記第１表示モジュール及び前記第２表示モジュールを制御する表示コントローラ回路とを備え、
   前記表示コントローラ回路は、請求項１〜３のいずれか１項に記載の表示コントローラ回路である表示装置。
5. 前記表示モジュールは、ＬＣＤモジュールであることを特徴とする請求項４に記載の表示装置。
6. 請求項４又は５に記載の表示装置を備えた携帯型電子機器。

Images