JP2011238963A - Method of manufacturing package component - Google Patents
Method of manufacturing package component Download PDFInfo
- Publication number
- JP2011238963A JP2011238963A JP2011166915A JP2011166915A JP2011238963A JP 2011238963 A JP2011238963 A JP 2011238963A JP 2011166915 A JP2011166915 A JP 2011166915A JP 2011166915 A JP2011166915 A JP 2011166915A JP 2011238963 A JP2011238963 A JP 2011238963A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- lead frame
- semiconductor device
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、パッケージ部品の製造方法に関する。 The present invention relates to a method for manufacturing a package component.
半導体装置用パッケージ部品には、半導体素子や配線部材と接続されるアイランドおよびリードフレームの一部が露出されて形成されるものがある。従来このような半導体装置の製造方法において、成形用金型でリードフレームを挟持して射出成形する際に、リードフレームの弾性を利用して、成形用金型の内面に密着させる方法が提案されている(例えば、特許文献1参照)。 Some package parts for semiconductor devices are formed by exposing part of islands and lead frames connected to semiconductor elements and wiring members. Conventionally, in such a method of manufacturing a semiconductor device, a method has been proposed in which the elasticity of the lead frame is used to closely contact the inner surface of the molding die when the lead frame is sandwiched between the molding die and injection molding is performed. (For example, refer to Patent Document 1).
図6は、上記従来の方法を用いて形成された半導体装置101の構成を示す断面図である。アイランド102a、内部リード102bおよび外部リード102cからなるリードフレーム102が樹脂103に配置されている。アイランド102aには半導体素子104が配置され、半導体素子104は、ワイヤ105により、内部リード102bに接続されている。外部リード102cは、内部リード102bと一体形成され、電圧を印加するための端子として用いられる。半導体素子104は、樹脂103および蓋体106により密閉されている。
FIG. 6 is a cross-sectional view showing the configuration of the
図7は、半導体装置101を射出成形用金型111を用いて、射出成形する際の構成を示す断面図である。射出成形用金型111は、上部金型111aおよび下部金型111bにより構成されている。図7(a)は、リードフレーム102を上部金型111aおよび下部金型111bで挟持し、射出成形用金型111のキャビティ113に樹脂103を充填する直前の状態を示す断面図である。図7(b)は、上部金型111aを詳細に示した断面図である。
FIG. 7 is a cross-sectional view showing a configuration when the
キャビティ113は、樹脂を成形するために上部金型111a、および下部金型111bにより形成された空洞である。また、外部リード102cは、キャビティ113に樹脂が充填される際に、上部金型111a、下部金型111bに挟持される。突出部112は、上部金型103aに、パーティングフェイス114から突出するように形成されている。
The
図7(b)に示すように、突出部112において、アイランド102aが配置される部分は平坦に形成され、内部リード102bと接触する部分には傾斜が設けられている。図7(b)に示すように、突出部112のアイランド102aが配置される部分とパーティングフェイス114からの突出量Aは、10〜100μmである。また、突出部112の側面角部のパーティングフェイス114からの突出量Bは、5〜50μmである。
As shown in FIG. 7B, in the projecting
このような構成によれば、リードフレーム102を上部金型111a、および下部金型111bで挟持した際に、突出部112がパーティングフェイス114よりも突出して形成されているので、アイランド102aと内部リード102bとをパーティングフェイス114から突出相当分、部分的に変位させる事になる。このことにより、リードフレーム102は、弾性によってアイランド102aと内部リード102bとが上部金型111a内面に密着する。この状態で、キャビティ113に樹脂を充填すると、アイランド102aおよび内部リード102bと突出部112との間に樹脂103が浸入することを阻止でき、樹脂103のフラッシュバリの発生を抑制することができる。
According to such a configuration, when the
しかしながら、上記従来の構成では、内部リード102bと突出部との綿密な密着が要求されると共に、密着力は内部リード102bが変形する事に対して反発する弾性力のみである。したがって、必ずしも内部リード102bと突出部112との密着が充分では無く、依然としてリードフレームに樹脂のフラッシュバリが生じる場合がある。
However, in the above conventional configuration, close contact between the
また、射出成形の際に内部リード102bに弾性変形を伴うのでリードフレームに残留応力が生じたまま樹脂と接着される。したがって、後に半導体装置として組み立てられる際の加熱を伴うボンディング工程等で、熱膨張などにより、リードフレーム102に応力がかかり、リードフレーム102と樹脂103との剥離が起こり、気密性低下等の品質が低下する場合がある。
Further, since the
本発明は、上記従来の課題を解決するもので、樹脂によるフラッシュバリが発生することが無いリードフレーム、パッケージ部品、半導体装置およびそれらの製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described conventional problems, and to provide a lead frame, a package component, a semiconductor device, and a method for manufacturing the same, in which flash burrs due to resin do not occur.
また、本発明のパッケージ部品の製造方法は、リード部と、前記リード部を接続するフレーム部とを備え、前記リード部は、半導体素子が搭載可能に平面形状に形成された平坦部を有するリードフレームと、前記リードフレームの平坦部が配置される部分のキャビティの厚さが、前記平坦部の厚さより薄く形成され成形用金型とを用意し、前記リードフレームを前記成形用金型に狭持させて型締めし、前記成形用金型のキャビティに樹脂を充填し、前記樹脂を固化させることにより、前記リードフレームと前記樹脂を一体成形することを特徴とする。 The package component manufacturing method of the present invention includes a lead portion and a frame portion for connecting the lead portion, and the lead portion has a flat portion formed in a planar shape so that a semiconductor element can be mounted thereon. A mold and a mold for forming a frame and a cavity of a portion where the flat part of the lead frame is disposed are formed to be thinner than the thickness of the flat part, and the lead frame is narrowed to the mold. The lead frame and the resin are integrally molded by holding and clamping, filling the cavity of the molding die with resin, and solidifying the resin.
本発明によれば、成形用金型によりつぶし代がつぶされることにより、樹脂によるフラッシュバリが発生することが無いリードフレーム、パッケージ部品、半導体装置およびそれらの製造方法を提供することができる。 According to the present invention, it is possible to provide a lead frame, a package component, a semiconductor device, and a method for manufacturing them without causing a flash burr due to a resin when a crushing margin is crushed by a molding die.
(実施の形態)
図1は、本発明の実施の形態に係る半導体装置1aの構成を示す断面図である。半導体装置1aは、リード部2を有するパッケージ部品4に、半導体素子5が配置され、ポッティング樹脂7により封止されている。なお、リード部2において、搭載部8を形成する側の面を第一主面、第一主面の裏面を第二主面とする。
(Embodiment)
FIG. 1 is a cross-sectional view showing a configuration of a
パッケージ部品4は、リブ13を有する樹脂枠3と第一リード部2aおよび第二リード部2bが一体成形されている。第一リード部2a、および第二リード部2bは、第二主面側が突出した厚板部12a、12bを有している。厚板部12a、12bにおける第一主面には、それぞれ削り代9a、9b、搭載部8が形成されている。搭載部8は、リード部2と樹脂枠3により、平坦に形成されている。搭載部8の第一リード部2aにより形成された領域には、半導体素子5が配置され、ワイヤ6により第二リード部2bに電気的に接続されている。
In the package component 4, the
削り代9a、9bは、第一リード部2a、および第二リード部2bの搭載部8の端部に形成されている。第一リード部2aおよび第二リード部2bそれぞれの搭載部8が形成された面に隣接する面には、つぶし代10a、10bが位置している。
The
樹脂枠3は、リード部2上に、削り代9a、9bから連続して形成されたリブ13を有する。リブ13と搭載部8により囲まれた領域には、ポッティング樹脂7が充填されており、半導体素子5の劣化を防ぎ、外部からの衝撃に対して半導体素子5への衝撃を緩和することができる。
The
図2は、パッケージ部品4の構成を示す、(a)は上面図、(b)はA−A断面図、(c)はB−B断面図である。削り代9a、9bは、リブ13に連続するように形成されている。
2A and 2B show the configuration of the package component 4. FIG. 2A is a top view, FIG. 2B is an AA sectional view, and FIG. 2C is a BB sectional view. The
図3は、パッケージ部品4に加工される前のリード部2の構成を示す(a)は上面図、(b)はC−C断面図である。第一リード部2aと第二リード部2bは、隙間を隔てて配置されている。実際には、第一リード部2aと第二リード部2bは、フレーム枠(図示せず)で繋がっており、これが連続した連続帯として、リード部2が形成されている。
3A and 3B show a configuration of the
平坦部11a、11bは、図2に示すパッケージ部品4に加工されると、搭載部8となる平面を構成している。削り代9aとつぶし代10aおよび削り代9bとつぶし代10bは、それぞれリード部2の第一主面に平坦部11a、11bを囲むように形成されている。削り代9a、9bは、例えば矩形形状に形成され、図2に示したように、リブ13に連続するように、側面が傾斜に形成されてはいない。つぶし代10a、10bは、それぞれ第一リード部2a、および第二リード部2bにおける平坦部11a、11b上の端部に形成されており、図2に示すように、第一リード部2aおよび第二リード部2bが対向する面には形成されていない。削り代9a、9bとつぶし代10a、10bは、後述する成形用金型に狭持された際に、完全につぶされるか、一部がつぶされる(削られる)かの違いであり、本質的な違いはない。
The
次に、本実施の形態にかかる半導体装置1aの製造方法について説明する。図4は、半導体装置の製造工程を示す断面図である。まず、図4(a)に示すように、第二主面に、厚板部12a、12bとなる凸部が形成されるように金属板をプレス加工し、リード部2を形成する。つぎに、リード部2をパンチ型21と対向するように配置する。パンチ型21は、プレス加工して転写させる凹凸を反転させた形状の加工面を有する。パンチ型21を用いて、厚板部12a、12bの第一主面をプレス加工することにより、図3に示す削り代9a、9b、つぶし代10a、10b、平坦部11a、11bが形成されたリード部2が形成される。
Next, a method for manufacturing the
つぎに、リード部2を成形用金型22で挟持して型締めする。図4(b)は、プレス工程を終えたリード部2を成形用金型22で挟持して型締めした状態を示す断面図である。成形用金型22は、リード部2の第一主面を狭持する第一成形用金型22aと、第二主面を狭持する第二成形用金型22bを有している。第一成形用金型22aには、凸状頂上部が平面形状である突出部23が形成されている。成形用金型22の型締め時において、突出部23と第二成形用金型22bとの間の距離は、平坦部11a、11bと第二主面の間の距離よりも短く形成されている。
Next, the
第一成形用金型22aと第二成形用金型22bに囲まれたキャビティ24にリード部2を配置し、型締めすると、突出部23がつぶし代10a、10bをつぶし、削り代9a、9bを削る。つぶし代10a、10bの一部および、削り代9a、9bの削られた部分が、突出部23とリード部2の間を埋めて、突出部23とリード部2が密着する。つぶし代10a、10bは、それぞれ第一リード部2a、第二リード部2bの端部から押し出される。第一リード部2aと第二リード部2bは、距離をおいて配置されているので、つぶし代10aとつぶし代10bは接触しない。型締めされることにより、つぶし代10a、10bが形成されていた領域および平坦部11a、11bが面一になる。
When the
つぎに、図4(c)に示すように、キャビティ24へ樹脂3を注入し、固化させる。突出部23とリード部2は、密着していて、間に樹脂3は入り込まない。樹脂3が固化することにより、平坦部11a、11bと樹脂3により搭載部8が形成される。樹脂3が固化すると、図2に示すパッケージ部品4が完成し、成形用金型22から取り出される。
Next, as shown in FIG. 4C, the
つぎに、搭載部8の第一リード部2aに、1つの電極が接続されるように半導体素子5を配置する。そして、半導体素子5の他の電極にワイヤ6を接続し、ワイヤの他端を搭載部8の第二リード部2bに接続する。つぎに、半導体素子5が配置された搭載部8上にポッティング樹脂7を注入して固化させる。以上の工程により図1に示す半導体装置1aを製造することができる。
Next, the
本実施の形態にかかるパッケージ部品は、上記のように形成されることにより、搭載部8において樹脂3のフラッシュバリが発生することが無い。また、このパッケージ部品を用いた半導体装置1aにおいて、樹脂のフラッシュバリを除去する工程を経ずに、搭載部8に半導体素子5を配置し、ワイヤ6を接続することができ、電気的接続が確実で信頼性の高いものとする事が可能である。
By forming the package component according to the present embodiment as described above, flash burrs of the
なお、リード部2における厚板部12a、12bの第2主面を絶縁層で覆う構成としても良い。この構成により、半導体装置1aが金属などに配置された場合においても、第一リード部2aと第二リード部2bがショートしない。
In addition, it is good also as a structure which covers the 2nd main surface of the
また、半導体装置1aの変形例として、図5に示す半導体装置1bとすることもできる。図5は、半導体装置1bの構成を示す断面図である。半導体装置1bは、半導体装置1aとは、ポッティング樹脂に代えて、リブ13の上端に蓋体14が設けられている点が異なり、他の構成は、半導体装置1aと同様である。蓋体14が設けられることにより、半導体素子5に外部からの力が加わらないようにすることができる。このように構成しても、半導体装置1aと同様の効果を得ることができる。
Further, as a modification of the
また、半導体素子5を、発光素子あるいは受光素子とした光半導体装置を構成する場合は、光透過性のポッティング樹脂7あるいは蓋体14を用いる。
When an optical semiconductor device in which the
本発明の半導体装置は、樹脂のフラッシュバリを抑制し、電気的に信頼性が高いという利点を有し、光半導体装置等の分野において利用可能である。 The semiconductor device of the present invention has the advantage of suppressing resin flash burrs and being electrically reliable, and can be used in the field of optical semiconductor devices and the like.
1a、1b 半導体装置
2 リードフレーム
2a 第一リード部
2b 第二リード部
3 樹脂枠
4 パッケージ部品
5 半導体素子
6 ワイヤ
7 ポッティング樹脂
8 搭載部
9a、9b 削り代
10a、10b つぶし代
11a、11b 平坦部
12a、12b 厚板部
13 リブ
14 蓋体
21 パンチ型
22 成形用金型
22a 第一成形用金型
22b 第二成形用金型
23 突出部
24 キャビティ
DESCRIPTION OF
Claims (1)
前記リードフレームの平坦部が配置される部分のキャビティの厚さが、前記平坦部の厚さより薄く形成され成形用金型とを用意し、
前記リードフレームを前記成形用金型に狭持させて型締めし、
前記成形用金型のキャビティに樹脂を充填し、前記樹脂を固化させることにより、前記リードフレームと前記樹脂を一体成形することを特徴とするパッケージ部品の製造方法。 A lead frame, and a lead frame having a flat portion formed in a planar shape so that a semiconductor element can be mounted;
A cavity for the portion where the flat portion of the lead frame is disposed is formed thinner than the thickness of the flat portion, and a molding die is prepared,
The lead frame is clamped by clamping the molding die,
A method of manufacturing a package component, wherein the lead frame and the resin are integrally formed by filling a resin in a cavity of the molding die and solidifying the resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011166915A JP2011238963A (en) | 2011-07-29 | 2011-07-29 | Method of manufacturing package component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011166915A JP2011238963A (en) | 2011-07-29 | 2011-07-29 | Method of manufacturing package component |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007011730A Division JP5004601B2 (en) | 2007-01-22 | 2007-01-22 | Package component manufacturing method and semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011238963A true JP2011238963A (en) | 2011-11-24 |
Family
ID=45326528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011166915A Pending JP2011238963A (en) | 2011-07-29 | 2011-07-29 | Method of manufacturing package component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011238963A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016174156A (en) * | 2016-04-05 | 2016-09-29 | 大日本印刷株式会社 | Lead frame and semiconductor device |
JP2017063135A (en) * | 2015-09-25 | 2017-03-30 | エムテックスマツムラ株式会社 | Manufacturing method of hollow package, and hollow package |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01285319A (en) * | 1988-05-12 | 1989-11-16 | Sumitomo Electric Ind Ltd | Mold |
JP2005026426A (en) * | 2003-07-01 | 2005-01-27 | Matsushita Electric Ind Co Ltd | Solid-state imaging device and its manufacturing method |
JP2008177496A (en) * | 2007-01-22 | 2008-07-31 | Matsushita Electric Ind Co Ltd | Lead frame, package component, semiconductor apparatus, and production method therefor |
-
2011
- 2011-07-29 JP JP2011166915A patent/JP2011238963A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01285319A (en) * | 1988-05-12 | 1989-11-16 | Sumitomo Electric Ind Ltd | Mold |
JP2005026426A (en) * | 2003-07-01 | 2005-01-27 | Matsushita Electric Ind Co Ltd | Solid-state imaging device and its manufacturing method |
JP2008177496A (en) * | 2007-01-22 | 2008-07-31 | Matsushita Electric Ind Co Ltd | Lead frame, package component, semiconductor apparatus, and production method therefor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017063135A (en) * | 2015-09-25 | 2017-03-30 | エムテックスマツムラ株式会社 | Manufacturing method of hollow package, and hollow package |
JP2016174156A (en) * | 2016-04-05 | 2016-09-29 | 大日本印刷株式会社 | Lead frame and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5004601B2 (en) | Package component manufacturing method and semiconductor device manufacturing method | |
US6897428B2 (en) | Solid-state imaging device and method for manufacturing the same | |
US7691678B2 (en) | Solid-state imaging device and method for manufacturing the same | |
US10367127B2 (en) | Lead frame including hanger lead, package, and light-emitting device | |
JP5246662B2 (en) | Package for semiconductor device and method for manufacturing the same | |
JP5554691B2 (en) | LED chip mounting substrate mold, and LED chip mounting substrate manufacturing method | |
JP2019021811A (en) | Semiconductor device manufacturing method | |
JP5206007B2 (en) | Power module structure | |
JP3602997B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2011238963A (en) | Method of manufacturing package component | |
JP4219943B2 (en) | Solid-state imaging device | |
JP2015103618A (en) | Lead frame, semiconductor mounting substrate, semiconductor device, and method of manufacturing semiconductor mounting substrate | |
JP6856199B2 (en) | Manufacturing method of semiconductor devices | |
JP2011187819A (en) | Resin sealed power module and method of manufacturing the same | |
JP2006294857A (en) | Lead frame, semiconductor device, manufacturing method therefor and mold for injection molding | |
JP7113291B2 (en) | Exterior resin molding method for electronic component module | |
JP5674346B2 (en) | Semiconductor device manufacturing method, semiconductor device, semiconductor device storage method, and semiconductor manufacturing apparatus | |
JP4418373B2 (en) | Semiconductor device | |
TWI689063B (en) | Semiconductor device and method of manufacturing the same | |
JP6663294B2 (en) | Method for manufacturing semiconductor device | |
JP2020009976A (en) | Resin sealing mold and method for manufacturing semiconductor device | |
JP5066833B2 (en) | Manufacturing method of semiconductor package | |
WO2021186657A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2810343B2 (en) | Resin sealing method for optical semiconductor device | |
JP2009194057A (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |