JP2009194057A - Semiconductor device and method of manufacturing the same, and electronic apparatus - Google Patents

Semiconductor device and method of manufacturing the same, and electronic apparatus Download PDF

Info

Publication number
JP2009194057A
JP2009194057A JP2008031440A JP2008031440A JP2009194057A JP 2009194057 A JP2009194057 A JP 2009194057A JP 2008031440 A JP2008031440 A JP 2008031440A JP 2008031440 A JP2008031440 A JP 2008031440A JP 2009194057 A JP2009194057 A JP 2009194057A
Authority
JP
Japan
Prior art keywords
connection terminal
internal connection
package
lead frame
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008031440A
Other languages
Japanese (ja)
Inventor
Takaaki Nakamichi
貴昭 中道
Hiromutsu Kojima
弘睦 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008031440A priority Critical patent/JP2009194057A/en
Publication of JP2009194057A publication Critical patent/JP2009194057A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make an internal connection terminal portion, to which a semiconductor element is connected, unexposed from a package. <P>SOLUTION: A mounting surface of a lead frame 22 is half-etched to form the internal connection terminal portion 22a, a mounting connection terminal portion 22b, and a coupling portion 22c for connection with a photodetection chip 24. A lower metal mold is provided with projection portions. During injection molding, a reverse surface of the internal connection terminal portion 22a is supported by the projection portions of the lower metal mold to hold the lead frame 22 in a flat state. Thus, no gap is formed between the internal connection terminal portion 22a, and an upper metal mold and the lower metal mold, and between the mounting connection terminal portion 22b and lower metal mold, to prevent burrs from being formed. Further, the reverse surface of the internal connection terminal portion 22a which is exposed to the outside is sealed with a sealing agent 27 to form an internal connection terminal sealing portion 34. Thus, the reverse surface of the internal connection terminal portion 22a is prevented from being exposed to the outside to cause a short circuit. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

この発明は、半導体素子を中空構造のパッケージに内装した半導体装置およびその製造方法、並びに、上記半導体装置を用いた電子機器に関する。   The present invention relates to a semiconductor device in which a semiconductor element is housed in a hollow structure package, a method for manufacturing the semiconductor device, and an electronic apparatus using the semiconductor device.

半導体用パッケージとして特開２００１‐７７２７７号公報(特許文献１)に開示された半導体パッケージがある。この半導体パッケージにおいては、図９に示すように、リードフレームのリード部に、リード露出面(外部電極部)１aおよびアイランド(ダイパッド)１bを残すようにハーフエッチング処理を施す。そして、図１０に示す状態でモールド金型２,３内に固定保持してパッケージ樹脂をキャビティ部分４a〜４eに射出充填し、中空部９を有する断面視略凹状のパッケージ本体５とリードフレームＬＦとを一体成形する。   As a semiconductor package, there is a semiconductor package disclosed in Japanese Patent Laid-Open No. 2001-77277 (Patent Document 1). In this semiconductor package, as shown in FIG. 9, a half etching process is performed so as to leave a lead exposed surface (external electrode portion) 1a and an island (die pad) 1b in the lead portion of the lead frame. In the state shown in FIG. 10, the package resin is injected and filled into the cavity parts 4a to 4e by being fixedly held in the mold dies 2 and 3, and the package body 5 and the lead frame LF having a hollow part 9 having a substantially concave shape in cross section. And are integrally molded.

その後、上記リードフレームＬＦからパッケージ本体５を個片にカットして互いに独立して電気的に絶縁されたインナーリード１を得、パッケージ本体５のアイランド(ダイパッド)１bにダイボンド剤を用いて半導体チップ６を固着する。そして、この半導体チップ６の電極パッド(図示せず)とインナーリード１とをワイヤ７によってボンディングし、シール材８aを介してパッケージ本体５の上端部とシールガラス８とを接合して中空部９を塞ぐことによって、図９に示すような構造の半導体パッケージを得るようにしている。   Thereafter, the package body 5 is cut into individual pieces from the lead frame LF to obtain the inner leads 1 that are electrically insulated independently of each other, and a semiconductor chip is used by using a die bond agent for the island (die pad) 1b of the package body 5. 6 is fixed. Then, an electrode pad (not shown) of the semiconductor chip 6 and the inner lead 1 are bonded by a wire 7, and the upper end portion of the package body 5 and the sealing glass 8 are bonded via a sealing material 8 a to form a hollow portion 9. As a result, the semiconductor package having the structure shown in FIG. 9 is obtained.

このように、上記特許文献１に開示された半導体パッケージにおいては、リードフレームＬＦにリード露出面(外部電極部)１aを残すようにハーフエッチング処理を施してインナーリード１を形成することによって、リードフレーム状態での曲げ加工やアウターリードの曲げ加工を不要にしている。   As described above, in the semiconductor package disclosed in Patent Document 1, the inner lead 1 is formed by performing the half etching process so as to leave the lead exposed surface (external electrode portion) 1a on the lead frame LF. Bending in the frame state and bending of the outer lead are unnecessary.

そして、図１０に示すように、上側のモールド金型２および下側のモールド金型３から成る金型には、パッケージの形状に対応するキャビティ部分４a〜４eが形成されており、パッケージを形成する際には、上述したように、上側のモールド金型２および下側のモールド金型３によってリードフレームＬＦを挟み込み、キャビティ部分４a〜４e内に上記パッケージ樹脂を射出することによって、リードフレームＬＦとパッケージ本体５とが一体成型される。   Then, as shown in FIG. 10, the mold including the upper mold 2 and the lower mold 3 is formed with cavity portions 4a to 4e corresponding to the shape of the package to form the package. In this case, as described above, the lead frame LF is sandwiched between the upper mold 2 and the lower mold 3 and the package resin is injected into the cavity portions 4a to 4e. And the package body 5 are integrally molded.

しかしながら、上記特許文献１に開示された従来の半導体パッケージには、以下のような問題がある。   However, the conventional semiconductor package disclosed in Patent Document 1 has the following problems.

すなわち、図９に示すように、上記インナーリード１におけるワイヤ７がボンディングされる内部接続端子部１cは、上記ハーフエッチング処理によって形成されているため薄肉になっている。そのため、図１０に示すように、モールド金型２およびモールド金型３によってリードフレームＬＦを挟み込んだ際に、内部接続端子部１cを、上側のモールド金型２で押さえることができるが、下側のモールド金型３で受けることができない。   That is, as shown in FIG. 9, the internal connection terminal portion 1c to which the wire 7 in the inner lead 1 is bonded is thin because it is formed by the half etching process. Therefore, as shown in FIG. 10, when the lead frame LF is sandwiched between the mold 2 and the mold 3, the internal connection terminal portion 1 c can be held by the upper mold 2. The mold 3 cannot be received.

したがって、上記リードフレームＬＦに撓みが発生して内部接続端子部１cと上側のモールド金型２との間に隙間が形成され、射出成型時に、上記キャビティ部分４d内に射出された上記パッケージ樹脂が内部接続端子部１cと上側のモールド金型２との間の隙間に入り込むのを、下側のモールド金型３で押さえることができない。そのため、上記隙間に入り込んだ上記パッケージ樹脂は、内部接続端子部１cの表面にバリを形成することになる。   Therefore, the lead frame LF is bent to form a gap between the internal connection terminal portion 1c and the upper mold 2 so that the package resin injected into the cavity portion 4d is injected during the injection molding. The lower mold die 3 cannot hold down the gap between the internal connection terminal portion 1 c and the upper mold die 2. Therefore, the package resin that has entered the gap forms burrs on the surface of the internal connection terminal portion 1c.

このように、上記リードフレームＬＦの内部接続端子部１cの表面にバリが発生した場合には、金属のワイヤ７と内部接続端子部１cとの接着強度が弱くなったり、接着できなくなったりするという不具合が生じる。   Thus, when a burr | flash generate | occur | produces on the surface of the internal connection terminal part 1c of the said lead frame LF, the adhesive strength of the metal wire 7 and the internal connection terminal part 1c will become weak, or it will become impossible to adhere | attach. A malfunction occurs.

また、上記したように、上記リードフレームＬＦに撓みが生じた場合には、実装用のリード露出面(外部電極部)１aと下側のモールド金型３との間にも隙間が形成されることになる。そして、この隙間に入り込んだ上記パッケージ樹脂も、内部接続端子部１cの場合と同様に、外部電極部１aの表面にバリを形成することになる。   As described above, when the lead frame LF is bent, a gap is also formed between the lead exposure surface (external electrode portion) 1a for mounting and the lower mold die 3. It will be. And the said package resin which entered this clearance gap will also form a burr | flash on the surface of the external electrode part 1a similarly to the case of the internal connection terminal part 1c.

従来、この外部電極部１aにバリが発生するのを抑制するために、予めテープ材を実装用の外部電極部１aに貼り付けた後に射出成型を行い、射出成型後に上記テープ材を剥がして外部電極部１aを露出させるようにしている。   Conventionally, in order to suppress the occurrence of burrs in the external electrode portion 1a, a tape material is previously applied to the mounting external electrode portion 1a, and then injection molding is performed. After the injection molding, the tape material is peeled off and externally applied. The electrode part 1a is exposed.

そこで、上記中空部を有する中空構造の半導体パッケージにおける上記内部接続端子部および上記外部電極部に対するバリの発生を防止することが可能な半導体装置が提案されている。   Therefore, a semiconductor device has been proposed that can prevent the occurrence of burrs on the internal connection terminal portion and the external electrode portion in a hollow semiconductor package having the hollow portion.

このような半導体装置として、特許第３８９６９７５号公報(特許文献２)に開示された半導体装置がある。この半導体装置においては、図１１に示すように、リードフレーム１１には、半導体素子１２と電気的に接続するための内部接続端子部１１aと、内部接続端子部１１aを介して半導体素子１２と基板等との電気的導通を得るための実装用接続端子部１１bと、パッケージ１３内に埋め込まれてパッケージ１３との結合性を高める薄肉部１１cとが設けられている。ここで、リードフレーム１１は、所定の厚さのリードフレーム材に対して、薄肉部１１c以外の内部接続端子部１１aおよび実装用接続端子部１１bの部分にレジストを形成してハーフエッチングを行うことによって形成される。   As such a semiconductor device, there is a semiconductor device disclosed in Japanese Patent No. 3896975 (Patent Document 2). In this semiconductor device, as shown in FIG. 11, the lead frame 11 has an internal connection terminal portion 11a for electrical connection with the semiconductor element 12, and the semiconductor element 12 and the substrate via the internal connection terminal portion 11a. A mounting connection terminal portion 11b for obtaining electrical continuity with the thin film portion 11b and a thin-walled portion 11c embedded in the package 13 to enhance the connectivity with the package 13 are provided. Here, the lead frame 11 is subjected to half etching with respect to a lead frame material having a predetermined thickness by forming a resist on the internal connection terminal portion 11a and the mounting connection terminal portion 11b other than the thin portion 11c. Formed by.

上記構成を有するリードフレーム１１とパッケージ１３とは、モールド樹脂による射出成型工程により一体成型されている。但し、内部接続端子部１１aは、金属ワイヤ１４によって半導体素子１２と接続するために、パッケージ１３の中空部１３aに露出するように形成されている。さらに、内部接続端子部１１aは、パッケージ１３の底面にも露出している。一方、実装用接続端子部１１bは、基板上等への本半導体装置の実装を容易にするため、パッケージ１３の底面に露出している。   The lead frame 11 and the package 13 having the above configuration are integrally molded by an injection molding process using a mold resin. However, the internal connection terminal portion 11 a is formed so as to be exposed to the hollow portion 13 a of the package 13 in order to be connected to the semiconductor element 12 by the metal wire 14. Further, the internal connection terminal portion 11 a is also exposed on the bottom surface of the package 13. On the other hand, the mounting connection terminal portion 11b is exposed on the bottom surface of the package 13 in order to facilitate mounting of the semiconductor device on a substrate or the like.

上記リードフレーム１１と一体成型されたパッケージ１３の中空部１３aには、半導体素子１２が接着剤によって接着され、半導体素子１２の外部接続パッド(図示せず)と中空部１３aに露出したリードフレーム１１の内部接続端子部１１aとが金属ワイヤ１４によって導通接続されている。また、パッケージ１３の中空部１３a上にガラス板１５がシール材(図示せず)によって接着されて、半導体素子１２がガラス封止されている。   The semiconductor element 12 is bonded to the hollow portion 13a of the package 13 integrally molded with the lead frame 11 with an adhesive, and the lead frame 11 exposed to the external connection pad (not shown) of the semiconductor element 12 and the hollow portion 13a. The internal connection terminal portion 11 a is conductively connected by a metal wire 14. Further, the glass plate 15 is bonded to the hollow portion 13a of the package 13 with a sealing material (not shown), and the semiconductor element 12 is glass-sealed.

ここで、上記リードフレーム１１の内部接続端子部１１aは、パッケージ１３の中空部１３aとパッケージ１３の底面との両側に露出している。したがって、上記射出成型工程においては、リードフレーム１１は、内部接続端子部１１aにおいて上部金型および下部金型によって隙間なく挟持される。したがって、上記上部金型および上記下部金型に形成されたキャビティ内にモールド樹脂が射出された際に、このモールド樹脂が内部接続端子部１１aと上記上部金型および上記下部金型との間に入り込むことがない。さらに、上記上部金型と上記下部金型とによってリードフレーム１１が平らな状態で支持されるため、実装用接続端子部１１bと上記下部金型との間に隙間が発生せず、上記モールド樹脂が実装用接続端子部１１bと上記下部金型との間へ入り込むことがない。   Here, the internal connection terminal portions 11 a of the lead frame 11 are exposed on both sides of the hollow portion 13 a of the package 13 and the bottom surface of the package 13. Therefore, in the injection molding process, the lead frame 11 is sandwiched between the upper mold and the lower mold in the internal connection terminal portion 11a without any gap. Therefore, when mold resin is injected into the cavities formed in the upper mold and the lower mold, the mold resin is interposed between the internal connection terminal portion 11a and the upper mold and the lower mold. There is no entry. Furthermore, since the lead frame 11 is supported in a flat state by the upper mold and the lower mold, no gap is generated between the mounting connection terminal portion 11b and the lower mold, and the mold resin Does not enter between the connecting terminal portion 11b for mounting and the lower mold.

しかしながら、上記特許文献２に開示された従来の半導体装置には、以下のような問題がある。すなわち、上述したように、内部接続端子部１１aは、パッケージ１３の底面から露出しており、然も、図１２に示すように、内部接続端子部１１aの配列ピッチは実装用接続端子部１１bの配列ピッチよりも狭くなっている。そのため、内部接続端子部１１aのショートが懸念される。
特開２００１‐７７２７７号公報 特許第３８９６９７５号公報 However, the conventional semiconductor device disclosed in Patent Document 2 has the following problems. That is, as described above, the internal connection terminal portions 11a are exposed from the bottom surface of the package 13. However, as shown in FIG. 12, the arrangement pitch of the internal connection terminal portions 11a is the same as that of the mounting connection terminal portions 11b. It is narrower than the array pitch. For this reason, there is a concern that the internal connection terminal portion 11a may be short-circuited.
JP 2001-77277 A Japanese Patent No. 3896975

そこで、この発明の課題は、半導体素子と電気的に接続される内部接続端子部がパッケージから露出せず、且つ、射出成型工程において上記内部接続端子部を金型によって隙間なく挟持できる半導体装置を提供することにある。   Accordingly, an object of the present invention is to provide a semiconductor device in which the internal connection terminal portion that is electrically connected to the semiconductor element is not exposed from the package, and in the injection molding process, the internal connection terminal portion can be sandwiched between the molds without a gap. It is to provide.

上記課題を解決するため、この発明の半導体装置は、
リードフレームと、
上記リードフレームと一体成型されると共に、凹部を有する中空構造のパッケージと、
上記パッケージの上記凹部に内装された半導体素子と
を備え、
上記リードフレームは、
実装面となる第１の面がエッチングされて薄肉構造を有すると共に、上記第１の面とは反対側の第２の面が上記パッケージの上記凹部内に露出して、上記第２の面が上記半導体素子と電気的に接続された内部接続端子部と、
上記内部接続端子部に対して上記凹部側とは反対側に配置されると共に、上記内部接続端子部を介して上記半導体素子と上記第１の面との電気的導通を得るための実装用接続端子部と、
上記第１の面がエッチングされて薄肉構造を有すると共に、上記内部接続端子部と上記実装用接続端子部とを連結する連結部と
を含み、
上記パッケージは、
上記実装用接続端子部および上記連結部の上記第２の面に載置されると共に、上記凹部の周囲を取り囲むように形成された外周部と、
当該パッケージの底面を構成すると共に、上記連結部の上記第２の面に形成された上記外周部とで上記連結部を埋め込んで、上記リードフレームと当該パッケージとの結合度を高める底面部と、
当該パッケージの底面を構成すると共に、上記内部接続端子部のエッチング面が外部に露出しないように、上記内部接続端子部の上記エッチング面を封止する内部接続端子封止部と
を含んでいる
ことを特徴としている。 In order to solve the above problems, a semiconductor device of the present invention is
A lead frame;
A hollow structure package integrally formed with the lead frame and having a recess,
A semiconductor element housed in the recess of the package,
The lead frame is
The first surface to be the mounting surface is etched to have a thin structure, and the second surface opposite to the first surface is exposed in the recess of the package, so that the second surface is An internal connection terminal portion electrically connected to the semiconductor element;
A mounting connection for providing electrical continuity between the semiconductor element and the first surface through the internal connection terminal portion and disposed on the side opposite to the concave portion side with respect to the internal connection terminal portion. A terminal section;
The first surface is etched to have a thin-walled structure, and includes a connecting portion that connects the internal connection terminal portion and the connection terminal portion for mounting,
The above package
An outer peripheral portion that is placed on the second surface of the connection terminal portion for mounting and the coupling portion, and is formed so as to surround the periphery of the recess;
A bottom surface portion that constitutes the bottom surface of the package and that embeds the connection portion with the outer peripheral portion formed on the second surface of the connection portion to increase the degree of coupling between the lead frame and the package;
An internal connection terminal sealing portion that forms the bottom surface of the package and seals the etching surface of the internal connection terminal portion so that the etching surface of the internal connection terminal portion is not exposed to the outside. It is characterized by.

上記構成によれば、リードフレームにおける実装面となる第１の面がエッチングされて薄肉構造を有すると共に、パッケージの凹部に内装された半導体素子と電気的に接続された内部接続端子部のエッチング面が、外部に露出しないように、内部接続端子封止部によって封止されている。したがって、上記内部接続端子部の配列ピッチが狭くとも、上記内部接続端子部がショートすることを防止することができる。   According to the above configuration, the first surface serving as the mounting surface of the lead frame is etched to have a thin structure, and the etching surface of the internal connection terminal portion electrically connected to the semiconductor element housed in the recess of the package However, it is sealed by the internal connection terminal sealing portion so as not to be exposed to the outside. Therefore, even if the arrangement pitch of the internal connection terminal portions is narrow, the internal connection terminal portions can be prevented from being short-circuited.

さらに、上記内部接続端子部の上記エッチング面が上記内部接続端子封止部によって封止されるまでは、上記内部接続端子部の上記エッチング面は外部に露出している。したがって、上記リードフレームを上部金型と下部金型とによって挟んで、パッケージの外周部と底面部とを射出成型する際に、上記上部金型と上記下部金型とによって上記リードフレームの上記内部接続端子部を隙間無く挟んで固定できる。したがって、上記内部接続端子部と上記上部金型および上記下部金型との間にモールド樹脂が入り込んでバリが発生することを防止でき、上記内部接続端子部と上記半導体素子との電気的接続を確実なものにすることができる。   Further, until the etching surface of the internal connection terminal portion is sealed by the internal connection terminal sealing portion, the etching surface of the internal connection terminal portion is exposed to the outside. Therefore, when the lead frame is sandwiched between the upper die and the lower die, and the outer peripheral portion and the bottom portion of the package are injection-molded, the inner portion of the lead frame is formed by the upper die and the lower die. The connection terminal can be fixed with no gap. Therefore, it is possible to prevent a mold resin from entering between the internal connection terminal portion and the upper mold and the lower mold and to generate burrs, and to electrically connect the internal connection terminal portion and the semiconductor element. You can be sure.

また、１実施の形態の半導体装置では、
上記リードフレームは複数本在り、上記複数本の上記リードフレームにおける少なくとも上記内部接続端子部は互いに並列に配置されており、
上記内部接続端子封止部は、少なくとも上記互いに並列に配置された複数の上記内部接続端子部の配列長さと同じ長さを有しており、上記複数の上記内部接続端子部の上記エッチング面の全てを封止可能なように一続きに形成されている。 In the semiconductor device of one embodiment,
There are a plurality of lead frames, and at least the internal connection terminal portions in the plurality of lead frames are arranged in parallel to each other,
The internal connection terminal sealing portion has at least the same length as the arrangement length of the plurality of internal connection terminal portions arranged in parallel to each other, and the etching surface of the plurality of internal connection terminal portions is It is formed in a row so that everything can be sealed.

この実施の形態によれば、複数の上記内部接続端子部の上記エッチング面の全てを１つの上記内部接続端子封止部によって封止することができる。したがって、上記複数の内部接続端子部の上記エッチング面に対する封止を、１回で行うことができる。   According to this embodiment, all of the etching surfaces of the plurality of internal connection terminal portions can be sealed with one internal connection terminal sealing portion. Therefore, sealing of the plurality of internal connection terminal portions with respect to the etching surface can be performed once.

また、１実施の形態の半導体装置では、
上記内部接続端子部の上記第１の面を封止する内部接続端子封止部は、上記パッケージを構成するパッケージ基材の熱膨張係数と略同じ熱膨張係数を有する封止剤によって構成されている。 In the semiconductor device of one embodiment,
The internal connection terminal sealing portion that seals the first surface of the internal connection terminal portion is configured by a sealant having a thermal expansion coefficient substantially the same as the thermal expansion coefficient of the package base material that constitutes the package. Yes.

この実施の形態によれば、上記内部接続端子封止部を構成する封止剤の熱膨張係数は、パッケージ基材の熱膨張係数と略同じ熱膨張係数を有している。したがって、以後の製造工程あるいは使用時における環境温度の上昇によって、上記封止剤と上記パッケージ基材との間に隙間が生じて上記内部接続端子封止部が剥離すること等を防止できる。   According to this embodiment, the thermal expansion coefficient of the sealing agent constituting the internal connection terminal sealing portion has substantially the same thermal expansion coefficient as that of the package base material. Accordingly, it is possible to prevent the internal connection terminal sealing portion from being peeled off due to a gap between the sealing agent and the package base material due to an increase in the environmental temperature during the subsequent manufacturing process or use.

また、１実施の形態の半導体装置では、
上記半導体素子は、入射された光を電気信号に変換する受光素子である。 In the semiconductor device of one embodiment,
The semiconductor element is a light receiving element that converts incident light into an electrical signal.

この実施の形態によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い受光装置を提供することができる。   According to this embodiment, even if the arrangement pitch of the internal connection terminal portions is narrow, the internal connection terminal portions can be prevented from being short-circuited, and the reliability that can prevent the occurrence of burrs in the internal connection terminal portions. It is possible to provide a light receiving device with high accuracy.

また、この発明の半導体装置の製造方法は、
請求項１に記載の半導体装置の製造方法であって、
所定厚さのリードフレーム材における上記第１の面に対して、上記内部接続端子部および上記連結部の形成領域以外の上記実装用接続端子部の形成領域にレジストを形成してハーフエッチングを行うことによって上記リードフレームを形成し、
上記パッケージの上記外周部を形成するためのキャビティが形成された上部金型によって上記リードフレームを上方から押さえる一方、上記パッケージの上記底面部を形成するためのキャビティ内に凸部が形成された下部金型における上記凸部によって上記リードフレームの上記内部接続端子部におけるエッチング面を下方から支持するようにして、上記リードフレームを上記上部金型と上記下部金型とによって挟んで固定し、
上記リードフレームを固定している上記上部金型と上記下部金型とのキャビティ内にモールド樹脂を射出して、上記リードフレームと一体成型された中空構造のパッケージを形成し、
上記パッケージを射出成型する際に、上記下部金型の上記凸部によって支持されていたために上記モールド樹脂でモールドされていない上記内部接続端子部の上記エッチング面に、封止剤を充填して上記内部接続端子封止部を形成する
ことを特徴としている。 In addition, a method for manufacturing a semiconductor device according to the present invention includes:
A method of manufacturing a semiconductor device according to claim 1,
Half-etching is performed on the first surface of the lead frame material having a predetermined thickness by forming a resist in the formation region of the mounting connection terminal portion other than the formation region of the internal connection terminal portion and the connection portion. Forming the above lead frame,
The upper die having a cavity for forming the outer peripheral portion of the package is pressed from above by the upper mold, while the lower portion having a convex portion formed in the cavity for forming the bottom portion of the package. The lead frame is sandwiched between the upper mold and the lower mold so as to support the etching surface of the internal connection terminal portion of the lead frame from below by the convex portion of the mold,
Injecting mold resin into the cavities of the upper mold and the lower mold fixing the lead frame to form a hollow structure package integrally molded with the lead frame,
When injection molding the package, the etching surface of the internal connection terminal portion that is not molded with the molding resin because it is supported by the convex portion of the lower mold is filled with a sealing agent and the An internal connection terminal sealing portion is formed.

上記構成によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を、上記下部金型のキャビティ形状の変更と上記内部接続端子部のエッチング面に対する封止剤による封止工程の追加とによって、製造工程の大幅な変更と製造価格の大幅な上昇とを抑えて製造することができる。   According to the above configuration, even when the arrangement pitch of the internal connection terminal portions is narrow, the internal connection terminal portions can be prevented from being short-circuited, and the internal connection terminal portions can be prevented from generating burrs with high reliability. For semiconductor devices, by changing the cavity shape of the lower mold and adding a sealing process to the etching surface of the internal connection terminal portion with a sealing agent, the manufacturing process can be significantly changed and the manufacturing price can be significantly increased. It can be manufactured with restrained.

また、この発明の半導体装置の製造方法は、
請求項１に記載の半導体装置の製造方法であって、
所定厚さのリードフレーム材における上記第１の面に対して、上記内部接続端子部および上記連結部の形成領域以外の上記実装用接続端子部の形成領域にレジストを形成してハーフエッチングを行うことによって上記リードフレームを形成し、
上記パッケージの上記外周部を形成するためのキャビティ内に凸部が形成された上部金型における上記凸部によって上記リードフレームの上記実装用接続端子部における上記第２の面を上方から押さえる一方、上記パッケージの上記底面部を形成するためのキャビティ内に凸部が形成された下部金型における上記凸部によって上記リードフレームの上記内部接続端子部におけるエッチング面を下方から支持するようにして、上記リードフレームを上記上部金型と上記下部金型とによって挟んで固定し、
上記リードフレームを固定している上記上部金型と上記下部金型とのキャビティ内にモールド樹脂を射出して、上記リードフレームと一体成型された中空構造のパッケージを形成し、
上記パッケージを射出成型する際に、上記下部金型の上記凸部によって支持されていたために上記モールド樹脂でモールドされていない上記内部接続端子部の上記エッチング面に、封止剤を充填して上記内部接続端子封止部を形成する
ことを特徴としている。 In addition, a method for manufacturing a semiconductor device according to the present invention includes:
A method of manufacturing a semiconductor device according to claim 1,
Half-etching is performed on the first surface of the lead frame material having a predetermined thickness by forming a resist in the formation region of the mounting connection terminal portion other than the formation region of the internal connection terminal portion and the connection portion. Forming the above lead frame,
While holding the second surface of the mounting connection terminal portion of the lead frame from above by the convex portion in the upper mold in which the convex portion is formed in the cavity for forming the outer peripheral portion of the package, The etching surface in the internal connection terminal portion of the lead frame is supported from below by the convex portion in the lower mold in which the convex portion is formed in the cavity for forming the bottom surface portion of the package. The lead frame is sandwiched and fixed between the upper mold and the lower mold,
A mold resin is injected into the cavity between the upper mold and the lower mold that fix the lead frame to form a hollow package integrally molded with the lead frame,
When injection molding the package, the etching surface of the internal connection terminal portion that is not molded with the molding resin because it is supported by the convex portion of the lower mold is filled with a sealing agent and the An internal connection terminal sealing portion is formed.

上記構成によれば、射出成型を行う際に、上記上部金型における上記凸部によって、上記リードフレームの上記実装用接続端子部における上記第２の面を、上方から押さえるようにしている。したがって、上記リードフレームの上記実装用接続端子部と上記下部金型との間に隙間が発生するのを積極的に防止することができ、上記実装用接続端子部と上記下部金型との間に上記モールド樹脂が入り込んでバリが発生するのを確実に防止することができる。   According to the above configuration, when the injection molding is performed, the second surface of the mounting connection terminal portion of the lead frame is pressed from above by the convex portion of the upper mold. Accordingly, it is possible to positively prevent a gap from being generated between the mounting connection terminal portion of the lead frame and the lower mold, and between the mounting connection terminal portion and the lower mold. It is possible to reliably prevent the molding resin from entering and generating burrs.

したがって、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部および上記実装用接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を、上記下部金型および上記上部金型のキャビティ形状の変更と上記内部接続端子部のエッチング面に対する封止剤による封止工程の追加とによって、製造工程の大幅な変更と製造価格の大幅な上昇とを抑えて製造することができる。   Therefore, it is possible to prevent the internal connection terminal portion from being short-circuited even if the arrangement pitch of the internal connection terminal portions is narrow, and to be able to prevent the occurrence of burrs in the internal connection terminal portion and the mounting connection terminal portion. High-performance semiconductor device, by changing the cavity shape of the lower mold and the upper mold and adding a sealing process to the etching surface of the internal connection terminal portion with a sealing agent, It can be manufactured while suppressing a significant increase in manufacturing price.

また、この発明の電子機器は、請求項１から請求項４までの何れか一つに記載の半導体装置を搭載したことを特徴としている。   An electronic apparatus according to the present invention is characterized in that the semiconductor device according to any one of claims 1 to 4 is mounted.

上記構成によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を搭載しているので、信頼性の高い電子機器を提供することができる。   According to the above configuration, even when the arrangement pitch of the internal connection terminal portions is narrow, the internal connection terminal portions can be prevented from being short-circuited, and the internal connection terminal portions can be prevented from generating burrs with high reliability. Since the semiconductor device is mounted, a highly reliable electronic device can be provided.

以上より明らかなように、この発明の半導体装置は、リードフレームにおける実装面となる第１の面がエッチングされて薄肉構造を有すると共に、半導体素子と電気的に接続された内部接続端子部のエッチング面が、外部に露出しないように、内部接続端子封止部によって封止されているので、上記内部接続端子部の配列ピッチが狭くとも、上記内部接続端子部がショートするのを防止することができる。   As is clear from the above, the semiconductor device of the present invention has a thin-wall structure by etching the first surface, which is the mounting surface of the lead frame, and etches the internal connection terminal portion electrically connected to the semiconductor element. Since the surface is sealed by the internal connection terminal sealing portion so as not to be exposed to the outside, it is possible to prevent the internal connection terminal portion from being short-circuited even if the arrangement pitch of the internal connection terminal portions is narrow. it can.

さらに、上記内部接続端子部の上記エッチング面が上記内部接続端子封止部によって封止されるまでは、上記内部接続端子部の上記エッチング面は外部に露出している。したがって、上記リードフレームを上部金型と下部金型とによって挟んで、パッケージの外周部と底面部とを射出成型する際に、上記上部金型と上記下部金型とによって上記リードフレームの上記内部接続端子部を隙間無く挟んで固定できる。したがって、上記内部接続端子部と上記上部金型および上記下部金型との間にモールド樹脂が入り込んでバリが発生することを防止でき、上記内部接続端子部と上記半導体素子との電気的接続を確実なものにすることができる。   Further, until the etching surface of the internal connection terminal portion is sealed by the internal connection terminal sealing portion, the etching surface of the internal connection terminal portion is exposed to the outside. Therefore, when the lead frame is sandwiched between the upper die and the lower die, and the outer peripheral portion and the bottom portion of the package are injection-molded, the inner portion of the lead frame is formed by the upper die and the lower die. The connection terminal can be fixed with no gap. Therefore, it is possible to prevent a mold resin from entering between the internal connection terminal portion and the upper mold and the lower mold and to generate burrs, and to electrically connect the internal connection terminal portion and the semiconductor element. You can be sure.

また、この発明の半導体装置の製造方法によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を、上記下部金型のキャビティ形状の変更と上記内部接続端子部のエッチング面に対する封止剤による封止工程の追加とによって、製造工程の大幅な変更と製造価格の大幅な上昇とを抑制して製造することができる。   According to the method for manufacturing a semiconductor device of the present invention, even if the arrangement pitch of the internal connection terminal portions is narrow, the internal connection terminal portions can be prevented from being short-circuited, and burrs are generated in the internal connection terminal portions. A highly reliable semiconductor device that can prevent the occurrence of a significant change in the manufacturing process by changing the cavity shape of the lower mold and adding a sealing process to the etching surface of the internal connection terminal portion with a sealant. It can be manufactured while suppressing a significant increase in manufacturing price.

また、この発明の半導体装置の製造方法によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部および上記実装用接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を、上記下部金型および上記上部金型のキャビティ形状の変更と上記内部接続端子部のエッチング面に対する封止剤による封止工程の追加とによって、製造工程の大幅な変更と製造価格の大幅な上昇とを抑制して製造することができる。   Further, according to the method for manufacturing a semiconductor device of the present invention, the internal connection terminal portion can be prevented from being short-circuited even if the arrangement pitch of the internal connection terminal portions is narrow, and the internal connection terminal portion and the connection for mounting are provided. A highly reliable semiconductor device capable of preventing the occurrence of burrs in the terminal portion, and a sealing step with a sealing agent for changing the cavity shape of the lower mold and the upper mold and etching surfaces of the internal connection terminal portions Thus, it is possible to manufacture while suppressing a significant change in the manufacturing process and a significant increase in the manufacturing price.

また、この発明の電子機器は、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を搭載しているので、信頼性の高い電子機器を提供することができる。   In addition, the electronic device according to the present invention can prevent the internal connection terminal portions from being short-circuited even if the arrangement pitch of the internal connection terminal portions is narrow, and can prevent the occurrence of burrs in the internal connection terminal portions. Since a highly reliable semiconductor device is mounted, a highly reliable electronic device can be provided.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

・第１実施の形態
図１は、本実施の形態の半導体装置における縦断面図である。 First Embodiment FIG. 1 is a longitudinal sectional view of a semiconductor device according to the present embodiment.

図１において、本半導体装置２１は、リードフレーム２２と、リードフレーム２２とモールド樹脂によって一体成型されると共に上記凹部としての中空部３０を有するパッケージ２３と、パッケージ２３の中空部３０内に搭載された上記半導体素子としての受光チップ２４と、パッケージ２３の中空部３０をキャビティ封止するガラス板２５とで、概略構成されている。尚、受光チップ２４は、チップ状に形成された受光素子である。   In FIG. 1, the semiconductor device 21 is mounted in a lead frame 22, a package 23 that is integrally formed with the lead frame 22 and a mold resin and has a hollow portion 30 as the concave portion, and a hollow portion 30 of the package 23. The light receiving chip 24 as the semiconductor element and a glass plate 25 for cavity-sealing the hollow portion 30 of the package 23 are roughly configured. The light receiving chip 24 is a light receiving element formed in a chip shape.

上記リードフレーム２２には、受光チップ２４と電気的に接続するための内部接続端子部２２aと、内部接続端子部２２aを介して受光チップ２４と基板(図示せず)等との電気的導通を得るための実装用接続端子部２２bと、内部接続端子部２２aと実装用接続端子部２２bとを連結すると共に、パッケージ２３内に埋め込まれてパッケージ２３とリードフレーム２２との結合度を高める連結部２２cとが設けられている。ここで、リードフレーム２２は、所定厚さのリードフレーム材における後に上記実装面となる面(上記第１の面)に対して、内部接続端子部２２aおよび連結部２２c以外の実装用接続端子部２２bの領域にレジストを形成してハーフエッチングを行うことによって形成される。   The lead frame 22 has an internal connection terminal portion 22a for electrical connection with the light receiving chip 24, and electrical connection between the light receiving chip 24 and a substrate (not shown) via the internal connection terminal portion 22a. The connecting terminal portion 22b for mounting, the internal connecting terminal portion 22a and the connecting terminal portion 22b for mounting are connected, and the connecting portion is embedded in the package 23 and increases the degree of coupling between the package 23 and the lead frame 22. 22c. Here, the lead frame 22 is connected to a mounting connection terminal portion other than the internal connection terminal portion 22a and the connecting portion 22c with respect to a surface (the first surface) which becomes the mounting surface later in the lead frame material having a predetermined thickness. It is formed by forming a resist in the region 22b and performing half etching.

以下、形成された内部接続端子部２２aおよび連結部２２cにおけるエッチング処理されたエッチング面と、実装用接続端子部２２bのレジスト形成面(上記第１の面)とを、内部接続端子部２２a,連結部２２cおよび実装用接続端子部２２b夫々の下面と言う。これに対して、内部接続端子部２２a,実装用接続端子部２２bおよび連結部２２cにおける上記下面とは反対側の面(上記第２の面)を、内部接続端子部２２a,連結部２２cおよび実装用接続端子部２２b夫々の上面と言う。   Hereinafter, the etched surface of the formed internal connection terminal portion 22a and the connection portion 22c and the resist formation surface (the first surface) of the mounting connection terminal portion 22b are connected to the internal connection terminal portion 22a. This is referred to as the lower surface of each of the portion 22c and the mounting connection terminal portion 22b. On the other hand, the internal connection terminal portion 22a, the connection terminal portion 22b for mounting, and the surface opposite to the lower surface (the second surface) of the connection portion 22c are connected to the internal connection terminal portion 22a, the connection portion 22c and the mounting surface. This is referred to as the upper surface of each connection terminal portion 22b.

上記連結部２２cの上面および実装用接続端子部２２bの上面には、上記モールド樹脂によってパッケージ２３の外周部２３aが形成されている。尚、外周部２３aの平面形状は、図４に示すように、矩形状の半導体装置２１における外周部に沿って、受光チップ２４の搭載領域を取り囲むように形成されており、受光チップ２４の搭載領域が中空部３０となっている。また、リードフレーム２２における半導体装置２１の一側に位置する内部接続端子部２２aと他側に位置する内部接続端子部２２aとの間は空間２６(図１参照)となっており、このリードフレーム２２の空間２６と連結部２２cの下面とが上記モールド樹脂によってモールドされてパッケージ２３の一部を構成している。ここで、リードフレーム２２の空間２６と連結部２２cの下面とをモールドする上記モールド樹脂は、パッケージ２３の底面を構成する底面部２３bとなっている。そして、この底面部２３bのうち連結部２２cの下面に形成された底面部２３bは、連結部２２cの上面に形成された外周部２３aとで連結部２２cを埋め込んで、パッケージ２３とリードフレーム２２との結合度を高めるようにしている。   An outer peripheral portion 23a of the package 23 is formed of the molding resin on the upper surface of the connecting portion 22c and the upper surface of the mounting connection terminal portion 22b. As shown in FIG. 4, the planar shape of the outer peripheral portion 23 a is formed so as to surround the mounting region of the light receiving chip 24 along the outer peripheral portion of the rectangular semiconductor device 21. The region is a hollow portion 30. In addition, a space 26 (see FIG. 1) is formed between the internal connection terminal portion 22a located on one side of the semiconductor device 21 in the lead frame 22 and the internal connection terminal portion 22a located on the other side. The space 26 of 22 and the lower surface of the connecting portion 22c are molded by the molding resin to constitute a part of the package 23. Here, the molding resin for molding the space 26 of the lead frame 22 and the lower surface of the connecting portion 22 c is a bottom surface portion 23 b that constitutes the bottom surface of the package 23. Of the bottom surface portion 23b, the bottom surface portion 23b formed on the lower surface of the connection portion 22c embeds the connection portion 22c with the outer peripheral portion 23a formed on the upper surface of the connection portion 22c, and the package 23, the lead frame 22, and the like. The degree of coupling is increased.

また、上記モールド樹脂によって周囲を囲まれた内部接続端子部２２aの下面には、封止剤２７が充填されている。   The lower surface of the internal connection terminal portion 22a surrounded by the mold resin is filled with a sealing agent 27.

また、上記半導体装置２１の底面部２３bにおける上面には受光チップ２４がダイボンド剤２８によって接着されており、パッケージ２３における外周部２３aの上面には、ガラス板２５がシール剤２９によって接着されて、パッケージ２３の中空部３０がキャビティ封止されている。   Further, the light receiving chip 24 is bonded to the upper surface of the bottom surface portion 23b of the semiconductor device 21 by a die bond agent 28, and the glass plate 25 is bonded to the upper surface of the outer peripheral portion 23a of the package 23 by a sealing agent 29. The hollow part 30 of the package 23 is cavity-sealed.

図２および図３は、上記構成を有する半導体装置２１を製造する各工程での縦断面図である。以下、図２および図３に従って、半導体装置２１の製造工程について説明する。   2 and 3 are vertical cross-sectional views at each step of manufacturing the semiconductor device 21 having the above-described configuration. Hereinafter, the manufacturing process of the semiconductor device 21 will be described with reference to FIGS.

図２(a)は、射出成型工程を示す図である。上部金型３１aおよび下部金型３１bで構成される金型３１には、パッケージ２３の形状に対応するキャビティ３２a,３２bが形成されている。下部金型３１bには、リードフレーム２２の底面部２３bを形成するために上記モールド樹脂を充填するためのキャビティ３２b内であって、内部接続端子部２２aの位置に、凸部３３が設けられている。これに対して、上部金型３１aにおける下部金型３１bの凸部３３に対向する領域には、キャビティも凸部も形成されずに平坦になっている。   FIG. 2A is a diagram showing an injection molding process. Cavities 32a and 32b corresponding to the shape of the package 23 are formed in the mold 31 composed of the upper mold 31a and the lower mold 31b. The lower mold 31b is provided with a convex portion 33 in the cavity 32b for filling the mold resin in order to form the bottom surface portion 23b of the lead frame 22, and at the position of the internal connection terminal portion 22a. Yes. On the other hand, in the upper mold 31a, the region facing the convex portion 33 of the lower mold 31b is flat without forming any cavity or convex portion.

そして、上記上部金型３１aおよび下部金型３１bによってリードフレー２２を挟む際には、下部金型３１bの凸部３３によって内部接続端子部２２aの下面を下側から支持し、下部金型３１bの凸部３３と上部金型３１aとによって内部接続端子部２２aを隙間なく挟み込むようになっている。   When the lead frame 22 is sandwiched between the upper mold 31a and the lower mold 31b, the lower surface of the internal connection terminal portion 22a is supported from the lower side by the convex portion 33 of the lower mold 31b, and the lower mold 31b The internal connection terminal portion 22a is sandwiched between the convex portion 33 and the upper mold 31a without a gap.

このように、上記内部接続端子部２２aが上部金型３１aおよび下部金型３１bの凸部３３によって隙間なく挟み込まれるため、リードフレーム２２は平らな状態で支持されて曲げ力が作用することがない。その結果、実装用接続端子部２２bと下部金型３１bとの間にも隙間が発生することがない。したがって、キャビティ３２a,３２b内に上記モールド樹脂を射出した際に、内部接続端子部２２aと上部金型３１aおよび下部金型３１bとの間、および、実装用接続端子部２２bと下部金型３１bとの間に、上記モールド樹脂が入り込むのを防止し、バリが発生するのを防止することができるのである。   Thus, since the internal connection terminal portion 22a is sandwiched between the convex portions 33 of the upper mold 31a and the lower mold 31b without any gap, the lead frame 22 is supported in a flat state and no bending force acts. . As a result, no gap is generated between the mounting connection terminal portion 22b and the lower mold 31b. Therefore, when the mold resin is injected into the cavities 32a and 32b, the internal connection terminal portion 22a and the upper mold 31a and the lower mold 31b, and the mounting connection terminal portion 22b and the lower mold 31b In the meantime, it is possible to prevent the molding resin from entering and prevent the generation of burrs.

図２(b)は、射出成型されて上記上部金型３１aおよび下部金型３１bが除去された直後のパッケージ２３を示す。連結部２２cの上面および実装用接続端子部２２bの上面と、連結部２２cの下面と、リードフレーム２２の空間２６とには、上記モールド樹脂がモールドされて、パッケージ２３がリードフレーム２２と一体成型されている。尚、この時点では、下部金型３１bの凸部３３によって下側から支持されていた内部接続端子部２２aの下面は、下部金型３１bが除去されたことによって外部に露出している。   FIG. 2 (b) shows the package 23 just after the injection molding and the upper mold 31a and the lower mold 31b are removed. The molding resin is molded into the upper surface of the connecting portion 22c and the upper surface of the connecting terminal portion 22b for mounting, the lower surface of the connecting portion 22c, and the space 26 of the lead frame 22, and the package 23 is integrally formed with the lead frame 22. Has been. At this time, the lower surface of the internal connection terminal portion 22a supported from the lower side by the convex portion 33 of the lower mold 31b is exposed to the outside by removing the lower mold 31b.

次に、図２(c)に示すように、上記内部接続端子部２２aの下面に封止剤２７が充填されて、内部接続端子封止部３４が形成される。この場合、封止剤２７は、印刷等によって充填される。また、封止剤２７は、上記モールド樹脂と熱膨張係数が略同じ熱膨張係数を有することが望ましい。   Next, as shown in FIG. 2C, the lower surface of the internal connection terminal portion 22a is filled with a sealing agent 27 to form the internal connection terminal sealing portion. In this case, the sealing agent 27 is filled by printing or the like. Further, it is desirable that the sealing agent 27 has a thermal expansion coefficient substantially the same as that of the mold resin.

次に、図３(d)に示すように、上記パッケージ２３の中空部３０内における底面部２３b上に、受光チップ２４がダイボンド剤２８によって固着される。   Next, as shown in FIG. 3 (d), the light receiving chip 24 is fixed on the bottom surface portion 23 b in the hollow portion 30 of the package 23 by the die bond agent 28.

次に、図３(e)に示すように、上記受光チップ２４の外部接続パッド(図示せず)と中空部３０に露出しているリードフレーム２２の内部接続端子部２２aとが金属ワイヤ３５によって電気的に接続される。   Next, as shown in FIG. 3 (e), the external connection pads (not shown) of the light receiving chip 24 and the internal connection terminal portions 22 a of the lead frame 22 exposed in the hollow portion 30 are formed by metal wires 35. Electrically connected.

その場合、上記受光チップ２４の上記外部接続パッドは、図４に示すように、受光チップ２４の両側部に複数個が一列に配列されており、リードフレーム２２の内部接続端子部２２aは、上記外部接続パッドに対向して、受光チップ２４の両側に上記外部接続パッドの数だけ分割されて所定のピッチで配置されている。そして、射出成型時に内部接続端子部２２aの下面を下側から支持する下部金型３１bの凸部３３も、内部接続端子部２２aと同じ数だけ形成されている。そのため、個々の内部接続端子部２２aの周囲は、上記モールド樹脂で取り囲まれて、互いに絶縁されることになる。そして、受光チップ２４の上記複数の外部接続パッドの夫々が、対応する内部接続端子部２２aに金属ワイヤ３５によって接続されるのである。   In that case, as shown in FIG. 4, a plurality of the external connection pads of the light receiving chip 24 are arranged in a line on both sides of the light receiving chip 24, and the internal connection terminal portions 22a of the lead frame 22 Opposite to the external connection pads, the number of the external connection pads is divided and arranged at a predetermined pitch on both sides of the light receiving chip 24. Further, the same number of convex portions 33 of the lower mold 31b that supports the lower surface of the internal connection terminal portion 22a from the lower side during injection molding are formed as the internal connection terminal portion 22a. Therefore, the periphery of each internal connection terminal portion 22a is surrounded by the mold resin and insulated from each other. Each of the plurality of external connection pads of the light receiving chip 24 is connected to the corresponding internal connection terminal portion 22a by a metal wire 35.

図５は、図４に示す半導体装置２１を上記底面側から見た底面図である。各内部接続端子部２２aの下面には封止剤２７が形成されて、各内部接続端子部２２aは外部に露出しないようになっている。そのために、内部接続端子部２２aのショートが防止されるのである。半導体装置２１の両側部には、内部接続端子部２２aの配列に対向して、内部接続端子部２２aと同数の実装用接続端子部２２bが、内部接続端子部２２aよりも広いピッチで配置されている。その他の領域には、上記モールド樹脂で成る底面部２３bが形成されている。   FIG. 5 is a bottom view of the semiconductor device 21 shown in FIG. 4 viewed from the bottom side. A sealing agent 27 is formed on the lower surface of each internal connection terminal portion 22a so that each internal connection terminal portion 22a is not exposed to the outside. For this reason, short-circuiting of the internal connection terminal portion 22a is prevented. On both sides of the semiconductor device 21, facing the arrangement of the internal connection terminal portions 22a, the same number of mounting connection terminal portions 22b as the internal connection terminal portions 22a are arranged at a wider pitch than the internal connection terminal portions 22a. Yes. In the other region, a bottom surface portion 23b made of the mold resin is formed.

次に、図３(f)に示すように、上記パッケージ２３の外周部２３aの上面に、シール剤２９によってガラス板２５が接着される。こうして、パッケージ２３の中空部３０がキャビティ封止されるのである。   Next, as shown in FIG. 3 (f), a glass plate 25 is bonded to the upper surface of the outer peripheral portion 23 a of the package 23 by a sealing agent 29. Thus, the hollow portion 30 of the package 23 is cavity-sealed.

次に、図３(g)に示すように、上記パッケージ２３の外周部２３aの中間部で、図４および図５の平面視形状を有する個々の半導体装置２１に分離される。   Next, as shown in FIG. 3G, the semiconductor device 21 is separated into the individual semiconductor devices 21 having the plan view shapes of FIGS. 4 and 5 at the intermediate portion of the outer peripheral portion 23a of the package 23.

以上のごとく、本実施の形態においては、上記空間２６を有するリードフレーム２２における後に実装面となる面に対して、内部接続端子部２２aおよび連結部２２c以外の実装用接続端子部２２bの領域にレジストを形成してハーフエッチングを行うことによって、受光チップ２４と電気的に接続するための内部接続端子部２２aと、内部接続端子部２２aを介して受光チップ２４と上記基板等との電気的導通を得るための実装用接続端子部２２bと、内部接続端子部２２aと実装用接続端子部２２bとを連結すると共に、パッケージ２３内に埋め込まれる連結部２２cとを形成する。   As described above, in the present embodiment, in the lead frame 22 having the space 26, in the region of the mounting connection terminal portion 22b other than the internal connection terminal portion 22a and the connecting portion 22c with respect to the surface that becomes the mounting surface later. By forming a resist and performing half etching, an internal connection terminal portion 22a for electrical connection with the light receiving chip 24, and electrical connection between the light receiving chip 24 and the substrate or the like via the internal connection terminal portion 22a The connection terminal portion 22b for mounting, the internal connection terminal portion 22a and the connection terminal portion 22b for mounting are connected together, and a connection portion 22c embedded in the package 23 is formed.

さらに、上記下部金型３１bには、リードフレーム２２の底面部２３bを形成するために上記モールド樹脂が充填されるキャビティ３２b内であって、内部接続端子部２２aの位置に、凸部３３を設ける。   Further, the lower mold 31b is provided with a convex portion 33 in the cavity 32b filled with the molding resin in order to form the bottom surface portion 23b of the lead frame 22, and at the position of the internal connection terminal portion 22a. .

そして、射出成型時には、上記下部金型３１bの凸部３３によって、リードフレーム２２における内部接続端子部２２aの下面を下側から支持して、下部金型３１bの凸部３３と上部金型３１aとによって内部接続端子部２２aを隙間なく挟み込むようにしている。したがって、内部接続端子部２２aと上部金型３１aおよび下部金型３１bとの間に上記モールド樹脂が入り込んで、バリが発生するのを防止できる。また、リードフレーム２２は平らな状態で支持されて曲げ力が作用することがない。その結果、実装用接続端子部２２bと下部金型３１bとの間にも隙間が発生することがない。したがって、実装用接続端子部２２bと下部金型３１bとの間に上記モールド樹脂が入り込むのを防止し、バリが発生するのを防止できる。   At the time of injection molding, the convex portion 33 of the lower mold 31b supports the lower surface of the internal connection terminal portion 22a of the lead frame 22 from the lower side, and the convex portion 33 of the lower mold 31b and the upper mold 31a Thus, the internal connection terminal portion 22a is sandwiched without any gap. Therefore, it is possible to prevent the molding resin from entering between the internal connection terminal portion 22a and the upper mold 31a and the lower mold 31b to generate burrs. Further, the lead frame 22 is supported in a flat state, and no bending force is applied. As a result, no gap is generated between the mounting connection terminal portion 22b and the lower mold 31b. Therefore, the molding resin can be prevented from entering between the mounting connection terminal portion 22b and the lower mold 31b, and burrs can be prevented from being generated.

さらに、外部に露出している上記内部接続端子部２２aの下面を封止剤２７で封止し、内部接続端子封止部３４を形成するようにしている。したがって、内部接続端子部２２aの下面は外部に露出することがなく、内部接続端子部２２aの配列ピッチが狭くともショートすることを防止できる。   Further, the lower surface of the internal connection terminal portion 22a exposed to the outside is sealed with a sealing agent 27 to form the internal connection terminal sealing portion 34. Therefore, the lower surface of the internal connection terminal portion 22a is not exposed to the outside, and a short circuit can be prevented even if the arrangement pitch of the internal connection terminal portions 22a is narrow.

ここで、上記封止剤２７の熱膨張係数を、上記射出成型時に用いるモールド樹脂の熱膨張係数と略同一の値とすることによって、以後の製造工程あるいは使用時における環境温度の上昇によって、封止剤２７と上記モールド樹脂との間に隙間が生じて封止剤２７で成る内部接続端子封止部３４が剥離すること等を防止することができる。   Here, by setting the thermal expansion coefficient of the sealing agent 27 to be substantially the same value as the thermal expansion coefficient of the mold resin used at the time of the injection molding, the sealing temperature is increased due to an increase in the environmental temperature during the subsequent manufacturing process or use. It is possible to prevent the internal connection terminal sealing portion 34 made of the sealing agent 27 from being peeled off due to a gap between the stopper 27 and the mold resin.

上述したように、本実施の形態によれば、信頼性の高い半導体装置を提供することができる。したがって、上記構成を有する信頼性の高い半導体装置を、複写機やプリンタ等の電子機器の光結合装置の部品として用いることによって、上記電子機器の信頼性をも高めることができるのである。   As described above, according to this embodiment, a highly reliable semiconductor device can be provided. Therefore, by using a highly reliable semiconductor device having the above configuration as a component of an optical coupling device of an electronic device such as a copying machine or a printer, the reliability of the electronic device can be improved.

尚、上記実施の形態においては、上記射出成型時に内部接続端子部２２aの下面を下側から支持する下部金型３１bの凸部３３を内部接続端子部２２aと同じ数だけ形成して、個々の内部接続端子部２２aの下面を、個々の凸部３３で支持するようにしている。しかしながら、この発明はこれに限定されるものではなく、凸部３３を内部接続端子部２２aの配列長さと同じ長さを有する１つの凸部で形成し、この１本の凸部３３で、１列に配列された総ての内部接続端子部２２aの下面を一度に支持するようにしても構わない。   In the above embodiment, the same number of convex portions 33 of the lower mold 31b that supports the lower surface of the internal connection terminal portion 22a from the lower side during the injection molding are formed as the internal connection terminal portions 22a. The lower surface of the internal connection terminal portion 22 a is supported by the individual convex portions 33. However, the present invention is not limited to this, and the convex portion 33 is formed by one convex portion having the same length as the arrangement length of the internal connection terminal portions 22a. You may make it support the lower surface of all the internal connection terminal parts 22a arranged in a row | line | column at once.

その場合であっても、図６の底面図に示すように、総ての内部接続端子部２２aの下面を一連の封止剤２７で封止することによって、１列に配列された総ての内部接続端子部２２aの下面が、１つの内部接続端子封止部３６によって覆われる。したがって、内部接続端子部２２aがショートするのを防止することができる。   Even in that case, as shown in the bottom view of FIG. 6, all the internal connection terminal portions 22 a are sealed with a series of sealants 27 to seal all the bottom surfaces of all the internal connection terminal portions 22 a. The lower surface of the internal connection terminal portion 22 a is covered with one internal connection terminal sealing portion 36. Therefore, it is possible to prevent the internal connection terminal portion 22a from being short-circuited.

また、上記実施の形態においては、上記射出成型時に、上記リードフレーム２２に曲げ力が作用して実装用接続端子部２２bと下部金型３１bとの間に隙間が発生することがないように、内部接続端子部２２aを上部金型３１aおよび下部金型３１bの凸部３３によって隙間なく挟み込むようにしている。   Further, in the above embodiment, at the time of injection molding, a bending force acts on the lead frame 22 so that a gap is not generated between the mounting connection terminal portion 22b and the lower mold 31b. The internal connection terminal portion 22a is sandwiched between the convex portions 33 of the upper mold 31a and the lower mold 31b without any gap.

・第２実施の形態
図７および図８は、上記第１実施の形態とは異なる他の実施の形態を示す。但し、図７は本実施の形態の半導体装置４１における縦断面図であり、図８は射出成型工程での縦断面図である。 Second Embodiment FIGS. 7 and 8 show another embodiment different from the first embodiment. 7 is a longitudinal sectional view of the semiconductor device 41 of the present embodiment, and FIG. 8 is a longitudinal sectional view in an injection molding process.

本実施の形態において、射出成型時に用いる金型３１'は、上記第１実施の形態における上部金型３１aのキャビティ３２aの中間部にリードフレーム２２の実装用接続端子部２２bの上面を全幅に亘って上側から押さえる凸部を設けた形状を有する上部金型３１a'を有している。但し、金型３１'の下部金型は、上記第１実施の形態における下部金型３１bと同じ形状であり、図８(a)では上記第１実施の形態と同じ番号を付している。   In the present embodiment, the mold 31 ′ used at the time of injection molding covers the entire upper surface of the mounting connection terminal portion 22b of the lead frame 22 across the entire width of the cavity 32a of the upper mold 31a in the first embodiment. And an upper mold 31a ′ having a shape provided with a convex portion to be pressed from above. However, the lower mold of the mold 31 ′ has the same shape as the lower mold 31b in the first embodiment, and in FIG. 8A, the same number as that of the first embodiment is given.

このように、本実施の形態における上部金型３１a'には、実装用接続端子部２２bの上面を全幅に亘って上側から押さえる凸部４２を設けている。したがって、射出成型を行う際に、実装用接続端子部２２bを上側から押さえることができ、上記第１実施の形態の場合に比して、実装用接続端子部２２bと下部金型３１bとの間に隙間が発生するのを、より積極的に防止することができるのである。   As described above, the upper mold 31a ′ according to the present embodiment is provided with the convex portion 42 for pressing the upper surface of the mounting connection terminal portion 22b from the upper side over the entire width. Therefore, when performing the injection molding, the mounting connection terminal portion 22b can be pressed from the upper side, and compared with the case of the first embodiment, the mounting connection terminal portion 22b and the lower mold 31b are spaced from each other. It is possible to more positively prevent the occurrence of a gap in the surface.

その場合、上記第１実施の形態の場合には隣接する半導体装置同士において一続きに成型されていたパッケージ２３の外周部２３aが、本実施の形態においては、図８(b)に示すように、凸部４２によって分離された２つのキャビティ３２a'によって、互いに独立した外周部２３a'として成型されることになる。   In that case, in the case of the first embodiment, the outer peripheral portion 23a of the package 23 that has been continuously molded between adjacent semiconductor devices is changed to a shape shown in FIG. The two cavities 32a ′ separated by the convex portions 42 are molded as outer peripheral portions 23a ′ independent from each other.

図８(b)に続く製造工程は、上記第１実施の形態における図２(c)〜図３(g)と同じであり、詳細な説明は省略する。   The manufacturing process subsequent to FIG. 8B is the same as that in FIG. 2C to FIG. 3G in the first embodiment, and detailed description thereof is omitted.

尚、上記各実施の形態においては、搭載される半導体素子として受光チップ２４を用いる場合を例に上げて説明している。しかしながら、この発明はこれに限定されるものではなく、他の半導体チップを搭載しても一向に構わない。   In each of the above embodiments, the case where the light receiving chip 24 is used as the semiconductor element to be mounted is described as an example. However, the present invention is not limited to this, and it does not matter if another semiconductor chip is mounted.

この発明の半導体装置における縦断面図である。It is a longitudinal cross-sectional view in the semiconductor device of this invention. 図１に示す半導体装置の各製造工程での縦断面図である。FIG. 2 is a longitudinal sectional view in each manufacturing process of the semiconductor device shown in FIG. 1. 図２に続く各製造工程での縦断面図である。It is a longitudinal cross-sectional view in each manufacturing process following FIG. 図１に示す半導体装置の平面図である。FIG. 2 is a plan view of the semiconductor device shown in FIG. 1. 図１に示す半導体装置の底面図である。FIG. 2 is a bottom view of the semiconductor device shown in FIG. 1. 図１とは異なる半導体装置の底面図である。It is a bottom view of the semiconductor device different from FIG. 図１および図６とは異なる半導体装置の縦断面図である。FIG. 7 is a longitudinal sectional view of a semiconductor device different from FIGS. 1 and 6. 図７に示す半導体装置における射出成型工程での縦断面図である。It is a longitudinal cross-sectional view in the injection molding process in the semiconductor device shown in FIG. 従来の半導体パッケージにおける縦断面図である。It is a longitudinal cross-sectional view in the conventional semiconductor package. 図９に示すリードフレームをモールド金型で固定保持した状態を示す図である。FIG. 10 is a diagram illustrating a state in which the lead frame illustrated in FIG. 9 is fixed and held by a mold. 従来の半導体装置における縦断面図である。It is a longitudinal cross-sectional view in the conventional semiconductor device. 図１１に示す半導体装置の底面図である。FIG. 12 is a bottom view of the semiconductor device shown in FIG. 11.

符号の説明Explanation of symbols

２１,４１…半導体装置、
２２…リードフレーム、
２２a…内部接続端子部、
２２b…実装用接続端子部、
２２c…連結部、
２３…パッケージ、
２３a,２３a'…パッケージの外周部、
２３b…パッケージの底面部、
２４…受光チップ、
２５…ガラス板、
２６…リードフレームの空間、
２７…封止剤、
２８…ダイボンド剤、
２９…シール剤、
３０…中空部、
３１,３１'…金型、
３１a,３１a'…上部金型、
３１b…下部金型、
３２a,３２a',３２b…キャビティ、
３３,４２…凸部、
３４,３６…内部接続端子封止部、
３５…金属ワイヤ。 21, 41 ... Semiconductor device,
22 ... Lead frame,
22a ... internal connection terminal,
22b: Connection terminal for mounting,
22c ... connection part,
23 ... Package,
23a, 23a '... outer periphery of the package,
23b ... bottom of the package,
24. Light receiving chip,
25 ... Glass plate,
26 ... Lead frame space,
27 ... sealant,
28 ... Die bond agent,
29 ... sealant,
30 ... hollow part,
31, 31 '... mold,
31a, 31a '... upper mold,
31b ... Lower mold,
32a, 32a ', 32b ... cavity,
33, 42 ... convex part,
34, 36 ... internal connection terminal sealing part,
35: Metal wire.

Claims (7)

リードフレームと、
上記リードフレームと一体成型されると共に、凹部を有する中空構造のパッケージと、
上記パッケージの上記凹部に内装された半導体素子と
を備え、
上記リードフレームは、
実装面となる第１の面がエッチングされて薄肉構造を有すると共に、上記第１の面とは反対側の第２の面が上記パッケージの上記凹部内に露出して、上記第２の面が上記半導体素子と電気的に接続された内部接続端子部と、
上記内部接続端子部に対して上記凹部側とは反対側に配置されると共に、上記内部接続端子部を介して上記半導体素子と上記第１の面との電気的導通を得るための実装用接続端子部と、
上記第１の面がエッチングされて薄肉構造を有すると共に、上記内部接続端子部と上記実装用接続端子部とを連結する連結部と
を含み、
上記パッケージは、
上記実装用接続端子部および上記連結部の上記第２の面に載置されると共に、上記凹部の周囲を取り囲むように形成された外周部と、
当該パッケージの底面を構成すると共に、上記連結部の上記第２の面に形成された上記外周部とで上記連結部を埋め込んで、上記リードフレームと当該パッケージとの結合度を高める底面部と、
当該パッケージの底面を構成すると共に、上記内部接続端子部のエッチング面が外部に露出しないように、上記内部接続端子部の上記エッチング面を封止する内部接続端子封止部と
を含んでいる
ことを特徴とする半導体装置。 A lead frame;
A hollow structure package integrally formed with the lead frame and having a recess,
A semiconductor element housed in the recess of the package,
The lead frame is
The first surface to be the mounting surface is etched to have a thin structure, and the second surface opposite to the first surface is exposed in the recess of the package, so that the second surface is An internal connection terminal portion electrically connected to the semiconductor element;
A mounting connection for providing electrical continuity between the semiconductor element and the first surface through the internal connection terminal portion and disposed on the side opposite to the concave portion side with respect to the internal connection terminal portion. A terminal section;
The first surface is etched to have a thin-walled structure, and includes a connecting portion that connects the internal connection terminal portion and the connection terminal portion for mounting,
The above package
An outer peripheral portion that is placed on the second surface of the connection terminal portion for mounting and the coupling portion, and is formed so as to surround the periphery of the recess;
A bottom surface portion that constitutes the bottom surface of the package and that embeds the connection portion with the outer peripheral portion formed on the second surface of the connection portion to increase the degree of coupling between the lead frame and the package;
An internal connection terminal sealing portion that forms the bottom surface of the package and seals the etching surface of the internal connection terminal portion so that the etching surface of the internal connection terminal portion is not exposed to the outside. A semiconductor device characterized by the above. 請求項１に記載の半導体装置において、
上記リードフレームは複数本在り、上記複数本の上記リードフレームにおける少なくとも上記内部接続端子部は互いに並列に配置されており、
上記内部接続端子封止部は、少なくとも上記互いに並列に配置された複数の上記内部接続端子部の配列長さと同じ長さを有しており、上記複数の上記内部接続端子部の上記エッチング面の全てを封止可能なように一続きに形成されている
ことを特徴とする半導体装置。 The semiconductor device according to claim 1,
There are a plurality of lead frames, and at least the internal connection terminal portions in the plurality of lead frames are arranged in parallel to each other,
The internal connection terminal sealing portion has at least the same length as the arrangement length of the plurality of internal connection terminal portions arranged in parallel to each other, and the etching surface of the plurality of internal connection terminal portions is A semiconductor device characterized by being formed in a row so that all can be sealed. 請求項１あるいは請求項２に記載の半導体装置において、
上記内部接続端子部の上記エッチング面を封止する内部接続端子封止部は、上記パッケージを構成するパッケージ基材の熱膨張係数と略同じ熱膨張係数を有する封止剤によって構成されている
ことを特徴とする半導体装置。 In the semiconductor device according to claim 1 or 2,
The internal connection terminal sealing portion that seals the etching surface of the internal connection terminal portion is configured by a sealant having a thermal expansion coefficient substantially the same as the thermal expansion coefficient of the package base material that constitutes the package. A semiconductor device characterized by the above. 請求項１から請求項３までの何れか一つに記載の半導体装置において、
上記半導体素子は、入射された光を電気信号に変換する受光素子である
ことを特徴とする半導体装置。 In the semiconductor device according to any one of claims 1 to 3,
The semiconductor device is a light receiving element that converts incident light into an electrical signal. 請求項１に記載の半導体装置の製造方法であって、
所定厚さのリードフレーム材における上記第１の面に対して、上記内部接続端子部および上記連結部の形成領域以外の上記実装用接続端子部の形成領域にレジストを形成してハーフエッチングを行うことによって上記リードフレームを形成し、
上記パッケージの上記外周部を形成するためのキャビティが形成された上部金型によって上記リードフレームを上方から押さえる一方、上記パッケージの上記底面部を形成するためのキャビティ内に凸部が形成された下部金型における上記凸部によって上記リードフレームの上記内部接続端子部におけるエッチング面を下方から支持するようにして、上記リードフレームを上記上部金型と上記下部金型とによって挟んで固定し、
上記リードフレームを固定している上記上部金型と上記下部金型とのキャビティ内にモールド樹脂を射出して、上記リードフレームと一体成型された中空構造のパッケージを形成し、
上記パッケージを射出成型する際に、上記下部金型の上記凸部によって支持されていたために上記モールド樹脂でモールドされていない上記内部接続端子部の上記エッチング面に、封止剤を充填して上記内部接続端子封止部を形成する
ことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
Half-etching is performed on the first surface of the lead frame material having a predetermined thickness by forming a resist in the formation region of the mounting connection terminal portion other than the formation region of the internal connection terminal portion and the connection portion. Forming the above lead frame,
The upper die having a cavity for forming the outer peripheral portion of the package is pressed from above by the upper mold, while the lower portion having a convex portion formed in the cavity for forming the bottom portion of the package. The lead frame is sandwiched between the upper mold and the lower mold so as to support the etching surface of the internal connection terminal portion of the lead frame from below by the convex portion of the mold,
A mold resin is injected into the cavity between the upper mold and the lower mold that fix the lead frame to form a hollow package integrally molded with the lead frame,
When injection molding the package, the etching surface of the internal connection terminal portion that is not molded with the molding resin because it is supported by the convex portion of the lower mold is filled with a sealing agent and the A method of manufacturing a semiconductor device, comprising forming an internal connection terminal sealing portion. 請求項１に記載の半導体装置の製造方法であって、
所定厚さのリードフレーム材における上記第１の面に対して、上記内部接続端子部および上記連結部の形成領域以外の上記実装用接続端子部の形成領域にレジストを形成してハーフエッチングを行うことによって上記リードフレームを形成し、
上記パッケージの上記外周部を形成するためのキャビティ内に凸部が形成された上部金型における上記凸部によって上記リードフレームの上記実装用接続端子部における上記第２の面を上方から押さえる一方、上記パッケージの上記底面部を形成するためのキャビティ内に凸部が形成された下部金型における上記凸部によって上記リードフレームの上記内部接続端子部におけるエッチング面を下方から支持するようにして、上記リードフレームを上記上部金型と上記下部金型とによって挟んで固定し、
上記リードフレームを固定している上記上部金型と上記下部金型とのキャビティ内にモールド樹脂を射出して、上記リードフレームと一体成型された中空構造のパッケージを形成し、
上記パッケージを射出成型する際に、上記下部金型の上記凸部によって支持されていたために上記モールド樹脂でモールドされていない上記内部接続端子部の上記エッチング面に、封止剤を充填して上記内部接続端子封止部を形成する
ことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
Half-etching is performed on the first surface of the lead frame material having a predetermined thickness by forming a resist in the formation region of the mounting connection terminal portion other than the formation region of the internal connection terminal portion and the connection portion. Forming the above lead frame,
While holding the second surface of the mounting connection terminal portion of the lead frame from above by the convex portion in the upper mold in which the convex portion is formed in the cavity for forming the outer peripheral portion of the package, The etching surface in the internal connection terminal portion of the lead frame is supported from below by the convex portion in the lower mold in which the convex portion is formed in the cavity for forming the bottom surface portion of the package. The lead frame is sandwiched and fixed between the upper mold and the lower mold,
A mold resin is injected into the cavity between the upper mold and the lower mold that fix the lead frame to form a hollow package integrally molded with the lead frame,
When injection molding the package, the etching surface of the internal connection terminal portion that is not molded with the molding resin because it is supported by the convex portion of the lower mold is filled with a sealing agent and the A method of manufacturing a semiconductor device, comprising forming an internal connection terminal sealing portion. 請求項１から請求項４までの何れか一つに記載の半導体装置を搭載したことを特徴とする電子機器。 An electronic apparatus comprising the semiconductor device according to any one of claims 1 to 4.
JP2008031440A 2008-02-13 2008-02-13 Semiconductor device and method of manufacturing the same, and electronic apparatus Pending JP2009194057A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008031440A JP2009194057A (en) 2008-02-13 2008-02-13 Semiconductor device and method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008031440A JP2009194057A (en) 2008-02-13 2008-02-13 Semiconductor device and method of manufacturing the same, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2009194057A true JP2009194057A (en) 2009-08-27

Family

ID=41075846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008031440A Pending JP2009194057A (en) 2008-02-13 2008-02-13 Semiconductor device and method of manufacturing the same, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2009194057A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015535388A (en) * 2012-08-31 2015-12-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Electronic component casing, electronic module, method for manufacturing electronic component casing, and method for manufacturing electronic module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015535388A (en) * 2012-08-31 2015-12-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Electronic component casing, electronic module, method for manufacturing electronic component casing, and method for manufacturing electronic module
US9515015B2 (en) 2012-08-31 2016-12-06 Osram Opto Semiconductors Gmbh Housing for an electronic component, an electronic assembly, method of producing a housing for an electronic component and method of producing an electronic assembly

Similar Documents

Publication Publication Date Title
JP5318737B2 (en) Sensor device and manufacturing method thereof
US6897428B2 (en) Solid-state imaging device and method for manufacturing the same
JP5746919B2 (en) Semiconductor package
JP5004601B2 (en) Package component manufacturing method and semiconductor device manufacturing method
JP3838572B2 (en) Solid-state imaging device and manufacturing method thereof
JP2005085897A (en) Lead frame, manufacturing method thereof and semiconductor device using the frame
US7485848B2 (en) Optical device and production method thereof
US20090290054A1 (en) Solid-state imaging device
JP6677616B2 (en) Method for manufacturing semiconductor device
JP2006100636A (en) Method of manufacturing semiconductor device
EP1473775B1 (en) Method for producing solid-state imaging device
JP5708688B2 (en) Manufacturing method of sensor package
JP4219943B2 (en) Solid-state imaging device
JP2010021251A (en) Semiconductor device and its manufacturing method
JP2011187819A (en) Resin sealed power module and method of manufacturing the same
JP2009194057A (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP2005191147A (en) Method for manufacturing hybrid integrated circuit device
JP2015037103A (en) Semiconductor device and manufacturing method of the same
JP2011238963A (en) Method of manufacturing package component
JP2018056310A (en) Resin encapsulation mold, and method of manufacturing semiconductor device using the same
JP3896975B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4759314B2 (en) Solid-state imaging device manufacturing method and solid-state imaging device
JP2005033043A (en) Lead frame, semiconductor device and their manufacturing methods
JP2005142334A (en) Premolding type semiconductor package and semiconductor device using same
US20220109282A1 (en) Method for obtaining electronic devices and electronic devices