JP2011223492A - 符号化装置、復号化装置、符号化・復号化システム、及び、プログラム - Google Patents
符号化装置、復号化装置、符号化・復号化システム、及び、プログラム Download PDFInfo
- Publication number
- JP2011223492A JP2011223492A JP2010092962A JP2010092962A JP2011223492A JP 2011223492 A JP2011223492 A JP 2011223492A JP 2010092962 A JP2010092962 A JP 2010092962A JP 2010092962 A JP2010092962 A JP 2010092962A JP 2011223492 A JP2011223492 A JP 2011223492A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- bit
- correction code
- encoding
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6381—Rate compatible punctured turbo [RCPT] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
【解決手段】複数の転送レートRに対応する間引きパターンを規定する間引きテーブルTに基づいてビット順序を予め指定しておき、情報ビット列(情報ビットS1)が入力された場合に、情報ビット列を誤り訂正符号化して誤り訂正符号を生成し、ビット順序に従って、誤り訂正符号の各ビットを順序指定誤り訂正符号ECC1として出力する順序指定誤り訂正符号化部11と、順序指定誤り訂正符号化部から出力される順序指定誤り訂正符号の先頭ビットから間引き転送レート分のビットを抽出して抽出後誤り訂正符号ECC2を生成し、抽出後誤り訂正符号を復号化装置20に出力する符号抽出部12とを備える。
【選択図】図1
Description
図5に示すように、符号化・復号化システムは、符号化装置60と復号化装置70と間引きテーブル格納部80とを備えている。
誤り訂正復号部71は、復号化装置70の外部から予め与えられた転送レートRと符号化装置60によって生成された間引き後誤り訂正符号Ecc2とを用いて、外部の図示せぬ誤りデータ提供手段又は符号化装置60から与えられる誤りデータEを訂正して、復号データS2を生成する機能手段である。
まず、符号化装置60は、外部から情報ビットS1が入力されると、誤り訂正符号化部61が、入力された情報ビットS1を誤り訂正符号化して誤り訂正符号Ecc1を生成し、生成された誤り訂正符号Ecc1を間引き部63に出力する。
SLDPCA符号は、そのLDPCA符号に対してSum処理を行った符号である。
(2)符号化装置60の間引き部63は、間引きを行うか否かを判定する際に、間引きパターンPを参照する必要がある。
(3)符号化装置60の間引き部63は、間引きを行うか否かを判定する条件分岐処理を、誤り訂正符号Ecc1のすべてのビットに対して繰り返し行う必要がある。この繰り返し回数が、特に計算量を増やす原因となる。
この符号化装置は、前記した(a)〜(c)の要因により、間引き処理を行うための計算量を軽減させることができる。
また、第2発明によれば、符号化装置で間引き(抽出)処理を行うための計算量を軽減させる復号化装置を提供することができる。
また、第3発明によれば、符号化装置で間引き(抽出)処理を行うための計算量を軽減させる符号化・復号化システムを提供することができる。
また、第4発明によれば、コンピュータにより第1発明に係る符号化装置を実現するプログラムを提供することができる。
また、第5発明によれば、コンピュータにより第2発明に係る復号化装置を実現するプログラムを提供することができる。
<符号化・復号化システムの構成>
以下、図1を参照して、本実施形態に係る符号化・復号化システムの構成につき説明する。なお、図1は、本実施形態に係る符号化・復号化システムの構成を示す図である。図1は、DSC(分散型ソースコーディング)が利用された符号化・復号化システム1の構成を示している。
符号化装置10は、順序指定誤り訂正符号化部11、及び、符号抽出部12を有している。順序指定誤り訂正符号化部11及び符号抽出部12は、演算を実行する図示せぬCPU、制御プログラムを読み出し自在に予め格納する図示せぬROM、及び、CPUでの演算処理に使用するデータや演算処理によって生成されるデータを格納する図示せぬRAMによって構成されている。
復号化装置20は、整列部21、及び、誤り訂正復号部22を有している。整列部21及び誤り訂正復号部22は、演算を実行する図示せぬCPU、制御プログラムを読み出し自在に予め格納する図示せぬROM、及び、CPUでの演算処理に使用するデータや演算処理によって生成されるデータを格納する図示せぬRAMによって構成されている。
以下、図2A及び図2Bを参照して、符号化・復号化システム1の動作につき説明する。図2A及び図2Bは、それぞれ、実施形態に係る符号化・復号化システムの動作を示すフローチャートである。図2Aは、符号化装置10の動作を示しており、一方、図2Bは、復号化装置20の動作を示している。
符号化装置10は、通電されることによって、一連の動作を開始する。
符号化装置10は、図2Aに示すように、まず、ビット順序指定部11Aが、間引きテーブル格納部30から間引きテーブルTを読み出し、読み出された間引きテーブルT(以下、後記する間引きテーブルTbと区別する場合に、「間引きテーブルTa」と称する)とビット順序指定部11Aのメモリ領域に格納されている過去の間引き(抽出)処理で使用された間引きテーブルT(以下、間引きテーブルTaと区別する場合に、「間引きテーブルTb」と称する)とを比較し、間引きテーブルTが変更されているか否かを判定する(S105)。S105の判定で、間引きテーブルTが変更されていると判定された場合(“Yes”の場合)に、処理はS110に進み、一方、間引きテーブルTが変更されていないと判定された場合(“No”の場合)に、処理はS120に進む。
復号化装置20は、通電されることによって、一連の動作を開始する。
復号化装置20は、図2Bに示すように、まず、整列部21が、間引きテーブル格納部30から間引きテーブルTを読み出し、読み出された間引きテーブルTと整列部21のメモリ領域に格納されている過去の整列処理で使用された間引きテーブルTとを比較し、間引きテーブルTが変更されているか否かを判定する(S205)。S205の判定で、間引きテーブルTが変更されていると判定された場合(“Yes”の場合)に、処理はS210に進み、一方、間引きテーブルTが変更されていないと判定された場合(“No”の場合)に、処理はS220に進む。
以下、図3を参照して、本実施形態で行われる誤り訂正符号Ecc1の間引き(抽出)処理の詳細につき説明する。図3は、実施形態に係る符号化・復号化システムによる間引き(抽出)処理の説明図である。図3は、8ビットの誤り訂正符号Ecc1(図1参照)の間引き(抽出)処理に用いるビット順序テーブルFの構成を表している。ビット順序テーブルFは、間引きテーブルTに基づいて、ビット順序指定部11Aによって生成される。間引きテーブルTの中で、値「0」は、間引きビットを表しており、一方、値「1」は、出力ビットを表している。
従来の符号化装置60は、情報ビットS1を誤り訂正符号化する度に、間引きテーブルTの中から転送レートRに対応する間引きパターンPを選択し(読み出し)、その間引きパターンPに従って、間引き処理を行う。
以下、本実施形態で行われる抽出後誤り訂正符号ECC2の整列処理の詳細につき説明する。
10 符号化装置
11 順序指定誤り訂正符号化部
11A ビット順序指定部
11B 誤り訂正符号化部
12 符号抽出部
20 復号化装置
21 整列部
22 誤り訂正復号部
30 間引きテーブル格納部
E 誤りデータ
Ecc1 誤り訂正符号
Ecc2 間引き後誤り訂正符号
ECC1 順序指定誤り訂正符号
ECC2 抽出後誤り訂正符号
ECC3 整列後誤り訂正符号
F ビット順序テーブル
P 間引きパターン
R 転送レート
S1 情報ビット
S2 復号データ
T 間引きテーブル
Claims (17)
- 外部から入力された情報ビット列を符号化して誤り訂正符号を生成し、その誤り訂正符号を間引き転送レートで間引いて復号化装置に出力する符号化装置において、
複数の転送レートに対応する間引きパターンを規定する間引きテーブルに基づいてビット順序を予め指定しておき、情報ビット列が入力された場合に、当該情報ビット列を誤り訂正符号化して誤り訂正符号を生成し、当該ビット順序に従って、当該誤り訂正符号の各ビットを順序指定誤り訂正符号として出力する順序指定誤り訂正符号化部と、
前記順序指定誤り訂正符号化部から出力される前記順序指定誤り訂正符号から前記間引き転送レート分のビットを抽出して抽出後誤り訂正符号を生成し、当該抽出後誤り訂正符号を前記復号化装置に出力する符号抽出部とを備える
ことを特徴とする符号化装置。 - 請求項1に記載の符号化装置において、
前記間引きテーブルによって規定された各間引きパターンは、低転送レートで出力するビットが、高転送レートでも出力するビットとして規定されている
ことを特徴とする符号化装置。 - 請求項1又は請求項2に記載の符号化装置において、
前記順序指定誤り訂正符号化部は、
前記間引きテーブルに基づいて前記ビット順序を指定するビット順序指定部と、
前記情報ビット列が入力された場合に、前記情報ビット列を誤り訂正符号化して前記誤り訂正符号を生成し、前記ビット順序に従って、前記誤り訂正符号の各ビットを前記順序指定誤り訂正符号として順に前記符号抽出部に出力する誤り訂正符号化部とを備える
ことを特徴とする符号化装置。 - 請求項3に記載の符号化装置において、
前記ビット順序指定部は、前記誤り訂正符号化部から前記符号抽出部に出力される前記順序指定誤り訂正符号に対して、各ビット位置にインデックスを割り当て、低転送レートで出力されるビットの方が高転送レートで出力されるビットよりも小さいインデックスが割り当てられた位置に配置されるようにビット順序を決定して、
前記誤り訂正符号化部は、前記順序指定誤り訂正符号の各ビット位置に割り当てられたインデックスと前記ビット順序とに従って、前記誤り訂正符号の各ビットを前記順序指定誤り訂正符号として順に前記符号抽出部に出力し、
前記符号抽出部は、前記順序指定誤り訂正符号の中から、前記間引き転送レート分のビットを、前記インデックスの値が最小のビット位置のビットから順に抽出する
ことを特徴とする符号化装置。 - 請求項3に記載の符号化装置において、
前記ビット順序指定部は、前記誤り訂正符号化部から前記符号抽出部に出力される前記順序指定誤り訂正符号に対して、各ビット位置にインデックスを割り当て、高転送レートでのみ出力されるビットの方が低転送レートで出力されるビットよりも小さいインデックスが割り当てられた位置に配置されるようにビット順序を決定して、
前記誤り訂正符号化部は、前記順序指定誤り訂正符号の各ビット位置に割り当てられたインデックスと前記ビット順序とに従って、前記誤り訂正符号の各ビットを前記順序指定誤り訂正符号として順に前記符号抽出部に出力し、
前記符号抽出部は、前記順序指定誤り訂正符号の中から、前記間引き転送レート分のビットを、前記インデックスの値が最大のビット位置のビットから順に抽出する
ことを特徴とする符号化装置。 - 請求項4又は請求項5に記載の符号化装置において、
前記ビット順序指定部は、前記インデックスを、先頭のビットから順に割り当てる
ことを特徴とする符号化装置。 - 請求項4又は請求項5に記載の符号化装置において、
前記ビット順序指定部は、前記インデックスを、最後尾のビットから順に割り当てる
ことを特徴とする符号化装置。 - 符号化装置から所定の転送レートで出力される抽出後誤り訂正符号を用いて、外部の誤りデータ提供手段又は符号化装置から与えられる誤りデータを訂正することにより復号データを生成する復号化装置において、
前記所定の転送レートに対応する間引きパターンを規定する間引きテーブルに基づいて前記抽出後誤り訂正符号を整列して、整列後誤り訂正符号を生成する整列部と、
前記所定の転送レートと前記整列後誤り訂正符号とを用いて前記誤りデータを訂正して、前記復号データを生成する誤り訂正復号部とを備える
ことを特徴とする復号化装置。 - 請求項8に記載の復号化装置において、
前記誤りデータは、予測画像データを含む副情報である
ことを特徴とする復号化装置。 - 請求項1乃至請求項7のいずれか一項に記載の符号化装置と、
請求項8又は請求項9に記載の復号化装置と、
前記符号化装置から前記復号化装置に出力される抽出後誤り訂正符号の所定の転送レートに対応する間引きパターンを規定する間引きテーブルを格納する間引きテーブル格納部とを備える
ことを特徴とする符号化・復号化システム。 - 請求項10に記載の符号化・復号化システムにおいて、
前記符号化装置は、前記誤り訂正符号に対して抽出処理を実行することによって転送レートを変更する
ことを特徴とする符号化・復号化システム。 - 請求項11に記載の符号化・復号化システムにおいて、
前記符号化装置は、前記誤り訂正符としてLDPCA符号を生成する
ことを特徴とする符号化・復号化システム。 - 請求項11に記載の符号化・復号化システムにおいて、
前記符号化装置は、前記誤り訂正符としてSLDPCA符号を生成する
ことを特徴とする符号化・復号化システム。 - 請求項11に記載の符号化・復号化システムにおいて、
前記符号化装置は、前記誤り訂正符としてTurbo符号を生成する
ことを特徴とする符号化・復号化システム。 - 請求項10乃至請求項14のいずれか一項に記載の符号化・復号化システムにおいて、
前記符号化装置は、転送レートが1増加する度に、転送ビット数を任意ビット増加させる
ことを特徴とする符号化・復号化システム。 - コンピュータを、外部から入力された情報ビット列を符号化して誤り訂正符号を生成し、その誤り訂正符号を間引き転送レートで間引いて復号化装置に出力する符号化装置として機能させるプログラムであって、
前記コンピュータを、
複数の転送レートに対応する間引きパターンを規定する間引きテーブルに基づいてビット順序を予め指定しておき、情報ビット列が入力された場合に、当該情報ビット列を誤り訂正符号化して誤り訂正符号を生成し、当該ビット順序に従って、当該誤り訂正符号の各ビットを順序指定誤り訂正符号として出力する順序指定誤り訂正符号化部と、
前記順序指定誤り訂正符号化部から出力される前記順序指定誤り訂正符号から前記間引き転送レート分のビットを抽出して抽出後誤り訂正符号を生成し、当該抽出後誤り訂正符号を前記復号化装置に出力する符号抽出部として機能させる
ことを特徴とするプログラム。 - コンピュータを、符号化装置から所定の転送レートで出力される抽出後誤り訂正符号を用いて、外部の誤りデータ提供手段又は符号化装置から与えられる誤りデータを訂正して、復号データを生成する復号化装置として機能させるプログラムであって、
前記コンピュータを、
前記所定の転送レートに対応する間引きパターンを規定する間引きテーブルに基づいて前記抽出後誤り訂正符号を整列して、整列後誤り訂正符号を生成する整列部と、
前記所定の転送レートと前記整列後誤り訂正符号とを用いて前記誤りデータを訂正して、前記復号データを生成する誤り訂正復号部として機能させる
ことを特徴とするプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010092962A JP5521722B2 (ja) | 2010-04-14 | 2010-04-14 | 符号化装置、復号化装置、符号化・復号化システム、及び、プログラム |
US12/929,283 US8850275B2 (en) | 2010-04-14 | 2011-01-12 | Encoding apparatus, decoding apparatus, and encoding and decoding system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010092962A JP5521722B2 (ja) | 2010-04-14 | 2010-04-14 | 符号化装置、復号化装置、符号化・復号化システム、及び、プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011223492A true JP2011223492A (ja) | 2011-11-04 |
JP5521722B2 JP5521722B2 (ja) | 2014-06-18 |
Family
ID=44789141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010092962A Active JP5521722B2 (ja) | 2010-04-14 | 2010-04-14 | 符号化装置、復号化装置、符号化・復号化システム、及び、プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8850275B2 (ja) |
JP (1) | JP5521722B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134946A (ja) * | 2011-09-26 | 2012-07-12 | Panasonic Corp | 通信システム及び通信方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2007237313A1 (en) * | 2007-12-03 | 2009-06-18 | Canon Kabushiki Kaisha | Improvement for error correction in distributed vdeo coding |
AU2007242924A1 (en) * | 2007-12-12 | 2009-07-02 | Canon Kabushiki Kaisha | Improvement for error correction in distributed video coding |
JP5939145B2 (ja) * | 2012-12-10 | 2016-06-22 | 沖電気工業株式会社 | 復号装置及びプログラム |
DE102015104841B4 (de) * | 2015-03-30 | 2024-08-14 | Infineon Technologies Ag | Chip und Verfahren zum Detektieren einer Veränderung eines gespeicherten Datenvektors |
WO2017176302A1 (en) * | 2016-04-08 | 2017-10-12 | Intel Corporation | Apparatuses for supporting polar codes with variable codeword lengths and information lengths |
CN108023663B (zh) * | 2016-11-01 | 2021-04-13 | 武汉芯泰科技有限公司 | 一种基于可配置删余表的删余方法及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110539A (ja) * | 1991-10-17 | 1993-04-30 | Fujitsu Ltd | デイジタル伝送方式 |
JP2002027351A (ja) * | 2000-07-07 | 2002-01-25 | Sony Corp | Bsデジタル放送受信装置 |
JP2002076915A (ja) * | 2000-08-31 | 2002-03-15 | Sony Corp | インターリーブ装置及びインターリーブ方法、並びに、復号装置及び復号方法 |
JP2008526134A (ja) * | 2004-12-22 | 2008-07-17 | クゥアルコム・インコーポレイテッド | 余分なものを取り除いたビット反転インターリーバー |
JP2009055603A (ja) * | 2007-07-30 | 2009-03-12 | Panasonic Corp | 符号化装置及び復号化装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6014411A (en) * | 1998-10-29 | 2000-01-11 | The Aerospace Corporation | Repetitive turbo coding communication method |
US6304991B1 (en) * | 1998-12-04 | 2001-10-16 | Qualcomm Incorporated | Turbo code interleaver using linear congruential sequence |
US6202189B1 (en) * | 1998-12-17 | 2001-03-13 | Teledesic Llc | Punctured serial concatenated convolutional coding system and method for low-earth-orbit satellite data communication |
US6543013B1 (en) * | 1999-04-14 | 2003-04-01 | Nortel Networks Limited | Intra-row permutation for turbo code |
US6229824B1 (en) * | 1999-05-26 | 2001-05-08 | Xm Satellite Radio Inc. | Method and apparatus for concatenated convolutional endcoding and interleaving |
CA2550761C (en) * | 1999-07-08 | 2009-05-26 | Nortel Networks Limited | Puncturing of convolutional codes |
US6604216B1 (en) * | 1999-12-10 | 2003-08-05 | Telefonaktiebolaget Lm Ericsson | Telecommunications system and method for supporting an incremental redundancy error handling scheme using available gross rate channels |
FI115178B (fi) * | 2000-10-31 | 2005-03-15 | Nokia Corp | Menetelmä ja järjestely bittien suojaamiseksi parhaalla mahdollisella tavalla tiedonsiirtovirheitä vastaan |
KR100724921B1 (ko) * | 2001-02-16 | 2007-06-04 | 삼성전자주식회사 | 통신시스템에서 부호 생성 및 복호 장치 및 방법 |
JP4041450B2 (ja) * | 2003-10-23 | 2008-01-30 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 通信端末装置および通信方法 |
US7827472B2 (en) * | 2006-05-26 | 2010-11-02 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry, Through The Communications Research Centre Canada | Puncture-constrained interleaving for concatenated codes |
US7924763B2 (en) * | 2007-12-11 | 2011-04-12 | Motorola Mobility, Inc. | Method and appratus for rate matching within a communication system |
-
2010
- 2010-04-14 JP JP2010092962A patent/JP5521722B2/ja active Active
-
2011
- 2011-01-12 US US12/929,283 patent/US8850275B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110539A (ja) * | 1991-10-17 | 1993-04-30 | Fujitsu Ltd | デイジタル伝送方式 |
JP2002027351A (ja) * | 2000-07-07 | 2002-01-25 | Sony Corp | Bsデジタル放送受信装置 |
JP2002076915A (ja) * | 2000-08-31 | 2002-03-15 | Sony Corp | インターリーブ装置及びインターリーブ方法、並びに、復号装置及び復号方法 |
JP2008526134A (ja) * | 2004-12-22 | 2008-07-17 | クゥアルコム・インコーポレイテッド | 余分なものを取り除いたビット反転インターリーバー |
JP2009055603A (ja) * | 2007-07-30 | 2009-03-12 | Panasonic Corp | 符号化装置及び復号化装置 |
Non-Patent Citations (7)
Title |
---|
JPN6013063511; Kai Zhang, Xinming Huang: 'A low-complexity rate-compatible LDPC decoder' Signals, Systems and Computers, 2009 Conference Record of the Forty-Third Asilomar Conference on , 20091104, pp.749-753 * |
JPN6013063514; 箕輪 正: '非周波数選択性フェージング通進路のための可変符号化率パンクチャードビットインタリーブド符号化変調' 電子情報通信学会技術研究報告. SAT, 衛星通信 104(59), 20040514, pp.1-6, 一般社団法人電子情報通信学会 * |
JPN6013063516; 橋本 亮司、筒井 弘、尾上 孝雄、猪飼 知宏: 'DCT領域Distributed Video Codingにおける尤度推定手法' 映像情報メディア学会技術報告 , 20090204, pp.31-36, 一般社団法人映像情報メディア学会 * |
JPN6013063518; 高村 誠之: 'Distributed Video Codingの動向と今後' 情報処理学会研究報告. [オーディオビジュアル複合情報処理] , 20060928, pp.71-76, 一般社団法人情報処理学会 * |
JPN6013063520; Debargha Mukherjee: 'Parameter Selection for Wyner--Ziv Coding of Laplacian Sources with Additive Laplacian or Gaussian I' Signal Processing, IEEE Transactions on (Volume:57,Issue:8), 200908, pp.3208-3225 * |
JPN6013063523; Fulvio Babich, Guido Montorsi, Francesca Vatta: 'Design of rate-compatible punctured turbo (RCPT) codes' Communications, 2002. ICC 2002. IEEE International Conference on (Volume:3), 2002, pp.1701-1705 * |
JPN6013063525; Vincent K.N. Lau: 'Design of adaptive bit interleaved TCM for Rayleigh fading channels' Communications, 2000. ICC 2000. 2000 IEEE International Conference on (Volume:3), 2000, pp.1188-1192 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134946A (ja) * | 2011-09-26 | 2012-07-12 | Panasonic Corp | 通信システム及び通信方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110258522A1 (en) | 2011-10-20 |
JP5521722B2 (ja) | 2014-06-18 |
US8850275B2 (en) | 2014-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5521722B2 (ja) | 符号化装置、復号化装置、符号化・復号化システム、及び、プログラム | |
KR101216735B1 (ko) | 프로덕트 부호의 복호 방법 및 장치 | |
KR100808664B1 (ko) | 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치 | |
US8522116B2 (en) | Systems and methods for performing forward error correction | |
US8205131B2 (en) | Method for producing parity check matrix for low complexity and high speed decoding, and apparatus and method for coding low density parity check code using the same | |
JP4320418B2 (ja) | 復号装置および受信装置 | |
CN110572165B (zh) | 编码的速率匹配处理方法和装置 | |
US20120185750A1 (en) | Decoding device and decoding method for decoding data encoded by ldpc | |
CN108809512A (zh) | 一种编译码的方法、装置及系统 | |
JP2016519481A (ja) | 多段ソフト入力デコードのためのシステムおよび方法 | |
TWI656746B (zh) | 編碼器、解碼器、通訊系統及用於編碼資料之方法 | |
JPWO2019130475A1 (ja) | 通信路分極を用いた誤り訂正符号化方法および装置、復号方法および装置 | |
KR100617769B1 (ko) | 채널 부호화 장치 및 방법 | |
US8812938B2 (en) | Coding apparatus, coding method, decoding apparatus, decoding method, program and transmission system | |
CN111049527B (zh) | 一种图像编码解码方法 | |
RU2620731C1 (ru) | Способ совместного арифметического и помехоустойчивого кодирования и декодирования | |
US10516418B2 (en) | Hybrid type iterative decoding method and apparatus | |
US10447300B2 (en) | Decoding device, decoding method, and signal transmission system | |
CN113014267B (zh) | 译码方法、设备、可读存储介质、芯片及计算机程序产品 | |
KR101795216B1 (ko) | 메시지를 인코딩 또는 디코딩하는 장치 및 방법 | |
JP2008177695A (ja) | 復調装置および符号化装置、並びに復調方法および符号化方法 | |
CN117749197A (zh) | 一种ca-scl译码的crc并行计算方法及装置 | |
JP3268926B2 (ja) | 誤り訂正回路 | |
KR100956592B1 (ko) | 메시지 전달 알고리즘을 이용한 ldpc 코드 부호화 장치및 그 방법 | |
KR101221062B1 (ko) | 가변 usc 부호를 이용한 부호화 및 복호화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5521722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |