JP2011204980A - Gallium nitride-based epitaxial growth substrate and method of manufacturing the same, and field effect transistor manufactured using the substrate - Google Patents
Gallium nitride-based epitaxial growth substrate and method of manufacturing the same, and field effect transistor manufactured using the substrate Download PDFInfo
- Publication number
- JP2011204980A JP2011204980A JP2010072209A JP2010072209A JP2011204980A JP 2011204980 A JP2011204980 A JP 2011204980A JP 2010072209 A JP2010072209 A JP 2010072209A JP 2010072209 A JP2010072209 A JP 2010072209A JP 2011204980 A JP2011204980 A JP 2011204980A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- buffer layer
- substrate
- gan
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
この発明は、窒化ガリウム系エピタキシャル成長基板及びその製造方法、並びにこの基板を利用して製造される電界効果型トランジスタ(FET: Field effect transistor)に関する。 The present invention relates to a gallium nitride based epitaxial growth substrate, a method for manufacturing the same, and a field effect transistor (FET) manufactured using the substrate.
ワイドバンドギャップ半導体である窒化ガリウム（GaN）等を構成素材とするGaN系電界効果型トランジスタ（以下、GaN系FETということもある。）は、既存の砒化ガリウム（GaAs）を構成素材とするFETと比較して、構成素材である半導体材料のバンドギャップが大きいことから高温動作に適し、また、電子密度が高いことから大電流動作が可能であり、破壊電界が高いことから高電圧動作に優れる等の特長を有している。 GaN-based field effect transistors (hereinafter sometimes referred to as GaN-based FETs) composed of gallium nitride (GaN), which is a wide band gap semiconductor, are FETs composed of existing gallium arsenide (GaAs). Compared to the above, the semiconductor material, which is a constituent material, has a large band gap, so it is suitable for high-temperature operation, and because it has a high electron density, it can operate at a large current, and because it has a high breakdown electric field, it is excellent in high-voltage operation It has the features such as.
GaN系FETを製造するにあたって利用される基板としては、一般に、SiC基板、サファイア基板、Si基板等がある。SiC基板は非常に高価であることが低廉なGaN系FETを供給する上での課題であり、サファイア基板は熱伝導率が小さいのでGaN系FETの動作中の発熱を効率よく放熱することが課題である。これらの基板に比べ、Si基板は低価格である上、熱伝導率がサファイア基板より大きいため、GaN系FETを製造するために利用する基板として注目されている。 In general, there are a SiC substrate, a sapphire substrate, a Si substrate, and the like as a substrate used for manufacturing a GaN-based FET. It is a problem to supply inexpensive GaN-based FETs because the SiC substrate is very expensive, and the sapphire substrate has a low thermal conductivity, so it is a problem to efficiently dissipate heat generated during operation of the GaN-based FET It is. Compared to these substrates, Si substrates are less expensive and have higher thermal conductivity than sapphire substrates, and thus are attracting attention as substrates used for manufacturing GaN-based FETs.
Si基板を利用してGaN系FETを製造するには、Si基板に有機金属気相成長（MOCVD: Metal
Organic Chemical Vapor Deposition）法等によってGaN半導体層をエピタキシャル成長させて形成したGaN系エピタキシャル成長基板を用意する必要がある。しかしながら、このGaN系エピタキシャル成長基板には、以下の解決すべき課題がある。
To manufacture GaN-based FETs using a Si substrate, metal organic chemical vapor deposition (MOCVD: Metal)
It is necessary to prepare a GaN-based epitaxial growth substrate formed by epitaxially growing a GaN semiconductor layer by an organic chemical vapor deposition (e.g., organic chemical vapor deposition) method. However, this GaN-based epitaxial growth substrate has the following problems to be solved.
例えば、GaNあるいはAlGaN等のGaを含むIII族窒化物半導体層を直接Si基板にエピタキシャル成長する際、Gaの存在に起因するメルトバック現象が起こるために、高品質なGaNあるいはAlGaN等の半導体層を形成することが難しい。そのため、Si基板にIII族窒化物半導体層をエピタキシャル成長する場合には、AlNバッファ層をまず形成する手法がとられる（例えば、非特許文献1参照）。 For example, when a group III nitride semiconductor layer containing Ga, such as GaN or AlGaN, is epitaxially grown directly on a Si substrate, a meltback phenomenon due to the presence of Ga occurs, so a high-quality semiconductor layer such as GaN or AlGaN is formed. Difficult to form. Therefore, when the group III nitride semiconductor layer is epitaxially grown on the Si substrate, an AlN buffer layer is first formed (see, for example, Non-Patent Document 1).
また、Si基板にGaN系FETを形成する工程は、一般的に、Si基板に、AlNバッファ層、AlGaNバッファ層、GaN/AlNマルチレイヤー層、GaNチャンネル層を順次形成してGaN系エピタキシャル成長基板を用意することから始められる。Si基板に最初にエピタキシャル成長されるAlNバッファ層を形成するにあたっては、Si基板をエピタキシャル成長温度まで昇温し、Si基板表面のドライクリーニングが行われる。 Also, the process of forming a GaN-based FET on a Si substrate is generally performed by sequentially forming an AlN buffer layer, an AlGaN buffer layer, a GaN / AlN multilayer layer, and a GaN channel layer on the Si substrate to form a GaN-based epitaxial growth substrate. You can start by preparing. In forming an AlN buffer layer that is first epitaxially grown on a Si substrate, the Si substrate is heated to an epitaxial growth temperature, and dry cleaning of the Si substrate surface is performed.
このAlNバッファ層のエピタキシャル成長を開始する前段の工程において、MOCVDチャンバー内の在留Ga原子あるいはAl原子がSi基板に熱拡散しSi基板とエピタキシャル成長層との界面近傍のSi基板内に低抵抗層が形成されるという解決すべき課題がある（例えば、非特許文献2参照）。ここで、低抵抗層とは、Si基板の抵抗率よりも低い抵抗率を有するSi基板内の層状の領域をいう。GaN系エピタキシャル成長基板内に形成されるこの低抵抗層は、完成されたFETの動作特性に影響を与える。 In the previous stage of starting the epitaxial growth of the AlN buffer layer, the resident Ga atoms or Al atoms in the MOCVD chamber are thermally diffused into the Si substrate to form a low resistance layer in the Si substrate near the interface between the Si substrate and the epitaxial growth layer. There is a problem to be solved (see, for example, Non-Patent Document 2). Here, the low resistance layer refers to a layered region in the Si substrate having a resistivity lower than that of the Si substrate. This low resistance layer formed in the GaN-based epitaxial growth substrate affects the operating characteristics of the completed FET.
一方、エピタキシャル成長用基板としてサファイア基板を利用してGaN系エピタキシャル成長基板を用意する試みもなされている。サファイア基板を利用して形成されたGaN系エピタキシャル成長基板を用意する場合は、結晶欠陥の少ない高品質のGaN系エピタキシ
ャル成長層を形成する手法として、ELOG（Epitaxial Lateral Over Growth）法が利用される（例えば、特許文献1参照）。ELOG法は、GaN層をサファイア基板にエピタキシャル成長した後、このGaN層の表面にSiO2層等のストライプパターンを形成し、GaN層から横方向に繋がってGaNエピタキシャル成長層がSiO2層上にもエピタキシャル成長するという性質が利用された結晶成長方法である。ここで、GaN結晶が横方向にもエピタキシャル成長するとは、GaN層の表面に平行な方向からこのSiO2層上にGaN結晶が侵入してエピタキシャル成長することを意味する。
On the other hand, an attempt has been made to prepare a GaN-based epitaxial growth substrate using a sapphire substrate as an epitaxial growth substrate. When preparing a GaN-based epitaxial growth substrate formed using a sapphire substrate, the ELOG (Epitaxial Lateral Over Growth) method is used as a method for forming a high-quality GaN-based epitaxial growth layer with few crystal defects (for example, And Patent Document 1). In the ELOG method, after a GaN layer is epitaxially grown on a sapphire substrate, a stripe pattern such as SiO 2 layer is formed on the surface of this GaN layer, and the GaN epitaxial growth layer is also epitaxially grown on the SiO 2 layer by connecting laterally from the GaN layer. This is a crystal growth method utilizing the property of Here, the fact that the GaN crystal is epitaxially grown also in the lateral direction means that the GaN crystal enters the SiO 2 layer from a direction parallel to the surface of the GaN layer and epitaxially grows.
上述のSi基板とエピタキシャル成長層との界面近傍のSi基板内に形成される低抵抗層のFETの動作特性に与える影響を小さくするために、すなわち、Al原子あるいはGa原子のSi基板への熱拡散量を少なくするように、MOCVD法によるエピタキシャル成長の開始前及びエピタキシャル成長中にMOCVDチャンバーに導入する反応ガス流量を大きくしてエピタキシャル成長速度を速め、Si基板が高温度に曝されている時間を短くする等の工夫が施されている。しかしながら、サファイア基板あるいはSiC基板を利用した場合のように低抵抗層が形成されない場合と比較して、この低抵抗層のFETの動作特性に与える影響をなくすことはできない。 In order to reduce the influence of the low resistance layer formed in the Si substrate near the interface between the Si substrate and the epitaxial growth layer on the operational characteristics of the FET, that is, thermal diffusion of Al atoms or Ga atoms to the Si substrate To reduce the amount, increase the flow rate of the reaction gas introduced into the MOCVD chamber before and during the epitaxial growth by the MOCVD method to increase the epitaxial growth rate, shorten the time during which the Si substrate is exposed to high temperature, etc. The ingenuity is given. However, compared to the case where the low resistance layer is not formed as in the case where a sapphire substrate or SiC substrate is used, the influence of the low resistance layer on the operation characteristics of the FET cannot be eliminated.
GaN系FETを製造する際に利用されるエピタキシャル成長基板として、Si基板にAlNバッファ層、AlGaNバッファ層、GaN/AlNマルチレイヤー層、GaNチャンネル層を順次形成して形成されたGaN系エピタキシャル成長基板には、上述したように解決すべき課題がある。すなわち、Si基板にAlNバッファ層を形成する必要があり、AlNバッファ層を形成する直前まであるいは形成中にも結晶成長チャンバー内のAl原子やGa原子がキャリアガスに運ばれてSi基板に付着し、Si基板に熱拡散されて低抵抗層が形成されることである。 As an epitaxial growth substrate used when manufacturing a GaN-based FET, a GaN-based epitaxial growth substrate formed by sequentially forming an AlN buffer layer, an AlGaN buffer layer, a GaN / AlN multilayer layer, and a GaN channel layer on a Si substrate There are problems to be solved as described above. In other words, it is necessary to form an AlN buffer layer on the Si substrate, and Al atoms and Ga atoms in the crystal growth chamber are carried by the carrier gas and adhered to the Si substrate until just before or during the formation of the AlN buffer layer. The low resistance layer is formed by thermal diffusion to the Si substrate.
AlNバッファ層を設けずに、GaN層あるいはAlGaN層を直接Si基板にエピタキシャル成長させて形成されるGaN系エピタキシャル成長基板と比べて、AlNバッファ層を設けたGaN系エピタキシャル成長基板は、Ga原子の熱拡散量は少なく低抵抗層の抵抗率も大きいが、サファイア基板あるいはSiC基板を用いた場合と比べると、形成されるFET素子のRF（Radio Frequency）信号に対する追従特性は劣る。 Compared with a GaN-based epitaxial growth substrate that is formed by directly growing a GaN layer or an AlGaN layer on a Si substrate without providing an AlN buffer layer, the GaN-based epitaxial growth substrate with an AlN buffer layer has a thermal diffusion amount of Ga atoms. Although the resistivity of the low resistance layer is small, the follow-up characteristic to the RF (Radio Frequency) signal of the formed FET element is inferior compared with the case where a sapphire substrate or SiC substrate is used.
この出願の発明者は、Si基板表面に、Al原子あるいはGa原子が拡散しにくいSiN膜、SiO2膜あるいはSiON膜等からなるストライプ状の絶縁膜マスクを形成し、絶縁膜マスクに覆われたSi基板の表面からのAl原子あるいはGa原子の熱拡散を防げば、Si基板内に拡散されるAl原子あるいはGa原子の量を減らすことが可能であることに着目した。そして、Si基板内に形成される低抵抗層の抵抗率の低下を効果的に防止することが可能であることを確かめた。以後、ストライプ状の絶縁膜マスクを単にストライプ状の絶縁膜ということもある
。
The inventor of this application formed a stripe-shaped insulating film mask made of SiN film, SiO 2 film, SiON film or the like on which the Al atom or Ga atom is difficult to diffuse on the Si substrate surface, and was covered with the insulating film mask. We paid attention to the fact that it is possible to reduce the amount of Al atoms or Ga atoms diffused into the Si substrate by preventing thermal diffusion of Al atoms or Ga atoms from the surface of the Si substrate. Then, it was confirmed that it is possible to effectively prevent a decrease in resistivity of the low resistance layer formed in the Si substrate. Hereinafter, the striped insulating film mask may be simply referred to as a striped insulating film.
そこで、この発明の目的は、Si基板を利用して形成されるGaN系エピタキシャル成長基板であって、Si基板内に形成される低抵抗層の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさに形成されているGaN系エピタキシャル成長基板及びその製造方法を提供することにある。また、このGaN系エピタキシャル成長基板を用いて製造されるGaN系FETを提供することにある。 Accordingly, an object of the present invention is a GaN-based epitaxial growth substrate formed using a Si substrate, and the resistivity of a low resistance layer formed in the Si substrate is formed using this GaN-based epitaxial growth substrate. An object of the present invention is to provide a GaN-based epitaxial growth substrate formed to a size that does not affect the operating characteristics of the FET to be manufactured and a method for manufacturing the same. Another object of the present invention is to provide a GaN-based FET manufactured using this GaN-based epitaxial growth substrate.
上述の目的を達成するため、この発明の要旨によれば、以下の構成のGaN系エピタキシャル成長基板の製造方法が提供される。 In order to achieve the above object, according to the gist of the present invention, a method for manufacturing a GaN-based epitaxial growth substrate having the following configuration is provided.
この発明のGaN系エピタキシャル成長基板の製造方法は、ストライプ状絶縁膜形成工程と、バッファ層形成工程と、GaNチャネル層形成工程と、AlGaNキャリア供給層形成工程と、GaNキャップ層形成工程とを含んで構成される。 The method for manufacturing a GaN-based epitaxial growth substrate according to the present invention includes a striped insulating film forming step, a buffer layer forming step, a GaN channel layer forming step, an AlGaN carrier supply layer forming step, and a GaN cap layer forming step. Composed.
ストライプ状絶縁膜形成工程は、Si基板の主面にストライプ状の絶縁膜を形成する工程である。バッファ層形成工程は、このストライプ状の絶縁膜が形成されたSi基板の主面にバッファ層をエピタキシャル成長する工程である。GaNチャネル層形成工程は、このバッファ層上にGaNチャネル層をエピタキシャル成長する工程である。AlGaNキャリア供給層形成工程は、このGaNチャネル層上にAlGaNキャリア供給層をエピタキシャル成長する工程である。GaNキャップ層形成工程は、このAlGaNキャリア供給層上にGaNキャップ層をエピタキシャル成長する工程である。 The striped insulating film forming step is a step of forming a striped insulating film on the main surface of the Si substrate. The buffer layer forming step is a step of epitaxially growing the buffer layer on the main surface of the Si substrate on which the striped insulating film is formed. The GaN channel layer forming step is a step of epitaxially growing a GaN channel layer on the buffer layer. The AlGaN carrier supply layer forming step is a step of epitaxially growing an AlGaN carrier supply layer on the GaN channel layer. The GaN cap layer forming step is a step of epitaxially growing a GaN cap layer on the AlGaN carrier supply layer.
ストライプ状絶縁膜形成工程は、Si基板の主面に絶縁膜を形成する絶縁膜形成工程と、絶縁膜に開口部を複数箇所形成してストライプ状絶縁膜として形成する絶縁膜開口部形成工程とを含んで構成するのがよい。 The striped insulating film forming step includes an insulating film forming step for forming an insulating film on the main surface of the Si substrate, and an insulating film opening forming step for forming a plurality of openings in the insulating film to form a striped insulating film. It is good to comprise.
また、ストライプ状絶縁膜形成工程は、フォトレジストパターン形成工程と、Si基板エッチング工程と、絶縁膜形成工程と、研磨工程とを含んで構成してもよい。フォトレジストパターン形成工程は、Si基板の主面にフォトレジスト層のストライプ状パターンを形成する工程である。Si基板エッチング工程は、フォトレジスト層の存在しないSi基板の主面の部分をエッチングして凹形状の窪みを形成する工程である。絶縁膜形成工程は、フォトレジスト層を除去して、凹形状の窪みが形成されたSi基板の主面に絶縁膜を形成する工程である。研磨工程は、絶縁膜が形成されたSi基板の主面を研磨して、凹形状の窪み部分に形成された絶縁膜のみを残して平坦化し、残されたこの絶縁膜をストライプ状絶縁膜として形成する工程である。 The stripe-shaped insulating film forming step may include a photoresist pattern forming step, a Si substrate etching step, an insulating film forming step, and a polishing step. The photoresist pattern forming step is a step of forming a stripe pattern of a photoresist layer on the main surface of the Si substrate. The Si substrate etching step is a step of etching the main surface portion of the Si substrate without the photoresist layer to form a concave recess. The insulating film forming step is a step of removing the photoresist layer and forming an insulating film on the main surface of the Si substrate on which the concave depression is formed. In the polishing step, the main surface of the Si substrate on which the insulating film is formed is polished to leave only the insulating film formed in the concave recess, and the remaining insulating film is used as a striped insulating film. It is a process of forming.
また、ストライプ状絶縁膜形成工程は、AlNバッファ層形成工程と、ストライプ状レジストパターン形成工程と、ストライプ状AlNバッファ層形成工程と、絶縁膜形成工程と、絶縁膜エッチング工程とを含んで構成してもよい。AlNバッファ層形成工程は、Si基板の主面にAlNバッファ層をエピタキシャル成長する工程である。ストライプ状レジストパターン形成工程は、AlNバッファ層上にストライプ状のレジスト層を形成する工程である。ストライプ状AlNバッファ層形成工程は、レジスト層で覆われていない部分をエッチングして、Si基板の主面を掘り込む深さに達する凹形状の窪みを形成し、AlNバッファ層のストライプ状パターンを形成する工程である。絶縁膜形成工程は、AlNバッファ層のストライプ状パターン上に絶縁膜を形成する工程である。絶縁膜エッチング工程は、AlNバッファ層上に形成された絶縁膜のみを除去して、残されたこの絶縁膜をストライプ状絶縁膜として形成する工程である。 The striped insulating film forming step includes an AlN buffer layer forming step, a striped resist pattern forming step, a striped AlN buffer layer forming step, an insulating film forming step, and an insulating film etching step. May be. The AlN buffer layer forming step is a step of epitaxially growing an AlN buffer layer on the main surface of the Si substrate. The stripe resist pattern forming step is a step of forming a stripe resist layer on the AlN buffer layer. The striped AlN buffer layer formation process etches the part not covered with the resist layer to form a concave recess reaching the depth of digging the main surface of the Si substrate, and the stripe pattern of the AlN buffer layer is formed. It is a process of forming. The insulating film forming step is a step of forming an insulating film on the stripe pattern of the AlN buffer layer. The insulating film etching step is a step of removing only the insulating film formed on the AlN buffer layer and forming the remaining insulating film as a striped insulating film.
また、ストライプ状絶縁膜形成工程は、AlNバッファ層形成工程と、ストライプ状レジストパターン形成工程と、ストライプ状AlNバッファ層形成工程と、縁膜形成工程とを含んで構成してもよい。AlNバッファ層形成工程は、Si基板の主面にAlNバッファ層を形成する工程である。ストライプ状レジストパターン形成工程は、AlNバッファ層上にストライプ状のレジスト層を形成する工程である。ストライプ状AlNバッファ層形成工程は、レジスト層で覆われていない部分をエッチングして、Si基板の主面を掘り込む深さに達する凹形状の窪みを形成し、AlNバッファ層のストライプ状パターンを形成する工程である。縁膜形成工程は、Si基板のSiが露出している部分にのみ絶縁膜をストライプ状絶縁膜として形成する工程である。 Further, the stripe insulating film forming step may include an AlN buffer layer forming step, a stripe resist pattern forming step, a stripe AlN buffer layer forming step, and an edge film forming step. The AlN buffer layer forming step is a step of forming an AlN buffer layer on the main surface of the Si substrate. The stripe resist pattern forming step is a step of forming a stripe resist layer on the AlN buffer layer. The striped AlN buffer layer formation process etches the part not covered with the resist layer to form a concave recess reaching the depth of digging the main surface of the Si substrate, and the stripe pattern of the AlN buffer layer is formed. It is a process of forming. The edge film forming step is a step of forming an insulating film as a striped insulating film only on a portion of the Si substrate where Si is exposed.
上述のバッファ層形成工程は、AlNバッファ層形成工程と、AlGaNバッファ層形成工程と、AlN/GaN超格子バッファ層形成工程とを含んで構成するのがよい。AlNバッファ層形成工程は、ストライプ状の絶縁膜が形成されたSi基板の主面に、AlNバッファ層をエピタキシャル成長する工程である。AlGaNバッファ層形成工程は、AlNバッファ層上に、AlGaNバッファ層をエピタキシャル成長する工程である。AlN/GaN超格子バッファ層形成工程は、AlGaNバッファ層上に、AlN層とGaN層とを交互に積層した超格子バッファ層をエピタキシャル成長する工程である。 The above-described buffer layer forming step may be configured to include an AlN buffer layer forming step, an AlGaN buffer layer forming step, and an AlN / GaN superlattice buffer layer forming step. The AlN buffer layer forming step is a step of epitaxially growing an AlN buffer layer on the main surface of the Si substrate on which the striped insulating film is formed. The AlGaN buffer layer forming step is a step of epitaxially growing an AlGaN buffer layer on the AlN buffer layer. The AlN / GaN superlattice buffer layer forming step is a step of epitaxially growing a superlattice buffer layer in which AlN layers and GaN layers are alternately stacked on the AlGaN buffer layer.
この発明のGaN系エピタキシャル成長基板の製造方法によれば、以下のGaN系エピタキシャル成長基板が製造される。すなわち、Si基板の主面にストライプ状の絶縁膜が形成されており、ストライプ状の絶縁膜が形成されたSi基板の主面に、バッファ層、GaNチャネル層、AlGaNキャリア供給層、及びGaNキャップ層がこの順序にエピタキシャル成長されて形成されているGaN系エピタキシャル成長基板が製造される。 According to the GaN-based epitaxial growth substrate manufacturing method of the present invention, the following GaN-based epitaxial growth substrate is manufactured. That is, a stripe-shaped insulating film is formed on the main surface of the Si substrate, and a buffer layer, a GaN channel layer, an AlGaN carrier supply layer, and a GaN cap are formed on the main surface of the Si substrate on which the stripe-shaped insulating film is formed. A GaN-based epitaxial growth substrate in which layers are epitaxially grown in this order is manufactured.
この発明のGaN系エピタキシャル成長基板にあっては、上述のバッファ層を、AlNバッファ層、AlGaNバッファ層、及びAlN/GaN超格子バッファ層がこの順序にエピタキシャル成長されて形成された構成とするのがよい。 In the GaN-based epitaxial growth substrate of the present invention, the above-described buffer layer is preferably configured by epitaxially growing an AlN buffer layer, an AlGaN buffer layer, and an AlN / GaN superlattice buffer layer in this order. .
また、この発明のGaN系エピタキシャル成長基板のGaNキャップ層上に、ソース電極、ゲート電極、ドレイン電極を形成すればこの発明のGaN系FETが実現される。 Further, if a source electrode, a gate electrode, and a drain electrode are formed on the GaN cap layer of the GaN-based epitaxial growth substrate of the present invention, the GaN-based FET of the present invention can be realized.
この発明の要旨によるGaN系エピタキシャル成長基板の製造方法によれば、ストライプ状絶縁膜形成工程でSi基板の主面にストライプ状の絶縁膜が形成され、バッファ層形成工程でこのストライプ状の絶縁膜が形成されたSi基板の主面にバッファ層がエピタキシャル成長される。 According to the method of manufacturing a GaN-based epitaxial growth substrate according to the gist of the present invention, a stripe-like insulating film is formed on the main surface of the Si substrate in the stripe-like insulating film forming step, and the stripe-like insulating film is formed in the buffer layer forming step. A buffer layer is epitaxially grown on the main surface of the formed Si substrate.
そのため、Si基板表面にストライプ状の絶縁膜が形成された状態でバッファ層がエピタキシャル成長される。このストライプ状の絶縁膜を透過して、Si基板内に拡散するAl原子あるいはGa原子は無視できる程度に小さい。そして、Si基板表面にストライプ状の絶縁膜が形成されていることによって、Si基板の主面の露出している部分の表面積は狭くなっているので、Si基板の表面からSi基板内に熱拡散されるAl原子あるいはGa原子の量は少なくなる。 Therefore, the buffer layer is epitaxially grown with the stripe-shaped insulating film formed on the surface of the Si substrate. Al atoms or Ga atoms that permeate the stripe-shaped insulating film and diffuse into the Si substrate are so small as to be negligible. And since the surface area of the exposed part of the main surface of the Si substrate is narrowed by forming a striped insulating film on the Si substrate surface, thermal diffusion from the surface of the Si substrate into the Si substrate The amount of Al atoms or Ga atoms is reduced.
すなわち、Si基板にAlNバッファ層を形成する直前まであるいは形成中にも結晶成長チャンバー内のAl原子やGa原子がキャリアガスに運ばれてSi基板に付着するが、ストライプ状の絶縁膜上に付着したAl原子やGa原子は、Si基板内に熱拡散されることがない。そのため、Si基板の主面にストライプ状の絶縁膜を形成せずにバッファ層を形成する場合と比べて、Si基板に熱拡散されるAl原子やGa原子の量は少なくなり、Si基板内に形成される低抵
抗層の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさにすることが可能となる。
In other words, Al atoms or Ga atoms in the crystal growth chamber are transported by the carrier gas and adhere to the Si substrate until just before or during the formation of the AlN buffer layer on the Si substrate, but adhere to the striped insulating film. The Al atoms and Ga atoms thus formed are not thermally diffused in the Si substrate. Therefore, compared to the case where the buffer layer is formed without forming the stripe-shaped insulating film on the main surface of the Si substrate, the amount of Al atoms and Ga atoms that are thermally diffused in the Si substrate is reduced, so The resistivity of the formed low resistance layer can be made large enough not to affect the operating characteristics of the FET formed using this GaN-based epitaxial growth substrate.
図1〜図9を参照して、この発明の実施の形態につき説明する。なお、各図はこの発明のが理解できる程度に概略的に示したものに過ぎない。また、以下にこの発明の好適な構成例について説明するが、各構成要素の材質及び数値的条件などは、単なる好適例に過ぎない。従って、この発明は、以下の実施の形態に何ら限定されない。また、図1〜図9に示す断面図については、共通する構成要素に対しては同一の番号を付して示し、その重複する説明を省略することもある。 An embodiment of the present invention will be described with reference to FIGS. Each figure is only schematically shown to such an extent that the present invention can be understood. Moreover, although the preferable structural example of this invention is demonstrated below, the material of each component, a numerical condition, etc. are only a preferable example. Therefore, the present invention is not limited to the following embodiments. In addition, in the cross-sectional views shown in FIGS. 1 to 9, common constituent elements are denoted by the same reference numerals, and redundant description thereof may be omitted.
以下に説明において、GaN系FETの一種であるGaN系高電子移動度トランジスタ（HEMT: high electron mobility transistor）を製造することを前提としたGaN系エピタキシャル成長基板を取り上げて説明する。 In the following description, a GaN-based epitaxial growth substrate on the assumption that a GaN-based high electron mobility transistor (HEMT), which is a kind of GaN-based FET, is manufactured will be described.
まず、Si基板にストライプ状の絶縁膜が形成されずにバッファ層が形成された従来のGaN系エピタキシャル成長基板の構造及びその製造方法について説明し、この発明が解決すべき課題の存在について明らかにする。 First, a structure of a conventional GaN-based epitaxial growth substrate in which a buffer layer is formed without forming a stripe-shaped insulating film on a Si substrate and a manufacturing method thereof will be described, and the existence of problems to be solved by the present invention will be clarified. .
＜従来のGaN系エピタキシャル成長基板＞
図1を参照して、従来のGaN系エピタキシャル成長基板の構造及びその製造方法について説明する。図1は、従来のGaN系エピタキシャル成長基板の構造及びその製造方法についての説明に供する図であり、Si基板の主面に垂直な切断面で切断した断面構造図である。
<Conventional GaN epitaxial growth substrate>
A structure of a conventional GaN-based epitaxial growth substrate and a method for manufacturing the same will be described with reference to FIG. FIG. 1 is a diagram for explaining the structure of a conventional GaN-based epitaxial growth substrate and a method for manufacturing the same, and is a cross-sectional structure diagram cut along a cut surface perpendicular to the main surface of the Si substrate.
抵抗率が1 kΩcm〜10 kΩcmの範囲の値であるSi基板10の主面に、MOCVD法、あるいは分子線結晶成長(MBE: Molecular Beam Epitaxy)法によって、バッファ層24、GaNチャネル層18、AlGaNキャリア供給層20、及びGaNキャップ層22を順次エピタキシャル成長する。 A buffer layer 24, a GaN channel layer 18, and an AlGaN film are formed on the main surface of the Si substrate 10 having a resistivity in the range of 1 kΩcm to 10 kΩcm by MOCVD or molecular beam epitaxy (MBE). The carrier supply layer 20 and the GaN cap layer 22 are epitaxially grown sequentially.
このように、Si基板10の主面に、バッファ層24、GaNチャネル層18、AlGaNキャリア供給層20、及びGaNキャップ層22を順次形成すると、GaNチャネル層18とAlGaNキャリア供給層2
0の界面近傍に自発分極とピエゾ分極の効果によって2次元電子ガス層19が発現する。この2次元電子ガス層19がGaN系HEMTの重要な役割を果たす。
Thus, when the buffer layer 24, the GaN channel layer 18, the AlGaN carrier supply layer 20, and the GaN cap layer 22 are sequentially formed on the main surface of the Si substrate 10, the GaN channel layer 18 and the AlGaN carrier supply layer 2 are formed.
A two-dimensional electron gas layer 19 appears in the vicinity of the zero interface due to the effects of spontaneous polarization and piezoelectric polarization. This two-dimensional electron gas layer 19 plays an important role in the GaN-based HEMT.
バッファ層24は、Ga原子を含むGaNチャネル層18を直接Si基板10の主面にエピタキシャル成長する際、Gaの存在に起因するメルトバック現象の発生を防止すること、及び、Si基板10とGaNチャネル層18、AlGaNキャリア供給層20、及びGaNキャップ層22がエピタキシャル成長されるように結晶格子定数の相違に基づく格子不整合を緩和することを目的に形成されるものである。 The buffer layer 24 prevents the occurrence of a meltback phenomenon due to the presence of Ga when epitaxially growing the GaN channel layer 18 containing Ga atoms directly on the main surface of the Si substrate 10, and the Si substrate 10 and the GaN channel. The layer 18, the AlGaN carrier supply layer 20, and the GaN cap layer 22 are formed for the purpose of alleviating lattice mismatch based on the difference in crystal lattice constant so that the layer is epitaxially grown.
これまでに知られている好適な構造としてバッファ層24は、図1に示すように、MOCVD法、あるいはMBE法によって、AlNバッファ層12、AlGaNバッファ層14、及びAlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16を、順次エピタキシャル成長して形成するのが好適である。 As shown in FIG. 1, the buffer layer 24 as a preferred structure known so far is formed by alternating the AlN buffer layer 12, the AlGaN buffer layer 14, and the AlN layer and the GaN layer by MOCVD or MBE. It is preferable to form the AlN / GaN superlattice buffer layer 16 stacked on each other by epitaxial growth sequentially.
図1に示す従来のGaN系エピタキシャル成長基板にあっては、上述した様に、AlNバッファ層12のエピタキシャル成長を開始する前段の工程において、MOCVDチャンバーあるいはMBEチャンバー内の残留Ga原子あるいはAl原子がSi基板10に熱拡散しSi基板10とAlNバッファ層12との界面近傍のSi基板内に低抵抗層11が形成されるという解決すべき課題がある。 In the conventional GaN-based epitaxial growth substrate shown in FIG. 1, as described above, the residual Ga atoms or Al atoms in the MOCVD chamber or MBE chamber are removed from the Si substrate in the previous step of starting the epitaxial growth of the AlN buffer layer 12. There is a problem to be solved that the low resistance layer 11 is formed in the Si substrate in the vicinity of the interface between the Si substrate 10 and the AlN buffer layer 12 by thermal diffusion to 10.
＜この発明の実施形態の第1のGaN系エピタキシャル成長基板＞
図2を参照して、この発明の実施形態の第1のGaN系エピタキシャル成長基板の構造上の特徴について説明する。図2は、この発明の実施形態の第1のGaN系エピタキシャル成長基板の構造及びその製造方法についての説明に供する図であり、Si基板の主面に垂直な切断面で切断した断面構造図である。
<First GaN-based epitaxial growth substrate according to an embodiment of the present invention>
With reference to FIG. 2, the structural features of the first GaN-based epitaxial growth substrate according to the embodiment of the present invention will be described. FIG. 2 is a diagram for explaining the structure of the first GaN-based epitaxial growth substrate and the manufacturing method thereof according to the embodiment of the present invention, and is a cross-sectional structure diagram cut along a cut surface perpendicular to the main surface of the Si substrate. .
図1に示した従来のGaN系エピタキシャル成長基板との相違点は、Si基板10の主面とバッファ層60-1との間にストライプ状絶縁膜26が形成されている点である。このストライプ状絶縁膜26が形成されていることによって、Si基板の主面にストライプ状の絶縁膜を形成せずにバッファ層が形成された構造である従来のGaN系エピタキシャル成長基板と比べて、Si基板10に熱拡散されるAl原子やGa原子の量は少なくなり、Si基板内に形成される低抵抗層11の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさにすることが可能となるという効果が得られる。 The difference from the conventional GaN-based epitaxial growth substrate shown in FIG. 1 is that a stripe-like insulating film 26 is formed between the main surface of the Si substrate 10 and the buffer layer 60-1. By forming this stripe-shaped insulating film 26, compared to a conventional GaN-based epitaxial growth substrate having a structure in which a buffer layer is formed without forming a stripe-shaped insulating film on the main surface of the Si substrate. The amount of Al and Ga atoms thermally diffused in the substrate 10 is reduced, and the resistivity of the low resistance layer 11 formed in the Si substrate is the operating characteristic of an FET formed using this GaN-based epitaxial growth substrate. It is possible to obtain an effect that it is possible to make the size so as not to affect the process.
図2に示すように、ストライプ状絶縁膜26を透過してSi基板10内に拡散されるAl原子あるいはGa原子は無視できる程度に小さいので、ストライプ状絶縁膜26の直下のSi基板10内には低抵抗層11が形成されない。低抵抗層11が形成されるのは、ストライプ状絶縁膜26が存在しないSi基板10の領域である。この低抵抗層11が形成される領域は、図2に示すように、Si基板10の主面の全面と比べて狭い上に、この不連続の状態でSi基板10内に形成される。そのため、Si基板内に形成される低抵抗層の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさにすることが可能となる。 As shown in FIG. 2, Al atoms or Ga atoms that pass through the stripe insulating film 26 and diffuse into the Si substrate 10 are negligibly small. The low resistance layer 11 is not formed. The low resistance layer 11 is formed in a region of the Si substrate 10 where the striped insulating film 26 does not exist. As shown in FIG. 2, the region where the low resistance layer 11 is formed is narrower than the entire main surface of the Si substrate 10, and is formed in the Si substrate 10 in this discontinuous state. Therefore, the resistivity of the low-resistance layer formed in the Si substrate can be made large enough not to affect the operating characteristics of the FET formed using this GaN-based epitaxial growth substrate. Become.
図3(A)〜図3(D)及び図4(A)〜図4(D)を参照して、この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法について説明する。図3(A)〜図3(D)及び図4(A)〜図4(D)は、この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法の説明に供する図であり、各図はSi基板の主面に垂直な切断面で切断した断面構造図である。図3(A)〜図3(D)は、この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法の絶縁膜形成工程及び絶縁膜開口部形成工程についての説明に供する図である。図4(A)〜図4(C)は、この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法のAlNバッファ層形成工程についての説明に供する図であり、図4(D)はこの発明の実施形態の第1のGaN系エピタ
キシャル成長基板の断面構造図である。
With reference to FIGS. 3 (A) to 3 (D) and FIGS. 4 (A) to 4 (D), a method of manufacturing the first GaN-based epitaxial growth substrate according to the embodiment of the present invention will be described. FIGS. 3 (A) to 3 (D) and FIGS. 4 (A) to 4 (D) are diagrams for explaining a method of manufacturing the first GaN-based epitaxial growth substrate according to the embodiment of the present invention. The figure is a cross-sectional structural view taken along a cutting plane perpendicular to the main surface of the Si substrate. FIGS. 3 (A) to 3 (D) are views for explaining an insulating film forming step and an insulating film opening forming step of the first GaN-based epitaxial growth substrate manufacturing method according to the embodiment of the present invention. 4 (A) to 4 (C) are diagrams for explaining the AlN buffer layer forming step of the first method for producing a GaN-based epitaxial growth substrate according to the embodiment of the present invention, and FIG. 1 is a cross-sectional structure diagram of a first GaN-based epitaxial growth substrate according to an embodiment of the present invention.
図3(A)を参照してSi基板10の主面にSiO2絶縁膜28を形成する絶縁膜形成工程について説明する。SiO2絶縁膜28は、プラズマ化学気相成長(PE-CVD: Plasma Enhanced-chemical vapor deposition)法、熱酸化(Thermal Oxidation)法、あるいは熱CVD(Thermal Chemical Vapor Deposition)法等を適宜利用して形成することが可能である。SiO2絶縁膜28は、これに限らず、SiN絶縁膜あるいはSiON絶縁膜等でもよい。 With reference to FIG. 3A, an insulating film forming process for forming the SiO 2 insulating film 28 on the main surface of the Si substrate 10 will be described. The SiO 2 insulating film 28 is appropriately formed by using a plasma enhanced vapor deposition (PE-CVD) method, a thermal oxidation (Thermal Oxidation) method, or a thermal CVD (Thermal Chemical Vapor Deposition) method. It is possible to form. The SiO 2 insulating film 28 is not limited to this, and may be a SiN insulating film or a SiON insulating film.
図3(B)〜図3(D)を参照して、SiO2絶縁膜28に開口部を複数箇所形成してストライプ状絶縁膜として形成する絶縁膜開口部形成工程について説明する。 With reference to FIG. 3 (B) to FIG. 3 (D), an insulating film opening forming step for forming a plurality of openings in the SiO 2 insulating film 28 to form a stripe insulating film will be described.
絶縁膜開口部形成工程は、図3(B)に示すように、SiO2絶縁膜28にフォトレジスト膜を形成し、周知のフォトリソグラフィーの技術を用いて、フォトレジスト膜に開口部が複数箇所設けられたレジストパターン30を形成する工程である。 In the insulating film opening forming step, as shown in FIG. 3B, a photoresist film is formed on the SiO 2 insulating film 28, and a plurality of openings are formed in the photoresist film by using a well-known photolithography technique. This is a step of forming the provided resist pattern 30.
SiO2絶縁膜28上に設けられたレジストパターン30をエッチングマスクとしてドライエッチング法あるいはウエットエッチング法によって、SiO2絶縁膜28に開口部32を形成する（図3(C)）。ドライエッチング法としては、反応性イオンエッチング(RIE: Reactive Ion Etching)法によって、SiO2絶縁膜をエッチングする方法をとることが可能である。また、ウエットエッチング法としては、フッ化水素酸によってSiO2絶縁膜をエッチングする方法をとることが可能である。 Using the resist pattern 30 provided on the SiO 2 insulating film 28 as an etching mask, an opening 32 is formed in the SiO 2 insulating film 28 by a dry etching method or a wet etching method (FIG. 3C). As the dry etching method, a method of etching the SiO 2 insulating film by a reactive ion etching (RIE) method can be adopted. As a wet etching method, a method of etching the SiO 2 insulating film with hydrofluoric acid can be used.
SiO2絶縁膜のエッチングが終了したら、図3(D)に示すように、レジストパターン30をアセトン等の有機溶媒で除去及び洗浄して、SiO2絶縁膜28に開口部が複数箇所形成されたストライプ状絶縁膜26を形成する絶縁膜開口部形成工程が終了する。 When the etching of the SiO 2 insulating film is completed, as shown in FIG. 3D, the resist pattern 30 is removed and washed with an organic solvent such as acetone to form a plurality of openings in the SiO 2 insulating film 28. The insulating film opening forming step for forming the stripe insulating film 26 is completed.
絶縁膜開口部形成工程が終了したら、ストライプ状絶縁膜26が形成されたSi基板10主面に、AlNバッファ層12-1をエピタキシャル成長するAlNバッファ層形成工程が実行される。図4(A)〜図4(C)を参照してAlNバッファ層形成工程について説明する。 When the insulating film opening forming step is completed, an AlN buffer layer forming step of epitaxially growing the AlN buffer layer 12-1 on the main surface of the Si substrate 10 on which the stripe-shaped insulating film 26 is formed is executed. With reference to FIGS. 4A to 4C, the AlN buffer layer forming step will be described.
ストライプ状絶縁膜26が形成されたSi基板10の主面にAlNバッファ層12-1をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長(Hydride vapor phase epitaxy)法等を適宜利用することが可能である。 In order to epitaxially grow the AlN buffer layer 12-1 on the main surface of the Si substrate 10 on which the stripe-like insulating film 26 is formed, an MOCVD method, a hydride vapor phase epitaxy method, or the like can be used as appropriate. Is possible.
AlNバッファ層12-1の結晶成長過程は、図4(A)に示すように、エピタキシー成長初期の段階では、ストライプ状絶縁膜26の開口部にAlNエピタキシャル成長層34が形成される。そして、図4(B)に示すように、ストライプ状絶縁膜26の上ではAlNエピタキシャル成長が起こらないが、ストライプ状絶縁膜26が形成されていない領域から開始されたAlNエピタキシャル成長層34は、成長するにつれて、ストライプ状絶縁膜26の開口部に形成されたAlNエピタキシャル成長結晶が、このAlNエピタキシャル成長結晶から繋がってストライプ状絶縁膜26の上である横方向にもエピタキシャル成長する。その結果、SiO2絶縁膜上にもAlNエピタキシャル成長結晶が成長しELOGが起こる。このELOGによって、図4(C)に示すように、AlNエピタキシャル成長結晶が、ストライプ状絶縁膜26が形成されている領域も含めて、Si基板10の主面にその上面が平坦となるように一様にAlNバッファ層12-1が形成される。 In the crystal growth process of the AlN buffer layer 12-1, as shown in FIG. 4A, an AlN epitaxial growth layer 34 is formed in the opening of the stripe-like insulating film 26 at the initial stage of epitaxial growth. Then, as shown in FIG. 4B, AlN epitaxial growth does not occur on the striped insulating film 26, but the AlN epitaxial growth layer 34 started from a region where the striped insulating film 26 is not formed grows. As a result, the AlN epitaxial growth crystal formed in the opening of the stripe insulating film 26 is also epitaxially grown in the lateral direction on the stripe insulating film 26 connected to the AlN epitaxial growth crystal. As a result, an AlN epitaxially grown crystal grows on the SiO 2 insulating film and ELOG occurs. With this ELOG, as shown in FIG. 4 (C), the AlN epitaxially grown crystal is flattened so that the upper surface of the SiN substrate 10 including the region where the stripe-shaped insulating film 26 is formed is flat. Thus, the AlN buffer layer 12-1 is formed.
AlNバッファ層12-1が形成された後引き続き、AlGaNバッファ層14-1をエピタキシャル成長するAlGaNバッファ層形成工程と、AlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16-1をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程とが実行される。 After the AlN buffer layer 12-1 is formed, an AlGaN buffer layer forming step for epitaxially growing the AlGaN buffer layer 14-1 and an AlN / GaN superlattice buffer layer 16-1 in which AlN layers and GaN layers are alternately stacked And an AlN / GaN superlattice buffer layer forming step of epitaxially growing the layer.
AlNバッファ層形成工程、AlGaNバッファ層形成工程、及びAlN/GaN超格子バッファ層形成工程が実行されることによって、ストライプ状絶縁膜26が形成されたSi基板10の主面に、AlNバッファ層12-1、AlGaNバッファ層14-1、及びAlN/GaN超格子バッファ層16-1がこの順に形成されてなるバッファ層60-1が形成され、バッファ層形成工程が終了する。 By performing the AlN buffer layer forming step, the AlGaN buffer layer forming step, and the AlN / GaN superlattice buffer layer forming step, the AlN buffer layer 12 is formed on the main surface of the Si substrate 10 on which the striped insulating film 26 is formed. -1, the AlGaN buffer layer 14-1, and the AlN / GaN superlattice buffer layer 16-1 are formed in this order, and the buffer layer 60-1 is completed.
バッファ層形成工程が終了したら、引き続きバッファ層60-1上(AlN/GaN超格子バッファ層16-1上)に、GaNチャネル層18をエピタキシャル成長するGaNチャネル層形成工程と、GaNチャネル層18上に、AlGaNキャリア供給層20をエピタキシャル成長するAlGaNキャリア供給層形成工程と、AlGaNキャリア供給層20上に、GaNキャップ層22をエピタキシャル成長するGaNキャップ層形成工程とが順次実行され、図4(D)に示すこの発明の実施形態の第1のGaN系エピタキシャル成長基板が完成する。 When the buffer layer forming step is completed, the GaN channel layer forming step of epitaxially growing the GaN channel layer 18 on the buffer layer 60-1 (on the AlN / GaN superlattice buffer layer 16-1) and the GaN channel layer 18 An AlGaN carrier supply layer forming step for epitaxially growing the AlGaN carrier supply layer 20 and a GaN cap layer forming step for epitaxially growing the GaN cap layer 22 on the AlGaN carrier supply layer 20 are sequentially performed, as shown in FIG. The first GaN-based epitaxial growth substrate according to the embodiment of the present invention is completed.
GaNチャネル層形成工程、AlGaNキャリア供給層形成工程、及びGaNキャップ層形成工程については、従来のGaN系エピタキシャル成長基板の製造方法における工程と同一であるので、その説明を省略する。 Since the GaN channel layer forming step, the AlGaN carrier supply layer forming step, and the GaN cap layer forming step are the same as the steps in the conventional method for manufacturing a GaN-based epitaxial growth substrate, description thereof is omitted.
上述のように、Si基板10の主面に、バッファ層60-1、GaNチャネル層18、AlGaNキャリア供給層20、及びGaNキャップ層22を順次形成すると、GaNチャネル層18とAlGaNキャリア供給層20の界面近傍に自発分極とピエゾ分極の効果によって2次元電子ガス層19が発現する。 As described above, when the buffer layer 60-1, the GaN channel layer 18, the AlGaN carrier supply layer 20, and the GaN cap layer 22 are sequentially formed on the main surface of the Si substrate 10, the GaN channel layer 18 and the AlGaN carrier supply layer 20 are formed. The two-dimensional electron gas layer 19 appears in the vicinity of the interface due to the effects of spontaneous polarization and piezoelectric polarization.
＜この発明の実施形態の第2のGaN系エピタキシャル成長基板＞
図5(A)〜図5(G)を参照して、この発明の実施形態の第2のGaN系エピタキシャル成長基板の製造方法について説明する。図5(A)〜図5(G)は、この発明の実施形態の第2のGaN系エピタキシャル成長基板の製造方法の説明に供する図であり、各図はSi基板の主面に垂直な切断面で切断した断面構造図である。
<Second GaN-based epitaxial growth substrate according to an embodiment of the present invention>
With reference to FIG. 5 (A) to FIG. 5 (G), a method for manufacturing a second GaN-based epitaxial growth substrate according to an embodiment of the present invention will be described. FIGS. 5 (A) to 5 (G) are views for explaining a method of manufacturing the second GaN-based epitaxial growth substrate according to the embodiment of the present invention, and each drawing is a cut surface perpendicular to the main surface of the Si substrate. FIG.
この発明の実施形態の第2のGaN系エピタキシャル成長基板の製造方法のストライプ状絶縁膜形成工程は、フォトレジストパターン形成工程と、Si基板エッチング工程と、絶縁膜形成工程と、研磨工程とを含んで構成される。 The striped insulating film forming step of the second GaN-based epitaxial growth substrate manufacturing method of the embodiment of the present invention includes a photoresist pattern forming step, a Si substrate etching step, an insulating film forming step, and a polishing step. Composed.
フォトレジストパターン形成工程は、図5(A)に示すように、Si基板10の主面にフォトレジスト膜を形成し、周知のフォトリソグラフィーの技術を用いてフォトレジスト膜に開口部が複数箇所設けられたレジストパターン36を形成する工程である。 In the photoresist pattern forming step, as shown in FIG. 5A, a photoresist film is formed on the main surface of the Si substrate 10, and a plurality of openings are provided in the photoresist film using a well-known photolithography technique. In this step, the resist pattern 36 is formed.
Si基板エッチング工程は、図5(B)に示すように、レジストパターン36のフォトレジスト層の存在しないSi基板10の主面の部分をエッチングして凹形状の窪み38を形成する工程である。凹形状の窪み38の形成は、周知のRIE法を利用して形成することが可能である。 As shown in FIG. 5B, the Si substrate etching step is a step of etching the main surface portion of the Si substrate 10 where the photoresist layer of the resist pattern 36 is not present to form a concave recess 38. The concave depression 38 can be formed by using a well-known RIE method.
絶縁膜形成工程は、図5(C)に示すように、レジストパターン36を構成しているフォトレジスト層を除去して、凹形状の窪み38が形成されたSi基板10の主面に絶縁膜40を形成する工程である。絶縁膜40は、SiO2絶縁膜、SiN絶縁膜、SiON絶縁膜の何れであってもよい。熱酸化法によって形成することが可能であるSiO2絶縁膜、SiN絶縁膜、及びSiON絶縁膜の何れの絶縁膜もPE-CVD法、あるいは熱CVD法によって形成することが可能である。 In the insulating film forming step, as shown in FIG. 5C, the photoresist layer constituting the resist pattern 36 is removed, and the insulating film is formed on the main surface of the Si substrate 10 on which the concave recess 38 is formed. 40 is a step of forming 40. The insulating film 40 may be any of a SiO 2 insulating film, a SiN insulating film, and a SiON insulating film. Any of the SiO 2 insulating film, the SiN insulating film, and the SiON insulating film that can be formed by the thermal oxidation method can be formed by the PE-CVD method or the thermal CVD method.
絶縁膜形成工程が終了したら、図5(D)に示すように、絶縁膜40が形成されたSi基板10の表面を、化学機械研磨(CMP: Chemical Mechanical Polish)を施して、凹形状の窪み38が形成された領域に形成された絶縁膜のみを残してSi基板10の表面を平坦化し、絶縁膜40の内の残された絶縁膜をストライプ状絶縁膜42として形成する研磨工程を実施する。 When the insulating film forming step is completed, as shown in FIG. 5D, the surface of the Si substrate 10 on which the insulating film 40 is formed is subjected to chemical mechanical polishing (CMP) to form a concave recess. A polishing step is performed to planarize the surface of the Si substrate 10 leaving only the insulating film formed in the region where the 38 is formed, and to form the remaining insulating film in the insulating film 40 as the stripe-shaped insulating film 42. .
この研磨工程が終了したら、ストライプ状絶縁膜42が形成されたSi基板10主面に、AlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程が実行される。図5(E)及び図5(F)を参照してAlNバッファ層形成工程について説明する。 When this polishing step is completed, an AlN buffer layer forming step of epitaxially growing an AlN buffer layer on the main surface of the Si substrate 10 on which the stripe-like insulating film 42 is formed is executed. With reference to FIGS. 5E and 5F, the AlN buffer layer forming step will be described.
ストライプ状絶縁膜42が形成されたSi基板10主面にAlNバッファ層12-2をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長法等を適宜利用することが可能である。 In order to epitaxially grow the AlN buffer layer 12-2 on the main surface of the Si substrate 10 on which the stripe-shaped insulating film 42 is formed, an MOCVD method, a hydride vapor phase epitaxy growth method, or the like can be appropriately used.
AlNバッファ層12-2の結晶成長過程は、図5(E)及び図5(F)に示すように、エピタキシー成長初期の段階では、ストライプ状絶縁膜42の絶縁膜が形成されていない領域にAlNエピタキシャル成長層34が形成される。そして、図5(F)に示すように、絶縁膜上ではAlNエピタキシャル成長が起こらないが、ストライプ状絶縁膜42の絶縁膜が形成されていない領域から開始されたAlNエピタキシャル成長層34は、成長するにつれてこのAlNエピタキシャル成長結晶から繋がってストライプ状絶縁膜42の絶縁膜上である横方向にもエピタキシャル成長する。その結果、ストライプ状絶縁膜42の絶縁膜上にもAlNエピタキシャル成長結晶が成長しELOGが起こる。このELOGによって、図5(F)に示すように、AlNエピタキシャル成長結晶が、ストライプ状絶縁膜42の絶縁膜が形成されている領域も含めて、Si基板10主面にその上面が平坦となるように一様にAlNバッファ層12-2が形成される。 As shown in FIGS. 5E and 5F, the crystal growth process of the AlN buffer layer 12-2 is performed in a region where the insulating film of the stripe-like insulating film 42 is not formed at the initial stage of the epitaxy growth. An AlN epitaxial growth layer 34 is formed. As shown in FIG. 5 (F), AlN epitaxial growth does not occur on the insulating film, but the AlN epitaxial growth layer 34 started from the region where the insulating film of the stripe-shaped insulating film 42 is not formed grows. Continuing from the AlN epitaxial growth crystal, epitaxial growth is also performed in the lateral direction on the insulating film of the striped insulating film. As a result, an AlN epitaxial growth crystal grows also on the insulating film of the striped insulating film 42, and ELOG occurs. By this ELOG, as shown in FIG. 5 (F), the AlN epitaxially grown crystal is flattened on the main surface of the Si substrate 10 including the region where the insulating film of the stripe-shaped insulating film 42 is formed. The AlN buffer layer 12-2 is uniformly formed.
AlNバッファ層12-2が形成された後引き続き、AlGaNバッファ層14-2をエピタキシャル成長するAlGaNバッファ層形成工程と、AlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16-2をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程とが実行される。 After the AlN buffer layer 12-2 is formed, an AlGaN buffer layer forming step for epitaxially growing the AlGaN buffer layer 14-2, and an AlN / GaN superlattice buffer layer 16-2 in which AlN layers and GaN layers are alternately stacked And an AlN / GaN superlattice buffer layer forming step of epitaxially growing the layer.
AlNバッファ層形成工程、AlGaNバッファ層形成工程、及びAlN/GaN超格子バッファ層形成工程が実行されることによって、ストライプ状絶縁膜42が形成されたSi基板10の主面に、AlNバッファ層12-2、AlGaNバッファ層14-2、及びAlN/GaN超格子バッファ層16-2がこの順に形成されてなるバッファ層60-2が形成され、バッファ層形成工程が終了する。 By performing the AlN buffer layer forming step, the AlGaN buffer layer forming step, and the AlN / GaN superlattice buffer layer forming step, the AlN buffer layer 12 is formed on the main surface of the Si substrate 10 on which the striped insulating film 42 is formed. -2, an AlGaN buffer layer 14-2, and an AlN / GaN superlattice buffer layer 16-2 are formed in this order to form a buffer layer 60-2, and the buffer layer forming step is completed.
バッファ層形成工程が終了したら、図5(G)に示すように、引き続きバッファ層60-2上(AlN/GaN超格子バッファ層16-2上)に、GaNチャネル層18をエピタキシャル成長するGaNチャネル層形成工程と、GaNチャネル層18上に、AlGaNキャリア供給層20をエピタキシャル成長するAlGaNキャリア供給層形成工程と、AlGaNキャリア供給層20上に、GaNキャップ層22をエピタキシャル成長するGaNキャップ層形成工程とが順次実行され、この発明の実施形態の第2のGaN系エピタキシャル成長基板が完成する。 When the buffer layer forming step is completed, as shown in FIG. 5 (G), the GaN channel layer on which the GaN channel layer 18 is epitaxially grown on the buffer layer 60-2 (on the AlN / GaN superlattice buffer layer 16-2). The formation step, the AlGaN carrier supply layer formation step for epitaxially growing the AlGaN carrier supply layer 20 on the GaN channel layer 18, and the GaN cap layer formation step for epitaxially growing the GaN cap layer 22 on the AlGaN carrier supply layer 20 are sequentially performed. This is executed to complete the second GaN-based epitaxial growth substrate according to the embodiment of the present invention.
GaNチャネル層形成工程、AlGaNキャリア供給層形成工程、及びGaNキャップ層形成工程については、従来のGaN系エピタキシャル成長基板の製造方法における工程と同一であるので、その説明を省略する。 Since the GaN channel layer forming step, the AlGaN carrier supply layer forming step, and the GaN cap layer forming step are the same as the steps in the conventional method for manufacturing a GaN-based epitaxial growth substrate, description thereof is omitted.
＜この発明の実施形態の第3のGaN系エピタキシャル成長基板＞
図6(A)〜図6(F)及び図7(A)〜図7(D)を参照して、この発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法について説明する。図6(A)〜図6(F)及び図7(A)〜図7(D)は、この発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法の説明に供する図であり、各図はSi基板の主面に垂直な切断面で切断した断面構造図である。図7(A)〜図7(D)は、図6(A)〜図6(F)を参照して説明した工程に続く工程の説明に供する図である。
<Third GaN-based epitaxial growth substrate according to an embodiment of the present invention>
With reference to FIG. 6 (A) to FIG. 6 (F) and FIG. 7 (A) to FIG. 7 (D), a method of manufacturing the third GaN-based epitaxial growth substrate according to the embodiment of the present invention will be described. FIGS. 6 (A) to 6 (F) and FIGS. 7 (A) to 7 (D) are diagrams for explaining a method of manufacturing the third GaN-based epitaxial growth substrate according to the embodiment of the present invention. The figure is a cross-sectional structural view taken along a cutting plane perpendicular to the main surface of the Si substrate. FIG. 7A to FIG. 7D are diagrams for explaining a process subsequent to the process described with reference to FIG. 6A to FIG. 6F.
この発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法のストライプ状絶縁膜形成工程は、AlNバッファ層形成工程と、ストライプ状レジストパターン形成工程と
、ストライプ状AlNバッファ層形成工程と、絶縁膜形成工程と、絶縁膜エッチング工程とを含んで構成される。
The striped insulating film forming step of the third GaN-based epitaxial growth substrate manufacturing method of the embodiment of the present invention includes an AlN buffer layer forming step, a striped resist pattern forming step, a striped AlN buffer layer forming step, an insulating layer A film forming process and an insulating film etching process are included.
AlNバッファ層形成工程は、図6(A)に示すように、Si基板10の主面にAlNバッファ層12-3をエピタキシャル成長して形成する工程である。AlNバッファ層12-3をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長(Hydride vapor phase epitaxy)法等を適宜利用することが可能である。 The AlN buffer layer forming step is a step of forming an AlN buffer layer 12-3 by epitaxial growth on the main surface of the Si substrate 10, as shown in FIG. 6 (A). In order to epitaxially grow the AlN buffer layer 12-3, an MOCVD method, a hydride vapor phase epitaxy method, or the like can be appropriately used.
ストライプ状レジストパターン形成工程は、図6(B)に示すように、AlNバッファ層12-3にフォトレジスト膜を形成し、周知のフォトリソグラフィーの技術を用いて、フォトレジスト膜に開口部が複数箇所設けられたレジストパターン44を形成する工程である。 As shown in FIG. 6B, the stripe-shaped resist pattern forming process forms a photoresist film on the AlN buffer layer 12-3, and a plurality of openings are formed in the photoresist film using a well-known photolithography technique. This is a step of forming a resist pattern 44 provided at a location.
ストライプ状AlNバッファ層形成工程は、図6(C)に示すように、レジストパターン44のレジスト層で覆われていない部分をエッチングして、Si基板10の主面を掘り込む深さに達する凹形状の窪み46を形成し、AlNバッファ層12-3のストライプ状パターンを形成する工程である。凹形状の窪み46は、RIE法等のドライエッチング法によって形成される。 In the striped AlN buffer layer forming step, as shown in FIG. 6 (C), the portion of the resist pattern 44 that is not covered with the resist layer is etched to reach a depth reaching the depth at which the main surface of the Si substrate 10 is dug. This is a step of forming a recess 46 having a shape and forming a stripe pattern of the AlN buffer layer 12-3. The concave recess 46 is formed by a dry etching method such as the RIE method.
ストライプ状AlNバッファ層形成工程では、Si基板10の主面近傍に存在する低抵抗層11を貫通するまでエッチングを行う。低抵抗層11はSi基板10の主面から1〜2μm程度のあたりまで存在するので、この低抵抗層11が除去される深さまでエッチングを実行することが重要である。 In the stripe AlN buffer layer forming step, etching is performed until the low resistance layer 11 existing in the vicinity of the main surface of the Si substrate 10 is penetrated. Since the low resistance layer 11 exists from the main surface of the Si substrate 10 to about 1 to 2 μm, it is important to perform etching to a depth at which the low resistance layer 11 is removed.
すなわち、このストライプ状AlNバッファ層形成工程におけるエッチング処理によって、低抵抗層11が凹形状の窪み46部分においては存在しなくなる。そのため、このエッチング処理が行われた後は、低抵抗層11が形成される領域は、Si基板10の主面の全面と比べて狭い上に、不連続の状態でSi基板10内に形成される。そのため、Si基板内に形成される低抵抗層の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさにすることが可能となる。 In other words, the low resistance layer 11 does not exist in the concave dent 46 due to the etching process in the stripe AlN buffer layer forming step. Therefore, after this etching process is performed, the region where the low resistance layer 11 is formed is narrower than the entire main surface of the Si substrate 10 and is formed in the Si substrate 10 in a discontinuous state. The Therefore, the resistivity of the low-resistance layer formed in the Si substrate can be made large enough not to affect the operating characteristics of the FET formed using this GaN-based epitaxial growth substrate. Become.
ストライプ状AlNバッファ層形成工程が終了後、図6(D)に示すように、レジストパターン44をアセトン等の有機溶媒で除去した後、図6(E)に示すように、AlNバッファ層のストライプ状パターン上に絶縁膜48を形成する絶縁膜形成工程を実行する。絶縁膜48は、SiO2絶縁膜、SiN絶縁膜、SiON絶縁膜の何れであってもよい。熱酸化法によって形成することが可能であるSiO2絶縁膜、SiN絶縁膜、及びSiON絶縁膜の何れの絶縁膜もPE-CVD法、あるいは熱CVD法によって形成することが可能である。 After the striped AlN buffer layer forming step is completed, the resist pattern 44 is removed with an organic solvent such as acetone as shown in FIG. 6 (D), and then the stripe of the AlN buffer layer is shown in FIG. 6 (E). An insulating film forming step for forming the insulating film 48 on the pattern is performed. The insulating film 48 may be any of a SiO 2 insulating film, a SiN insulating film, and a SiON insulating film. Any of the SiO 2 insulating film, the SiN insulating film, and the SiON insulating film that can be formed by the thermal oxidation method can be formed by the PE-CVD method or the thermal CVD method.
絶縁膜形成工程が終了後、AlNバッファ層12-3上に形成された絶縁膜のみを除去して、残された絶縁膜をストライプ状絶縁膜として形成する絶縁膜エッチング工程が実行される。 After the insulating film forming process is completed, an insulating film etching process is performed in which only the insulating film formed on the AlN buffer layer 12-3 is removed and the remaining insulating film is formed as a striped insulating film.
絶縁膜エッチング工程は、図6(F)に示すように、周知のフォトグラフィー技術によって、凹形状の窪み46の領域上に形成された絶縁膜の上にのみレジストパターン50を形成する。そして、図7(A)に示すように、レジストパターン50のレジスト層が存在しない間隙52の領域に形成されている絶縁膜48を、RIE法等のドライエッチング法で除去する。 In the insulating film etching step, as shown in FIG. 6F, a resist pattern 50 is formed only on the insulating film formed on the region of the concave recess 46 by a well-known photographic technique. Then, as shown in FIG. 7A, the insulating film 48 formed in the region of the gap 52 where the resist layer of the resist pattern 50 does not exist is removed by a dry etching method such as the RIE method.
レジストパターン50のレジスト層が存在しない間隙52の領域に形成されている絶縁膜48を除去して、残された絶縁膜をストライプ状絶縁膜54として形成した後、図7(B)に示すように、レジストパターン50をアセトン等の有機溶媒で除去することによって、ストライプ状絶縁膜形成工程が終了する。 As shown in FIG. 7B, after removing the insulating film 48 formed in the region of the gap 52 where the resist layer of the resist pattern 50 does not exist and forming the remaining insulating film as a stripe-shaped insulating film 54 Further, the striped insulating film forming process is completed by removing the resist pattern 50 with an organic solvent such as acetone.
ストライプ状絶縁膜形成工程が終了後、ストライプ状絶縁膜54が形成されたSi基板10主面に、AlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程が実行される。図7(C)を参照してAlNバッファ層形成工程について説明する。 After the striped insulating film forming step is completed, an AlN buffer layer forming step for epitaxially growing an AlN buffer layer on the main surface of the Si substrate 10 on which the striped insulating film 54 is formed is performed. With reference to FIG. 7C, the AlN buffer layer forming step will be described.
ストライプ状絶縁膜54が形成されたSi基板10主面にAlGaNバッファ層14-3をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長法等を適宜利用することが可能である。 In order to epitaxially grow the AlGaN buffer layer 14-3 on the main surface of the Si substrate 10 on which the stripe-shaped insulating film 54 is formed, an MOCVD method, a hydride vapor phase epitaxy growth method, or the like can be appropriately used.
AlGaNバッファ層14-3の結晶成長過程は、エピタキシー成長初期の段階では、ストライプ状絶縁膜54の絶縁膜が形成されていない領域にAlGaNバッファ層が形成される。そして、絶縁膜上ではAlGaNバッファ層のエピタキシャル成長が起こらないが、ストライプ状絶縁膜54の絶縁膜が形成されていない領域から開始されたAlGaNバッファ層は、成長するにつれてこのAlNバッファ層12-3上に形成されたAlGaNエピタキシャル成長結晶から繋がってストライプ状絶縁膜54の絶縁膜上である横方向にもエピタキシャル成長する。その結果、ストライプ状絶縁膜54の絶縁膜上にもAlGaNエピタキシャル成長結晶が成長しELOGが起こる。このELOGによって、図7(C)に示すように、AlGaNエピタキシャル成長結晶が、ストライプ状絶縁膜54の絶縁膜が形成されている領域も含めて、Si基板10主面にその上面が平坦となるように一様にAlGaNバッファ層14-3が形成される。 In the process of crystal growth of the AlGaN buffer layer 14-3, at the initial stage of epitaxy growth, the AlGaN buffer layer is formed in a region where the insulating film of the striped insulating film 54 is not formed. The epitaxial growth of the AlGaN buffer layer does not occur on the insulating film, but the AlGaN buffer layer started from the region where the insulating film of the stripe-shaped insulating film 54 is not formed is formed on the AlN buffer layer 12-3 as it grows. The epitaxial growth is also performed in the lateral direction on the insulating film of the stripe-shaped insulating film 54 connected to the AlGaN epitaxially grown crystal formed in (1). As a result, an AlGaN epitaxially grown crystal grows also on the insulating film of the striped insulating film 54, and ELOG occurs. By this ELOG, as shown in FIG. 7 (C), the AlGaN epitaxial growth crystal is flattened on the main surface of the Si substrate 10 including the region where the insulating film 54 of the stripe-shaped insulating film 54 is formed. The AlGaN buffer layer 14-3 is uniformly formed.
AlGaNバッファ層14-3が形成された後引き続き、AlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16-3をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程とが実行される。 After the formation of the AlGaN buffer layer 14-3, an AlN / GaN superlattice buffer layer forming step for epitaxially growing an AlN / GaN superlattice buffer layer 16-3 in which AlN layers and GaN layers are alternately stacked is performed. The
AlNバッファ層形成工程、AlGaNバッファ層形成工程、及びAlN/GaN超格子バッファ層形成工程が実行されることによって、ストライプ状絶縁膜54が形成されたSi基板10の主面に、AlNバッファ層12-3、AlGaNバッファ層14-3、及びAlN/GaN超格子バッファ層16-3がこの順に形成されてなるバッファ層60-3が形成され、バッファ層形成工程が終了する。 By performing the AlN buffer layer forming step, the AlGaN buffer layer forming step, and the AlN / GaN superlattice buffer layer forming step, the AlN buffer layer 12 is formed on the main surface of the Si substrate 10 on which the striped insulating film 54 is formed. -3, an AlGaN buffer layer 14-3, and an AlN / GaN superlattice buffer layer 16-3 are formed in this order, and a buffer layer 60-3 is completed.
バッファ層形成工程が終了後、GaNチャネル層形成工程、AlGaNキャリア供給層形成工程、及びGaNキャップ層形成工程が実行されて、図7(D)に示すように、この発明の実施形態の第3のGaN系エピタキシャル成長基板が完成する。 After the buffer layer forming step is completed, a GaN channel layer forming step, an AlGaN carrier supply layer forming step, and a GaN cap layer forming step are executed, and as shown in FIG. 7 (D), the third embodiment of the present invention A GaN-based epitaxial growth substrate is completed.
＜この発明の実施形態の第4のGaN系エピタキシャル成長基板＞
図8(A)〜図8(D)を参照して、この発明の実施形態の第4のGaN系エピタキシャル成長基板の製造方法について説明する。図8(A)〜図8(D)は、この発明の実施形態の第4のGaN系エピタキシャル成長基板の製造方法の説明に供する図であり、各図はSi基板の主面に垂直な切断面で切断した断面構造図である。
<Fourth GaN-based epitaxial growth substrate according to an embodiment of the present invention>
With reference to FIGS. 8A to 8D, a fourth method for manufacturing a GaN-based epitaxial growth substrate according to an embodiment of the present invention will be described. 8 (A) to 8 (D) are diagrams for explaining a method of manufacturing the fourth GaN-based epitaxial growth substrate according to the embodiment of the present invention, and each drawing is a cut surface perpendicular to the main surface of the Si substrate. FIG.
この発明の実施形態の第4のGaN系エピタキシャル成長基板の製造方法のストライプ状絶縁膜形成工程は、AlNバッファ層形成工程と、ストライプ状レジストパターン形成工程と、ストライプ状AlNバッファ層形成工程と、絶縁膜形成工程と、を含んで構成される。 The striped insulating film forming step of the fourth GaN-based epitaxial growth substrate manufacturing method of the embodiment of the present invention includes an AlN buffer layer forming step, a striped resist pattern forming step, a striped AlN buffer layer forming step, an insulating layer And a film forming step.
これらの工程の内、AlNバッファ層形成工程、ストライプ状レジストパターン形成工程、及びストライプ状AlNバッファ層形成工程は、上述のこの発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法と同一であるので、重複する説明を省略する。ストライプ状AlNバッファ層形成工程が終了後レジストパターンをアセトン等の有機溶媒で除去した後Si基板10の主面の形状は図8(A)に示す形状となっている。 Among these steps, the AlN buffer layer forming step, the striped resist pattern forming step, and the striped AlN buffer layer forming step are the same as the above-described third GaN-based epitaxial growth substrate manufacturing method of the embodiment of the present invention. Since there is, the overlapping description is omitted. After the striped AlN buffer layer forming step is completed, the resist pattern is removed with an organic solvent such as acetone, and the shape of the main surface of the Si substrate 10 is the shape shown in FIG.
ストライプ状AlNバッファ層形成工程が終了後、レジストパターンをアセトン等の有機溶媒で除去したSi基板10の主面には、図8(B)に示すように、Si基板10のSiが露出している
部分にのみ絶縁膜をストライプ状絶縁膜56として形成する縁膜形成工程を実行する。
After the striped AlN buffer layer forming step is completed, the Si substrate 10 is exposed to Si on the main surface of the Si substrate 10 from which the resist pattern is removed with an organic solvent such as acetone, as shown in FIG. An edge film forming step is performed in which the insulating film is formed as the stripe-shaped insulating film 56 only in the portion where the film is present.
この絶縁膜形成工程は、図8(B)に示す状態のSi基板10をCVDチャンバー内において、高温アンモニアガス雰囲気中におき、Si基板10のSiが露出している部分にのみ選択的に熱窒化反応によってSiN絶縁膜をストライプ状絶縁膜56として形成する。あるいは、Si基板10をCVDチャンバー内において、高温酸素ガス雰囲気中におき、Si基板10のSiが露出している部分にのみ選択的に熱酸化反応によってSiO2絶縁膜を形成してもよい。 In this insulating film forming step, the Si substrate 10 in the state shown in FIG. 8B is placed in a high-temperature ammonia gas atmosphere in the CVD chamber, and only the portion of the Si substrate 10 where Si is exposed is selectively heated. A SiN insulating film is formed as a striped insulating film 56 by nitriding reaction. Alternatively, the Si substrate 10 may be placed in a high-temperature oxygen gas atmosphere in the CVD chamber, and a SiO 2 insulating film may be selectively formed only on a portion of the Si substrate 10 where Si is exposed by a thermal oxidation reaction.
Si基板10のSiが露出している部分にのみ選択的にSiN絶縁膜を形成した後、図8(C)に示すように、ストライプ状絶縁膜56が形成されたSi基板10主面にAlGaNバッファ層14-4をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長法等を適宜利用することが可能である。 After selectively forming the SiN insulating film only on the exposed portion of the Si substrate 10, the AlGaN is formed on the main surface of the Si substrate 10 on which the striped insulating film 56 is formed as shown in FIG. For epitaxial growth of the buffer layer 14-4, MOCVD, hydride vapor phase epitaxy, or the like can be used as appropriate.
AlGaNバッファ層14-4の結晶成長過程は、エピタキシー成長初期の段階では、ストライプ状絶縁膜56の絶縁膜が形成されていない領域にAlGaNバッファ層が形成される。そして、絶縁膜上ではAlGaNバッファ層のエピタキシャル成長が起こらないが、ストライプ状絶縁膜56の絶縁膜が形成されていない領域から開始されたAlGaNバッファ層は、成長するにつれてこのAlNバッファ層12-4上に形成されたAlGaNエピタキシャル成長結晶から繋がってストライプ状絶縁膜56の絶縁膜上である横方向にもエピタキシャル成長する。その結果、ストライプ状絶縁膜56の絶縁膜上にもAlGaNエピタキシャル成長結晶が成長しELOGが起こる。このELOGによって、図8(C)に示すように、AlGaNエピタキシャル成長結晶が、ストライプ状絶縁膜56の絶縁膜が形成されている領域も含めて、Si基板10主面にその上面が平坦となるように一様にAlGaNバッファ層14-4が形成される。 In the crystal growth process of the AlGaN buffer layer 14-4, at the initial stage of the epitaxial growth, the AlGaN buffer layer is formed in a region where the insulating film 56 of the stripe-like insulating film 56 is not formed. The epitaxial growth of the AlGaN buffer layer does not occur on the insulating film, but the AlGaN buffer layer started from the region where the insulating film of the stripe-shaped insulating film 56 is not formed is formed on the AlN buffer layer 12-4 as it grows. The epitaxial growth is also performed in the lateral direction on the insulating film of the stripe-shaped insulating film 56 connected to the AlGaN epitaxially grown crystal formed in (1). As a result, an AlGaN epitaxial growth crystal grows also on the insulating film of the stripe-shaped insulating film 56, and ELOG occurs. By this ELOG, as shown in FIG. 8 (C), the AlGaN epitaxially grown crystal is flattened on the main surface of the Si substrate 10 including the region where the insulating film 56 of the striped insulating film 56 is formed. Thus, the AlGaN buffer layer 14-4 is uniformly formed.
AlGaNバッファ層14-4が形成された後引き続き、AlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16-4をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程とが実行される。 After the formation of the AlGaN buffer layer 14-4, an AlN / GaN superlattice buffer layer forming step for epitaxially growing an AlN / GaN superlattice buffer layer 16-4 in which AlN layers and GaN layers are alternately stacked is performed. The
AlNバッファ層形成工程、AlGaNバッファ層形成工程、及びAlN/GaN超格子バッファ層形成工程が実行されることによって、ストライプ状絶縁膜56が形成されたSi基板10の主面に、AlNバッファ層12-4、AlGaNバッファ層14-4、及びAlN/GaN超格子バッファ層16-4がこの順に形成されてなるバッファ層60-4が形成され、バッファ層形成工程が終了する。 By performing the AlN buffer layer forming step, the AlGaN buffer layer forming step, and the AlN / GaN superlattice buffer layer forming step, the AlN buffer layer 12 is formed on the main surface of the Si substrate 10 on which the striped insulating film 56 is formed. −4, the AlGaN buffer layer 14-4, and the AlN / GaN superlattice buffer layer 16-4 are formed in this order to form a buffer layer 60-4, and the buffer layer forming step is completed.
バッファ層形成工程が終了後、GaNチャネル層形成工程、AlGaNキャリア供給層形成工程、及びGaNキャップ層形成工程が実行されて、図8(D)に示すように、この発明の実施形態の第4のGaN系エピタキシャル成長基板が完成する。 After the buffer layer forming step is completed, a GaN channel layer forming step, an AlGaN carrier supply layer forming step, and a GaN cap layer forming step are performed, and as shown in FIG. 8 (D), the fourth embodiment of the present invention A GaN-based epitaxial growth substrate is completed.
＜この発明の実施形態のGaN系FET＞
図9を参照してこの発明の実施形態のGaN系FETの構成を説明する。図9は、この発明の実施形態のGaN系FETの構成の説明に供する概略的断面図である。
<GaN FET of Embodiment of the Invention>
The configuration of the GaN-based FET according to the embodiment of the present invention will be described with reference to FIG. FIG. 9 is a schematic cross-sectional view for explaining the configuration of the GaN-based FET according to the embodiment of the present invention.
ここでは、この発明の実施形態の第1のGaN系エピタキシャル成長基板を利用して製造されるFETについて説明するが、この発明の実施形態の第2〜第4のGaN系エピタキシャル成長基板を利用してもこの発明のGaN系FETを製造することが可能である。そして、何れのGaN系エピタキシャル成長基板を利用して製造されるGaN系FETにあっても、基板内に形成される低抵抗層の抵抗率が十分大きな値となっているため、形成されるFETのRF信号に対する追従特性には影響が及ばない。 Here, the FET manufactured using the first GaN-based epitaxial growth substrate of the embodiment of the present invention will be described, but the second to fourth GaN-based epitaxial growth substrates of the embodiment of the present invention may also be used. It is possible to manufacture the GaN-based FET of the present invention. In any GaN-based FET manufactured using any GaN-based epitaxial growth substrate, the resistivity of the low-resistance layer formed in the substrate has a sufficiently large value. The tracking characteristics for RF signals are not affected.
図9に示すように、この発明の実施形態のGaN系FETは、SiC基板10にストライプ状絶縁膜26を介してバッファ層60-1が形成されており、バッファ層60-1に続いてGaNチャネル層18
、AlGaNキャリア供給層20、及びGaNキャップ層22がエピタキシャル成長法によって形成されている基板が利用されて形成されている。
As shown in FIG. 9, in the GaN-based FET according to the embodiment of the present invention, the buffer layer 60-1 is formed on the SiC substrate 10 via the stripe-shaped insulating film 26, and the GaN FET is formed following the buffer layer 60-1. Channel layer 18
The AlGaN carrier supply layer 20 and the GaN cap layer 22 are formed using a substrate on which an epitaxial growth method is formed.
AlGaNキャリア供給層20は、5〜40 nmの厚さであってノンドープ又はSiがドーピングされたAl組成比が10〜40％であるAlGaN層である。GaNキャップ層22は、0〜20 nmの厚さであってノンドープのGaN層とされる。この発明の実施形態のGaN系FETはでは、この他にGaNキャップ層22の上に、SiNパッシベーション膜70を挟んで、ソース電極72、ドレイン電極76、及びゲート電極74が形成されている。この発明の実施形態のGaN系FETは、動作時にはGaNチャネル層18とキャリア供給層20の境界近傍でGaNチャネル層18の破線で示す位置に2次元電子ガス層19が形成されGaN系HEMTとして動作する。 The AlGaN carrier supply layer 20 is an AlGaN layer having a thickness of 5 to 40 nm and a non-doped or Si-doped Al composition ratio of 10 to 40%. The GaN cap layer 22 is a non-doped GaN layer having a thickness of 0 to 20 nm. In the GaN-based FET according to the embodiment of the present invention, a source electrode 72, a drain electrode 76, and a gate electrode 74 are formed on the GaN cap layer 22 with a SiN passivation film 70 interposed therebetween. In operation, the GaN-based FET according to the embodiment of the present invention operates as a GaN-based HEMT in which a two-dimensional electron gas layer 19 is formed near the boundary between the GaN channel layer 18 and the carrier supply layer 20 at a position indicated by a broken line of the GaN channel layer 18 To do.
10：Si基板
11：低抵抗層
12、12-1、12-2、12-3、12-4：AlNバッファ層
14、14-1、14-2、14-3、14-4：AlGaNバッファ層
16、16-1、16-2、16-3、16-4：AlN/GaN超格子バッファ層
18：GaNチャネル層
19：2次元電子ガス層
20：AlGaNキャリア供給層
22：GaNキャップ層
24、60-1、60-2、60-3、60-4：バッファ層
26、42、54、56：ストライプ状絶縁膜
28：SiO2絶縁膜
30、44、50：レジストパターン
32：開口部
34：AlNエピタキシャル成長層
36、44：レジストパターン
38、46：凹形状の窪み
40、48：絶縁膜
52：レジスト層が存在しない間隙
70：SiNパッシベーション膜
72：ソース電極
74：ゲート電極
76：ドレイン電極
10: Si substrate
11: Low resistance layer
12, 12-1, 12-2, 12-3, 12-4: AlN buffer layer
14, 14-1, 14-2, 14-3, 14-4: AlGaN buffer layer
16, 16-1, 16-2, 16-3, 16-4: AlN / GaN superlattice buffer layer
18: GaN channel layer
19: Two-dimensional electron gas layer
20: AlGaN carrier supply layer
22: GaN cap layer
24, 60-1, 60-2, 60-3, 60-4: Buffer layer
26, 42, 54, 56: Striped insulating film
28: SiO 2 insulating film
30, 44, 50: Resist pattern
32: Opening
34: AlN epitaxial growth layer
36, 44: Resist pattern
38, 46: Concave depression
40, 48: Insulating film
52: Gap without resist layer
70: SiN passivation film
72: Source electrode
74: Gate electrode
76: Drain electrode
Claims (9)
該ストライプ状の絶縁膜が形成されたSi基板の主面に、バッファ層をエピタキシャル成長するバッファ層形成工程と、
該バッファ層上に、GaNチャネル層をエピタキシャル成長するGaNチャネル層形成工程と、
該GaNチャネル層上に、AlGaNキャリア供給層をエピタキシャル成長するAlGaNキャリア供給層形成工程と、
該AlGaNキャリア供給層上に、GaNキャップ層をエピタキシャル成長するGaNキャップ層形成工程と
を含むことを特徴とするGaN系エピタキシャル成長基板の製造方法。 A striped insulating film forming step of forming a striped insulating film on the main surface of the Si substrate;
A buffer layer forming step of epitaxially growing a buffer layer on the main surface of the Si substrate on which the stripe-shaped insulating film is formed;
A GaN channel layer forming step of epitaxially growing a GaN channel layer on the buffer layer;
An AlGaN carrier supply layer forming step of epitaxially growing an AlGaN carrier supply layer on the GaN channel layer;
And a GaN cap layer forming step of epitaxially growing a GaN cap layer on the AlGaN carrier supply layer.
前記Si基板の主面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に開口部を複数箇所形成してストライプ状絶縁膜として形成する絶縁膜開口部形成工程と
を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。 The striped insulating film forming step includes:
An insulating film forming step of forming an insulating film on the main surface of the Si substrate;
2. The method of manufacturing a GaN-based epitaxial growth substrate according to claim 1, further comprising an insulating film opening forming step of forming a plurality of openings in the insulating film to form a stripe insulating film.
前記Si基板の主面にフォトレジスト層のストライプ状パターンを形成するフォトレジストパターン形成工程と、
前記フォトレジスト層の存在しない前記Si基板の主面の部分をエッチングして凹形状の窪みを形成するSi基板エッチング工程と、
前記フォトレジスト層を除去して、前記凹形状の窪みが形成された前記Si基板の主面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜が形成されたSi基板の主面を研磨して、前記凹形状の窪み部分に形成された絶縁膜のみを残して平坦化し、残された該絶縁膜をストライプ状絶縁膜として形成する研磨工程と
を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。 The striped insulating film forming step includes:
A photoresist pattern forming step of forming a stripe pattern of a photoresist layer on the main surface of the Si substrate;
Etching a portion of the main surface of the Si substrate without the photoresist layer to form a concave recess, Si substrate etching step,
Removing the photoresist layer, and forming an insulating film on the main surface of the Si substrate in which the concave depression is formed; and
The main surface of the Si substrate on which the insulating film is formed is polished to leave only the insulating film formed in the concave recess, and the remaining insulating film is formed as a striped insulating film. 2. The method for producing a GaN-based epitaxial growth substrate according to claim 1, further comprising a polishing step.
前記Si基板の主面にAlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程と、
前記AlNバッファ層上にストライプ状のレジスト層を形成するストライプ状レジストパターン形成工程と、
前記レジスト層で覆われていない部分をエッチングして、前記Si基板の主面を掘り込む深さに達する凹形状の窪みを形成し、前記AlNバッファ層のストライプ状パターンを形成するストライプ状AlNバッファ層形成工程と、
前記AlNバッファ層のストライプ状パターン上に絶縁膜を形成する絶縁膜形成工程と、
前記AlNバッファ層上に形成された前記絶縁膜のみを除去して、残された該絶縁膜をストライプ状絶縁膜として形成する絶縁膜エッチング工程と、
を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。 The striped insulating film forming step includes:
An AlN buffer layer forming step of epitaxially growing an AlN buffer layer on the main surface of the Si substrate;
A striped resist pattern forming step of forming a striped resist layer on the AlN buffer layer;
A striped AlN buffer that etches a portion that is not covered with the resist layer to form a concave recess reaching a depth for digging the main surface of the Si substrate, thereby forming a striped pattern of the AlN buffer layer A layer forming step;
An insulating film forming step of forming an insulating film on the stripe pattern of the AlN buffer layer;
An insulating film etching step of removing only the insulating film formed on the AlN buffer layer and forming the remaining insulating film as a striped insulating film;
2. The method for producing a GaN-based epitaxial growth substrate according to claim 1, comprising:
前記Si基板の主面にAlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程と、
前記AlNバッファ層上にストライプ状のレジスト層を形成するストライプ状レジストパターン形成工程と、
前記レジスト層で覆われていない部分をエッチングして、前記Si基板の主面を掘り込む
深さに達する凹形状の窪みを形成し、前記AlNバッファ層のストライプ状パターンを形成するストライプ状AlNバッファ層形成工程と、
前記Si基板のSiが露出している部分にのみ絶縁膜をストライプ状絶縁膜として形成する、絶縁膜形成工程と、
を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。 The striped insulating film forming step includes:
An AlN buffer layer forming step of epitaxially growing an AlN buffer layer on the main surface of the Si substrate;
A striped resist pattern forming step of forming a striped resist layer on the AlN buffer layer;
A striped AlN buffer that etches a portion that is not covered with the resist layer to form a concave recess reaching a depth for digging the main surface of the Si substrate, thereby forming a striped pattern of the AlN buffer layer A layer forming step;
Forming an insulating film as a stripe-shaped insulating film only in a portion where Si of the Si substrate is exposed; and an insulating film forming step;
2. The method for producing a GaN-based epitaxial growth substrate according to claim 1, comprising:
前記ストライプ状の絶縁膜が形成されたSi基板の主面に、AlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程と、
前記AlNバッファ層上に、AlGaNバッファ層をエピタキシャル成長するAlGaNバッファ層形成工程と、
前記AlGaNバッファ層上に、AlN層とGaN層とを交互に積層した超格子バッファ層をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程と
を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。 The buffer layer forming step includes
An AlN buffer layer forming step of epitaxially growing an AlN buffer layer on the main surface of the Si substrate on which the stripe-shaped insulating film is formed;
AlGaN buffer layer forming step of epitaxially growing an AlGaN buffer layer on the AlN buffer layer;
The GaN-based GaN system according to claim 1, further comprising an AlN / GaN superlattice buffer layer forming step of epitaxially growing a superlattice buffer layer in which AlN layers and GaN layers are alternately stacked on the AlGaN buffer layer. Epitaxial growth substrate manufacturing method.
該ストライプ状の絶縁膜が形成されたSi基板の主面に、バッファ層、GaNチャネル層、AlGaNキャリア供給層、及びGaNキャップ層がこの順序にエピタキシャル成長して形成されている
ことを特徴とするGaN系エピタキシャル成長基板。 Striped insulating film is formed on the main surface of the Si substrate,
A buffer layer, a GaN channel layer, an AlGaN carrier supply layer, and a GaN cap layer are formed by epitaxial growth in this order on the main surface of the Si substrate on which the stripe-shaped insulating film is formed. Epitaxial growth substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010072209A JP5454283B2 (en) | 2010-03-26 | 2010-03-26 | Gallium nitride based epitaxial growth substrate, method of manufacturing the same, and field effect transistor manufactured using the substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010072209A JP5454283B2 (en) | 2010-03-26 | 2010-03-26 | Gallium nitride based epitaxial growth substrate, method of manufacturing the same, and field effect transistor manufactured using the substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011204980A true JP2011204980A (en) | 2011-10-13 |
| JP5454283B2 JP5454283B2 (en) | 2014-03-26 |
Family
ID=44881308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010072209A Expired - Fee Related JP5454283B2 (en) | 2010-03-26 | 2010-03-26 | Gallium nitride based epitaxial growth substrate, method of manufacturing the same, and field effect transistor manufactured using the substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5454283B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101256465B1 (en) | 2011-12-30 | 2013-04-19 | 삼성전자주식회사 | Nitride baced semiconductor device and manufacturing method thereof |
| JP2014154729A (en) * | 2013-02-08 | 2014-08-25 | Furukawa Electric Co Ltd:The | Field effect transistor |
| JP2015060883A (en) * | 2013-09-17 | 2015-03-30 | トランスフォーム・ジャパン株式会社 | Compound semiconductor device and manufacturing method of the same |
| JP2015144181A (en) * | 2014-01-31 | 2015-08-06 | 東京エレクトロン株式会社 | Method for growing gallium nitride-based crystalline, and thermal processing device |
| JP2015198196A (en) * | 2014-04-02 | 2015-11-09 | ローム株式会社 | Semiconductor device and semiconductor device manufacturing method |
| JP2017212296A (en) * | 2016-05-24 | 2017-11-30 | 三菱電機株式会社 | Semiconductor device |
| JP2019507496A (en) * | 2016-01-20 | 2019-03-14 | マサチューセッツ インスティテュート オブ テクノロジー | Manufacturing devices on carrier substrates |
| KR20190038785A (en) * | 2019-04-01 | 2019-04-09 | 삼성전자주식회사 | Method for growing nitride semiconductor |
| CN110400835A (en) * | 2019-08-21 | 2019-11-01 | 聚力成半导体(重庆)有限公司 | A kind of structure and preparation method thereof improving gallium nitride device electron mobility |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016655A (en) * | 2007-07-06 | 2009-01-22 | Sanken Electric Co Ltd | Field effect semiconductor device, and manufacturing method thereof |
-
2010
- 2010-03-26 JP JP2010072209A patent/JP5454283B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016655A (en) * | 2007-07-06 | 2009-01-22 | Sanken Electric Co Ltd | Field effect semiconductor device, and manufacturing method thereof |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101256465B1 (en) | 2011-12-30 | 2013-04-19 | 삼성전자주식회사 | Nitride baced semiconductor device and manufacturing method thereof |
| JP2014154729A (en) * | 2013-02-08 | 2014-08-25 | Furukawa Electric Co Ltd:The | Field effect transistor |
| JP2015060883A (en) * | 2013-09-17 | 2015-03-30 | トランスフォーム・ジャパン株式会社 | Compound semiconductor device and manufacturing method of the same |
| JP2015144181A (en) * | 2014-01-31 | 2015-08-06 | 東京エレクトロン株式会社 | Method for growing gallium nitride-based crystalline, and thermal processing device |
| JP2015198196A (en) * | 2014-04-02 | 2015-11-09 | ローム株式会社 | Semiconductor device and semiconductor device manufacturing method |
| JP2019507496A (en) * | 2016-01-20 | 2019-03-14 | マサチューセッツ インスティテュート オブ テクノロジー | Manufacturing devices on carrier substrates |
| JP7201141B2 (en) | 2016-01-20 | 2023-01-10 | マサチューセッツ インスティテュート オブ テクノロジー | Fabrication of devices on carrier substrates |
| JP2017212296A (en) * | 2016-05-24 | 2017-11-30 | 三菱電機株式会社 | Semiconductor device |
| KR20190038785A (en) * | 2019-04-01 | 2019-04-09 | 삼성전자주식회사 | Method for growing nitride semiconductor |
| KR102094990B1 (en) * | 2019-04-01 | 2020-03-30 | 삼성전자주식회사 | Method for growing nitride semiconductor |
| CN110400835A (en) * | 2019-08-21 | 2019-11-01 | 聚力成半导体(重庆)有限公司 | A kind of structure and preparation method thereof improving gallium nitride device electron mobility |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5454283B2 (en) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5454283B2 (en) | Gallium nitride based epitaxial growth substrate, method of manufacturing the same, and field effect transistor manufactured using the substrate | |
| US11038047B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
| JP5355888B2 (en) | Method for fabricating a nitride-based transistor having a cap layer and a buried gate | |
| WO2009119357A1 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and process for producing epitaxial substrate for semiconductor element | |
| US20140045306A1 (en) | Method and system for in-situ and regrowth in gallium nitride based devices | |
| JP7092051B2 (en) | How to make a field effect transistor | |
| JP4517077B2 (en) | Heterojunction field effect transistor using nitride semiconductor material | |
| US11430875B2 (en) | Method for manufacturing transistor | |
| CN111755330A (en) | Semiconductor structure and manufacturing method thereof | |
| WO2022097193A1 (en) | Semiconductor multilayer structure, method for producing same, and method for producing semiconductor device | |
| JP2012054341A (en) | Semiconductor substrate and semiconductor device | |
| JP6028970B2 (en) | Semiconductor device manufacturing method and etching method | |
| JP6984578B2 (en) | How to make a transistor | |
| JP6301863B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| KR20160114924A (en) | Manufacturing method for semiconductor device | |
| WO2023223375A1 (en) | Semiconductor multilayer structure, method for producing same, and method for producing semiconductor device | |
| KR101670238B1 (en) | Manufacturing method for semiconductor device | |
| KR101462430B1 (en) | Manufacturing methode of semiconductor device | |
| JP2004200711A (en) | Nitride based iii-v compound semiconductor device | |
| US20230106052A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2012004498A (en) | Semiconductor substrate and semiconductor device | |
| JP2003188190A (en) | Heterojunction field-effect transistor and its manufacturing method | |
| JP2009231302A (en) | Nitride semiconductor crystal thin film and its deposition method, semiconductor device, and its fabrication process | |
| CN112133632A (en) | Method for reducing stress of HEMT (high electron mobility transistor) and HEMT | |
| JP2005150136A (en) | Method of manufacturing semiconductor element made of nitride-based compound |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5454283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |