JP2011199572A - 携帯端末 - Google Patents
携帯端末 Download PDFInfo
- Publication number
- JP2011199572A JP2011199572A JP2010063811A JP2010063811A JP2011199572A JP 2011199572 A JP2011199572 A JP 2011199572A JP 2010063811 A JP2010063811 A JP 2010063811A JP 2010063811 A JP2010063811 A JP 2010063811A JP 2011199572 A JP2011199572 A JP 2011199572A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- serial interface
- controlled
- chip select
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Telephone Set Structure (AREA)
Abstract
【解決手段】複数の被制御デバイスが同期式シリアルインターフェースの場合において、1系統の同期式シリアルインターフェースのシリアルデータ信号の先頭に接続するデバイスを選択するためのデータを付加し、そのデバイス選択データをデコードして接続するデバイスのCS(チップセレクト)信号を付加ビットと選択デバイスへの送信データの間で生成し、送信データの送信完了(入力CSの完了)でCS信号を停止する回路を制御される基板側に搭載することによって、1系統の高速同期式シリアルで複数のデバイスが制御可能となり、筐体間の信号本数低減を可能とする。
【選択図】図1
Description
次に、本発明の具体的な実施例について、以下に図を用いて詳細に説明する。
12 第二の基板
13 制御デバイス
14 被制御デバイス(1)
15 被制御デバイス(2)
16 被制御デバイス(3)
17 被制御デバイス(4)
21 上筐体
22 下筐体
23 メインCPU
24 LCDコントローラ
25 シリアル通信(TX)
26 シリアル通信(RX)
27 LCD
28 I2C/SPI変換
29 LCDドライバ
31 制御部
32 被制御部
33 デバイス
34 デバイス
35 被制御デバイス選択部
36 データ出力デバイス選択部
37 選択部
38 選択部
41 第一の筐体
42 第二の筐体
43 制御デバイス
44 同期式シリアルインターフェース被制御デバイス(1)
45 同期式シリアルインターフェース被制御デバイス(2)
46 同期式シリアルインターフェース被制御デバイス(3)
51 第一の基板
52 第二の基板
53 制御デバイス
54 被制御デバイス(1)
55 被制御デバイス(2)
56 被制御デバイス(3)
57 被制御デバイス(4)
61 チップセレクト生成回路
62 接続デバイス選択データ用フリップフロップ(1)
63 接続デバイス選択データ用フリップフロップ(2)
64 CS0用フリップフロップ
65 CS1用フリップフロップ
66 CS2用フリップフロップ
67 CS3用フリップフロップ
68 カウンタ
71 チップセレクト生成/データ入力切替回路
72 接続デバイス選択データ用フリップフロップ(1)
73 接続デバイス選択データ用フリップフロップ(2)
74 CS0用フリップフロップ
75 CS1用フリップフロップ
76 CS2用フリップフロップ
77 CS3用フリップフロップ
78 カウンタ
79 セレクタ
81 第一の基板
82 第二の基板
83 制御デバイス
84 被制御デバイス(1)
85a 同期式シリアルインターフェース被制御デバイス(2)
65b 同期式シリアルインターフェース被制御デバイス(3)
65c 同期式シリアルインターフェース被制御デバイス(4)
68a 調歩同期シリアルインターフェース被制御デバイス(5)
68b 調歩同期シリアルインターフェース被制御デバイス(6)
68c 調歩同期シリアルインターフェース被制御デバイス(7)
68d 調歩同期シリアルインターフェース被制御デバイス(8)
91 複合シリアル制御回路
92 UART切替回路
93 UART制御回路
101 第一の筐体
102 第二の筐体
103 第一の基板
104 第二の基板
105 筐体間接続
111 第一の筐体
112 第二の筐体
113 ヒンジ部
114 第一の基板
115 第二の基板
116 筐体間接続
Claims (8)
- 第1及び第2の基板と、
前記第1の基板に配置され、チップセレクト信号、クロック信号、及びデータ出力信号を備える第1の同期式シリアルインターフェースを有する第1デバイスと、
前記第2の基板に配置され、第2の同期式シリアルインターフェースを有する、複数の第2デバイスと、
前記チップセレクト信号、前記クロック信号、及び前記データ出力信号を基に、前記複数の第2デバイスの前記第2の同期式シリアルインターフェースを制御する制御回路と、を有する携帯端末。 - 請求項1に記載の携帯端末であって、
前記第1の同期式シリアルインターフェースは、更にデータ入力信号を備え、
前記制御回路は、前記チップセレクト信号、前記クロック信号、データ入力信号、及び前記データ出力信号を基に、前記複数の第2デバイスの前記第2の同期式シリアルインターフェースを制御する携帯端末。 - 請求項1又は請求項2に記載の携帯端末であって、
前記第1の同期式シリアルインターフェースは、シリアルデータ信号の先頭に複数の第2デバイスのそれぞれに対応する選択データと、前記選択データの後に前記第2デバイスで利用する送信データを備え、
前記第2の同期式シリアルインターフェースは、チップセレクト信号を備え、
前記制御回路は、前記選択データと選択したデバイスへの前記送信データの間、前記選択データに対応する第2デバイスのチップセレクト信号を有効にし、前記送信データの送信完了に応じて前記第2デバイスのチップセレクト信号を無効にする携帯端末。 - 請求項1又は請求項2に記載の携帯端末であって、
前記第1の同期式シリアルインターフェースは、シリアルデータ信号の先頭に複数の第 2デバイスのそれぞれに対応する選択データと、前記選択データの後に前記第2デバイスで利用する送信データと前記第2デバイスから受信する受信データを備え、
前記第2の同期式シリアルインターフェースは、チップセレクト信号を備え、
前記制御回路は、前記選択データと選択したデバイスへの前記送信データと前記受信データの間、前記選択データに対応する第2デバイスのチップセレクト信号を有効にし、前記送信データの送信完了又は前記受信データの受信完了に応じて前記第2デバイスのチップセレクト信号を無効にする携帯端末。 - 請求項1から請求項4のいずれか1項に記載の携帯端末であって、
前記第1デバイスは、データ出力信号とデータ入力信号を備える第1の調歩同期シリアルインターフェースを有し、
前記第2の基板は、第2の調歩同期シリアルインターフェースを有する複数の第3デバイスが配置され、
前記制御回路は、前記第1の同期式シリアルインターフェースの前記チップセレクト信号、前記クロック信号、及び前記データ出力信号を基に、前記複数の第3デバイスの前記第3の調歩同期シリアルインターフェースを制御する携帯端末。 - 請求項5に記載の携帯端末であって、
前記制御回路は、前記第3デバイスに対応する前記選択データと前記選択データに対応する前記第3デバイスのデータ出力信号又はデータ入力信号の間、前記選択データに対応する第3デバイスデータ出力信号又はデータ入力信号を、前記第1デバイスの第3デバイスデータ出力信号又はデータ入力信号を接続する携帯端末。 - 請求項1から請求項6のいずれか1項に記載の携帯端末であって、
第1及び第2の筐体を備え、
前記第1の基板は前記第1の筐体に配置され、
前記第2の基板は前記第2の筐体に配置された携帯端末。 - 請求項7に記載の携帯端末であって、
前記第1の筐体と前記第2の筐体を回動自在に連結するヒンジ部を備える携帯端末。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010063811A JP2011199572A (ja) | 2010-03-19 | 2010-03-19 | 携帯端末 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010063811A JP2011199572A (ja) | 2010-03-19 | 2010-03-19 | 携帯端末 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011199572A true JP2011199572A (ja) | 2011-10-06 |
Family
ID=44877221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010063811A Pending JP2011199572A (ja) | 2010-03-19 | 2010-03-19 | 携帯端末 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011199572A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015510182A (ja) * | 2012-01-25 | 2015-04-02 | クアルコム,インコーポレイテッド | 高速同期式シリアルインターフェース(hsi)用のマルチレーン高速インターフェースならびに関連するシステムおよび方法 |
CN110050266A (zh) * | 2016-11-22 | 2019-07-23 | 罗伯特·博世有限公司 | 用于在两个通信合作者之间串行传输数据的方法和设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006330551A (ja) * | 2005-05-30 | 2006-12-07 | Renesas Technology Corp | 液晶駆動制御装置、携帯端末システム及びデータ処理システム |
JP2009098997A (ja) * | 2007-10-18 | 2009-05-07 | Mega Chips Corp | 情報記憶媒体 |
-
2010
- 2010-03-19 JP JP2010063811A patent/JP2011199572A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006330551A (ja) * | 2005-05-30 | 2006-12-07 | Renesas Technology Corp | 液晶駆動制御装置、携帯端末システム及びデータ処理システム |
JP2009098997A (ja) * | 2007-10-18 | 2009-05-07 | Mega Chips Corp | 情報記憶媒体 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015510182A (ja) * | 2012-01-25 | 2015-04-02 | クアルコム,インコーポレイテッド | 高速同期式シリアルインターフェース(hsi)用のマルチレーン高速インターフェースならびに関連するシステムおよび方法 |
CN110050266A (zh) * | 2016-11-22 | 2019-07-23 | 罗伯特·博世有限公司 | 用于在两个通信合作者之间串行传输数据的方法和设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI384849B (zh) | 用戶識別卡控制裝置及控制方法 | |
KR102083044B1 (ko) | N-상 극성 출력 pin 모드 멀티플렉서 | |
US8447890B1 (en) | Operation of multiple masters/hosts through a hub | |
US20070139422A1 (en) | Switching method and system for multiple GPU support | |
US20050235090A1 (en) | High speed interface with looped bus | |
JP6173340B2 (ja) | バス上の複数のデータ線を介してデータを送るシステムおよび方法 | |
US20140112401A1 (en) | 3dynamic configuration of an n-phase polarity data communications link | |
TWI258668B (en) | Method and apparatus for detecting memory device interface, computer system, and machine-accessible medium | |
WO2006058052A2 (en) | Double data rate serial encoder | |
EP2055008A1 (en) | Low output skew double data rate serial encoder | |
TWI336440B (en) | Method and system for input/output pads in a mobile multimedia processor | |
CN102483725A (zh) | 在双信道操作期间通过将地址/控制信号交错的单信道与双信道混合双重数据速率接口方案 | |
CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
JP2008130074A (ja) | 統合タイプのハブ制御チップ | |
JP2006047932A (ja) | 表示装置及び携帯型電子機器 | |
TW202005485A (zh) | 擴充快捷外設互聯標準兼容性的電路 | |
US10146728B2 (en) | USB control circuit with built-in signal repeater circuit | |
JP2011199572A (ja) | 携帯端末 | |
JP2010218196A (ja) | データ転送制御装置及び電子機器 | |
US5768615A (en) | Method and apparatus for functional expansion through predefined signal interfaces | |
JP2008005138A (ja) | 半導体装置及び信号処理システム | |
CN103530256B (zh) | CPCIe和PCI协议数据的处理装置及方法 | |
JP2006210992A (ja) | 携帯端末 | |
CN208190652U (zh) | 一种全双工通用同步异步串行收发器的主板 | |
JP2006304011A (ja) | インタフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130416 |