JP2011199075A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011199075A
JP2011199075A JP2010065234A JP2010065234A JP2011199075A JP 2011199075 A JP2011199075 A JP 2011199075A JP 2010065234 A JP2010065234 A JP 2010065234A JP 2010065234 A JP2010065234 A JP 2010065234A JP 2011199075 A JP2011199075 A JP 2011199075A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
mold
sealing resin
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010065234A
Other languages
English (en)
Inventor
Koichi Miyashita
浩一 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010065234A priority Critical patent/JP2011199075A/ja
Publication of JP2011199075A publication Critical patent/JP2011199075A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】多段に積層された半導体チップを搭載する半導体装置において、最上層の半導体チップの反りを抑制し、信頼性を向上可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）基台１０上に第１半導体チップ１１ｂと第１半導体チップ１１ｂ上に第２半導体チップ１１ｃをずらして積層する工程と、（ｂ）第１及び第２半導体チップ１１ｂ，１１ｃの電極と外部電極を接続するボンディングワイヤ１２を形成する工程と、（ｃ）第２半導体チップ１１ｃの前記第１半導体チップ１１ｂから迫り出した突出部分２０上に、支持体１３を形成する工程と、（ｄ）支持体１３をモールド金型に接触させ、基台１０と前記モールド金型の間に空間を形成する工程と、（ｅ）空間内に封止樹脂１４を形成する工程とを備えることを特徴とする。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
近年、例えば携帯端末機器の薄型化に伴い、半導体装置の薄型化の要求が高まっている。半導体装置の薄型化のため、内蔵される半導体チップの膜厚を薄くすると、半導体チップに反りが生じやすい。
ところで、半導体装置の薄型化に伴い、半導体チップなどを保護するモールド樹脂の膜厚も薄くする必要がある。モールド樹脂が薄くなるにつれて、基台上に形成された半導体チップの反った部分はモールド樹脂で覆われず、露出する場合がある。その結果、半導体チップの一部をモールド樹脂で保護できず、半導体装置の信頼性が低下する可能性がある。
従来、パッケージの反りを低減可能な半導体装置として、多段に積層された半導体チップを搭載する半導体装置において、最上層の半導体チップと並列にダミーチップを配置する半導体装置が知られている（例えば、特許文献１参照。）。
しかしながら、最上層の半導体チップと並列にダミーチップを配置しても、依然として最上層の半導体チップに反りは生じえる。このため、最上層の半導体チップの反った部分はモールド樹脂で覆われず、露出する場合がある。その結果、依然として半導体装置の信頼性が低下する可能性がある。
特開２００７−１６５４５４号公報
本発明は、信頼性を向上可能な半導体装置の製造方法を提供する。
本発明の一態様である半導体装置の製造方法は（ａ）基台上に第１半導体チップと前記第１半導体チップ上に第２半導体チップをずらして積層する工程と、（ｂ）前記第１及び第２半導体チップの電極と外部電極を接続するボンディングワイヤを形成する工程と、（ｃ）前記第２半導体チップの前記第１半導体チップから迫り出した突出部分上に、支持体を形成する工程と、（ｄ）前記支持体をモールド金型に接触させ、前記基台と前記モールド金型の間に空間を形成する工程と、（ｅ）前記空間内に封止樹脂を形成する工程とを備えることを特徴とする。
本発明によれば、信頼性を向上可能な半導体装置の製造方法を提供できる。
本発明の第１の実施形態における一態様の半導体装置の製造方法で製造される半導体装置の構成を示す断面図。 本発明の第１の実施形態における半導体装置の製造方法で製造される半導体装置の上面を示す平面図。 本発明の第１の実施形態における半導体装置の製造方法の工程を示す工程断面図。 本発明の第２の実施形態における半導体装置の製造方法の工程を示す工程断面図。
以下、本発明の実施形態について、図面を参照しながら説明する。なお、説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。また、図面の寸法比率は、図示の比率に限定されるものではない。
（第１の実施形態）
［半導体装置の構成］
本発明の実施形態における一態様の半導体装置の製造方法で製造される半導体装置の構成について、図１の断面図及び図２の平面図を用いて説明する。なお、図１の左右方向をＸ方向とし、図２の上下方向をＹ方向とし、図１の上下方向をＺ方向と定義する。Ｘ方向はＹ方向と直交する方向であり、Ｚ方向はＸ方向とＹ方向に平行な平面と直交する方向である。
図１に示すように、本実施形態で製造される半導体装置は、基台１０、半導体チップ１１ａ，１１ｂ，１１ｃ、ボンディングワイヤ１２、支持体１３、封止樹脂１４、半田ボール１５等を備える。
各半導体チップ１１ａ，１１ｂ，１１ｃの外周部には複数の電極（図示略）が列状に配設される。Ｚ方向において接着層１６ａを介して半導体チップ１１ａは基台１０に接着される。また、図１及び図２に示すように、基台１０上に各半導体チップ１１ａ，１１ｂ，１１ｃをずらして多段積層する。なお、図１に示す積層する位置や方向に限られず、各半導体チップ１１ａ，１１ｂ，１１ｃ上の電極が露出すればいかなる位置や方向に半導体チップ１１ｂ，１１ｃを積層してもよい。
基台１０上面の外周部には、各半導体チップ１１ａ，１１ｂ，１１ｃ上の電極と接続される複数の外部電極（図示略）が配設される。基台１０下面には、この半導体装置をマザーボード等の実装基台に実装するための半田ボール１５が、例えば図１に示すように複数個、配設される。外部電極はそれぞれ半田ボール１５と基台１０中の配線（図示略）により電気的に接続されている。各半導体チップ１１ａ，１１ｂ，１１ｃ上の電極と基台１０上の外部電極とをボンディングワイヤ１２により電気的に接続される。封止樹脂１４（例えば、エポキシ樹脂）を用いて、半導体チップ１１ａ，１１ｂ，１１ｃと、ボンディングワイヤ１２と、支持体１３を基台１０と一体的に封止する。
＜支持体＞
支持体１３は、最上層の半導体チップ１１ｃの反った部分が外部に露出することを防止する機能を有する。支持体１３として、例えば封止樹脂１４と同じ素材を用いる。なお、支持体１３を封止樹脂１４よりも吸湿性に優れた素材を用いてもよい。これにより、封止樹脂１４内の水分を効率的に外部に排湿できる。
支持体１３は、最上層の半導体チップ１１ｃの突出部分２０上に形成される。ここで、突出部分２０は、半導体チップ１１ｃ下面に設けられた半導体チップ１１ｂに対して、半導体チップ１１ｃが迫り出した部分を意味する。即ち、Ｚ方向から見て、半導体チップ１１ｃが半導体チップ１１ｂと接触していない部分であり、図２に示すように、Ｚ方向から見て、半導体チップ１１ｃと半導体チップ１１ｂが接する境界Ｌ１，Ｌ２から半導体チップ１１ｃの端部までの部分を指す。
また、支持体１３を突出部分２０上で半導体チップ１１ｃの外周部に形成することが望ましい。例えば、図２の平面図に示すように、支持体１３を半導体チップ１１ｃの角部に形成する。なお、図２では、便宜上モールド樹脂１４を省略した。
なお、支持体１３を突出部分２０全体に形成してもよく、突出部分２０の一部に形成してもよい。半導体チップ１１ｃに複数の突出部分２０がある場合にも、同様に、支持体１３を複数の突出部分２０全体に形成しても、一部に形成してもよい。
さらに、支持体１３の高さ（高さｈ２）は、図１に示すように、封止樹脂１４上面と、突出部分２０以外の部分における半導体チップ１１ｃ上面との間の距離（高さｈ１）以下である。例えば、支持体の高さとして、２０μｍである。
なお、突出部分２０上に設ける支持体１３の個数は問わない。また、支持体１３の形状は半導体チップ１１ｃの突出部分２０が外部に露出しない形状であれば、いかなる形状でもよく、例えば円柱形状でもよい。
［半導体装置の製造方法］
次に、本発明の実施形態における半導体装置の製造方法を図３の工程断面図を用いて説明する。
まず、図３（ａ）に示すように、Ｘ方向において、基台１０上に複数の半導体チップ１１ａ，１１ｂ，１１ｃをずらして積層する。このとき、半導体チップ１１ｃの突出部分２０は、上方（Ｚ方向の正の向き）に向かって湾曲するように反った形状となる。これは、半導体チップ１１ｃの突出部分２０は他の半導体チップ１１ａ、１１ｂと異なり、接着層１６ｃで固定されていないためである。また、この反り量は半導体チップ１１ａ，１１ｂ，１１ｃが薄くなるほど顕著になる。
Ｚ方向において、各半導体チップ１１ａ，１１ｂ，１１ｃを積層した後に、電極と外部電極をボンディングワイヤ１２で接続する。また、各半導体チップ１１ａ，１１ｂ，１１ｃを積層した後に、半導体チップ１１ｃの突出部分２０上に支持体１３を固定し形成する。
なお、ボンディングワイヤ１２を形成する工程（ボンディング工程）と、支持体１３を形成する工程（支持体工程）の順序は問わず、ボンディング工程後に支持体工程を行ってもよく、支持体工程後にボンディング工程を行ってもよい。
次に、図３（ｂ）に示すように、半導体チップ１１ａ，１１ｂ，１１ｃ、ボンディングワイヤ１２、支持体１３が形成された基台１０をモールド金型３０内に載置する。そして、図３（ｂ）に示すように、Ｚ方向において、モールド金型３０の内側表面のうち半導体チップ１１ｃ上面と対向する面が支持体１３上面に接触するまで、モールド金型３０を半導体チップ１１ｃ側に移動させる。
なお、図３（ｂ）に示すように、半導体チップ１１ｃの突出部分２０表面が半導体チップ１１ｃの他の部分表面と略面一になるまでモールド金型３０を半導体チップ１１ｃ側に移動させる場合に限られない。例えば、支持体１３上面がモールド金型３０と接触すれば半導体チップ１１ｃの突出部分２０に反った部分が残存してもよい。少なくとも、支持体１３上面とモールド金型３０が接触すれば、半導体チップ１１ｃは封止樹脂１４の外部に露出することはないためである。
そして、図３（ｃ）に示すように、図３（ｂ）の移動後にモールド金型３０と基台１０間に形成された空間（キャビティ）３１内に、注入口（図示略）を通じて封止樹脂１４を充填する。モールド金型３０に埋めこめられた例えばヒータによって数分間加熱し、封止樹脂１４を硬化させる。
モールド金型３０から、封止樹脂１４で保護された基台１０を取り出し、半田ボール１５を基台１０裏面に形成する。
［第１の実施形態の効果］
以上より、本実施形態では、半導体チップ１１ｃの突出部分２０上に支持体１３を形成する。このため、半導体チップ１１ｃの突出部分２０が封止樹脂１４の外部に露出されない。半導体チップ１１ｃの一部が外部に露出することで生じえる信頼性の低下、例えば、実装基台への実装工程での半導体チップの破損、を防止できる。その結果、信頼性を向上可能な半導体装置の製造方法を提供できる。
また、本実施形態では、支持体１３を突出部分２０上で半導体チップ１１ｃの外周部に形成する。突出部分２０に生じる反りの大小は、境界Ｌ１，Ｌ２から突出部分２０の端部までの距離に比例する。すなわち、図２においては、境界Ｌ１から突出部分２０の端部までの距離ｄ１よりも境界Ｌ２から突出部分２０の端部までの距離ｄ２の方が大きいため、突出部分２０のうちＸ方向正側の部分の反りが、突出部分２０のうちＹ方向正側の部分の反りよりも大きい。
このため、突出部分２０上で半導体チップ１１ｃの外周部に支持体１３を形成すると、半導体チップ１１ｃに生じる反りを効果的に低減できる。具体的には、支持体１３を外周部に設けるほど、支持体１３の高さ（高さｈ２）を低くしても、十分に半導体チップ１１ｃに生じる反りを低減できる。その結果、支持体１３を小型化できる。支持体１３を小型化するにつれて、キャビティ３１内に封止樹脂１４を充填しやすくなる。
さらに、本実施形態では、支持体１３上面がモールド金型３０と接触すれば半導体チップ１１ｃの突出部分２０に反った部分が残存したまま、封止樹脂１４を充填する。このため、半導体チップ１１ｃがＺ方向負の向きに反るまでモールド金型３０を半導体チップ３０側に移動させないことで、半導体チップ１１ｃにクラックが生じる可能性を低減できる。
（第２の実施形態）
次に、本発明の実施形態の半導体装置の製造方法とは別の製造方法を、図４の工程断面図を用いて説明する。
［半導体装置の製造方法］
まず、図４（ａ）に示すように、基台１０上に複数の半導体チップ１１ａ，１１ｂ，１１ｃをずらして積層する。このとき、半導体チップ１１ｃの突出部分２０は、上方（Ｚ方向の正の向き）に向かって湾曲するように反った形状となる。各半導体チップ１１ａ，１１ｂ，１１ｃを積層した後に、電極と外部電極をボンディングワイヤ１２で接続する。
そして、図４（ｂ）に示すように、半導体チップ１１ａ，１１ｂ，１１ｃ、ボンディングワイヤ１２が形成された基台１０をモールド金型３０内に載置する。そして、図４（ｂ）に示すように、モールド金型３０の内側表面のうち半導体チップ１１ｃ上面の突出部２０と対向する面に設けられた固定部材４０（固定部ともいう）が半導体チップ１１ｃ上面の突出部２０に接触するまで、モールド金型３０を半導体チップ１１ｃ側に移動させる。
なお、モールド金型３０を移動した後に、モールド金型３０に設けられた固定部材４０は、半導体チップ１１ｃの突出部分２０に接触するよう配置される。なお、第１の実施形態と同様に、図４（ｂ）に示すように、半導体チップ１１ｃに反った部分がなくなるまでモールド金型３０を半導体チップ１１ｃ側に移動させる場合に限られない。例えば、固定部材４０が半導体チップ１１と接触すれば半導体チップ１１ｃの突出部分２０に反った部分が残存してもよい。少なくとも、固定部材４０と半導体チップ１１ｃが接触すれば、半導体チップ１１ｃは封止樹脂１４の外部に露出することはないためである。
そして、図４（ｂ）の移動後にモールド金型３０と基台１０間に形成されたキャビティ３１内に、注入口（図示略）を通じて封止樹脂１４を充填する。モールド金型３０に埋めこめられた例えばヒータによって数分間加熱し、封止樹脂１４を硬化させる。ここで、半導体チップ１１ｃの突出部分２０は固定部材４０に対応する部分を除いて封止樹脂１４で覆われる。その結果、半導体チップ１１ｃの突出部分２０表面が半導体チップ１１ｃの他の部分表面と略面一に固定され、突出部分２０の反り量を減らすことができる。
モールド金型３０から、封止樹脂１４で保護された基台１０を取り出す。このとき、図４（ｃ）に示すように、封止樹脂の充填時に固定部材４０が残在した部分には、開口４１が形成され、半導体チップ１１ｃ上面が露出する。
内側に固定部材が設けられていないモールド金型（図示略）を用いて、開口４１に封止樹脂を充填し、硬化させる。
そして、モールド金型から基台１０を取り出し、半田ボール１５を基台１０裏面に形成する。
［第２の実施形態の効果］
以上より、本実施形態では、モールド金型３０の内側表面に固定部材４０が設けられる。このため、半導体チップ１１ｃの反りを低減しつつ、封止樹脂１４を充填できる。そして、開口４１に封止樹脂を充填するため、半導体チップ１１ｃの突出部分２０は外部に露出されない。その結果、信頼性を向上可能な半導体装置の製造方法を提供できる。
また、Ｚ方向から見た固定部材４０の面積は小さい方が好ましい。Ｚ方向から見て、半導体チップ１１ｃの突出部分２０を固定する機能を有する封止樹脂１４の面積を大きくできるからである。
なお、本発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。特に、本実施形態における半導体装置の製造方法は、半導体チップの厚みが５０μｍ以下の場合に有効である。
更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
１０…基台
１１ａ １１ｂ １１ｃ…半導体チップ
１２…ボンディングワイヤ
１３…支持体
１４…封止樹脂
１５…半田ボール
１６ａ，１６ｂ，１６ｃ…接着層
２０…突出部分
３０…モールド金型
３１…キャビティ
４０…固定部材
４１…開口

Claims (6)

  1. （ａ）基台上に第１半導体チップと前記第１半導体チップ上に第２半導体チップをずらして積層する工程と、
    （ｂ）前記第１及び第２半導体チップの電極と外部電極を接続するボンディングワイヤを形成する工程と、
    （ｃ）前記第２半導体チップの前記第１半導体チップから迫り出した突出部分上に、支持体を形成する工程と、
    （ｄ）前記支持体をモールド金型に接触させ、前記基台と前記モールド金型の間に空間を形成する工程と、
    （ｅ）前記空間内に封止樹脂を形成する工程と
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記（ｃ）工程で、前記支持体を、前記突出部分上で前記第２半導体チップの外周部に形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記支持体の高さが、前記封止樹脂上面と、前記突出部分以外の部分における前記半導体チップ上面との間の距離以下の高さであることを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。
  4. （ａ）基台上に第１半導体チップと前記第１半導体チップ上に第２半導体チップをずらして積層する工程と、
    （ｂ）モールド金型の内側表面のうち、前記第２半導体チップの上面と対向する面に設けられた固定部を、前記１半導体チップに対して前記第２半導体チップが迫り出した突出部分に接触させ、前記半導体基台と前記モールド金型の間に空間を形成する工程と、
    （ｃ）前記空間内に封止樹脂を形成する工程と、
    （ｄ）前記封止樹脂を硬化した後に、前記封止樹脂の形成の際に固定部が残在した部分に形成される開口に封止樹脂を形成する工程と
    を備えることを特徴とする半導体装置の製造方法。
  5. 前記固定部の高さが、前記封止樹脂上面と、前記突出部分以外の部分における前記半導体チップ上面との間の距離以下の高さであることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 基台上に第１半導体チップと前記第１半導体チップ上に第２半導体チップをずらして配置された半導体装置の封止樹脂をする工程に用いられ、
    内側表面に前記第２半導体チップの上面と対向する面に設けられ、前記１半導体チップに対して前記第２半導体チップが迫り出した突出部分に接触させる固定部を有するモールド金型。
JP2010065234A 2010-03-19 2010-03-19 半導体装置の製造方法 Pending JP2011199075A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010065234A JP2011199075A (ja) 2010-03-19 2010-03-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010065234A JP2011199075A (ja) 2010-03-19 2010-03-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011199075A true JP2011199075A (ja) 2011-10-06

Family

ID=44876901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010065234A Pending JP2011199075A (ja) 2010-03-19 2010-03-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011199075A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884446B2 (en) 2012-03-28 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884446B2 (en) 2012-03-28 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor packages

Similar Documents

Publication Publication Date Title
JP5840479B2 (ja) 半導体装置およびその製造方法
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US8143710B2 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
JP2002222914A (ja) 半導体装置及びその製造方法
JP2012216644A (ja) 半導体装置及びその製造方法
KR101835483B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
EP2521170A2 (en) Pop package and manufacturing method thereof
US8816480B2 (en) Electronic device packages and methods of manufacturing the same
JP2008198909A (ja) 半導体パッケージ
CN112242358B (zh) 半导体装置及其制造方法
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
KR101185457B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
US20100301468A1 (en) Semiconductor device and method of manufacturing the same
JP2011199075A (ja) 半導体装置の製造方法
JP2010087403A (ja) 半導体装置
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
JP4455158B2 (ja) 半導体装置
KR101046251B1 (ko) 적층형 반도체 패키지
JP4181557B2 (ja) 半導体装置およびその製造方法
US8105877B2 (en) Method of fabricating a stacked type chip package structure
CN107492527B (zh) 具有顺应性角的堆叠半导体封装体
US8026582B2 (en) Integrated circuit package system with internal stacking module adhesive
JP2016063002A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205