JP2011198908A - Semiconductor device, circuit board, and method for manufacturing the circuit board - Google Patents
Semiconductor device, circuit board, and method for manufacturing the circuit board Download PDFInfo
- Publication number
- JP2011198908A JP2011198908A JP2010062320A JP2010062320A JP2011198908A JP 2011198908 A JP2011198908 A JP 2011198908A JP 2010062320 A JP2010062320 A JP 2010062320A JP 2010062320 A JP2010062320 A JP 2010062320A JP 2011198908 A JP2011198908 A JP 2011198908A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metal
- film
- metal pattern
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、半導体装置、回路基板及び回路基板の製造方法に関する。 The present invention relates to a semiconductor device, a circuit board, and a circuit board manufacturing method.
半導体装置、電子部品が実装される従来の回路基板は、例えば次のような方法で形成される。
まず、ガラス繊維の織布にエポキシ樹脂を含浸させたガラスエポキシ板の両面に銅箔を貼り付けた基板を複数枚用意し、それらの基板の銅箔をフォトリソグラフィ法によりパターニングして配線パターン、電極パッドを形成する。その後、基板を複数枚重ねて一括積層し、さらに機械ドリルで貫通孔を形成後、貫通孔の内壁面に銅めっきを行って各基板の間の銅箔のパターンを電気的に接続する。
A conventional circuit board on which a semiconductor device and an electronic component are mounted is formed by, for example, the following method.
First, prepare a plurality of substrates with copper foil pasted on both sides of a glass epoxy plate impregnated with epoxy resin in a glass fiber woven fabric, pattern the copper foil of those substrates by photolithography method, wiring pattern, An electrode pad is formed. Thereafter, a plurality of substrates are stacked and stacked at once, and further, through holes are formed by a mechanical drill, and then copper plating is performed on the inner wall surface of the through holes to electrically connect the copper foil patterns between the substrates.
また、小型化、微細化された半導体素子あるいは半導体装置を実装するための回路基板の作製方法として、絶縁層と導体とを交互に積み重ねながら成形する方法があり、これにより形成された回路基板はビルドアップ多層回路基板と呼ばれている。 In addition, as a method of manufacturing a circuit board for mounting miniaturized and miniaturized semiconductor elements or semiconductor devices, there is a method of forming while alternately stacking insulating layers and conductors, and the circuit board formed thereby is It is called a build-up multilayer circuit board.
ビルドアップ多層回路基板は、ドリルで貫通孔を形成する従来の回路基板に比べて一層ずつ回路を形成するために、層間接続を行うビアを必要な層にだけ形成することが可能であると同時に、レーザー加工、フォトリソグラフィなど、機械ドリルに比べてより微細な加工方法を用いることができる。一方、製造手番がかかる、歩留まりが悪いなど、低コスト化が困難である。 Build-up multilayer circuit boards can form vias for interlayer connection only in the necessary layers in order to form circuits one layer at a time compared with conventional circuit boards that form through holes with a drill. Further, a finer processing method than a mechanical drill, such as laser processing or photolithography, can be used. On the other hand, it is difficult to reduce the cost, for example, the manufacturing process takes place and the yield is poor.
従って、基板に貫通孔を形成することなく一括積層と微細加工が可能な多層回路基板の製造方法の開発が進められている。
その方法としては、導電性ペーストをビアホールに充填した後に複数の基板を一括で積層する方法や、ビアホールを金属めっきで充填した後に基板を一括で積層する方法などが知られている。
Therefore, development of a method for manufacturing a multilayer circuit board capable of batch stacking and microfabrication without forming a through hole in the board is underway.
As the method, a method of laminating a plurality of substrates at once after filling a conductive paste into a via hole, a method of laminating a substrate at a time after filling a via hole with metal plating, and the like are known.
しかしながら、ビアホール内に導電性ペーストを充填する方法によれば、ビアそのものの強度が金属めっきにより導電材を充填したビアに比べて弱いため、ビア面積を増やす必要があるので微細化に適していない。 However, according to the method of filling a conductive paste in a via hole, the strength of the via itself is weak compared to a via filled with a conductive material by metal plating, so it is not suitable for miniaturization because the via area needs to be increased. .
また、レーザードリリングやケミカルエッチングにより配線パターン表面が露出した有底ホールを形成した後に電解めっきによって有底ホール内に金属を充填してビアを形成するビア形成方法では、有底ビア形成時において配線パターン表面に残留物が存在し或いはダメージが生じたりする。これにより、ビアと配線パターンの接合強度を高くすることができず、回路基板使用時における温度変化に対してビアと配線の剥離が発生しやすい。 In addition, in the via formation method in which a via is formed by filling a metal in the bottomed hole by electrolytic plating after forming a bottomed hole where the surface of the wiring pattern is exposed by laser drilling or chemical etching, wiring is performed when the bottomed via is formed. Residue exists on the pattern surface or damage occurs. As a result, the bonding strength between the via and the wiring pattern cannot be increased, and the via and the wiring are easily peeled off due to a temperature change when the circuit board is used.
本発明の目的は、金属パターンとビアの接続の信頼性が高い回路基板及びその製造方法と、その回路基板を有する半導体装置を提供することにある。 An object of the present invention is to provide a circuit board having a high reliability of connection between a metal pattern and a via, a manufacturing method thereof, and a semiconductor device having the circuit board.
１つの観点によれば、絶縁膜上に形成される金属パターンと、前記絶縁膜と前記金属パターンを貫通するホールと、前記ホール内に形成され、前記ホール内で前記金属パターンに接合されるとともに、前記金属パターンのうち前記絶縁膜とは反対側の面に連続する一端面を有するビアと、を有する回路基板が提供される。
他の観点によれば、金属膜が一面に形成された絶縁膜に、前記金属膜を貫通する深さのホールを形成する工程と、前記金属膜のうち前記絶縁膜とは反対側の面の上に前記ホールの一端を塞ぐフィルムを形成する工程と、前記金属膜を電極に使用して電解めっきにより前記ホール内に金属のビアを形成する工程と、前記フィルムを除去する工程と、を有する回路基板の製造方法が提供される。
なお、前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない。
According to one aspect, the metal pattern formed on the insulating film, the hole penetrating the insulating film and the metal pattern, the hole formed in the hole, and bonded to the metal pattern in the hole There is provided a circuit board having a via having a first end surface continuous with a surface of the metal pattern opposite to the insulating film.
According to another aspect, a step of forming a hole having a depth penetrating the metal film in the insulating film having the metal film formed on one surface, and a surface of the metal film on a side opposite to the insulating film is formed. Forming a film for closing one end of the hole, forming a metal via in the hole by electrolytic plating using the metal film as an electrode, and removing the film A method for manufacturing a circuit board is provided.
It should be noted that the foregoing general description and the following detailed description are for purposes of illustration and description only and are not intended to limit the invention.
本発明によれば、金属パターンと絶縁膜にホールを形成し、かつ、金属パターン表面と連続する面を有するビアをホール内に形成している。このため、ホール内に残留物が発生することを防止することができ、金属パターンとビアの接続強度を高くして、従来よりも信頼性が高く微細なビアを形成することが容易になる。
また、絶縁膜のうち金属パターンとは反対側の面からビアを突出させているので、基板同士のビアと配線を重ねた状態で複数の基板を重ねることにより多層の回路基板を形成することが容易になる。
According to the present invention, a hole is formed in the metal pattern and the insulating film, and a via having a surface continuous with the surface of the metal pattern is formed in the hole. For this reason, it is possible to prevent the residue from being generated in the hole, and the connection strength between the metal pattern and the via can be increased, and it becomes easier to form a fine via with higher reliability than the conventional one.
In addition, since the via protrudes from the surface of the insulating film opposite to the metal pattern, a multilayer circuit board can be formed by stacking a plurality of substrates in a state where the vias and wirings of the substrates are overlapped. It becomes easy.
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図１（ａ）〜（ｅ）は、本発明の実施形態に係る回路基板を形成するための複数の基板を示す断面図である。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In the drawings, similar components are given the same reference numerals.
1A to 1E are cross-sectional views showing a plurality of substrates for forming a circuit board according to an embodiment of the present invention.
図１（ａ）に示す第１のフレキシブル積層基板１は、絶縁膜である第１のポリイミド膜２と、第１のポリイミド膜２の第１面上に形成された第１の金属パターン３とを有している。第１の金属パターン３は、金属膜、例えば銅箔をフォトリソグラフィ法によりパターニングすることにより形成され、配線パターン、電極パッド等を有している。
A first
第１のポリイミド膜２及び第１の金属パターン３には第１のビアホール１ａが形成され、その中には第１の金属パターン３の側部に一体的に接合する第１のビア４が形成されている。
第１のビア４は、電解めっきにより形成され、その一端には第１の金属パターン３の露出面に対して段差の無い或いは極めて小さい連続した面が形成されている。また、第１のビア４の他端は第１のポリイミド膜２の第２面側に突出する形状を有している。
A first via hole 1 a is formed in the
The
第１のビア４は、第１のビアホール１ａ内に充填される銅（Ｃｕ）層４ａと、第１のポリイミド膜２から突出した部分のＣｕ層４ａの先端に形成されたニッケル（Ｎｉ）層４ｂと、Ｎｉ層４ｂ上面に薄く形成されたフラッシュ金（Ａｕ）めっき層４ｃとを有している。
The
第１のポリイミド膜２の第２面上の全面には、樹脂製の第１のボンディングシード６が貼り付けられている。第１のボンディングシード６は、第１のビア４上で薄く形成されている。
A
図１（ｂ）に示す第２のフレキシブル積層基板１１は、絶縁膜である第２のポリイミド膜１２と、第１のポリイミド膜１２の第１面上に形成された第２の金属パターン１３とを有している。第２の金属パターン１３は、金属膜、例えば銅箔をフォトリソグラフィ法によりパターニングすることにより形成され、配線パターン１３ａ、電極パッド１３ｂ等を有している。
電極パッド１３ｂは、図１（ａ）に示した第１のフレキシブル積層基板１１の第１のビア４の突起が重ねられる位置に形成され、その上には、はんだ層１０が形成されている。
The second flexible
The
第２のポリイミド膜１２及び第２の金属パターン１３には第２、第３のビアホール１１ａ、１１ｂが形成され、その中には側部で第２の金属パターン１３に接合する第２、第３のビア１４、１５が形成されている。第２、第３のビア１４、１５は、電解めっきにより同時に形成され、それらの一端は第２の金属パターン１３の露出面に対して連続した面を有し、それらの他端は第２のポリイミド膜２の第２面から突出する形状を有している。
Second and third via
第２、第３のビア１４、１５は、それぞれ第２、第３のビアホール１１ａ、１１ｂに充填されるＣｕ層１４ａ、１５ａと、Ｃｕ層１４ａ、１５ａのうち第２のポリイミド膜２の第２面側から突出した先端部に形成されるＮｉ層１４ｂ、１５ｂと、Ｎｉ層１４ｂ、１５ｂ上に薄く形成されるフラッシュＡｕめっき層１４ｃ、１５ｃを有している。
The second and
また、第２のポリイミド膜１２の第２面上には、樹脂製の第２のボンディングシード１６が貼り付けられている。第２のボンディングシード５は、第２、第３のビア１４、１５上で薄くなっている。
A
図１（ｃ）に示すコア積層基板２１は、絶縁板であるガラスエポキシ板２２と、ガラスエポキシ板２２の第１面上に形成された第３の金属パターン２３と、ガラスエポキシ板２２の第２面上に形成された第４の金属パターン２４とを有している。
A core laminated
第３、第４の金属パターン２３、２４は、それぞれ配線パターン、電極パッド等を有している。また、第３、第４の金属パターン２３、２４のうち第２のフレキシブル積層基板１１と後述の第３のフレキシブル基板３１のそれぞれの第２、第３及び第５のビア１４、１５、３４に重ねられる領域には、はんだ層２７、２８、２９が形成されている。
The third and
ガラスエポキシ板２２には、第４のビアホール２２ａが形成されている。第４のビアホール２２ａの内周面と第３、第４の金属パターン２３、２４の表面には、金属層、例えば
Ｃｕ層が形成され、その金属層は、第４のビアホール２２ａ内で第４のビア２６として使用される。
A fourth via hole 22 a is formed in the
図１（ｄ）に示す第３のフレキシブル積層基板３１は、絶縁膜である第３のポリイミド膜３２と、第３のポリイミド膜３２の第１面（図中下側）上に形成された第５の金属パターン３３とを有している。第５の金属パターン３３は、金属膜、例えば銅箔をフォトリソグラフィ法によりパターニングすることにより形成され、配線パターン３３ａ、電極パッド３３ｂ等を有している。
The third
第３のポリイミド膜３２と第５の金属パターン３３には第５のビアホール３１ａが形成され、その中には第５の金属パターン３３に側部で接合する第５のビア３４が形成されている。
A fifth via
第５のビア３４は、電解めっきにより金属、例えば銅から形成され、その一端は第５の金属パターン３３の露出面に対して連続した面を有し、その他端は第３のポリイミド膜３２の第２面（図中上側）から突出する形状を有している。また、第５のビア３４は、第５のビアホール３１ａ内に充填されるＣｕ層３４ａと、Ｃｕ層３４ａのうち第３のポリイミド膜３２から第２面側に突出した先端面上に形成されるＮｉ層３４ｂと、Ｎｉ層３４上に薄く形成されるフラッシュＡｕめっき層３４ｃとを有している。
The fifth via 34 is formed from a metal such as copper by electrolytic plating, and has one end continuous to the exposed surface of the
また、第３のポリイミド膜３２の第２面上には、第３のボンディングシード３６が貼り付けられている。第３のボンディングシード３６は、第４のビア３４上では薄くなっている。
A
図１（ｅ）に示す第４のフレキシブル積層基板４１は、絶縁膜である第４のポリイミド膜４２と、第４のポリイミド膜４２の第１面（図中下側）上に形成された第６の金属パターン４３とを有している。第６の金属パターン４３は、金属膜、例えば銅箔をフォトリソグラフィ法によりパターニングすることにより形成され、配線パターン、電極パッド等を有している。
The fourth
第４のポリイミド膜４２と第６の金属パターン４３には第６のビアホール４１ａが形成され、その中には第６の金属パターン４３に側部で接合する第６のビア４４が形成されている。第６のビア４４は、電解めっきにより形成され、その一端は第６の金属パターン４３の露出面に対して連続した面を有し、その他端は第４のポリイミド膜４２の第２面（図中上側）から突出する形状を有している。
A sixth via
また、第６のビア４４は、第６ビアホール４１ａ内を充填するＣｕ層４４ａと、Ｃｕ層４４ａのうち第４のポリイミド膜４２から第２面側に突出した先端部に形成されるＮｉ層４４ｂと、Ｎｉ層４４ｂ上に薄く形成されるフラッシュＡｕめっき層４４ｃを有している。
The sixth via 44 includes a
第４のポリイミド膜４２の第２面上には、樹脂性の第４のボンディングシード４６が貼り付けられている。第４のボンディングシード４６は、第６のビア４４上では薄くなっている。
A resinous
次に、第１〜第４のフレキシブル積層基板１、１１、３１、４１のうち第２のフレキシブル積層基板１１を例に挙げてその形成工程を説明する。
図２Ａ〜図２Ｊは、図１（ｂ）に示した第２のフレキシブル積層基板１１の形成工程を示す断面図である。
Next, the formation process will be described using the second
2A to 2J are cross-sectional views showing a process of forming the second flexible
図２Ａは、絶縁膜である第２のポリイミド膜１２の第１面（図中下側）上に金属膜である銅箔１７が張られた状態を示している。第２のポリイミド膜１２は例えば約２５μｍの厚さを有し、その上の銅箔１７は例えば約１２μｍの厚さを有している。そのような第２のポリイミド膜１２上に銅箔１７を積層した基板として既製品を使用してもよい。
FIG. 2A shows a state in which a
まず、第２のポリイミド膜１２のうちの第２面、即ち銅箔１７が形成されない面の上に、厚さ約１５μｍの第１のレジストフィルム１８を貼り付ける。
次に、図２Ｂに示すように、直径約１００μｍの機械式ドリルを用いて第２のポリイミド膜１２及び銅箔１７のビア形成位置を貫通する第２、第３のビアホール１１ａ、１１ｂを形成する。
First, a first resist
Next, as shown in FIG. 2B, the second and third via
第２、第３のビアホール１１ａ、１１ｂは、第１のレジストフィルム１８も貫通する深さとする。機械式ドリルで形成される第２、第３のビアホール１１ａ、１１ｂの開口形状は通常、レーザーで開口する場合と異なり、ほぼ円柱状になる。
The second and third via
さらに、図２Ｃに示すように、銅箔１７上に厚さ約１５μｍの第２のレジストフィルム１９を貼り付けることによって第２、第３のビアホール１１ａ、１１ｂを第１面側から塞ぐ。これにより、第１のビアホール１１ａ、１１ｂは有底形状になる。
Further, as shown in FIG. 2C, the second and third via
次に、図２Ｄに示すように、銅泊１７を電極に使用して第２、第３のビアホール１１ａ、１１ｂ内から露出している銅箔１７の内周部に電解めっきにより金属膜としてＣｕ層１４ａ、１５ａを環状に成長させる。
これにより、Ｃｕ層１４ａ、１５ａは銅箔１７側部に接合する。この場合、第２のレジストフィルム１９は、第２のポリイミド膜１２の第１面側へのＣｕ層１４ａ、１５ａの突出を防止する。
Next, as shown in FIG. 2D, the inner periphery of the
Thereby,
さらに、図２Ｅに示すように、電解めっきによるＣｕ層１４ａ、１５ａの形成を続けることにより、Ｃｕ層１４ａ、１５ａを第２、第３のビアホール１１ａ、１１ｂ内に充填し、さらに第２のポリイミド膜１１の第２面側に突出させる厚さにする。この場合、第２のポリイミド膜１２の第２面からのＣｕ層１４ａ、１５ａの突出量は、少なくとも１０μｍとすることが好ましい。
Further, as shown in FIG. 2E, the Cu layers 14a and 15a are continuously formed by electrolytic plating to fill the second and third via
この場合、第１のレジストフィルム１８は、Ｃｕ層１４ａ、１５ａを形成する際の壁となって、Ｃｕ層１４ａ、１５ａが横方向に広がることを防止する。
続いて、第２のポリイミド膜１２から突出した２つのＣｕ層１４ａ、１４ｂのそれぞれの上に金属層、例えばＮｉ層１４ｂ、１５ｂとフラッシュ金めっき層１４ｃ、１５ｃを電解めっきにより順に形成する。Ｎｉ層１４ｂ、１５ｂは例えば約２μｍの厚さに形成され、フラッシュＡｕめっき膜１４ｃ、１５ｃはＮｉ膜１４ｂ、１５ｂよりも極めて薄く形成される。
In this case, the 1st resist
Subsequently, a metal layer, for example, Ni layers 14b and 15b and flash gold plating layers 14c and 15c are sequentially formed on the two
次に、図２Ｆに示すように、第１、第２のレジストフィルム１８、１９を溶剤により除去すると、第２、第３のビアホール１１ａ、１１ｂ内のＣｕ層１４ａ、１５ａは、第２のポリイミドフィルム１２の第１面上で銅箔１７と一体になって露出する。Ｃｕ層１４ａ、１５ｂの露出面は銅箔１７の露出面に対して連続する面になっている。
Next, as shown in FIG. 2F, when the first and second resist
また、Ｃｕ層１４ａ、１５ａ、Ｎｉ膜１４ｂ、１５ｂ及びフラッシュＡｕめっき層１４ｃ、１５ｃは、第２のポリイミドフィルム１２の第２面から突出した形状になる。
このように第２、第３のビアホール１１ａ、１１ｂ内にそれぞれ形成され且つ銅箔１７に接合されたＣｕ層１４ａ、１５ａと、その上のＮｉ膜１４ｂ、１５ｂ、フラッシュＡｕめっき層１４ｃ、１５ｃは第２、第３のビア１４、１５として使用される。
Further, the Cu layers 14 a and 15 a, the
The Cu layers 14a and 15a formed in the second and third via
次に、第２のポリイミド膜１２の上下を逆さまにして示した図２Ｇのように、銅箔１７の露出面上に第３のレジストフィルムを貼り付けた後に、第３のレジストフィルムを露光、現像することにより、レジストパターン２０を形成する。レジストパターン２０は、配線パターン、電極パッド等の平面形状を有している。
Next, as shown in FIG. 2G showing the
その後に、図２Ｈに示すように、レジストパターン２０をマスクにして銅箔１７をエッチングし、銅箔１７から第２の金属パターン１３を形成する。第２の金属パターン１３は、配線パターン１３ａと電極パッド１３ｂを有する。銅箔１７のエッチングは、ウェットエッチング法、ドライエッチング法のいずれの方法を用いてもよい。ウェットエッチング法を使用する場合には、銅箔１７のエッチャントとして例えば硫酸、過酸化水素を含む溶液を使用する。
Thereafter, as shown in FIG. 2H, the
次に、レジストパターン２０を溶剤により除去した後に、電極パッド１３ｂの上に、はんだペーストをスクリーン印刷により形成する。はんだペーストには、はんだ材料として例えばスズ（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）の金属を含む材料を使用する。
Next, after removing the resist
この後に、図２Ｉに示すように、第２のフレキシブル膜１２をリフロー炉に入れ、その中で加熱することにより、はんだ融点よりも約２０℃高い約２３５℃の温度で、はんだペーストをリフローしてはんだ層１０を形成する。はんだ層１０の高さは１０μｍ以上が好ましい。
Thereafter, as shown in FIG. 2I, the second
さらに、図２Ｊに示すように、第２のポリイミド膜１２の第２面上に、層間接着のための絶縁材である厚さ約２５μｍの第２のボンディングシート１６を真空ラミネート法により貼り付ける。なお、貼り付けの温度は、第２のボンディングシード１６を硬化させない温度に設定する。
Further, as shown in FIG. 2J, a
第２のボンディングシート１６は、例えば熱硬化性樹脂から形成される。熱硬化性樹脂は、硬化温度がはんだ層１０の融点、例えば例えば２１７℃よりも低い温度であることが望ましい。第２のボンディングシート１６は、第２、第３のビア１４、１５の上では熱硬化の前には押圧されて他の領域よりも薄くなる。
The
以上の方法により図１（ｂ）に示した第２のフレキシブル積層基板１１が形成され、以下の用にリジッドな回路基板に重ねられて使用されるが、電子部品間の接続用配線部品として使用されてもよい。
次に、図３Ａ〜図３Ｅに示す断面図を参照して図１（ｃ）に示したコア積層基板２１の形成方法を説明する。
The second flexible
Next, a method for forming the core
まず、図３Ａにおいて、絶縁板であるガラスエポキシ板２２の両面に第１、第２の銅箔２５、２６を形成する。ガラスエポキシ板２２として、ガラス繊維布材にエポキシ樹脂を浸透させた厚さ約６０μｍのものを使用する。
First, in FIG. 3A, first and second copper foils 25 and 26 are formed on both surfaces of a
次に、図３Ｂに示すように、ガラスエポキシ板２２、第１、第２の銅箔２５ａ、２５ｂのうちビア形成領域に機械式ドリルで円柱状の第４のビアホール２１ａを形成する。第４のビアホール２１ａの開口径は、例えば約１５０μｍである。
Next, as shown in FIG. 3B, a cylindrical fourth via
さらに、図３Ｃに示すように、無電解めっき、および電解めっきのプロセスを行って、第１、第２の銅箔２５ａ、２５ｂの表面と第４のビアホール２１ａの内周面に、金属層として銅層２６ａを例えば１２μｍの厚さに形成する。これにより、第４のビアホール２１ａ内部に第４のビア２６が形成され、第４のビア２６を介して第１面上の第１の銅箔２５
ａと第２面の銅箔２５ｂを電気的に接続する。
Further, as shown in FIG. 3C, a process of electroless plating and electrolytic plating is performed to form a metal layer on the surfaces of the first and second copper foils 25a and 25b and the inner peripheral surface of the fourth via
a and the
続いて、図３Ｄに示すように、ガラスエポキシ板２２の両面の全面に貼り付けられた第１、第２の銅箔２５ａ、２５ｂをそれぞれレジストパターン形成、エッチングによってパターニングする。これによりパターニングされた第１、第２の銅箔２５ａ、２５ｂにはそれぞれ第３、第４の金属パターン２３、２４が形成される。第１、第２の金属パターン２３、２４はそれぞれ配線パターン、電極パッド等を有する。
Subsequently, as shown in FIG. 3D, the first and second copper foils 25a and 25b attached to the entire surface of both surfaces of the
その後に、図３Ｅに示すようにはんだ２７、２８、２９を次の方法により形成する。
まず、第３の金属パターン２３のうち図１（ｂ）に示した第２のフレキシブル積層基板１１の第２、第３のビア１４、１５の突起に重ねられる位置にＳｎ、Ａｇ、Ｃｕを含むはんだペーストを印刷する。さらに、第４の金属パターン２４のうち図１（ｄ）に示した第３のフレキシブル積層基板３１の第５のビア３４の突起に重ねられる位置にＳｎ、Ａｇ、Ｃｕを含むはんだペーストを印刷する。
Thereafter, as shown in FIG. 3E, solders 27, 28, and 29 are formed by the following method.
First, Sn, Ag, and Cu are included in the
続いて、ガラスエポキシ板２２をリフロー炉に入れ、その中で２４５℃の温度によってはんだペースを加熱することにより、ガラスエポキシ板２２の第１面、第２面の電極パッド上にはんだ層２７、２８、２９を形成する。はんだ層２７、２８、２９の高さは１０μｍ以上が好ましい。
以上の工程により、図１（ｃ）に示したコア積層基板２１が形成される。
Subsequently, the
Through the above steps, the core laminated
そのようなコア積層基板２１は、以下に説明するように第１〜第４のフレキシブル積層基板１，１１，３１、４１の中心層として使用され、多層回路基板に硬さをもたせる機能を有する。
Such a core
多層回路基板を形成するために、まず、図１（ａ）〜（ｅ）に示す基板を用い、第４のフレキシブル積層基板４１の上に第３のフレキシブル積層基板３１を重ね、その上にコア積層基板２１を重ねる。さらに、コア積層基板２１の上に第２のフレキシブル積層基板１１、第１のフレキシブル積層基板１を順に重ねる。
In order to form a multilayer circuit board, first, a substrate shown in FIGS. 1A to 1E is used, a third flexible
積層する際に、第１、第２、第３、第５、第６のビア４、１４、１５、３４、４４のうち第１〜第４のポリイミド膜２、１２、３１、３２から突出した部分をコア積層基板２１に向くように配置する。これにより、第１、第２、第３、第５、第６のビア４、１４、１５、３４、４４のそれぞれをはんだ層１０、２７、２８、２９、３０に対向させる。
During lamination, the first, second, third, fifth, and
そのように重ね合わせられた積層基板１、１１、２１、３１、４１を真空プレス機に入れ、例えば、圧力６ＭＰａ、温度１８０℃、時間３０分の条件で加圧する。同時に第１〜第４のボンディングシート６、１６、３６、４６を加圧しながら熱硬化させる。
The
熱硬化前には、第１、第２、第３、第５、第６のビア４、１４、１５、３４、４４は、第１〜第４のボンディングシート６、１６、３６、４６を貫通してはんだ層１０、２７、２８、２９、３０に接触する。
その後、加熱温度を２５０℃に昇温し、１分間保持する。これにより、はんだ層１０、２７、２８、２９、３０は、溶融して第１、第２、第３、第５、第６のビア４、１４、１５、３４、４４に接合する。
Before thermosetting, the first, second, third, fifth, and
Thereafter, the heating temperature is raised to 250 ° C. and held for 1 minute. As a result, the solder layers 10, 27, 28, 29 and 30 are melted and joined to the first, second, third, fifth and
第１、第２、第３、第５、第６のビア４、１４、１５、３４、４４の先端部のＮｉ層４ｂ、４ｂ、１４ｂ、１５ｂ、３４ｂ、４４ｂ及びフラッシュＡｕめっき膜４ｃ、１４ｃ、１５ｃ、３４ｃ、４４ｃは、はんだ固相材料層であり、真空プレス機内を冷却することにより、はんだ層１０、２７、２８、３０は、はんだ層１０、２７、２８、３０に固相化結
合により強固に接続される。
Ni layers 4b, 4b, 14b, 15b, 34b, 44b and flash
また、ビア４、１４、１５、３４、４４とはんだ層１０、２７、２８、２９、３０との接合溶融以前において、各層間に挿入されたボンディングシート６、１６、３６、４６により層間を絶縁するとともに層間の密着効果を実現している。
In addition, before the
以上の工程により図４に示す多層配線構造の回路基板が形成されるが、必要があれば回路基板の表面にソルダーレジストや、微細な配線パターンなどを形成してもよい。
さらに、そのような多層回路基板の表面に形成された配線パターン上には、図５に示すように半導体素子５１ａ、その他の等の電子部品５１ｂ、５１ｃを実装して半導体装置としてもよい。半導体素子５１ａ、電子部品５１ｂ、５１ｃは、回路基板の上の第１、第６の金属パターン３、４３に実装用はんだ５２ａ、５２ｂ、５２ｃを用いて搭載されている。
The circuit board having the multilayer wiring structure shown in FIG. 4 is formed by the above process, but if necessary, a solder resist or a fine wiring pattern may be formed on the surface of the circuit board.
Further, on the wiring pattern formed on the surface of such a multilayer circuit board, as shown in FIG. 5,
実装用はんだ５２ａ、５２ｂ、５２ｃは、上記の個別のフレキシブル積層基板１、１１、３１、４１、コア積層基板２１に形成されたはんだ層１０、２７、２８、２９、３０よりも融点が低いはんだ材料、例えば、融点２０３℃のＳｎ−Ａｇ−Ｂｉはんだを用いることが好ましい。
The mounting
以上述べたように、本実施形態に係る多層回路基板においては、機械式ドリルを用いて第１〜第４のポリイミド膜２、１２，３２、４２にビアホール１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａを形成しているので、同じ構造のフレキシブル積層基板を複数枚重ねて一度にまとめてビアホール１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａを形成することができる。これにより、ビアホール１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａの形成工程のスループットを向上することができる。
As described above, in the multilayer circuit board according to the present embodiment, via
しかも、配線パターン、電極パッドとなる金属パターン３、１３、３３、４３に貫通して形成されるビアホール１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａの中に金属のビア４、１４、１５、３４、４４をめっきにより形成したので、金属パターン３、１３、３３、４３との境界面を有しないビア４、１４、１５、３４、４４を一体に形成することができ、ビア４、１４、１５、３４、４４と配線パターンの接続が強固になりビア面積の大型化が抑制される。
In addition, the
さらに、ビアホール１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａは金属パターン３、１３、３３、４３を貫通して形成されるので、金属パターン３、１３、３３、４３に形成されるビアホール１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａを通して残留物を除去することが容易になり、ビア４、１４、１５、３４、４４と金属パターン３、１３、３３、４３の接合強度を高くすることができる。
Furthermore, since the via
また、ビアホール１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａは柱状に形成されるので、ビアホール１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａの上端と下端の外周が同じなって、ビア４、１４、１５、３４、４４と金属パターン３、１３、３３、４３の接続面積が狭くなることはない。
Further, since the via
さらに、ビアホール１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａ内に充填されるビア４、１４、１５、３４、４４をポリイミド膜２，１２、３２、４２の一方から突出させたので、上と下の異なる層のビア４、１４、１５、３４、４４と金属パターン３、１３、３３、４３を複数重ね合わせることにより、多層化時のそれらの接合が容易になる。
Furthermore, since the
なお、上記した実施形態では、金属パターンを形成するための金属膜として銅箔を用い
ているが、その他の金属膜、例えば銅アルミニウム膜、銅シリコン膜を使用してもよい。また、金属膜の形成は、スパッタリング、蒸着などの性膜方法を使用してもよい。
In the embodiment described above, the copper foil is used as the metal film for forming the metal pattern, but other metal films such as a copper aluminum film and a copper silicon film may be used. In addition, the metal film may be formed by using a film method such as sputtering or vapor deposition.
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。 All examples and conditional expressions given here are intended to help the reader understand the inventions and concepts that have contributed to the promotion of technology, such examples and It should be construed without being limited to the conditions, and the organization of such examples in the specification is not related to showing the superiority or inferiority of the present invention. Although embodiments of the present invention have been described in detail, it should be understood that various changes, substitutions and variations can be made thereto without departing from the spirit and scope of the present invention.
１、１１、３１、４１ フレキシブル積層基板
２、１２、３２、４２ ポリイミド膜
２１ コア積層基板
２２ ガラスエポキシ板
３、１３、２３、３３、４３ 金属パターン
１ａ、１１ａ、１１ｂ、２１ａ、３１ａ、４１ａ ビアホール
４、１４、１５、３４、４４ ビア
1, 11, 31, 41 Flexible laminated
Claims (5)
前記金属膜のうち前記絶縁膜とは反対側の面の上に前記ホールの一端を塞ぐフィルムを形成する工程と、
前記金属膜を電極に使用して電解めっきにより前記ホール内に金属のビアを形成する工程と、
前記フィルムを除去する工程と、
を有する回路基板の製造方法。 Forming a hole having a depth penetrating the metal film in the insulating film having the metal film formed on one surface;
Forming a film that closes one end of the hole on the surface of the metal film opposite to the insulating film;
Forming a metal via in the hole by electroplating using the metal film as an electrode; and
Removing the film;
A method of manufacturing a circuit board having
前記絶縁膜と前記金属パターンを貫通するホールと、
前記ホール内に形成され、前記ホール内で前記金属パターンに接合されるとともに、前記金属パターンのうち前記絶縁膜とは反対側の面に連続する一端面を有するビアと、
を有する回路基板。 A metal pattern formed on the insulating film;
A hole penetrating the insulating film and the metal pattern;
A via formed in the hole, bonded to the metal pattern in the hole, and having one end surface continuous to a surface of the metal pattern opposite to the insulating film;
A circuit board.
前記回路基板の前記金属パターンに接続される半導体素子と、
を有する半導体装置。
A circuit board according to any one of claims 3 and 4,
A semiconductor element connected to the metal pattern of the circuit board;
A semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010062320A JP5625412B2 (en) | 2010-03-18 | 2010-03-18 | Circuit board manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010062320A JP5625412B2 (en) | 2010-03-18 | 2010-03-18 | Circuit board manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011198908A true JP2011198908A (en) | 2011-10-06 |
| JP5625412B2 JP5625412B2 (en) | 2014-11-19 |
Family
ID=44876771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010062320A Expired - Fee Related JP5625412B2 (en) | 2010-03-18 | 2010-03-18 | Circuit board manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5625412B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179321A (en) * | 2001-12-11 | 2003-06-27 | Fujikura Ltd | Circuit board, multi-layer circuit board and manufacturing method for circuit board |
| JP2003318546A (en) * | 2002-02-22 | 2003-11-07 | Fujikura Ltd | Multilayer wiring board, base material for the same and their manufacturing method |
| JP2006140216A (en) * | 2004-11-10 | 2006-06-01 | Sharp Corp | Double-sided circuit board and its manufacturing method |
-
2010
- 2010-03-18 JP JP2010062320A patent/JP5625412B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179321A (en) * | 2001-12-11 | 2003-06-27 | Fujikura Ltd | Circuit board, multi-layer circuit board and manufacturing method for circuit board |
| JP2003318546A (en) * | 2002-02-22 | 2003-11-07 | Fujikura Ltd | Multilayer wiring board, base material for the same and their manufacturing method |
| JP2006140216A (en) * | 2004-11-10 | 2006-06-01 | Sharp Corp | Double-sided circuit board and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5625412B2 (en) | 2014-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4897281B2 (en) | Wiring board manufacturing method and electronic component mounting structure manufacturing method | |
| JP4073945B1 (en) | Manufacturing method of multilayer wiring board | |
| JP2005217225A (en) | Semiconductor device and method for manufacturing the same | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| JP2006310541A (en) | Multilayer wiring board and its production process, multilayer wiring board structure and its production process | |
| JP2018032660A (en) | Printed wiring board and method for manufacturing the same | |
| JP4446772B2 (en) | Circuit device and manufacturing method thereof | |
| JP2016021550A (en) | Wiring board and manufacturing method of the same, and wiring board columnar terminal | |
| KR20070068268A (en) | Method for manufacturing wiring board | |
| JP4835629B2 (en) | Manufacturing method of semiconductor device | |
| JP4003767B2 (en) | Semiconductor device and printed wiring board manufacturing method | |
| JP4863076B2 (en) | Wiring board and manufacturing method thereof | |
| CN107770946A (en) | Printed wiring board and its manufacture method | |
| JP2008182039A (en) | Multilayer wiring board and its manufacturing method | |
| KR100693146B1 (en) | Multi-layer printed circuit board making method | |
| JP2002151853A (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2016009740A (en) | Method for manufacturing wiring board | |
| JP5625412B2 (en) | Circuit board manufacturing method | |
| JP2014220402A (en) | Method of semiconductor package substrate | |
| JP5245756B2 (en) | Circuit board, multilayer circuit board, and method for manufacturing multilayer circuit board | |
| JP2003229513A (en) | Substrate incorporating element and method of manufacturing the same | |
| KR100951574B1 (en) | Method of fabricating solder for coreless package substrate | |
| JP2006049536A (en) | Multilayer circuit board | |
| JP6387226B2 (en) | Composite board | |
| US11540396B2 (en) | Circuit board structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140915 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5625412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |