JP2011193550A - Pulse power supply unit and pulse voltage generation method therefor - Google Patents

Pulse power supply unit and pulse voltage generation method therefor Download PDF

Info

Publication number
JP2011193550A
JP2011193550A JP2010054914A JP2010054914A JP2011193550A JP 2011193550 A JP2011193550 A JP 2011193550A JP 2010054914 A JP2010054914 A JP 2010054914A JP 2010054914 A JP2010054914 A JP 2010054914A JP 2011193550 A JP2011193550 A JP 2011193550A
Authority
JP
Japan
Prior art keywords
power supply
pulse
voltage
switching
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010054914A
Other languages
Japanese (ja)
Other versions
JP5388912B2 (en
Inventor
Fujio Nomura
富二夫 野村
Yoshiro Aoki
善郎 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010054914A priority Critical patent/JP5388912B2/en
Publication of JP2011193550A publication Critical patent/JP2011193550A/en
Application granted granted Critical
Publication of JP5388912B2 publication Critical patent/JP5388912B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To accelerate the rise time of an output voltage Vout and make a start-up time constant even under input fluctuation when a pulse voltage is generated. <P>SOLUTION: A pulse power supply unit includes a switching power supply circuit 12 that is driven in synchronization with a pulse signal from a pulse signal source 20, switches and outputs a supply voltage from a power source 11 through switching by pulse width control, smoothes it into direct-current voltage, and then outputs it to a load 13, monitor circuits 15, 16 that monitor the input/output voltage of the circuit 12, control circuits 14, 17 to 19, 21 that carry out the following processing: they determine the pulse width for switching from the relation of the monitored input/output voltage, drive the switching power supply circuit 12 with the pulse width at a first period t1 from a rising edge or a falling edge of the pulse signal, drive the switching power supply circuit 12 with the pulse width zeroed or minimized at a second period t2 following the first period, and then carry out switching control by pulse width control based on the output voltage. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、例えばレーダ送信装置用の高周波モジュールにおいてパルス電源波形が必要とされるパルス電源装置とそのパルス電圧生成方法に関する。   The present invention relates to a pulse power supply apparatus that requires a pulse power supply waveform, for example, in a high-frequency module for a radar transmission apparatus, and a pulse voltage generation method thereof.

レーダ送信装置用の高周波モジュールには、パルス波形の電源電圧を生成するパルス電源装置が用いられる(特許文献1参照)。このパルス電源装置は、電源の立ち上がりまたは立ち下がりの波形がレーダのスプリアス特性に影響を与えるため、入力変動等の外乱に対して常に一定の立ち上がり時間であることが望ましい。このような電源装置の立ち上がり特性は、電流リミッタを利用する方法、リファレンス電圧を徐々に上げていく方法等が一般的である。しかしながら、これらの方法では電源の立ち上がり時間が遅くなってしまうという問題があった。   A pulse power supply device that generates a power supply voltage having a pulse waveform is used for a high-frequency module for a radar transmitter (see Patent Document 1). In this pulse power supply device, the rising or falling waveform of the power supply affects the spurious characteristics of the radar. Therefore, it is desirable that the pulse power supply apparatus always has a constant rising time against disturbances such as input fluctuations. As for the rising characteristics of such a power supply device, a method using a current limiter, a method of gradually increasing a reference voltage, and the like are generally used. However, these methods have a problem that the rise time of the power source is delayed.

特開2007−020305号公報JP 2007-020305 A

上述の如く、従来のパルス電源装置において、電源の立ち上がりを一定にするには、その制御のために立ち上がり時間を遅くしてなければならなかった。   As described above, in the conventional pulse power supply device, in order to make the power supply rise constant, the rise time must be delayed for the control.

本発明は上記事情を考慮してなされたもので、電源の立ち上がりの高速化と一定化を同時に実現するパルス電源装置とそのパルス電圧生成方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a pulse power supply apparatus and a pulse voltage generation method thereof that can simultaneously realize a high speed and constant rise of the power supply.

上記目的を達成するために、本発明に係るパルス電源装置は、以下のような態様とする。   In order to achieve the above object, a pulse power supply device according to the present invention is configured as follows.

(1)パルス信号源からのパルス信号に同期するパルス波形の電源電圧を生成するパルス電源装置において、前記パルス信号に同期して駆動され、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するスイッチング電源回路と、前記スイッチング電源回路の入出力電圧をモニタするモニタ手段と、前記モニタ手段でモニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、前記パルス信号の立ち上がりまたは立ち下がり時から第1の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、続く第2の期間は前記パルス幅を0または最小幅として前記スイッチング電源回路を駆動し、その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御を施す制御手段とを具備する態様とする。   (1) In a pulse power supply device that generates a power supply voltage having a pulse waveform that is synchronized with a pulse signal from a pulse signal source, the power supply voltage is driven in synchronization with the pulse signal, and the power supply voltage from a constant voltage source is switched and output by pulse width control. A switching power supply circuit that smoothes the DC voltage and outputs it to a load; monitoring means that monitors the input / output voltage of the switching power supply circuit; and the relationship between the input voltage and the output voltage monitored by the monitoring means. A pulse width is determined, and the switching power supply circuit is driven with the pulse width over a first period from the rising or falling edge of the pulse signal, and the pulse width is set to 0 or the minimum width in the subsequent second period. Switching control by driving the switching power supply circuit and then pulse width control based on the output voltage A manner and a control means for performing.

(2)(1)の態様において、前記制御手段は、前記第1、第2の期間のタイミングを通知するタイマを備える態様とする。   (2) In the aspect of (1), the control means is provided with a timer for notifying the timing of the first and second periods.

(3)(1)の態様において、前記制御手段は、モニタ手段で得られた出力電圧と前記第1、第2の期間それぞれに相当する基準電圧値とを比較する比較手段を備えることを特徴とする。   (3) In the aspect of (1), the control means includes comparison means for comparing the output voltage obtained by the monitoring means with reference voltage values corresponding to the first and second periods. And

また、本発明に係るパルス電源装置のパルス電圧生成方法は、以下のような態様とする。   Moreover, the pulse voltage generation method of the pulse power supply device according to the present invention is as follows.

(4)パルス信号源からのパルス信号に同期してスイッチング電源回路を駆動し、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するパルス電源装置に用いられ、前記スイッチング電源回路の入出力電圧をモニタし、モニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、前記パルス信号の立ち上がりまたは立ち下がり時から第1の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、続く第2の期間は前記パルス幅を0または最小幅として前記スイッチング電源回路を駆動し、その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御する態様とする。   (4) A pulse power supply device that drives a switching power supply circuit in synchronization with a pulse signal from a pulse signal source, switches a power supply voltage from a constant voltage source by pulse width control, smoothes it to a DC voltage, and outputs it to a load. Used to monitor the input / output voltage of the switching power supply circuit, determine the pulse width of the switching from the relationship between the monitored input voltage and output voltage, and the first period from the rise or fall of the pulse signal The switching power supply circuit is driven with the pulse width over a period of time, and the switching power supply circuit is driven with the pulse width set to 0 or the minimum width in the subsequent second period, and then switching by pulse width control based on the output voltage It is set as the aspect controlled.

上記の構成によれば、パルスのオン信号が入力されると、予め決められた時間で立ち上げ、入力電圧に応じたパルス幅に設定し、スイッチング電源回路をオンさせて最小デューティで動作させた後、出力電圧が一定になるようフィードバック制御を行うことにより、高速な立ち上がりと共に立ち上がりの一定化を実現することができる。   According to the above configuration, when a pulse ON signal is input, the pulse signal is started at a predetermined time, set to a pulse width corresponding to the input voltage, and the switching power supply circuit is turned on to operate with a minimum duty. After that, by performing feedback control so that the output voltage becomes constant, it is possible to realize constant rising as well as high-speed rising.

したがって、本発明によれば、電源の立ち上がりの高速化と一定化を同時に実現するパルス電源装置とそのパルス電圧生成方法を提供することができる。   Therefore, according to the present invention, it is possible to provide a pulse power supply apparatus and a pulse voltage generation method thereof that can simultaneously realize a fast rise and constant power supply.

本発明の第1の実施形態であるパルス電源装置の構成を示す回路図。1 is a circuit diagram showing a configuration of a pulse power supply device according to a first embodiment of the present invention. 図1に示す装置の動作原理を説明するために各状態の各部波形を示す波形図。The wave form diagram which shows each part waveform of each state in order to demonstrate the operating principle of the apparatus shown in FIG. 図1に示す演算処理回路で実行される処理の流れを示すフローチャート。The flowchart which shows the flow of the process performed with the arithmetic processing circuit shown in FIG. 本発明の第2の実施形態であるパルス電源装置の構成を示す回路図。The circuit diagram which shows the structure of the pulse power supply device which is the 2nd Embodiment of this invention. 図4に示す演算処理回路で実行される処理の流れを示すフローチャート。5 is a flowchart showing a flow of processing executed by the arithmetic processing circuit shown in FIG.

以下、図面を参照して本発明の実施の形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(第1の実施形態)
図1は本発明の第1の実施形態であるパルス電源装置の構成を示す回路図である。図1において、直流電圧源11の正負極性端子は、それぞれ正負電源ラインを通じてスイッチング電源回路12の正負入力端に接続される。このスイッチング電源回路12は、例えばDC−DCコンバータで構成され、直流電圧源11から供給される電圧を規定レベルの電圧に安定化して負荷13に供給する。
(First embodiment)
FIG. 1 is a circuit diagram showing a configuration of a pulse power supply device according to a first embodiment of the present invention. In FIG. 1, the positive and negative terminals of the DC voltage source 11 are connected to the positive and negative input terminals of the switching power supply circuit 12 through positive and negative power supply lines, respectively. The switching power supply circuit 12 is constituted by, for example, a DC-DC converter, stabilizes the voltage supplied from the DC voltage source 11 to a specified level voltage, and supplies the voltage to the load 13.

具体的には、直流電圧源11の正負極性端子に接続される正負電源ライン間に第1及び第2のスイッチング素子121,122を直列に接続し、両素子の接続点及び負荷出力端間にインダクタ123を接続し、負荷出力端及び負電源ライン間にコンデンサ124を接続し、各スイッチング素子121,122をそれぞれドライブ回路14からのドライブ信号によってオン・オフ制御する。すなわち、このスイッチング電源回路12は、後述のパルス信号源20で発生されるパルス信号に同期して、スイッチング素子121,122を交互にオン状態としてインダクタ123を通じてコンデンサ124を充放電させることによって直流電圧を発生することで、パルス波形の出力電圧を生成する降圧コンバータとして機能する。   Specifically, the first and second switching elements 121 and 122 are connected in series between the positive and negative power supply lines connected to the positive and negative terminals of the DC voltage source 11, and between the connection point of both elements and the load output terminal. An inductor 123 is connected, a capacitor 124 is connected between the load output terminal and the negative power supply line, and each switching element 121, 122 is controlled to be turned on / off by a drive signal from the drive circuit 14, respectively. That is, the switching power supply circuit 12 is configured to charge and discharge the capacitor 124 through the inductor 123 by alternately turning on the switching elements 121 and 122 in synchronization with a pulse signal generated by a pulse signal source 20 described later. By generating the above, it functions as a step-down converter that generates an output voltage having a pulse waveform.

尚、ここでは、基本回路である降圧コンバータを例としているが、その他の方式でもかまわない。   Here, the step-down converter, which is a basic circuit, is taken as an example, but other methods may be used.

上記スイッチング電源回路12の入力端間、出力端間には、それぞれ分圧抵抗151,152による入力モニタ回路15、分圧抵抗161,162による出力モニタ回路16が接続され、それぞれ任意の分圧比でモニタ電圧が得られる。ここでは、分圧のための抵抗を入れているが、分圧の必要がない場合には直接入出力端から取り出すようにしてもよい。   An input monitor circuit 15 using voltage dividing resistors 151 and 152 and an output monitor circuit 16 using voltage dividing resistors 161 and 162 are connected between the input terminals and the output terminals of the switching power supply circuit 12, respectively. A monitor voltage is obtained. Here, a resistor for voltage division is inserted, but when voltage division is not necessary, it may be taken out directly from the input / output terminal.

入力モニタ回路15で得られた入力モニタ電圧はA/D(アナログ/デジタル)コンバータ18によってデジタル信号に変換されて演算処理回路19に供給される。同様に、出力モニタ回路16で得られた出力モニタ電圧はA/Dコンバータ19によってデジタル信号に変換されて演算処理回路18に供給される。   The input monitor voltage obtained by the input monitor circuit 15 is converted into a digital signal by an A / D (analog / digital) converter 18 and supplied to the arithmetic processing circuit 19. Similarly, the output monitor voltage obtained by the output monitor circuit 16 is converted into a digital signal by the A / D converter 19 and supplied to the arithmetic processing circuit 18.

演算処理回路18は、パルス信号源20で発生されるパルス信号(レーダの場合は送信パルス)を取り込み、立ち上げ時間及び立ち下げ時間を決定するためのタイマ181を用いて、図3に示す処理を実行する。演算処理回路18により演算されたデータはPWM(Pulse Width Modulation)回路21よりパルス信号のデューティを決定するオン時間Ton 、オフ時間Toff に変換される。ここで、生成されたパルス信号はドライブ回路14へ出力される。ドライブ回路14はPWM回路21でデューティ制御されたパルス信号に基づいてスイッチング素子121,122へ供給するドライブ信号を生成する。   The arithmetic processing circuit 18 takes in the pulse signal generated by the pulse signal source 20 (transmission pulse in the case of radar) and uses the timer 181 for determining the rise time and the fall time, and performs the processing shown in FIG. Execute. Data calculated by the arithmetic processing circuit 18 is converted by a PWM (Pulse Width Modulation) circuit 21 into an on time Ton and an off time Toff for determining the duty of the pulse signal. Here, the generated pulse signal is output to the drive circuit 14. The drive circuit 14 generates a drive signal to be supplied to the switching elements 121 and 122 based on the pulse signal duty-controlled by the PWM circuit 21.

上記構成によるパルス電源装置おいて、図1の各部波形を図2に示して、全体の処理動作を説明する。尚、説明を簡単にするため、スイッチング素子121,122、インダクタ123の電圧降下、負荷13による電圧降下は無視する。動作説明は電源の立ち上がりについて行う。立ち下りは立ち上がりの逆の手順を行えばよい。   In the pulse power supply device having the above configuration, the waveform of each part in FIG. 1 is shown in FIG. In order to simplify the description, the voltage drops of the switching elements 121 and 122 and the inductor 123 and the voltage drop due to the load 13 are ignored. The operation will be described with respect to the power supply startup. The falling may be performed in the reverse order of the rising.

入力電圧をVin 、出力電圧をVout 、スイッチング電源回路12のスイッチング周期をTsw 、スイッチング電源回路12のオン時間をTon 、スイッチング電源回路12のオフ時間をToff 、コンデンサ124の容量をC、コンデンサ124に流れる電流をic 、コンデンサ124に蓄えられる電荷量をQ、インダクタ123のインダクタンスをLとする。ここで、デューティDを下式で定義する。

Figure 2011193550
The input voltage is Vin, the output voltage is Vout, the switching cycle of the switching power supply circuit 12 is Tsw, the on time of the switching power supply circuit 12 is Ton, the off time of the switching power supply circuit 12 is Toff, the capacitance of the capacitor 124 is C, and the capacitor 124 Let ic be the flowing current, Q be the amount of charge stored in the capacitor 124, and L be the inductance of the inductor 123. Here, the duty D is defined by the following equation.
Figure 2011193550

ただし、Dは0から1の範囲である。 However, D is in the range of 0 to 1.

図2(a)に示すように、起動時に一定のデューティにする期間をt1 、最小デューティまたは0(図面では0)にする期間をt2 、通常動作になる期間をt3 と定義する。ここで、t2 の期間は、t1 の期間でインダクタ123に蓄えられたエネルギーをコンデンサ124に伝送する期間である。この期間t2 が無い場合、出力電圧Vout にオーバーシュートが発生してしまう。つまり、本方式はオーバーシュートが発生せずに最も速く立ち上げることが可能となる。   As shown in FIG. 2 (a), a period for setting a constant duty at startup is defined as t1, a period for setting the minimum duty or 0 (0 in the drawing) as t2, and a period for normal operation as t3. Here, the period t2 is a period during which the energy stored in the inductor 123 during the period t1 is transmitted to the capacitor 124. When there is no period t2, overshoot occurs in the output voltage Vout. That is, this method can be started up most quickly without causing overshoot.

起動時間Trise は下記の式で定義される。

Figure 2011193550
The activation time Trise is defined by the following equation.
Figure 2011193550

コンデンサ124に蓄えられる電荷量をQとすると、図2(b)に示すコンデンサ124に流れる電流ic は下記の式で与えられ、図2(c)に示すようになる。

Figure 2011193550
Assuming that the amount of charge stored in the capacitor 124 is Q, a current ic flowing in the capacitor 124 shown in FIG. 2B is given by the following equation, as shown in FIG.
Figure 2011193550

Figure 2011193550
Figure 2011193550

Figure 2011193550
Figure 2011193550

(3)式〜(5)式より、t1 、t2 について解くと下記の式となる。

Figure 2011193550
From equations (3) to (5), solving for t1 and t2 gives the following equations.
Figure 2011193550

Figure 2011193550
Figure 2011193550

また、(2)式〜(5)式より、Dについて解くと下記の式となる。

Figure 2011193550
Moreover, if it solves about D from (2) Formula-(5) Formula, it will become a following formula.
Figure 2011193550

これより、入力が変動してもデューティを変えることにより、常に立ち上がり時間を一定にすることが可能であることが判る。 From this, it can be seen that the rise time can always be made constant by changing the duty even if the input fluctuates.

ここで、上記演算処理回路18で行われる演算処理の流れについて、図3を参照して説明する。   Here, the flow of the arithmetic processing performed in the arithmetic processing circuit 18 will be described with reference to FIG.

まず、処理開始時にA/Dコンバータ17,19から入力及び出力のモニタ電圧Vin ,Vout を取り込み(ステップS11)、(1)〜(8)式による演算処理によってデューティDを決定して(ステップS12)、パルス信号源20からパルス信号が与えられるまで上記ステップS11〜S12の処理を繰り返して待機状態とする(ステップS13)。   First, input and output monitor voltages Vin and Vout are fetched from the A / D converters 17 and 19 at the start of processing (step S11), and the duty D is determined by arithmetic processing according to equations (1) to (8) (step S12). ), The process of steps S11 to S12 is repeated until a pulse signal is given from the pulse signal source 20 to enter a standby state (step S13).

上記ステップS13でパルス信号がオン入力された場合には、PWM回路21を起動してデューティDを(8)式で決定された値に設定する(ステップS14)。タイマ181が時間t1 を経過した時点でデューティDを最小(または0)とし(ステップS15,S16)、タイマ181がさらに時間t2 を経過した時点で通常動作に戻す(ステップS17,S18)。   When the pulse signal is turned on in step S13, the PWM circuit 21 is activated and the duty D is set to the value determined by the equation (8) (step S14). When the timer 181 passes the time t1, the duty D is set to the minimum (or 0) (steps S15 and S16), and when the timer 181 further passes the time t2, the normal operation is resumed (steps S17 and S18).

以上の処理により、立ち上がり時間を一定としつつオーバーシュートを生じることなく安定動作に移行させることが可能となる。   With the above processing, it is possible to shift to stable operation without causing overshoot while keeping the rise time constant.

(第2の実施形態)
図4は本発明の第2の実施形態であるパルス電源装置の構成を示す回路図である。但し、図4において、図1に示す構成と同一部分には同一符号を付して示し、ここでは異なる部分について説明する。
(Second Embodiment)
FIG. 4 is a circuit diagram showing a configuration of a pulse power supply device according to the second embodiment of the present invention. However, in FIG. 4, the same parts as those shown in FIG. 1 are denoted by the same reference numerals, and different parts will be described here.

図1に示した第1の実施形態では、演算処理回路18において、立ち上げ時間及び立ち下げ時間を決定するためにタイマ181を用いるようにした。これに対し、図4に示す第2の実施形態では、タイマ181の代わりに出力電圧Vout と基準値Vth とを比較判定するコンパレータ22を用い、このコンパレータ22の比較結果に基づいて立ち上げ時間及び立ち下げ時間を決定する。   In the first embodiment shown in FIG. 1, the arithmetic processing circuit 18 uses the timer 181 to determine the rise time and the fall time. On the other hand, in the second embodiment shown in FIG. 4, a comparator 22 for comparing and comparing the output voltage Vout and the reference value Vth is used instead of the timer 181, and the rise time and Determine the fall time.

すなわち、図2(d)に示すように、時間t1 が経過した時点での出力電圧Vout を基準値Vth とすると、(3)〜(5)式より下記の式となる。

Figure 2011193550
That is, as shown in FIG. 2D, when the output voltage Vout at the time when the time t1 has elapsed is the reference value Vth, the following equation is obtained from the equations (3) to (5).
Figure 2011193550

これより、t1 終了時の判定をタイマ201の代わりにコンパレータ22を使用して基準値Vth と比較判定することにより、同様の動作が可能である。   Accordingly, the same operation can be performed by comparing the determination at the end of t1 with the reference value Vth by using the comparator 22 instead of the timer 201.

この場合の演算処理回路18の処理の流れは図5に示すようになる。すなわち、処理開始時にA/Dコンバータ17,19から入力及び出力のモニタ電圧Vin ,Vout を取り込み(ステップS21)、(1)〜(8)式による演算処理によってデューティDを決定して(ステップS22)、パルス信号源20からパルス信号が与えられるまで上記ステップS21〜S22の処理を繰り返して待機状態とする(ステップS23)。   The processing flow of the arithmetic processing circuit 18 in this case is as shown in FIG. That is, input and output monitor voltages Vin and Vout are taken in from the A / D converters 17 and 19 at the start of processing (step S21), and the duty D is determined by arithmetic processing according to equations (1) to (8) (step S22). ), The process of steps S21 to S22 is repeated until a pulse signal is given from the pulse signal source 20 to enter a standby state (step S23).

上記ステップS23でパルス信号がオン入力された場合には、PWM回路21を起動してデューティDを(8)式で決定された値に設定する(ステップS24)。この状態から出力電圧Vout が基準値Vth を超えた時点でデューティDを最小(または0)とし(ステップS25,S26)、出力電圧Voutがさらに許容最小電圧値Vout-minした時点で通常動作に戻す(ステップS27,S28)。   When the pulse signal is turned on in step S23, the PWM circuit 21 is activated to set the duty D to the value determined by the equation (8) (step S24). From this state, when the output voltage Vout exceeds the reference value Vth, the duty D is set to the minimum (or 0) (steps S25 and S26), and the normal operation is resumed when the output voltage Vout further reaches the allowable minimum voltage value Vout-min. (Steps S27 and S28).

以上の処理により、第1の実施形態と同様に、入力変動が生じたとしても、立ち上がり時間を一定とし、かつオーバーシュートを生じることなく通常の安定動作に移行させることが可能となる。   By the above processing, as in the first embodiment, even when input fluctuation occurs, it is possible to make the rising time constant and shift to normal stable operation without causing overshoot.

以上に述べたように、この発明によれば、起動時の一定期間に一定のデューティにし、その後、最小デューティまたは0にして、通常動作するよう起動時に制御を行うようにしているので、出力電圧Vout の立ち上げ時間を高速化しつつ、入力変動にも起動時間が一定にすることができる。   As described above, according to the present invention, since a constant duty is set for a fixed period at the time of startup, and then the minimum duty or 0 is set, control is performed at the time of startup so that normal operation is performed. The startup time can be made constant for input fluctuations while increasing the Vout startup time.

尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、本発明によれば、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Further, according to the present invention, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

11…直流電圧源、12…スイッチング電源回路、13…負荷、121,122…第1及び第2のスイッチング素子、123…インダクタ、124…コンデンサ、14…ドライブ回路、15…入力モニタ回路、151,152…分圧抵抗、16…出力モニタ回路、161,162…分圧抵抗、17…A/D(アナログ/デジタル)コンバータ、18…演算処理回路、181…タイマ、19…A/Dコンバータ、20…パルス信号源、21…PWM(Pulse Width Modulation)回路、22…コンパレータ。   DESCRIPTION OF SYMBOLS 11 ... DC voltage source, 12 ... Switching power supply circuit, 13 ... Load, 121, 122 ... 1st and 2nd switching element, 123 ... Inductor, 124 ... Capacitor, 14 ... Drive circuit, 15 ... Input monitor circuit, 151 152 ... Voltage dividing resistor, 16 ... Output monitor circuit, 161, 162 ... Voltage dividing resistor, 17 ... A / D (analog / digital) converter, 18 ... Arithmetic processing circuit, 181 ... Timer, 19 ... A / D converter, 20 ... Pulse signal source, 21 ... PWM (Pulse Width Modulation) circuit, 22 ... Comparator.

Claims (4)

パルス信号源からのパルス信号に同期するパルス波形の電源電圧を生成するパルス電源装置において、
前記パルス信号に同期して駆動され、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するスイッチング電源回路と、
前記スイッチング電源回路の入出力電圧をモニタするモニタ手段と、
前記モニタ手段でモニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、前記パルス信号の立ち上がりまたは立ち下がり時から第1の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、続く第2の期間は前記パルス幅を0または最小幅として前記スイッチング電源回路を駆動し、その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御を施す制御手段と
を具備することを特徴とするパルス電源装置。
In a pulse power supply device that generates a power supply voltage of a pulse waveform synchronized with a pulse signal from a pulse signal source,
A switching power supply circuit that is driven in synchronization with the pulse signal, and outputs a power supply voltage from a constant voltage source by switching to a DC voltage by smoothing and outputting to a load by pulse width control;
Monitoring means for monitoring the input / output voltage of the switching power supply circuit;
The switching pulse width is determined from the relationship between the input voltage and the output voltage monitored by the monitoring means, and the switching power supply circuit has the pulse width over the first period from the rising or falling edge of the pulse signal. And a control means for driving the switching power supply circuit with the pulse width set to 0 or the minimum width in the subsequent second period, and thereafter performing switching control by pulse width control based on the output voltage. A featured pulse power supply.
前記制御手段は、前記第1、第2の期間のタイミングを通知するタイマを備えることを特徴とする請求項1記載のパルス電源装置。 2. The pulse power supply device according to claim 1, wherein the control means includes a timer for notifying timings of the first and second periods. 前記制御手段は、モニタ手段で得られた出力電圧と前記第1、第2の期間それぞれに相当する基準電圧値とを比較する比較手段を備えることを特徴とする請求項1記載のパルス電源装置。 2. The pulse power supply apparatus according to claim 1, wherein the control means includes comparison means for comparing the output voltage obtained by the monitoring means with reference voltage values corresponding to the first and second periods. . パルス信号源からのパルス信号に同期してスイッチング電源回路を駆動し、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するパルス電源装置に用いられ、
前記スイッチング電源回路の入出力電圧をモニタし、
モニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、
前記パルス信号の立ち上がりまたは立ち下がり時から第1の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、
続く第2の期間は前記パルス幅を0または最小幅として前記スイッチング電源回路を駆動し、
その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御することを特徴とするパルス電源装置のパルス電圧生成方法。
A switching power supply circuit is driven in synchronization with a pulse signal from a pulse signal source, and a power supply voltage from a constant voltage source is switched and output by a pulse width control to be smoothed into a DC voltage and output to a load.
Monitor the input / output voltage of the switching power supply circuit,
Determining the switching pulse width from the relationship between the monitored input voltage and output voltage;
Driving the switching power supply circuit with the pulse width over a first period from the rise or fall of the pulse signal;
In the subsequent second period, the switching power supply circuit is driven with the pulse width set to 0 or the minimum width,
Thereafter, switching control is performed by pulse width control based on the output voltage.
JP2010054914A 2010-03-11 2010-03-11 Pulse power supply device and pulse voltage generation method thereof Expired - Fee Related JP5388912B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010054914A JP5388912B2 (en) 2010-03-11 2010-03-11 Pulse power supply device and pulse voltage generation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010054914A JP5388912B2 (en) 2010-03-11 2010-03-11 Pulse power supply device and pulse voltage generation method thereof

Publications (2)

Publication Number Publication Date
JP2011193550A true JP2011193550A (en) 2011-09-29
JP5388912B2 JP5388912B2 (en) 2014-01-15

Family

ID=44797893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010054914A Expired - Fee Related JP5388912B2 (en) 2010-03-11 2010-03-11 Pulse power supply device and pulse voltage generation method thereof

Country Status (1)

Country Link
JP (1) JP5388912B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441698A (en) * 2013-08-20 2013-12-11 东莞市力与源电器设备有限公司 Method for controlling output waveform of positive and negative commutating pulse power supply
JP2014045604A (en) * 2012-08-28 2014-03-13 Minebea Co Ltd Load driving device and method of controlling the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171750A (en) * 2000-12-04 2002-06-14 Canon Inc Power supply
JP2007020305A (en) * 2005-07-07 2007-01-25 Toshiba Corp Pulse power supply unit
JP2007288979A (en) * 2006-04-19 2007-11-01 Toyota Industries Corp Dc power supply apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171750A (en) * 2000-12-04 2002-06-14 Canon Inc Power supply
JP2007020305A (en) * 2005-07-07 2007-01-25 Toshiba Corp Pulse power supply unit
JP2007288979A (en) * 2006-04-19 2007-11-01 Toyota Industries Corp Dc power supply apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045604A (en) * 2012-08-28 2014-03-13 Minebea Co Ltd Load driving device and method of controlling the same
CN103441698A (en) * 2013-08-20 2013-12-11 东莞市力与源电器设备有限公司 Method for controlling output waveform of positive and negative commutating pulse power supply

Also Published As

Publication number Publication date
JP5388912B2 (en) 2014-01-15

Similar Documents

Publication Publication Date Title
JP5504685B2 (en) Switching regulator and operation control method thereof
JP4467581B2 (en) Switching regulator control circuit, switching regulator using the same, and electronic equipment
JP4631916B2 (en) Boost DC-DC converter
US20090174384A1 (en) Switching regulator and method of controlling the same
JP2010063276A (en) Current-mode control type switching regulator
JP6023468B2 (en) Switching power supply
US20160065062A1 (en) Power supply circuit and control method for the same
JP2008236919A (en) Control circuit of switching power supply, and control method therefor
JP5866920B2 (en) Switching device and control method thereof
JP6350305B2 (en) Voltage conversion apparatus and voltage conversion method
JP2007202281A (en) Power supply circuit
JP2007244086A (en) Soft start circuit of switching power supply
JP2005354860A (en) Controller of step-up voltage dc-dc converter
JP2011097732A (en) Step-up/down circuit
JP5304173B2 (en) Power supply voltage control circuit and DC-DC converter
JP5630895B2 (en) Switching power supply circuit
JP5388912B2 (en) Pulse power supply device and pulse voltage generation method thereof
JP5721403B2 (en) Buck-boost circuit and buck-boost circuit control method
JP5511245B2 (en) Switching regulator and electronic device using the same
JP2008141832A (en) Switching control circuit
JP2011200009A (en) Switching power supply
JP2010063231A (en) Switching regulator
JP5993786B2 (en) DC / DC converter circuit module and DC / DC converter
JP4686285B2 (en) Switching control circuit, DC-DC converter
JP5719404B2 (en) Power supply voltage control circuit and power supply voltage control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131008

LAPS Cancellation because of no payment of annual fees