JP2007202281A - Power supply circuit - Google Patents

Power supply circuit Download PDF

Info

Publication number
JP2007202281A
JP2007202281A JP2006016946A JP2006016946A JP2007202281A JP 2007202281 A JP2007202281 A JP 2007202281A JP 2006016946 A JP2006016946 A JP 2006016946A JP 2006016946 A JP2006016946 A JP 2006016946A JP 2007202281 A JP2007202281 A JP 2007202281A
Authority
JP
Japan
Prior art keywords
output voltage
circuit
switching
triangular wave
switching regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006016946A
Other languages
Japanese (ja)
Inventor
Junji Nishida
淳二 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006016946A priority Critical patent/JP2007202281A/en
Publication of JP2007202281A publication Critical patent/JP2007202281A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply circuit for shifting turnon and turnoff phases of switching transistors in two systems by 180° by using a simple circuit without increasing a circuit scale, and eliminating a shift in a switching phase even if a switching frequency increases. <P>SOLUTION: The power supply circuit 1 uses the same triangular wave in first and second switching regulators 10, 20, and shifts the switching phase by 180° by replacing inverting inputs and non-inverting inputs of a first error amplifying circuit 11, a first PWM generator 12, a second error amplifying circuit 21 and a second PWM generator 22. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ＰＷＭ制御のスイッチングレギュレータを２系統備えた電源回路にかかり、特にスイッチングトランジスタが同時にオンする時間を無くす、あるいは短くすることができる電源回路に関する。   The present invention relates to a power supply circuit including two systems of PWM-controlled switching regulators, and more particularly to a power supply circuit that can eliminate or shorten the time for which switching transistors are simultaneously turned on.

同一の直流電源により複数のスイッチングレギュレータを作動させた場合、各スイッチングレギュレータのスイッチングトランジスタが同時にオンすると、直流電源に大きな電流が流れ入力変動が大きくなり、スイッチングレギュレータの出力電圧変動やリプルの発生の原因となる。   When multiple switching regulators are operated by the same DC power supply, if the switching transistors of each switching regulator are turned on at the same time, a large current flows through the DC power supply, resulting in large input fluctuations, which may cause output voltage fluctuations and ripples in the switching regulators Cause.

そのため、従来では、各スイッチングトランジスタがオンになる期間をずらすようにしている。具体的な方法としては、スイッチングレギュレータ毎のＰＷＭ生成器に、位相をずらした三角波を印加するようにしている。このため、三角波はスイッチングレギュレータの数だけ必要であった。   Therefore, conventionally, the period during which each switching transistor is turned on is shifted. As a specific method, a triangular wave whose phase is shifted is applied to the PWM generator for each switching regulator. For this reason, as many triangular waves as the number of switching regulators are necessary.

同一の直流電源により複数のスイッチングレギュレータを作動させる技術に関する従来文献として、例えば次の文献があげられる。   For example, the following documents can be cited as conventional documents related to a technique for operating a plurality of switching regulators with the same DC power supply.

特開平３−２２６２７０号公報では、スイッチングレギュレータが２つの場合に、１つの三角波発生器を備え、第１のＰＷＭ生成器には三角波発生器の出力を直接与え、第２のＰＷＭ生成器には前記三角波発生器の出力を反転増幅器を介して与えるスイッチング電源回路が開示されている。   In JP-A-3-226270, when there are two switching regulators, one triangular wave generator is provided, the output of the triangular wave generator is directly given to the first PWM generator, and the second PWM generator is supplied to the second PWM generator. A switching power supply circuit that provides an output of the triangular wave generator via an inverting amplifier is disclosed.

特開２００３−１５２５０８号公報では、２つの発振回路と位相検出回路を備え、振幅が等しく、かつ一定に位相差の２相三角波を発生させる三角は発振回路および電源回路が開示されている。
特開平３−２２６２７０号公報 特開２００３−１５２５０８号公報 Japanese Patent Application Laid-Open No. 2003-152508 discloses an oscillation circuit and a power supply circuit that are provided with two oscillation circuits and a phase detection circuit and generate a two-phase triangular wave having the same amplitude and a constant phase difference.
JP-A-3-226270 JP 2003-152508 A

しかしながら、特許文献１で開示された発明では、三角波の周波数が高くなると反転増幅回路の周波数特性の影響で、振幅のずれや位相遅れが発生し、同振幅で正確に１８０度位相のずれた三角波が得られなくなる。また、特許文献２に記載で開示された発明では、複数の三角波発振器を設けることにより、多くの部品を追加しているので、回路規模が大きくなりコストも増大してしまうという問題点が残されている。   However, in the invention disclosed in Patent Document 1, when the frequency of the triangular wave is increased, an amplitude shift and a phase delay occur due to the frequency characteristics of the inverting amplifier circuit, and the triangular wave is accurately 180 degrees out of phase with the same amplitude. Cannot be obtained. Further, in the invention disclosed in Patent Document 2, since a number of components are added by providing a plurality of triangular wave oscillators, there remains a problem that the circuit scale increases and the cost also increases. ing.

本発明は、上記の点に鑑みて、これらの問題を解消すべく考案されたものであり、回路規模を大きくすることなく、簡単な回路で２系統のスイッチングトランジスタのオン／オフの位相を１８０度ずらすことができ、スイッチング周波数を上げてもスイッチングの位相がずれることのない電源回路を提供することを目的としている。   The present invention has been devised to solve these problems in view of the above points. The on / off phase of two switching transistors can be set to 180 with a simple circuit without increasing the circuit scale. An object of the present invention is to provide a power supply circuit that can be shifted by a degree and does not shift the switching phase even when the switching frequency is increased.

上記目的を達成するために、本発明の電源回路は次の如き構成を採用した。   In order to achieve the above object, the power supply circuit of the present invention employs the following configuration.

本発明の電源回路は、第１のスイッチングレギュレータと、第２のスイッチングレギュレータと、三角波生成手段と、を備えた電源回路において、前記三角波生成手段により生成された三角波は、前記第１のスイッチングレギュレータおよび前記第２のスイッチングレギュレータに供給され、前記第１のスイッチングレギュレータは、前記第１のスイッチングレギュレータの出力電圧と、基準電圧との差を増幅する第１の誤差増幅回路と、前記第１の誤差増幅回路の出力電圧と、前記三角波生成手段により生成された三角波の電圧とを比較し、該出力電圧の大きさに対応したパルス信号を生成する第１のＰＷＭ生成器と、前記第１のＰＷＭ生成器により生成されたパルス信号により制御される第１のスイッチングトランジスタとを有し、前記第２のスイッチングレギュレータは、前記第２のスイッチングレギュレータの出力電圧と、基準電圧との差を増幅する第２の誤差増幅回路と、前記第２の誤差増幅回路の出力電圧と、前記三角波生成手段により生成された三角波の電圧とを比較し、該出力電圧の大きさに対応したパルス信号を生成する第２のＰＷＭ生成器と、前記第２のＰＷＭ生成器により生成されたパルス信号により制御される第２のスイッチングトランジスタとを有し、前記第１の誤差増幅回路の出力電圧が、前記三角波生成手段により生成された三角波の電圧よりも高いときまたは低いとき、前記第１のＰＷＭ生成器は、ローレベルまたはハイレベルのパルス信号を生成し、前記第２の誤差増幅回路の出力電圧が、前記三角波生成手段により生成された三角波の電圧よりも高いときまたは低いとき、前記第２のＰＷＭ生成器はハイレベルまたはローレベルのパルス信号を生成する構成とすることができる。   According to another aspect of the present invention, there is provided a power supply circuit including a first switching regulator, a second switching regulator, and a triangular wave generating means, wherein the triangular wave generated by the triangular wave generating means is the first switching regulator. And the first switching regulator, wherein the first switching regulator amplifies a difference between an output voltage of the first switching regulator and a reference voltage, and the first switching regulator. A first PWM generator that compares the output voltage of the error amplifier circuit with the triangular wave voltage generated by the triangular wave generating means and generates a pulse signal corresponding to the magnitude of the output voltage; A first switching transistor controlled by a pulse signal generated by a PWM generator, The second switching regulator includes a second error amplification circuit that amplifies a difference between an output voltage of the second switching regulator and a reference voltage, an output voltage of the second error amplification circuit, and a triangular wave generation unit. Control is performed by a second PWM generator that compares the generated triangular wave voltage and generates a pulse signal corresponding to the magnitude of the output voltage, and the pulse signal generated by the second PWM generator. And when the output voltage of the first error amplifier circuit is higher or lower than the voltage of the triangular wave generated by the triangular wave generating means, the first PWM generator is A low-level or high-level pulse signal is generated, and the output voltage of the second error amplifier circuit is equal to the triangular wave voltage generated by the triangular wave generating means. When time is high or low, the second PWM generator may be configured to generate a pulse signal of a high level or low level.

すなわち、前記第１の誤差増幅回路の出力電圧が、前記三角波生成手段により生成された三角波よりも高いとき、前記第１のＰＷＭ生成器はローレベルの信号を生成し、前記第１の誤差増幅回路の出力電圧が、前記三角波生成手段により生成された三角波よりも低いとき、前記第１のＰＷＭ生成器はハイレベルの信号を生成するものである。   That is, when the output voltage of the first error amplification circuit is higher than the triangular wave generated by the triangular wave generating means, the first PWM generator generates a low level signal, and the first error amplification. When the output voltage of the circuit is lower than the triangular wave generated by the triangular wave generating means, the first PWM generator generates a high level signal.

また、前記第２の誤差増幅回路の出力電圧が、前記三角波生成手段により生成され三角波よりも高いとき、前記第２のＰＷＭ生成器はハイレベルの信号を生成し、前記第２の誤差増幅回路の出力電圧が、前記三角波生成手段により生成された三角波よりも低いとき、前記第２のＰＷＭ生成器はローレベルの信号を生成するものである。   When the output voltage of the second error amplification circuit is higher than the triangular wave generated by the triangular wave generation means, the second PWM generator generates a high level signal, and the second error amplification circuit When the output voltage is lower than the triangular wave generated by the triangular wave generating means, the second PWM generator generates a low level signal.

これにより、回路規模を大きくすることなく、簡単な回路で２系統のスイッチングトランジスタのオン／オフの位相を１８０度ずらすことができ、スイッチング周波数を上げてもスイッチングの位相がずれることのない電源回路を提供することができる。   This makes it possible to shift the on / off phases of the two switching transistors by 180 degrees with a simple circuit without increasing the circuit scale, and the switching phase does not shift even if the switching frequency is increased. Can be provided.

また、上記目的を達成するために、本発明の電源回路は、さらに前記第１の誤差増幅回路は、反転入力端子または非反転入力端子に前記第１のスイッチングレギュレータの出力電圧が印加され、非反転入力端子または反転入力端子に前記基準電圧が印加される誤差増幅回路であり、前記第２の誤差増幅回路は、反転入力端子また非反転入力端子に前記基準電圧が印加され、非反転入力端子または反転入力端子に前記第２のスイッチングレギュレータの出力電圧が印加される誤差増幅回路である構成とすることができる。   In order to achieve the above object, in the power supply circuit of the present invention, the first error amplifier circuit further includes an output voltage of the first switching regulator applied to an inverting input terminal or a non-inverting input terminal. An error amplifying circuit in which the reference voltage is applied to an inverting input terminal or an inverting input terminal, and the second error amplifying circuit is configured to apply the reference voltage to an inverting input terminal or a non-inverting input terminal. Or it can be set as the structure which is an error amplifier circuit by which the output voltage of a said 2nd switching regulator is applied to an inverting input terminal.

すなわち、前記第１の誤差増幅回路において、反転入力端子に第１のスイッチングレギュレータの出力電圧が印加され、非反転入力端子に前記基準電圧が印加されたとき、前記第２の誤差増幅回路において、反転入力端子に前記基準電圧が印加され、非反転入力端子に前記第２のスイッチングレギュレータの出力電圧が印加されるものである。   That is, in the first error amplification circuit, when the output voltage of the first switching regulator is applied to the inverting input terminal and the reference voltage is applied to the non-inverting input terminal, in the second error amplification circuit, The reference voltage is applied to the inverting input terminal, and the output voltage of the second switching regulator is applied to the non-inverting input terminal.

また、前記第１の誤差増幅回路において、反転入力端子に前記基準電圧が印加され、非反転入力端子に前記第１のスイッチングレギュレータの出力電圧が印加されたとき、前記第２の誤差増幅回路において、反転入力端子に前記第２のスイッチングレギュレータの出力電圧が印加され、非反転入力端子に前記基準電圧が印加されるものである。   In the first error amplification circuit, when the reference voltage is applied to the inverting input terminal and the output voltage of the first switching regulator is applied to the non-inverting input terminal, the second error amplification circuit The output voltage of the second switching regulator is applied to the inverting input terminal, and the reference voltage is applied to the non-inverting input terminal.

これにより、回路規模を大きくすることなく前記第１のＰＷＭ生成器と前記第２のＰＷＭ生成器でスイッチング用のパルス信号を生成することが可能な電源回路を提供することができる。   As a result, it is possible to provide a power supply circuit capable of generating a switching pulse signal with the first PWM generator and the second PWM generator without increasing the circuit scale.

また、上記目的を達成するために、本発明の電源回路は、さらに、前記第１の誤差増幅回路と前記第２の誤差増幅回路は、該電源回路の動作を停止するスリープ信号が印加されるスリープ信号入力端子を有し、前記第１の誤差増幅回路と前記第２の誤差増幅回路の前記スリープ信号入力端子に前記スリープ信号が印加されると、前記第１の誤差増幅回路の出力電圧はローレベルまたはハイレベルとなり、前記第２の誤差増幅回路の出力電圧はハイレベルまたはローレベルとなる構成とすることができる。   In order to achieve the above object, a sleep signal for stopping the operation of the power supply circuit is further applied to the first error amplification circuit and the second error amplification circuit in the power supply circuit of the present invention. When the sleep signal is applied to the sleep signal input terminals of the first error amplification circuit and the second error amplification circuit, the output voltage of the first error amplification circuit is The output voltage of the second error amplifier circuit can be high level or low level.

すなわち、前記スリープ信号が印加されたとき、前記第１の誤差増幅回路の出力電圧はローレベルとなり、前記第２の誤差増幅回路の出力電圧はハイレベルとなる。あるいは、前記スリープ信号が印加されたとき、前記第１の誤差増幅回路の出力電圧はハイレベルとなり、前記第２の誤差増幅回路の出力電圧はローレベルとなる。   That is, when the sleep signal is applied, the output voltage of the first error amplifier circuit is at a low level, and the output voltage of the second error amplifier circuit is at a high level. Alternatively, when the sleep signal is applied, the output voltage of the first error amplifier circuit is at a high level, and the output voltage of the second error amplifier circuit is at a low level.

これにより、電源投入時、あるいはスタンバイ状態からの復帰時に、第１のスイッチングトランジスタと第２のスイッチングトランジスタに過大な電流が流れることを防止することが可能な電源回路を提供することができる。   As a result, it is possible to provide a power supply circuit that can prevent an excessive current from flowing through the first switching transistor and the second switching transistor when the power is turned on or when returning from the standby state.

本発明の電源回路によれば、回路規模を大きくすることなく、簡単な回路で２系統のスイッチングトランジスタのオン／オフの位相を１８０度ずらすことができる。   According to the power supply circuit of the present invention, the ON / OFF phases of the two switching transistors can be shifted by 180 degrees with a simple circuit without increasing the circuit scale.

以下に本発明の実施例について図面を参照して説明する。本発明の電源回路は、２つのスイッチングレギュレータに対して同一の三角波を用い、誤差増幅回路とＰＷＭ生成器の入力を入れ替えることによりスイッチングの位相を１８０度ずらしたものである。   Embodiments of the present invention will be described below with reference to the drawings. The power supply circuit of the present invention uses the same triangular wave for the two switching regulators and switches the phase of switching by 180 degrees by switching the input of the error amplifier circuit and the PWM generator.

図１は本発明の電源回路１の回路ブロック図である。電源回路１は、降圧型スイッチングレギュレータである第１のスイッチングレギュレータ１０、降圧型スイッチングレギュレータである第２のスイッチングレギュレータ２０および三角波生成回路ＯＳＣから構成されている。電源回路１に入力電圧Ｖｉｎが印加されると、電源回路１では、入力電圧Ｖｉｎを高速にＯＮ／ＯＦＦ（スイッチング）してパルスに変換し、これを平滑して第１のスイッチングレギュレータ１０および第２のスイッチングレギュレータ２０のそれぞれから安定した直流電圧である第１の出力電圧Ｖｏ１、第２の出力電圧Ｖｏ２を得る。   FIG. 1 is a circuit block diagram of a power supply circuit 1 of the present invention. The power supply circuit 1 includes a first switching regulator 10 that is a step-down switching regulator, a second switching regulator 20 that is a step-down switching regulator, and a triangular wave generation circuit OSC. When the input voltage Vin is applied to the power supply circuit 1, the power supply circuit 1 converts the input voltage Vin into a pulse by turning ON / OFF (switching) at high speed, smoothing the pulse, and converting the input voltage Vin to the first switching regulator 10 and The first output voltage Vo1 and the second output voltage Vo2 which are stable DC voltages are obtained from the two switching regulators 20, respectively.

第１のスイッチングレギュレータ１０は、入力電圧Ｖｉｎが印加されると安定した直流電圧である第１の出力電圧Ｖｏ１を出力する。第１のスイッチングレギュレータ１０は、第１の出力電圧Ｖｏ１を分圧する抵抗Ｒ１１、抵抗Ｒ１２、第１の誤差増幅回路１１、第１のＰＷＭ生成器１２、ドライブ回路１３、ＰＭＯＳトランジスタで構成された第１のスイッチングトランジスタＭ１１、ＮＭＯＳトランジスタで構成された第１の同期整流用トランジスタＭ１２、インダクタＬ１１およびコンデンサＣ１１で構成された降圧型スイッチングレギュレータである。   When the input voltage Vin is applied, the first switching regulator 10 outputs a first output voltage Vo1 that is a stable DC voltage. The first switching regulator 10 includes a resistor R11, a resistor R12, a first error amplifier circuit 11, a first PWM generator 12, a drive circuit 13, and a PMOS transistor that divide the first output voltage Vo1. This is a step-down switching regulator composed of one switching transistor M11, a first synchronous rectification transistor M12 composed of an NMOS transistor, an inductor L11, and a capacitor C11.

第１の誤差増幅回路１１の反転入力端子は抵抗Ｒ１１と抵抗Ｒ１２の接続点に接続されており、第１の出力電圧Ｖｏ１に比例した電圧が印加されている。また、非反転入力端子には基準電圧Ｖｒｅｆ１が印加されている。そして、第１の誤差増幅回路１１の出力端子は、第１のＰＷＭ生成器１２の反転入力端子に接続されている。   The inverting input terminal of the first error amplifier circuit 11 is connected to a connection point between the resistor R11 and the resistor R12, and a voltage proportional to the first output voltage Vo1 is applied. A reference voltage Vref1 is applied to the non-inverting input terminal. The output terminal of the first error amplifier circuit 11 is connected to the inverting input terminal of the first PWM generator 12.

第１のＰＷＭ生成器１２の非反転入力端子には、三角波生成回路ＯＳＣで生成された三角波の電圧が印加されている。また、第１のＰＷＭ生成器１２の出力端子は、ドライブ回路１３を介して第１のスイッチングトランジスタＭ１１と、第１の同期整流用トランジスタＭ１２のゲートに接続されている。第１のスイッチングトランジスタＭ１１のソースは、電源Ｖｉｎに接続されており、第１のスイッチングトランジスタＭ１１のドレインは、インダクタンスＬ１１の一端に接続されている。   The non-inverting input terminal of the first PWM generator 12 is applied with a triangular wave voltage generated by the triangular wave generation circuit OSC. The output terminal of the first PWM generator 12 is connected via the drive circuit 13 to the first switching transistor M11 and the gate of the first synchronous rectification transistor M12. The source of the first switching transistor M11 is connected to the power source Vin, and the drain of the first switching transistor M11 is connected to one end of the inductance L11.

第１の同期整流用トランジスタＭ１２のドレインも、インダクタンスＬ１１の一端に接続されており、第１の同期整流用トランジスタＭ１２のソースは接地されている。インダクタンスＬ１１の他端は第１のスイッチングレギュレータ１０の出力端子に接続されている。そして、コンデンサＣ１１は、前記出力端子と接地間に接続されている。   The drain of the first synchronous rectification transistor M12 is also connected to one end of the inductance L11, and the source of the first synchronous rectification transistor M12 is grounded. The other end of the inductance L11 is connected to the output terminal of the first switching regulator 10. The capacitor C11 is connected between the output terminal and the ground.

第１のスイッチングレギュレータ１０では、第１のスイッチングトランジスタＭ１１がオンであり、第１の同期整流用トランジスタＭ１２がオフのとき、第１の出力電圧Ｖｏ１を出力端子より出力し、それと同時に入出力電位差に相当するエネルギーをインダクタンスＬ１１に蓄積する。そして、第１のスイッチングトランジスタＭ１１がオフであり、第１の同期整流用トランジスタＭ１２がオンのとき、インダクタンスＬ１１に蓄積されたエネルギーが出力端子より出力される。   In the first switching regulator 10, when the first switching transistor M11 is on and the first synchronous rectification transistor M12 is off, the first output voltage Vo1 is output from the output terminal and at the same time the input / output potential difference Is stored in the inductance L11. When the first switching transistor M11 is off and the first synchronous rectification transistor M12 is on, the energy accumulated in the inductance L11 is output from the output terminal.

第２のスイッチングレギュレータ２０は、第１のスイッチングレギュレータ１０と同様に降圧型のスイッチングレギュレータであるが、接続が少し異なるものである。   The second switching regulator 20 is a step-down switching regulator similar to the first switching regulator 10, but is slightly different in connection.

第２のスイッチングレギュレータ２０は、入力電圧Ｖｉｎが印加されると安定した直流電圧である第２の出力電圧Ｖｏ２を出力する。第２のスイッチングレギュレータ２０は、第２の出力電圧Ｖｏ２を分圧する抵抗Ｒ２１、抵抗Ｒ２２、第２の誤差増幅回路２１、第２のＰＷＭ生成器２２、ドライバ回路２３、ＰＭＯＳトランジスタで構成された第２のスイッチングトランジスタＭ２１およびＮＭＯＳトランジスタで構成された第２の同期整流用トランジスタＭ２２で構成されている。   When the input voltage Vin is applied, the second switching regulator 20 outputs a second output voltage Vo2 that is a stable DC voltage. The second switching regulator 20 includes a resistor R21, a resistor R22, a second error amplifier circuit 21, a second PWM generator 22, a driver circuit 23, and a PMOS transistor that divide the second output voltage Vo2. The second synchronous rectification transistor M22 includes two switching transistors M21 and an NMOS transistor.

第２のスイッチングレギュレータ２０では、第２の誤差増幅回路２１と第２のＰＷＭ生成器２２における反転入力端子と非反転入力端子の接続が、第１のスイッチングレギュレータ１０と異なる。   In the second switching regulator 20, the connection between the inverting input terminal and the non-inverting input terminal in the second error amplifier circuit 21 and the second PWM generator 22 is different from that in the first switching regulator 10.

第２の誤差増幅回路２１の非反転入力端子は抵抗Ｒ２１と抵抗Ｒ２２の交点に接続されており、第２の出力電圧Ｖｏ２に比例した電圧が印加されている。また、反転入力端子は、基準電圧Ｖｒｅｆ２に接続されている。   The non-inverting input terminal of the second error amplifier circuit 21 is connected to the intersection of the resistor R21 and the resistor R22, and a voltage proportional to the second output voltage Vo2 is applied. The inverting input terminal is connected to the reference voltage Vref2.

このように、第２の誤差増幅回路２２では、第１の誤差増幅回路１１において反転入力端子に入力される信号が非反転入力端子に入力され、第１の誤差増幅回路１１において非反転入力端子に入力される信号が反転入力端子に入力される。すなわち、第１の誤差増幅回路１１と第２の誤差増幅回路２１では、それぞれの反転入力端子と非反転入力端子に接続される信号が入れ替えられて接続されている。   As described above, in the second error amplification circuit 22, the signal input to the inverting input terminal in the first error amplification circuit 11 is input to the non-inverting input terminal, and the non-inverting input terminal in the first error amplification circuit 11. Is input to the inverting input terminal. That is, in the first error amplification circuit 11 and the second error amplification circuit 21, the signals connected to the inverting input terminal and the non-inverting input terminal are switched and connected.

ここで、第２の誤差増幅回路２１の出力端子は、第２のＰＷＭ生成器２２の非反転入力端子に接続されている。第２のＰＷＭ生成器の反転入力端子には、三角波生成器ＯＳＣにより生成された三角波の電圧が印加されている。   Here, the output terminal of the second error amplifier circuit 21 is connected to the non-inverting input terminal of the second PWM generator 22. A triangular wave voltage generated by the triangular wave generator OSC is applied to the inverting input terminal of the second PWM generator.

第２のＰＷＭ生成器２２においても第２の誤差増幅回路１２と同様であって、
第２のＰＷＭ生成器２２では、第１のＰＷＭ生成器１１において反転入力端子に入力される信号が非反転入力端子に入力され、第１のＰＷＭ生成器１２において非反転入力端子に入力される信号が反転入力端子に入力される。すなわち、第１のＰＷＭ生成器１２と第２のＰＷＭ生成器２２では、それぞれの反転入力端子と非反転入力端子に接続される信号が入れ替えられて接続されている。 The second PWM generator 22 is the same as the second error amplifier circuit 12, and
In the second PWM generator 22, the signal input to the inverting input terminal in the first PWM generator 11 is input to the non-inverting input terminal, and is input to the non-inverting input terminal in the first PWM generator 12. The signal is input to the inverting input terminal. That is, in the first PWM generator 12 and the second PWM generator 22, signals connected to the inverting input terminal and the non-inverting input terminal are switched and connected.

そして第２のＰＷＭ生成器２２の出力端子は、ドライブ回路２３を介して第２のスイッチングトランジスタＭ２１と、第２の同期整流用トランジスタＭ２２のゲートに接続されている。第２のスイッチングトランジスタＭ２１のソースは、電源Ｖｉｎに接続されており、第２のスイッチングトランジスタＭ２１のドレインは、インダクタンスＬ２１の一端に接続されている。   The output terminal of the second PWM generator 22 is connected via the drive circuit 23 to the second switching transistor M21 and the gate of the second synchronous rectification transistor M22. The source of the second switching transistor M21 is connected to the power source Vin, and the drain of the second switching transistor M21 is connected to one end of the inductance L21.

第２の同期整流用トランジスタＭ２２のドレインも、インダクタンスＬ２１の一端に接続されており、第２の同期整流用トランジスタＭ２２のソースは接地されている。インダクタンスＬ２１の他端は第２のスイッチングレギュレータ２０の出力端子に接続されている。そして、コンデンサＣ２１は、前記出力端子と接地間に接続されている。   The drain of the second synchronous rectification transistor M22 is also connected to one end of the inductance L21, and the source of the second synchronous rectification transistor M22 is grounded. The other end of the inductance L21 is connected to the output terminal of the second switching regulator 20. The capacitor C21 is connected between the output terminal and the ground.

第２のスイッチングレギュレータ２０では、第２のスイッチングトランジスタＭ２１がオンであり、第２の同期整流用トランジスタＭ２２がオフのとき、第２の出力電圧Ｖｏ２を出力端子より出力し、それと同時に入出力電位差に相当するエネルギーをインダクタンスＬ２１に蓄積する。そして、第２のスイッチングトランジスタＭ２１がオフであり、第２の同期整流用トランジスタＭ２２がオンのとき、インダクタンスＬ２１に蓄積されたエネルギーが出力端子より出力される。   In the second switching regulator 20, when the second switching transistor M21 is on and the second synchronous rectification transistor M22 is off, the second output voltage Vo2 is output from the output terminal and at the same time the input / output potential difference Is stored in the inductance L21. When the second switching transistor M21 is off and the second synchronous rectification transistor M22 is on, the energy accumulated in the inductance L21 is output from the output terminal.

次に、図２を参照して電源回路１の動作について説明する。図２は、図１に示す電源回路１のタイミングチャートである。   Next, the operation of the power supply circuit 1 will be described with reference to FIG. FIG. 2 is a timing chart of the power supply circuit 1 shown in FIG.

図２の上段が第１のスイッチングレギュレータ１０のタイミングチャートであり、信号Ａは第１の誤差増幅回路１１の出力電圧、信号Ｂは第１のＰＷＭ生成器１２の出力信号を示している。図２の下段が第２のスイッチングレギュレータ２０のタイミングチャートであり、信号Ｃは第２の誤差増幅回路２１の出力電圧、信号Ｄは第２のＰＷＭ生成器２２の出力信号を示している。三角波は、三角波生成回路ＯＳＣで生成されたものであり、第１のスイッチングレギュレータ１０と第２のスイッチングレギュレータ２０にはそれぞれ同一の三角波が供給されている。   The upper part of FIG. 2 is a timing chart of the first switching regulator 10, where the signal A indicates the output voltage of the first error amplifier circuit 11 and the signal B indicates the output signal of the first PWM generator 12. The lower part of FIG. 2 is a timing chart of the second switching regulator 20, where the signal C indicates the output voltage of the second error amplifier circuit 21 and the signal D indicates the output signal of the second PWM generator 22. The triangular wave is generated by the triangular wave generation circuit OSC, and the same triangular wave is supplied to the first switching regulator 10 and the second switching regulator 20, respectively.

第１のスイッチングレギュレータ１０では、信号Ａが三角波の電圧より高いとき、信号Ｂはローレベル（以下、Ｌレベル）となる。そして、信号Ａが三角波の電圧よりも低いとき、信号Ｂはハイレベル（以下、Ｈレベル）となる。   In the first switching regulator 10, when the signal A is higher than the triangular wave voltage, the signal B is at a low level (hereinafter, L level). When the signal A is lower than the triangular wave voltage, the signal B is at a high level (hereinafter, H level).

第１のＰＷＭ生成器１２の出力信号である信号Ｂは、ドライブ回路１３によりドライブされて、第１のスイッチングトランジスタＭ１１と第１の同期整流用トランジスタＭ１２のＯＮ／ＯＦＦを制御する。このようにして、スイッチングトランジスタのＯＮ／ＯＦＦを制御する。   The signal B that is the output signal of the first PWM generator 12 is driven by the drive circuit 13 to control ON / OFF of the first switching transistor M11 and the first synchronous rectification transistor M12. Thus, ON / OFF of the switching transistor is controlled.

第１のスイッチングレギュレータ１０では、信号ＢがＬレベルのとき第１のスイッチングトランジスタＭ１１はオンとなり、第１の同期整流用トランジスタＭ１２はオフ（図示せず）となる。そして信号ＢがＨレベルのとき、第１のスイッチングトランジスタＭ１１はオフとなり、第１の同期整流用トランジスタＭ１２はオン（図示せず）となる。   In the first switching regulator 10, when the signal B is at L level, the first switching transistor M11 is turned on, and the first synchronous rectification transistor M12 is turned off (not shown). When the signal B is at the H level, the first switching transistor M11 is turned off, and the first synchronous rectification transistor M12 is turned on (not shown).

次に、第２のスイッチングレギュレータ２０では、信号Ｃが三角波の電圧より高いとき、信号ＤはＨレベルとなる。そして、信号Ｃが三角波の電圧より低いとき、信号ＤはＬレベルとなる。   Next, in the second switching regulator 20, when the signal C is higher than the triangular wave voltage, the signal D becomes H level. When the signal C is lower than the triangular wave voltage, the signal D becomes L level.

第２のＰＷＭ生成器２２の出力信号である信号Ｄは、ドライブ回路２３によりドライブされて、第２のスイッチングトランジスタＭ２１と第２の同期整流用トランジスタＭ２２のＯＮ／ＯＦＦを制御する。   A signal D that is an output signal of the second PWM generator 22 is driven by the drive circuit 23 to control ON / OFF of the second switching transistor M21 and the second synchronous rectification transistor M22.

第１のスイッチングレギュレータ２０では、信号ＤがＬレベルのとき第２のスイッチングトランジスタＭ２１はオンとなり、第２の同期整流用トランジスタＭ２２はオフ（図示せず）となる。そして信号ＤがＨレベルのとき、第２のスイッチングトランジスタＭ２１はオフとなり、第２の同期整流用トランジスタＭ２２はオン（図示せず）となる。   In the first switching regulator 20, when the signal D is at L level, the second switching transistor M21 is turned on, and the second synchronous rectification transistor M22 is turned off (not shown). When the signal D is at the H level, the second switching transistor M21 is turned off, and the second synchronous rectification transistor M22 is turned on (not shown).

このように、第１のＰＷＭ生成器１２と第２のＰＷＭ生成器２２において、それぞれの反転入力端に入力する信号と、非反転入力端子に入力する信号を入れ替えることにより、第１のＰＷＭ生成器１２の出力信号と第２のＰＷＭ生成器２２の出力信号の位相をずらすことができる。   In this way, in the first PWM generator 12 and the second PWM generator 22, the first PWM generation is performed by switching the signal input to the inverting input terminal and the signal input to the non-inverting input terminal. The phase of the output signal of the generator 12 and the output signal of the second PWM generator 22 can be shifted.

これにより、１つの三角波生成回路で２つのスイッチングトランジスタがオンになるタイミングを反転させることができる。よって、回路規模を大きくすることなく正確に１８０度位相をずらしたタイミングでスイッチング制御することが可能となる。   As a result, the timing at which the two switching transistors are turned on by one triangular wave generation circuit can be reversed. Therefore, it is possible to perform switching control at a timing at which the phase is accurately shifted by 180 degrees without increasing the circuit scale.

また、第１のスイッチングレギュレータ１０において、第１の誤差増幅回路１１の反転入力端子には第１の出力電圧Ｖｏ１に比例した電圧が印加されている。よって、図２に示すように、第１の出力電圧Ｖｏ１が低下する期間である出力電圧低下期間では、第１の誤差増幅回路１１からの出力電圧（信号Ａ）が上昇する。そして、第１の出力電圧Ｖｏ１が上昇する出力電圧上昇期間では、第１の誤差増幅回路１１の出力電圧である信号Ａは低下する。   In the first switching regulator 10, a voltage proportional to the first output voltage Vo <b> 1 is applied to the inverting input terminal of the first error amplifier circuit 11. Therefore, as shown in FIG. 2, the output voltage (signal A) from the first error amplifier circuit 11 rises during the output voltage drop period, which is the period during which the first output voltage Vo1 drops. In the output voltage increase period in which the first output voltage Vo1 increases, the signal A that is the output voltage of the first error amplifier circuit 11 decreases.

ここで、第１の誤差増幅回路１１の出力（信号Ａ）は第１のＰＷＭ生成器１２の反転入力端子に接続されている。よって、第１の誤差増幅回路１１の出力電圧（信号Ａ）が上昇すると、第１のＰＷＭ生成器１２がＬレベルの信号を出力する期間が長くなる。すなわち第１のスイッチングトランジスタＭ１１がオンになる時間が長くなり、第１のスイッチングレギュレータ１０は第１の出力電圧Ｖｏ１を上昇させるように働く。   Here, the output (signal A) of the first error amplifier circuit 11 is connected to the inverting input terminal of the first PWM generator 12. Therefore, when the output voltage (signal A) of the first error amplifier circuit 11 rises, the period during which the first PWM generator 12 outputs an L level signal becomes longer. That is, the time during which the first switching transistor M11 is turned on is lengthened, and the first switching regulator 10 works to increase the first output voltage Vo1.

また、第１の誤差増幅回路１１の出力（信号Ａ）が低下すると、第１のＰＷＭ生成器１２がＨレベルの信号を出力する期間が長くなる。よって第１のスイッチングトランジスタＭ１１がオンになる時間が短くなり、第１のスイッチングレギュレータ１０において第１の出力電圧Ｖｏ１を低下させるように働く。第１のスイッチングレギュレータ１０は、このようにして第１の出力電圧Ｖｏ１が一定電圧になるように制御されている。   Further, when the output (signal A) of the first error amplifier circuit 11 decreases, the period during which the first PWM generator 12 outputs an H level signal becomes longer. Therefore, the time during which the first switching transistor M11 is turned on is shortened, and the first switching regulator 10 acts to lower the first output voltage Vo1. In this way, the first switching regulator 10 is controlled so that the first output voltage Vo1 becomes a constant voltage.

次に、第２のスイッチングレギュレータ２０において、第２の誤差増幅回路２１の非反転入力端子には第２の出力電圧Ｖｏ２に比例した電圧が印加されている。よって、図２に示すように、第２の出力電圧Ｖｏ２が低下する出力電圧低下期間では、第２の誤差増幅回路２１の出力（信号Ｃ）も低下する。そして、第２の出力電圧Ｖｏ２が上昇する期間である出力電圧上昇期間では、第２の出力電圧Ｖｏ２が上昇すると、第２の誤差増幅回路２１の出力（信号Ｃ）も上昇する。   Next, in the second switching regulator 20, a voltage proportional to the second output voltage Vo2 is applied to the non-inverting input terminal of the second error amplifier circuit 21. Therefore, as shown in FIG. 2, in the output voltage reduction period in which the second output voltage Vo2 is reduced, the output (signal C) of the second error amplifier circuit 21 is also reduced. In the output voltage increase period, which is a period in which the second output voltage Vo2 increases, when the second output voltage Vo2 increases, the output (signal C) of the second error amplifier circuit 21 also increases.

ここで、第２の誤差増幅回路２１の出力（信号Ｃ）は、第２のＰＷＭ生成器２２の非反転入力に接続されている。よって、第２の誤差増幅回路２１の出力（信号Ｃ）が低下すると、第２のＰＷＭ生成器２２がＬレベルの信号を出力する期間が長くなる。すなわち、第２のスイッチングトランジスタＭ２１がオンになる時間が長くなり、第２のスイッチングレギュレータ２０において第２の出力電圧Ｖｏ２を上昇させるように働く。   Here, the output (signal C) of the second error amplifier circuit 21 is connected to the non-inverting input of the second PWM generator 22. Therefore, when the output (signal C) of the second error amplifier circuit 21 decreases, the period during which the second PWM generator 22 outputs an L level signal becomes longer. That is, the time during which the second switching transistor M21 is turned on is lengthened, and the second switching regulator 20 functions to increase the second output voltage Vo2.

また、第２の誤差増幅回路２１の出力（信号Ｃ）が上昇すると、第２のＰＷＭ生成器２２がＬレベルの信号を出力する期間が短くなる。よって、第２のスイッチングトランジスタＭ２１がオンになる時間が短くなり、第２のスイッチングレギュレータ２０において第２の出力電圧Ｖｏ２を低下させるように働く。第２のスイッチングレギュレータ２０は、このようにして第２の出力電圧Ｖｏ２が一定電圧になるように制御されている。   Further, when the output (signal C) of the second error amplifier circuit 21 rises, the period during which the second PWM generator 22 outputs an L level signal is shortened. Therefore, the time during which the second switching transistor M21 is turned on is shortened, and the second switching regulator 20 works to lower the second output voltage Vo2. In this way, the second switching regulator 20 is controlled so that the second output voltage Vo2 becomes a constant voltage.

第１のスイッチングレギュレータ１０と第２のスイッチングレギュレータ２０をこのように制御することにより、第１のスイッチングトランジスタＭ１１と第２のスイッチングトランジスタＭ２１が同時にオンに切り替わることを防止することができる。また、第１のスイッチングトランジスタＭ１１と第２のスイッチングトランジスタＭ２１が同時にオンになる時間を短くすることができる。   By controlling the first switching regulator 10 and the second switching regulator 20 in this way, it is possible to prevent the first switching transistor M11 and the second switching transistor M21 from being turned on simultaneously. Further, the time during which the first switching transistor M11 and the second switching transistor M21 are turned on simultaneously can be shortened.

よって、複数のスイッチングトランジスタが同時にオンすることによる出力電圧変動やリプルの発生を防止することができる。   Therefore, it is possible to prevent output voltage fluctuations and ripples caused by a plurality of switching transistors being simultaneously turned on.

また、本発明の電源回路１において、第１の誤差増幅回路１１と第２の誤差増幅回路２１には、スリープ信号ＳＬＰが入力されるスリープ信号入力端子が設けられている。スリープ信号ＳＬＰとは、電源回路１の動作を停止させる、あるいはスタンバイ状態にさせるための信号である。   In the power supply circuit 1 of the present invention, the first error amplification circuit 11 and the second error amplification circuit 21 are provided with a sleep signal input terminal to which the sleep signal SLP is input. The sleep signal SLP is a signal for stopping the operation of the power supply circuit 1 or setting it to a standby state.

スリープ信号ＳＬＰは、第１の誤差増幅回路１１と第２の誤差増幅回路２１に同時に印加される。ここで、第１の誤差増幅回路１１では、スリープ信号ＳＬＰが印加されるとその出力電圧（信号Ａ）がＬレベルに固定され、第２の誤差増幅回路２１では、スリープ信号ＳＬＰが印加されるとその出力電圧（信号Ｃ）がＨレベルに固定されるものである。   The sleep signal SLP is simultaneously applied to the first error amplification circuit 11 and the second error amplification circuit 21. Here, in the first error amplification circuit 11, when the sleep signal SLP is applied, the output voltage (signal A) is fixed to the L level, and in the second error amplification circuit 21, the sleep signal SLP is applied. The output voltage (signal C) is fixed at the H level.

すなわち、スリープ信号ＳＬＰが印加されると、第１のＰＷＭ生成器１２の出力信号（信号Ｂ）と第２のＰＷＭ生成器２２の出力信号（信号Ｄ）がともにＨレベルとなる。よって、第１のスイッチングトランジスタＭ１１と第２のスイッチングトランジスタＭ２１の両方が同時にオフとなる。   That is, when the sleep signal SLP is applied, both the output signal (signal B) of the first PWM generator 12 and the output signal (signal D) of the second PWM generator 22 become H level. Therefore, both the first switching transistor M11 and the second switching transistor M21 are simultaneously turned off.

こうすることで、電源回路１への電源投入時、あるいはスタンバイ状態からの復帰時に、第１のスイッチングトランジスタＭ１１と第２のスイッチングトランジスタＭ２１が直ちにオンとなることがなくなる。よって、電源の立ち上がり時に第１のスイッチングトランジスタＭ１１と第２のスイッチングトランジスタＭ２１に過大な電流が流れことを防止することができる。   Thus, the first switching transistor M11 and the second switching transistor M21 are not immediately turned on when the power supply to the power supply circuit 1 is turned on or when the power supply circuit 1 is returned from the standby state. Therefore, it is possible to prevent an excessive current from flowing through the first switching transistor M11 and the second switching transistor M21 when the power supply rises.

このように、本発明によれば、１つの三角波を用いて２つのスイッチングトランジスタがオンになるタイミングを反転させることができる。これにより、回路規模を大きくすることなく、簡単な回路で２系統のスイッチングトランジスタのオン／オフの位相を１８０度ずらすことができる。   Thus, according to the present invention, the timing at which the two switching transistors are turned on can be reversed using one triangular wave. Accordingly, the on / off phases of the two switching transistors can be shifted by 180 degrees with a simple circuit without increasing the circuit scale.

また、本発明によれば、１つの三角波生成回路から生成された１つの三角波を用いることにより、スイッチング周波数を上げてもスイッチングの位相がずれることを防止することができる。   Further, according to the present invention, by using one triangular wave generated from one triangular wave generating circuit, it is possible to prevent the switching phase from shifting even if the switching frequency is increased.

さらに、本発明によれば、複数のスイッチングトランジスタが同時にオンすることによる出力電圧変動やリプルの発生を防止することができる。また、このような制御を行うことにより、第１のスイッチングトランジスタＭ１１と第２のスイッチングトランジスタＭ２１の両方がオンになっている期間を短くすることができる。   Furthermore, according to the present invention, it is possible to prevent output voltage fluctuations and ripples caused by a plurality of switching transistors being simultaneously turned on. Further, by performing such control, it is possible to shorten the period during which both the first switching transistor M11 and the second switching transistor M21 are on.

さらに、本発明によれば、電源投入時、あるいはスタンバイ状態からの復帰時に、第１のスイッチングトランジスタと第２のスイッチングトランジスタに過大な電流が流れることを防止することができる。   Furthermore, according to the present invention, it is possible to prevent an excessive current from flowing through the first switching transistor and the second switching transistor when the power is turned on or when returning from the standby state.

以上、各実施例に基づき本発明の説明を行ってきたが、上記実施例にあげた形状、その他の要素との組み合わせなど、ここで示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。   As described above, the present invention has been described based on the respective embodiments, but the present invention is not limited to the requirements shown here, such as the shapes given in the above embodiments and combinations with other elements. With respect to these points, the present invention can be changed within a range that does not detract from the gist of the present invention, and can be appropriately determined according to the application form.

本発明は、複数系統のスイッチングレギュレータを有する電源回路において応用可能である。   The present invention can be applied to a power supply circuit having a plurality of switching regulators.

本発明の電源回路の回路ブロック図Circuit block diagram of power supply circuit of the present invention 本発明の電源回路のタイミングチャートTiming chart of power supply circuit of the present invention

符号の説明Explanation of symbols

１ 電源回路
１０ 第１のスイッチングレギュレータ
１１ 第１の誤差増幅回路
１２ 第１のＰＷＭ生成器
１３、２３ ドライブ回路
２０ 第２のスイッチングレギュレータ
２１ 第２の誤差増幅回路
２２ 第２のＰＷＭ生成器
ＯＳＣ 三角波生成回路
Ｍ１１ 第１のスイッチングトランジスタ
Ｍ１２ 第１の同期整流用トランジスタ
Ｍ２１ 第２のスイッチングトランジスタ
Ｍ２２ 第２の同期整流用トランジスタ
Ｌ１１、Ｌ２１ インダクタンス
Ｃ１１、Ｃ１２ コンデンサ
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２ 抵抗 DESCRIPTION OF SYMBOLS 1 Power supply circuit 10 1st switching regulator 11 1st error amplifier circuit 12 1st PWM generator 13, 23 Drive circuit 20 2nd switching regulator 21 2nd error amplifier circuit 22 2nd PWM generator OSC Triangular wave Generation Circuit M11 First Switching Transistor M12 First Synchronous Rectification Transistor M21 Second Switching Transistor M22 Second Synchronous Rectification Transistor L11, L21 Inductance C11, C12 Capacitors R11, R12, R21, R22 Resistance

Claims (3)

第１のスイッチングレギュレータと、第２のスイッチングレギュレータと、三角波生成手段と、を備えた電源回路において、
前記三角波生成手段により生成された三角波は、前記第１のスイッチングレギュレータおよび前記第２のスイッチングレギュレータに供給され、
前記第１のスイッチングレギュレータは、前記第１のスイッチングレギュレータの出力電圧と、基準電圧との差を増幅する第１の誤差増幅回路と、
前記第１の誤差増幅回路の出力電圧と、前記三角波生成手段により生成された三角波の電圧とを比較し、該出力電圧の大きさに対応したパルス信号を生成する第１のＰＷＭ生成器と、
前記第１のＰＷＭ生成器により生成されたパルス信号により制御される第１のスイッチングトランジスタとを有し、
前記第２のスイッチングレギュレータは、前記第２のスイッチングレギュレータの出力電圧と、基準電圧との差を増幅する第２の誤差増幅回路と、
前記第２の誤差増幅回路の出力電圧と、前記三角波生成手段により生成された三角波の電圧とを比較し、該出力電圧の大きさに対応したパルス信号を生成する第２のＰＷＭ生成器と、
前記第２のＰＷＭ生成器により生成されたパルス信号により制御される第２のスイッチングトランジスタとを有し、
前記第１の誤差増幅回路の出力電圧が、前記三角波生成手段により生成された三角波の電圧よりも高いときまたは低いとき、前記第１のＰＷＭ生成器は、ローレベルまたはハイレベルのパルス信号を生成し、
前記第２の誤差増幅回路の出力電圧が、前記三角波生成手段により生成された三角波の電圧よりも高いときまたは低いとき、前記第２のＰＷＭ生成器はハイレベルまたはローレベルのパルス信号を生成することを特徴とする電源回路。 In a power supply circuit comprising a first switching regulator, a second switching regulator, and a triangular wave generating means,
The triangular wave generated by the triangular wave generating means is supplied to the first switching regulator and the second switching regulator,
The first switching regulator includes a first error amplification circuit that amplifies a difference between an output voltage of the first switching regulator and a reference voltage;
A first PWM generator that compares the output voltage of the first error amplifier circuit with the triangular wave voltage generated by the triangular wave generator and generates a pulse signal corresponding to the magnitude of the output voltage;
A first switching transistor controlled by a pulse signal generated by the first PWM generator,
The second switching regulator includes a second error amplification circuit that amplifies a difference between an output voltage of the second switching regulator and a reference voltage;
A second PWM generator that compares the output voltage of the second error amplifier circuit with the triangular wave voltage generated by the triangular wave generator and generates a pulse signal corresponding to the magnitude of the output voltage;
A second switching transistor controlled by a pulse signal generated by the second PWM generator,
When the output voltage of the first error amplifier circuit is higher or lower than the voltage of the triangular wave generated by the triangular wave generating means, the first PWM generator generates a low level or high level pulse signal And
When the output voltage of the second error amplifier circuit is higher or lower than the triangular wave voltage generated by the triangular wave generating means, the second PWM generator generates a high level or low level pulse signal. A power supply circuit characterized by that. 前記第１の誤差増幅回路は、反転入力端子または非反転入力端子に前記第１のスイッチングレギュレータの出力電圧が印加され、非反転入力端子または反転入力端子に前記基準電圧が印加される誤差増幅回路であり、
前記第２の誤差増幅回路は、反転入力端子または非反転入力端子に前記基準電圧が印加され、非反転入力端子または反転入力端子に前記第２のスイッチングレギュレータの出力電圧が印加される誤差増幅回路であることを特徴とする請求項１に記載の電源回路。 The first error amplification circuit is an error amplification circuit in which the output voltage of the first switching regulator is applied to an inverting input terminal or a non-inverting input terminal, and the reference voltage is applied to a non-inverting input terminal or an inverting input terminal. And
In the second error amplification circuit, the reference voltage is applied to the inverting input terminal or the non-inverting input terminal, and the output voltage of the second switching regulator is applied to the non-inverting input terminal or the inverting input terminal. The power supply circuit according to claim 1, wherein: 前記第１の誤差増幅回路と前記第２の誤差増幅回路は、該電源回路の動作を停止するスリープ信号が印加されるスリープ信号入力端子を有し、
前記第１の誤差増幅回路と前記第２の誤差増幅回路の前記スリープ信号入力端子に前記スリープ信号が印加されると、
前記第１の誤差増幅回路の出力電圧はローレベルまたはハイレベルとなり、前記第２の誤差増幅回路の出力電圧はハイレベルまたはローレベルとなることを特徴とする請求項１または請求項２に記載の電源回路。 The first error amplification circuit and the second error amplification circuit have a sleep signal input terminal to which a sleep signal for stopping the operation of the power supply circuit is applied,
When the sleep signal is applied to the sleep signal input terminals of the first error amplification circuit and the second error amplification circuit,
3. The output voltage of the first error amplifier circuit is low level or high level, and the output voltage of the second error amplifier circuit is high level or low level. Power supply circuit.
JP2006016946A 2006-01-25 2006-01-25 Power supply circuit Pending JP2007202281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006016946A JP2007202281A (en) 2006-01-25 2006-01-25 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006016946A JP2007202281A (en) 2006-01-25 2006-01-25 Power supply circuit

Publications (1)

Publication Number Publication Date
JP2007202281A true JP2007202281A (en) 2007-08-09

Family

ID=38456303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006016946A Pending JP2007202281A (en) 2006-01-25 2006-01-25 Power supply circuit

Country Status (1)

Country Link
JP (1) JP2007202281A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103910A1 (en) * 2009-03-13 2010-09-16 ローム株式会社 Multi-output power supply device and electric apparatus using same
US8044641B2 (en) 2008-02-27 2011-10-25 Ricoh Company, Ltd. Step-down switching regulator with turn off undershoot prevention
US8154267B2 (en) 2008-03-07 2012-04-10 Ricoh Company, Ltd. Current mode control type switching regulator
US8212538B2 (en) 2008-12-03 2012-07-03 Ricoh Company, Ltd. Hysteretic switching regulator and control method used therein
US8289000B2 (en) 2007-09-06 2012-10-16 Ricoh Company, Ltd. Charge control circuit
US8294434B2 (en) 2007-09-12 2012-10-23 Ricoh Company, Ltd. Constant current output control type switching regulator
JP2014003804A (en) * 2012-06-19 2014-01-09 Renesas Electronics Corp Switching regulator control circuit
JP2015525058A (en) * 2012-08-13 2015-08-27 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ Dual power supply system and method
US9979293B2 (en) 2016-02-23 2018-05-22 Fujitsu Limited Power source apparatus having switching regulators opposite in phase

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156970A (en) * 1998-11-18 2000-06-06 Denso Corp Switching power source circuit
JP2004507999A (en) * 2000-08-25 2004-03-11 シンクォール・インコーポレーテッド Interleaved power converter incorporating bang / bang control
JP2005287165A (en) * 2004-03-29 2005-10-13 Fujitsu Ltd Switching regulator control circuit, switching regulator, and switching regulator control method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156970A (en) * 1998-11-18 2000-06-06 Denso Corp Switching power source circuit
JP2004507999A (en) * 2000-08-25 2004-03-11 シンクォール・インコーポレーテッド Interleaved power converter incorporating bang / bang control
JP2005287165A (en) * 2004-03-29 2005-10-13 Fujitsu Ltd Switching regulator control circuit, switching regulator, and switching regulator control method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289000B2 (en) 2007-09-06 2012-10-16 Ricoh Company, Ltd. Charge control circuit
US8294434B2 (en) 2007-09-12 2012-10-23 Ricoh Company, Ltd. Constant current output control type switching regulator
US8044641B2 (en) 2008-02-27 2011-10-25 Ricoh Company, Ltd. Step-down switching regulator with turn off undershoot prevention
US8154267B2 (en) 2008-03-07 2012-04-10 Ricoh Company, Ltd. Current mode control type switching regulator
US8212538B2 (en) 2008-12-03 2012-07-03 Ricoh Company, Ltd. Hysteretic switching regulator and control method used therein
WO2010103910A1 (en) * 2009-03-13 2010-09-16 ローム株式会社 Multi-output power supply device and electric apparatus using same
CN102349224A (en) * 2009-03-13 2012-02-08 罗姆股份有限公司 Multi-output power supply device and electric apparatus using same
US8824255B2 (en) 2009-03-13 2014-09-02 Rohm Co., Ltd. Multi-output power supply device and electric apparatus using same
JP5610585B2 (en) * 2009-03-13 2014-10-22 ローム株式会社 Multi-output power supply device and electric equipment using the same
JP2014003804A (en) * 2012-06-19 2014-01-09 Renesas Electronics Corp Switching regulator control circuit
US9760101B2 (en) 2012-06-19 2017-09-12 Renesas Electronics Corporation Switching regulator control circuit
JP2015525058A (en) * 2012-08-13 2015-08-27 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ Dual power supply system and method
US9979293B2 (en) 2016-02-23 2018-05-22 Fujitsu Limited Power source apparatus having switching regulators opposite in phase

Similar Documents

Publication Publication Date Title
JP5464695B2 (en) DC-DC converter, DC voltage conversion method
JP4907275B2 (en) Power supply device and operation control method thereof
KR100927882B1 (en) Control method of DC-DC converter and DC-DC converter
JP2007202281A (en) Power supply circuit
JP2007209103A (en) Current mode control dc-dc converter
JP2006304512A (en) Voltage step-up/down dc-dc converter and circuit and method for controlling the same
JP2006158067A (en) Power supply driver circuit
JP2007259599A (en) Switching regulator
JP2005198484A (en) Power supply device and portable device using the same
JP5865028B2 (en) DC-DC converter
JP2008092712A (en) Pwm/pfm control circuit and switching power-supply circuit
KR20090028498A (en) Switching regulator and method of controlling the same
JP6601211B2 (en) DC-DC converter and load driving semiconductor integrated circuit
JP2008072872A (en) Switching regulator
JP2020065402A (en) Switching regulator
KR102560435B1 (en) Switching regulator
JP2012095444A (en) Switching regulator
JP2014096962A (en) Switching power supply unit
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
US9236798B2 (en) DC-DC converter control circuit and DC-DC converter
CN109256948B (en) Switching regulator
JP2010063290A (en) Power supply control circuit
JP2006280062A (en) Semiconductor device employing switching regulator, and control method of switching regulator
JP6794240B2 (en) Buck-boost DC / DC converter
JP2011067025A (en) Dc-dc converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111129