JP2011193233A - D/a converter - Google Patents
D/a converter Download PDFInfo
- Publication number
- JP2011193233A JP2011193233A JP2010057737A JP2010057737A JP2011193233A JP 2011193233 A JP2011193233 A JP 2011193233A JP 2010057737 A JP2010057737 A JP 2010057737A JP 2010057737 A JP2010057737 A JP 2010057737A JP 2011193233 A JP2011193233 A JP 2011193233A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- data rate
- sample
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
本発明は、D/Aコンバータに係り、特にオーディオ機器用として好適なD/Aコンバータに関する。 The present invention relates to a D / A converter, and more particularly to a D / A converter suitable for audio equipment.
図8は、従来の一般的なDAC(Digital to Analog Converter:以下、D/Aコンバータと記す)800を例示した機能ブロック図である。
ここに例示する一般的なD/Aコンバータ800は、デジタル入力信号のLチャネル(左側)信号(図中、Lchと表記)とRチャネル(右側)信号(図中、Rchと表記)のステレオデータをモノラルのデータとして再生する機能をもつ。
FIG. 8 is a functional block diagram illustrating a conventional general DAC (Digital to Analog Converter: hereinafter referred to as a D / A converter) 800.
The general D /
図8のD/Aコンバータ810は、外部から供給される入力データDinを受けるデータインターフェース部(図中、データI/Fと表記)811、その次段のステレオ/モノラル変換回路(図中、MIX回路と表記)812、更に次段のデジタルフィルタ813、また更に次段のサンプルホールド回路(図中、S&Hと表記)814、その次段のΔΣ変調器815を含んでデジタル部810が構成されている。
A D / A
このデジタル部810の出力側に、アナログ部820が接続されている。このアナログ部820は、LチャネルアナログフィルタであるSCF(Switched Capacitor Filter:図中、SCF:Lchと表記)821およびRチャネルアナログフィルタであるSCF(図中、SCF:Rchと表記)822とを含んで構成されている。
以上の構成を有するD/Aコンバータ800では、データインターフェース部811で受けた入力データDinに対して、ステレオ/モノラル変換回路812を通してステレオ/モノラル変換が実行され、その後段のサンプルホールド回路814でサンプリング周波数に応じた倍率でデータレートが高められる。
An
In the D /
そして、更に後段のΔΣ変調器815および上述のアナログ部820を通してLチャネル出力信号AoutLおよびRチャネル出力信号AoutRとして出力され、図示しないアンプに供給される。
サンプルホールド回路814におけるデータレートの変換は、標準速、2倍速、および、4倍速のうちからいずれかを選択するように実行される。サンプルホールド回路814より後段の各機能ブロックは、当然ながら上記の何れのデータレートにも適合する。
図8のD/Aコンバータ800における、各データレート(標準速、2倍速、4倍速)に対応する該当各部のデジタル信号の周波数の変化を表1に示す。
Further, the signals are output as an L channel output signal AoutL and an R channel output signal AoutR through a
The conversion of the data rate in the sample and
Table 1 shows changes in the frequency of the digital signal of each corresponding part corresponding to each data rate (standard speed, double speed, and quadruple speed) in the D /
ここに標準速とは、サンプリング周波数1fsが48kHzのデジタル信号のデータレート、2倍速とは1fsが96kHzのデジタル信号のデータレート、4倍速とは1fsが192kHzのデジタル信号のデータレートである。
次に、ステレオ/モノラル変換回路812について、その機能ブロック図である図9を参照しつつ説明する。図9において既述の図8との対応部には同一の参照符号が附されている。
図9に示すように、ステレオ/モノラル変換回路812には、データインターフェース部811の出力であるLチャネルデータ812L(図中、Lchデータと表記)とRチャネルデータ812R(図中、Rchデータと表記)のパラレルデータを加算するための加算器900が設けられている。そして、加算器900の出力データが既述のデジタルフィルタ813(図8)に供給される。
以上のようなD/Aコンバータに関しては、例えば、特許文献1にも同種の技術が開示されている。
Here, the standard speed is the data rate of a digital signal with a sampling frequency of 1 fs of 48 kHz, the double speed is the data rate of a digital signal with a 1 fs of 96 kHz, and the quadruple speed is the data rate of a digital signal with a 1 fs of 192 kHz.
Next, the stereo /
As shown in FIG. 9, the stereo /
Regarding the D / A converter as described above, for example,
図8および図9を参照してして説明したD/Aコンバータでは、モノラル信号を再生するために、シリアルデジタル入力信号をデジタルインターフェース回路でLチャネルとRチャネルのパラレルデータへ変換した後、LチャネルとRチャネルのデータを加算するための加算器900が一段必要になる。
近年、多くの回路装置において、実装面積の縮小に関する要求が高まり、加算器一段を設けることによっても回路装置全体の実装面積に重大な影響を与えることになる。このため、産業界では、実装面積を拡大することなく、またシステム制御の簡易なD/Aコンバータが望まれていた。
本発明は、このような点に鑑みてなされたものであり、特に小型化に有利なD/Aコンバータを提供することを目的とする。
In the D / A converter described with reference to FIGS. 8 and 9, in order to reproduce a monaural signal, a serial digital input signal is converted into parallel data of L channel and R channel by a digital interface circuit, and then L One stage of
In recent years, in many circuit devices, the demand for reducing the mounting area has increased, and the provision of one adder also has a significant effect on the mounting area of the entire circuit device. For this reason, a D / A converter with a simple system control has been desired in the industry without increasing the mounting area.
The present invention has been made in view of these points, and an object thereof is to provide a D / A converter that is particularly advantageous for downsizing.
上記目的を達成するべく、以下に列挙するような技術を提案する。
(1)Lチャネルデータ及びRチャネルデータを含むシリアルデータからなるデジタル信号が入力されるデータインターフェース部と、
前記データインターフェース部からのデジタル信号にフィルタ係数をたたみ込み演算するデジタルフィルタ部と、
サンプリング周波数に応じた所定の倍率で前記デジタルフィルタからのデジタル信号のデータレートを高めるサンプルホールド部と、
前記サンプルホールド部からのデジタル信号が入力されるΔΣ変調部と、
前記ΔΣ変調部からのデジタル信号をアナログ信号に変換するスイッチトキャパシタフィルタ部と、
前記サンプルホールド部のデータレートを前記ΔΣ変調部のデータレートの半分にする場合を含むデータレート変換を行う制御部と、
を備えることを特徴とするD/Aコンバータ。
In order to achieve the above object, the following technologies are proposed.
(1) a data interface unit to which a digital signal composed of serial data including L channel data and R channel data is input;
A digital filter unit that performs a convolution calculation of a filter coefficient on a digital signal from the data interface unit;
A sample and hold unit for increasing the data rate of the digital signal from the digital filter at a predetermined magnification according to the sampling frequency;
A ΔΣ modulation unit to which a digital signal from the sample hold unit is input;
A switched capacitor filter unit that converts a digital signal from the ΔΣ modulation unit into an analog signal;
A control unit for performing data rate conversion including a case where the data rate of the sample-and-hold unit is half of the data rate of the ΔΣ modulation unit;
A D / A converter comprising:
上記(1)のD/Aコンバータは、そのデータインターフェース部で、Lチャネルデータ及びRチャネルデータを含むシリアルデータからなるデジタル信号の入力を受ける。また、そのデジタルフィルタ部で、前記データインターフェース部からのデジタル信号にフィルタ係数をたたみ込み演算する。更にまた、そのサンプルホールド部で、サンプリング周波数に応じた所定の倍率で前記デジタルフィルタからのデジタル信号のデータレートを高める。また、そのΔΣ変調部は、前記サンプルホールド部からのデジタル信号の入力を受ける。そして、その制御部が、前記サンプルホールド部のデータレートを前記ΔΣ変調部のデータレートの半分にする場合を含むデータレート変換を実行する。 The D / A converter of (1) receives an input of a digital signal composed of serial data including L channel data and R channel data at its data interface unit. In addition, the digital filter unit performs a convolution calculation on the digital signal from the data interface unit. Further, the sample hold unit increases the data rate of the digital signal from the digital filter by a predetermined magnification corresponding to the sampling frequency. The ΔΣ modulation unit receives the digital signal input from the sample and hold unit. Then, the control unit executes data rate conversion including a case where the data rate of the sample and hold unit is half of the data rate of the ΔΣ modulation unit.
(2)前記制御部は、前記サンプルホールド部のデータレートの基準となる基準サンプルクロックを周波数の異なる複数の既定のサンプルクロックのうちから選択し、該選択によって前記サンプルホールド部のデータレートが前記ΔΣ変調部のデータレートの半分となるようなデータレート変換を行い得るように構成されていることを特徴とする(1)のD/Aコンバータ。
上記(2)のD/Aコンバータでは、(1)のD/Aコンバータにおいて特に、前記制御部は、前記サンプルホールド部のデータレートの基準となる基準サンプルクロックを周波数の異なる複数の既定のサンプルクロックのうちから選択し、該選択によって前記サンプルホールド部のデータレートが前記ΔΣ変調部のデータレートの半分となるようなデータレート変換を行い得る。
(2) The control unit selects a reference sample clock serving as a reference for the data rate of the sample-and-hold unit from a plurality of predetermined sample clocks having different frequencies, and the data rate of the sample-and-hold unit is determined by the selection. The D / A converter according to (1), wherein the D / A converter is configured to perform data rate conversion that is half the data rate of the ΔΣ modulator.
In the D / A converter of (2), particularly in the D / A converter of (1), the control unit uses a plurality of predetermined samples having different frequencies as a reference sample clock serving as a reference for the data rate of the sample hold unit. Data rate conversion can be performed such that the data rate of the sample and hold unit becomes half of the data rate of the ΔΣ modulation unit by selecting from the clocks.
(3) 前記制御部は、前記サンプルホールド部のデータレートと前記ΔΣ変調部のデータレートとを等しくするステレオモード制御と前記サンプルホールド部のデータレートを前記ΔΣ変調部のデータレートの半分にするモノラルモード制御とを選択的に実行し、
前記スイッチトキャパシタフィルタ部は、前記制御部が前記ステレオモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを各別に並行して取り込み、且つ、前記制御部が前記モノラルモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを交互に順次取り込むことを特徴とする(1)または(2)のD/Aコンバータ。
(3) The control unit sets the data rate of the sample hold unit equal to the data rate of the ΔΣ modulation unit, and the data rate of the sample hold unit is half the data rate of the ΔΣ modulation unit. Selectively execute monaural mode control,
The switched capacitor filter unit takes in L channel data and R channel data which are digital output signals from the ΔΣ modulation unit in parallel when the control unit is executing the stereo mode control, and (D) of (1) or (2), wherein L channel data and R channel data, which are digital output signals from the ΔΣ modulation unit, are alternately and sequentially captured when the control unit is executing the monaural mode control. / A converter.
上記(3)のD/Aコンバータでは、(1)または(2)のD/Aコンバータにおいて特に、前記制御部は、前記サンプルホールド部のデータレートと前記ΔΣ変調部のデータレートとを等しくするステレオモード制御と前記サンプルホールド部のデータレートを前記ΔΣ変調部のデータレートの半分にするモノラルモード制御とを選択的に実行する。
そして、前記スイッチトキャパシタフィルタ部は、前記制御部が前記ステレオモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを各別に並行して取り込み、且つ、前記制御部が前記モノラルモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを交互に順次取り込む。
In the D / A converter of (3), particularly in the D / A converter of (1) or (2), the control unit equalizes the data rate of the sample hold unit and the data rate of the ΔΣ modulation unit. Stereo mode control and monaural mode control in which the data rate of the sample and hold unit is half the data rate of the ΔΣ modulation unit are selectively executed.
The switched capacitor filter unit takes in L channel data and R channel data, which are digital output signals from the ΔΣ modulation unit, in parallel when the control unit is executing the stereo mode control, and When the control unit is executing the monaural mode control, L channel data and R channel data, which are digital output signals from the ΔΣ modulation unit, are alternately and sequentially captured.
(4)前記制御部は、前記サンプルホールド部のデータレートと前記ΔΣ変調部のデータレートとを等しくするステレオモード制御と前記サンプルホールド部のデータレートを前記ΔΣ変調部のデータレートの半分にするモノラルモード制御とを選択的に実行し、
前記スイッチトキャパシタフィルタ部は、前記制御部が前記ステレオモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを各別に並行してステレオ信号として出力し、且つ、前記制御部が前記モノラルモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを交互に順次のモノラル信号として出力することを特徴とする(1)ないし(3)の何れか一のD/Aコンバータ。
(4) The control unit sets the data rate of the sample and hold unit and the data rate of the ΔΣ modulation unit to be equal to each other, and sets the data rate of the sample and hold unit to half the data rate of the ΔΣ modulation unit. Selectively execute monaural mode control,
The switched capacitor filter unit outputs L channel data and R channel data, which are digital output signals from the ΔΣ modulation unit, in parallel as stereo signals separately when the control unit is executing the stereo mode control. In addition, when the control unit is executing the monaural mode control, L channel data and R channel data which are digital output signals from the ΔΣ modulation unit are alternately output as sequential monaural signals. The D / A converter according to any one of (1) to (3).
上記(4)のD/Aコンバータでは、(1)ないし(3)の何れか一のD/Aコンバータにおいて特に、前記制御部は、前記サンプルホールド部のデータレートと前記ΔΣ変調部のデータレートとを等しくするステレオモード制御と前記サンプルホールド部のデータレートを前記ΔΣ変調部のデータレートの半分にするモノラルモード制御とを選択的に実行する。
そして、前記スイッチトキャパシタフィルタ部は、前記制御部が前記ステレオモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを各別に並行してステレオ信号として出力し、且つ、前記制御部が前記モノラルモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを交互に順次のモノラル信号として出力する。
In the D / A converter of (4), in particular, in the D / A converter of any one of (1) to (3), the control unit includes a data rate of the sample hold unit and a data rate of the ΔΣ modulation unit. And a mono mode control in which the data rate of the sample and hold unit is made half of the data rate of the ΔΣ modulation unit.
The switched capacitor filter unit converts the L channel data and the R channel data, which are digital output signals from the ΔΣ modulation unit, into a stereo signal in parallel with each other when the control unit executes the stereo mode control. When the control unit is executing the monaural mode control, L channel data and R channel data, which are digital output signals from the ΔΣ modulation unit, are alternately output as sequential monaural signals.
本発明のD/Aコンバータでは、加算器を含むようなステレオ/モノラル変換回路を持たずにステレオ/モノラル変換が可能となる。このため、回路の小型化が可能になる。 In the D / A converter of the present invention, stereo / monaural conversion is possible without a stereo / monaural conversion circuit including an adder. For this reason, the circuit can be miniaturized.
(本発明に関する理論)
以下、本発明の実施の形態につき詳述するに先立って、図面を参照して本発明の理論について説明する。
本発明のD/Aコンバータは、ステレオ/モノラル変換機能を有している。ここに、ステレオ/モノラル変換機能とは、ステレオで入力されたLチャネルとRチャネルのデジタルデータ(LchおよびRch)をモノラル信号の(Lch+Rch)/2としてアナログ出力する機能のことを指す。
(Theory of the present invention)
Prior to detailed description of embodiments of the present invention, the theory of the present invention will be described with reference to the drawings.
The D / A converter of the present invention has a stereo / monaural conversion function. Here, the stereo / monaural conversion function refers to a function of analog output of digital data (Lch and Rch) of L channel and R channel input in stereo as (Lch + Rch) / 2 of a monaural signal.
このモノラル信号を再生するために、D/Aコンバータのデジタル側で(Lch+Rch)/2という処理を実行する必要がある。
図1は、ある一点のデータを取り込むに際してのサンプリング時間(期間)と被サンプリング信号の振幅を示す図である。
図1(a)に図示するサンプリング時間1TにおけるデータD1の振幅を1とすると、このデータの面積(大きさ)|G|は次の式(1)からTとなる。
|G|=1×1T=T………………(1)
In order to reproduce the monaural signal, it is necessary to execute a process of (Lch + Rch) / 2 on the digital side of the D / A converter.
FIG. 1 is a diagram showing the sampling time (period) and the amplitude of a signal to be sampled when a certain point of data is captured.
If the amplitude of the data D1 at the
| G | = 1 × 1T = T ………… (1)
次にこのデータD1のサンプリング時間を2倍の2Tにすると、図1(b)に図示するデータD2となる。被サンプリング信号のサンプリング期間当たりのエネルギーに対応するデータD1およびデータD2の面積は一定なので、横軸(サンプリング時間)が2Tであるときには、振幅は、サンプリング時間が1Tであるときの半分の1/2となり、データの面積|G|は次の式(2)からTとなる。
|G|=1/2×2T=T………………(2)
Next, when the sampling time of the data D1 is doubled to 2T, the data D2 shown in FIG. Since the areas of the data D1 and the data D2 corresponding to the energy per sampling period of the sampled signal are constant, when the horizontal axis (sampling time) is 2T, the amplitude is 1 / half that when the sampling time is 1T. 2 and the data area | G | is T from the following equation (2).
| G | = 1/2 × 2T = T (2)
データD1とデータD2の面積|G|は等しい。
図1(b)でデータのサンプリング時間を2Tへ延ばしたが、もとのサンプリング時間1TとしてデータD2の面積|G|をみると、図1(c)に図示するデータD3に相当し、面積は次の式(3)から2/Tとなる。
|G|=1/2×1T=1/2T………………(3)
以上のことから、本発明者はサンプリング時間を倍にすると信号の振幅は半分になり、サンプリング時間を倍にする前の元のサンプリング時間からみた信号成分の面積は、元の信号成分の半分になることに着目した。
The area | G | of the data D1 and the data D2 is equal.
Although the data sampling time is extended to 2T in FIG. 1B, the area | G | of the data D2 as the
| G | = 1/2 × 1T = 1 / 2T (3)
From the above, the present inventor halved the amplitude of the signal when the sampling time is doubled, and the area of the signal component viewed from the original sampling time before doubling the sampling time is half that of the original signal component. Focused on becoming.
図2は、LチャネルおよびRチャネルにおけるサンプリング時間と振幅の変化を説明するための図である。
図2(a)に図示するLチャネルのデータと図2(b)に図示するRチャネルのデータのサンプリング時間を2倍にすると、振幅は、図2(c)、図2(d)に図示するように、図2(a)および図2(b)の場合の半分になる。
従って、サンプリング時間を2Tにしたデータを元のサンプリング時間1Tでサンプリングし、LチャネルデータとRチャネルデータとを交互に配列すれば、図3に図示するようなデータ配列となる。
即ち、図3は、本発明の作用に関し、LチャネルおよびRチャネルのデータをサンプリング期間毎に交互に入れ替えて時間軸上に配列してステレオ/モノラル変換する様子を表す図である。
FIG. 2 is a diagram for explaining changes in sampling time and amplitude in the L channel and the R channel.
When the sampling time of the L channel data shown in FIG. 2 (a) and the R channel data shown in FIG. 2 (b) is doubled, the amplitude is shown in FIG. 2 (c) and FIG. 2 (d). Thus, it becomes half of the case of FIG. 2 (a) and FIG. 2 (b).
Therefore, if data having a sampling time of 2T is sampled at the
That is, FIG. 3 is a diagram showing a manner of stereo / monaural conversion regarding the operation of the present invention by alternately switching the data of the L channel and the R channel for each sampling period and arranging them on the time axis.
図3において、時間軸上に配列されたモノラル信号はサンプリング期間毎にLch/2+Rch/2の振幅を持つ信号成分となる。この場合、そのモノラル信号はLチャネルデータとRチャネルデータ間での位相ずれが生じるが、この位相ずれの程度がD/Aコンバータを適用しようとするシステム(対象物)において問題とならないように設計値を選択すれば、広汎な用途に適用して有効である。例えば、ヒトの聴覚における音声識別力では認識され得ない程度の位相差となるように設計することにより、オーディオ機器の用途に適用して有効なD/Aコンバータが実現される。 In FIG. 3, monaural signals arranged on the time axis become signal components having an amplitude of Lch / 2 + Rch / 2 for each sampling period. In this case, the monaural signal has a phase shift between the L channel data and the R channel data, but the degree of the phase shift is designed not to cause a problem in a system (object) to which the D / A converter is applied. Selecting a value is effective when applied to a wide range of applications. For example, a D / A converter effective for application to an audio device can be realized by designing the phase difference so as not to be recognized by the speech discrimination power in human hearing.
上述のような本発明によれば、加算器を用いることなくモノラル信号が再生できる。このため、図8および図9を参照して既述のステレオ/モノラル変換回路802を備えたD/Aコンバータよりも、回路の構成要素を低減することができる。
従って、D/Aコンバータの小型化に大きく寄与することができる。更にまた、サンプリング時間を特定の関係に設定するだけでステレオ/モノラル変換機能が実現できる。このため、D/Aコンバータとしての制御が簡易であり、且つ、設計にかかる工数が少ないD/Aコンバータを実現することができる。
According to the present invention as described above, a monaural signal can be reproduced without using an adder. Therefore, circuit components can be reduced as compared with the D / A converter including the stereo / monaural conversion circuit 802 described with reference to FIGS. 8 and 9.
Therefore, it can greatly contribute to the downsizing of the D / A converter. Furthermore, a stereo / monaural conversion function can be realized simply by setting the sampling time to a specific relationship. For this reason, it is possible to realize a D / A converter that is easy to control as a D / A converter and that requires less man-hours for designing.
(D/Aコンバータの回路構成)
図4は、本発明の実施の形態としてのD/Aコンバータを表す機能ブロック図である。
図4に示したD/Aコンバータ400は、データレートを異にする複数のモードのうちのいずれかに分類されるデジタル入力信号(入力データ)Dinが選択的に入力される。そして、入力データDinを受けるデータインターフェース部(図中、データI/Fと表記)411、その次段のデジタルフィルタ413、更に次段のサンプルホールド回路(図中、S&Hと表記)414、更にその次段のΔΣ変調器415を含んでデジタル部410が構成されている。
(D / A converter circuit configuration)
FIG. 4 is a functional block diagram showing a D / A converter as an embodiment of the present invention.
The D /
本実施の形態では、特に、従来の装置におけるようなステレオ/モノラル変換回路(図8中、参照符号802が附されたMIX回路)を持たず、サンプルホールド回路414に供給するサンプルクロックを切換えるためのステレオ/モノラル切換部416が、コントロール部440に設けられている。
ステレオ/モノラル切換部416は、クロック分周器450に切換制御信号を供給して、その切換スイッチ430を通してサンプルホールド回路414に供給されるサンプルクロックを切換える。
In this embodiment, in particular, there is no stereo / monaural conversion circuit (MIX circuit denoted by reference numeral 802 in FIG. 8) as in the conventional apparatus, and the sample clock supplied to the
The stereo /
即ち、ステレオ/モノラル切換部416は、サンプルホールド部(サンプルホールド回路414の)データレートをΔΣ変調部(ΔΣ変調器415)のデータレートの半分にする場合を含むデータレート変換を行う制御部として機能する。
デジタル部410の出力側に、アナログ部420が接続されている。このアナログ部420は、LチャネルアナログフィルタであるSCF(Switched Capacitor Filter:図中、SCF:Lchと表記)421およびRチャネルアナログフィルタであるSCF(図中、SCF:Rchと表記)422とを含んで構成されている。
That is, the stereo /
An
上述のデジタルフィルタ413は、デジタル入力信号Dinにフィルタ係数をたたみ込み演算する。
また、サンプルホールド回路414からその次段のΔΣ変調器415へのデータの流れを通してデータレートが変換される。
上述のモードとは、オーディオプレーヤから出力されたデジタルデータの録音時のサンプリング周波数(従って、データレート)によって決定するパラメータ(即ち、これに応じた動作態様)である。
本実施の形態では、デジタル入力信号に関するデータレートに応じた3通りのモードをとり得る。即ち、標準モード、2倍速モード、および、4倍速モードの3つのモードである。
The above-described
Further, the data rate is converted through the flow of data from the
The above-mentioned mode is a parameter (that is, an operation mode corresponding to this) determined by the sampling frequency (and hence the data rate) at the time of recording of the digital data output from the audio player.
In the present embodiment, three modes corresponding to the data rate related to the digital input signal can be taken. That is, there are three modes: a standard mode, a double speed mode, and a quadruple speed mode.
標準モードとは、サンプリング周波数1fsが48kHzであるデジタル入力信号Din、或いは1fsが48kHzのデジタル入力信号Dinに対応するD/Aコンバータの動作モードである。
また、2倍速モードとは、1fsが96kHzであるデジタル入力信号Din、或いは1fsが96kHzのデジタル入力信号Dinに対応するD/Aコンバータの動作モードである。
更に、4倍速モードとは、1fsが192kHzであるデジタル入力信号Din、或いは1fsが192kHzのデジタル入力信号Dinに対応するD/Aコンバータの動作モードである。
本実施の形態のD/Aコンバータにおけるデジタル入力信号の周波数の変化は次の表2に示したとおりである。
The standard mode is an operation mode of the D / A converter corresponding to the digital input signal Din whose sampling frequency 1fs is 48 kHz or the digital input signal Din whose 1fs is 48 kHz.
The double speed mode is an operation mode of the D / A converter corresponding to a digital input signal Din whose 1fs is 96 kHz or a digital input signal Din whose 1fs is 96 kHz.
Further, the quadruple speed mode is an operation mode of the D / A converter corresponding to the digital input signal Din whose 1fs is 192 kHz or the digital input signal Din whose 1fs is 192 kHz.
The change in the frequency of the digital input signal in the D / A converter of the present embodiment is as shown in Table 2 below.
本実施の形態のD/Aコンバータは、例えばオーディオアンプに内蔵される。そして、オーディオプレーヤから出力され、図示しないDSP(Digital Signal Processor)で処理されたデジタルオーディオ信号を入力するデータインターフェース部602を備えている。本実施の形態でいうデジタル入力信号Dinは、DSPにおいて丸められたデジタルデータである。そして、データインターフェース部411が上述のDSPからデジタル入力信号Dinを受ける。
The D / A converter of the present embodiment is built in, for example, an audio amplifier. A data interface unit 602 for inputting a digital audio signal output from the audio player and processed by a DSP (Digital Signal Processor) (not shown) is provided. The digital input signal Din referred to in the present embodiment is digital data rounded in the DSP. Then, the
サンプルホールド回路414は、初段でデジタル入力信号Dinがn倍速モード(nは自然)であることが検出された場合、該当するモードに従いデータレートを変換する。
具体的には、標準速モードでのモノラル再生の場合、デジタルフィルタ413の出力レートから8倍へとサンプルホールド回路414で変換し、その後段のΔΣ変調器415では6.144MHzで動作し、最終段のアナログ部420におけるSCF421およびSCF422で交互にデータを配列する。
When it is detected that the digital input signal Din is in the n-times speed mode (n is natural) at the first stage, the
Specifically, in the case of monaural reproduction in the standard speed mode, the sample-and-
因みに、ステレオ再生の場合は、デジタルフィルタ413の出力レートから16倍へとサンプルホールド回路414を通してデータレートを変換する。
モノラル再生とステレオ再生の切替え制御は、ステレオ/モノラル切換部416によってサンプルホールド回路414に供給する基準クロック(サンプルクロック)CLKSのデータレートを切換えることにより行われる。
即ち、モノラル再生の場合は8倍へと倍率するモノラル用CLKSを選択し、ステレオ再生の場合は16倍へと倍率するステレオ用CLKSを選択する。後段のΔΣ変調器415以降はステレオ/モノラル同様の構成をとる。
Incidentally, in the case of stereo reproduction, the data rate is converted through the
Switching control between monaural reproduction and stereo reproduction is performed by switching the data rate of the reference clock (sample clock) CLKS supplied to the
That is, in the case of monaural reproduction, the monaural CLKS that is multiplied by 8 times is selected, and in the case of stereo reproduction, the stereo CLKS that is multiplied by 16 times is selected.
ΔΣ変調器415において処理された信号は、Lチャネル用とRチャネル用の各対応するSCF421およびSCF422を経て、アナログ出力信号AoutL、AoutRとしてD/Aコンバータ400から出力される。
以上の通り、本実施の形態では、結果的にアンプ等後段の機器に出力されるデジタル出力信号のデータレートを従来のD/Aコンバータと同様の値にすることができる。即ち、後段の機器の仕様等を変更することなく、適用する基準クロックCLKSのデータレートを選択するだけでステレオ/モノラル変換機能が実現される。
The signals processed in the
As described above, in this embodiment, as a result, the data rate of the digital output signal output to the subsequent device such as an amplifier can be set to the same value as that of the conventional D / A converter. That is, the stereo / monaural conversion function can be realized only by selecting the data rate of the reference clock CLKS to be applied without changing the specifications of the subsequent device.
図5に、本実施の形態のモノラル再生の場合のタイミングチャートを示す。サンプルホールド回路414を制御する図5(A)のクロックCLKSはモノラル再生の場合、ΔΣ変調器415におけるサンプリング周波数を1/2倍したサンプリング周波数3.072MHzに設定する。
ΔΣ変調器415の演算クロックは図5(C)のCLKDを使い、片チャンネル当たりは6.144MHzだが、両チャンネルタイムシェアのため12.288MHzで実際は動作する。従って、クロックCLKSも両chタイムシェアのため、実際の動作は6.144MHzとなる。
FIG. 5 shows a timing chart in the case of monaural reproduction according to the present embodiment. In the case of monaural reproduction, the clock CLKS in FIG. 5A for controlling the
The arithmetic clock of the
サンプルホールド回路414の出力レートは図5(B)のとおり図5(D)に示されたΔΣ変調器におけるサンプリング時間の2倍になっている。ΔΣ変調器415の後段のLチャネル用のSCF421およびRチャネル用のSCF422は図5(D)に示されたΔΣ変調器415の出力を図5(E)に示された6.144MHzのサンプリングクロックCLKAの立ち上がりでデータを取り込む。この結果、Lチャネル用およびRチャネル用の各対応するSCF421およびSCF422のアナログ出力信号AoutL、AoutRは図5(F)のLチャネルデータと図5(G)のRチャネルデータとが交互に順次配列された出力となりモノラル再生となる。
The output rate of the sample and hold
一方、図6は、本実施の形態のステレオ再生の場合のタイミングチャートである。図6(A)のサンプルホールド回路414のクロックCLKSは、図6(C)および図6(D)から判読されるΔΣ変調器415のデータレートへと変換するため、16倍のレートに高める設定にしている。
従って、最終段のLチャネル用およびRチャネル用の各対応するSCF421およびSCF422のアナログ出力信号AoutL、AoutRは図6(F)のLチャネルデータと図6(G)のRチャネルデータとが各別に分かれたステレオデータとなる。
On the other hand, FIG. 6 is a timing chart in the case of stereo reproduction of the present embodiment. The clock CLKS of the sample and hold
Therefore, the analog output signals AoutL and AoutR of the
Lチャネル用およびRチャネル用の各対応するSCF421およびSCF422は、本発明の要素たるスイッチトキャパシタフィルタ部を成している。
そして、上述の説明から容易に理解される通り、このスイッチトキャパシタフィルタ部は、サンプルホールド部(414)のデータレートとΔΣ変調部(415)のデータレートとが等しいとき、ΔΣ変調部(415)からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを各別に並行して取り込む。
Each corresponding
As can be easily understood from the above description, when the data rate of the sample-and-hold unit (414) is equal to the data rate of the ΔΣ modulator (415), the switched capacitor filter unit has the ΔΣ modulator (415). The L channel data and the R channel data which are digital output signals from are taken in in parallel.
また、サンプルホールド部(414)のデータレートがΔΣ変調部(415)のデータレートの半分であるときΔΣ変調部(415)からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを交互に順次取り込む。
更にまた、上述のスイッチトキャパシタフィルタ部は、サンプルホールド部(414)のデータレートとΔΣ変調部(415)のデータレートとが等しいとき、ΔΣ変調部(415)からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを各別に並行してステレオ信号として出力する。
また、サンプルホールド部(414)のデータレートがΔΣ変調部(415)のデータレートの半分であるときΔΣ変調部(415)からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを交互に順次のモノラル信号として出力する。
Further, when the data rate of the sample hold unit (414) is half of the data rate of the ΔΣ modulation unit (415), the L channel data and the R channel data which are digital output signals from the ΔΣ modulation unit (415) are alternately and sequentially. take in.
Furthermore, the above-mentioned switched capacitor filter unit has an L channel which is a digital output signal from the ΔΣ modulation unit (415) when the data rate of the sample hold unit (414) is equal to the data rate of the ΔΣ modulation unit (415). Data and R channel data are output separately as stereo signals in parallel.
Further, when the data rate of the sample hold unit (414) is half of the data rate of the ΔΣ modulation unit (415), the L channel data and the R channel data which are digital output signals from the ΔΣ modulation unit (415) are alternately and sequentially. Output as a monaural signal.
図7にLチャネルとRチャネルに別々の周波数を入力したときの本実施の形態のD/Aコンバータにおけるモノラル再生出力信号をFFT(fast Fourier Transform)した結果を図示する。FFT結果には本実施の形態のサンプルホールド回路414の周波数成分が折り返し成分として3.072MHz付近に現れているのが確認でき、主成分のLチャネルとRチャネルのトーンが帯域内に現れていることから本実施の形態でモノラル再生が可能となっていることを確認できる。
本実施の形態によれば、加算器を含むようなステレオ/モノラル変換回路を持たずにステレオ/モノラル変換機能を実現することができる。従って、ステレオ/モノラル変換機能を有しながら実装面積を増加させることなく小型化に適したD/Aコンバータを提供することができる。
FIG. 7 shows the result of FFT (fast Fourier Transform) on the monaural reproduction output signal in the D / A converter of the present embodiment when different frequencies are input to the L channel and the R channel. In the FFT result, it can be confirmed that the frequency component of the sample-and-
According to the present embodiment, a stereo / monaural conversion function can be realized without having a stereo / monaural conversion circuit including an adder. Therefore, it is possible to provide a D / A converter suitable for miniaturization without increasing the mounting area while having a stereo / monaural conversion function.
なお、本発明のD/Aコンバータは、以上述べた実施の形態に限定されるものではない。例えば、D/Aコンバータの構成要素である制御部は、図4に示されたようなステレオ/モノラル切換部416のようにデジタル部410の外部に設けられた切換スイッチ430に切換制御信号を供給して、切換スイッチ430を通してサンプルホールド回路414に供給されるサンプルクロックを切換える態様をとるのみならず、切換制御信号の生成機能部とこの切換制御信号に応答してサンプルクロックの取り込み方を切換える機能部とを一体化してなり、それがデジタル部410内に設けられる態様をもとり得る。
また、本実施の形態で説明したサンプリング周波数、サンプリング&ホールドの具体的な数値は、本実施の形態に関して例示された値に限定されるものでなく、適宜決定されるものであることは言うまでもない。
The D / A converter of the present invention is not limited to the embodiment described above. For example, the control unit, which is a component of the D / A converter, supplies a switching control signal to a
In addition, the specific numerical values of the sampling frequency and sampling and hold described in the present embodiment are not limited to the values exemplified with respect to the present embodiment, and needless to say, are determined as appropriate. .
400、800………………D/Aコンバータ
410、810………………デジタル部
411、811………………データインターフェース部
413、813………………デジタルフィルタ
414、814………………サンプルホールド回路
415、815………………ΔΣ変調器
416…………………………ステレオ/モノラル切換部
420、820………………アナログ部
812…………………………ステレオ/モノラル変換回路
421、821………………SCF(Lチャネルアナログフィルタ)
422、822………………SCF(Rチャネルアナログフィルタ)
430…………………………切換スイッチ
400, 800 ... D /
422, 822 ... SCF (R channel analog filter)
430 ………………………… Changeover switch
Claims (4)
前記データインターフェース部からのデジタル信号にフィルタ係数をたたみ込み演算するデジタルフィルタ部と、
サンプリング周波数に応じた所定の倍率で前記デジタルフィルタからのデジタル信号のデータレートを高めるサンプルホールド部と、
前記サンプルホールド部からのデジタル信号が入力されるΔΣ変調部と、
前記ΔΣ変調部からのデジタル信号をアナログ信号に変換するスイッチトキャパシタフィルタ部と、
前記サンプルホールド部のデータレートを前記ΔΣ変調部のデータレートの半分にする場合を含むデータレート変換を行う制御部と、
を備えていることを特徴とするD/Aコンバータ。 A data interface unit to which a digital input signal composed of serial data including L channel data and R channel data is input;
A digital filter unit that performs a convolution calculation of a filter coefficient on a digital signal from the data interface unit;
A sample and hold unit for increasing the data rate of the digital signal from the digital filter at a predetermined magnification according to the sampling frequency;
A ΔΣ modulation unit to which a digital signal from the sample hold unit is input;
A switched capacitor filter unit that converts a digital signal from the ΔΣ modulation unit into an analog signal;
A control unit for performing data rate conversion including a case where the data rate of the sample-and-hold unit is half of the data rate of the ΔΣ modulation unit;
A D / A converter comprising:
前記スイッチトキャパシタフィルタ部は、前記制御部が前記ステレオモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを各別に並行して取り込み、且つ、前記制御部が前記モノラルモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを交互に順次取り込むことを特徴とする請求項1又は2に記載のD/Aコンバータ。 The control unit includes a stereo mode control for equalizing a data rate of the sample hold unit and a data rate of the ΔΣ modulation unit, and a monaural mode control for setting the data rate of the sample hold unit to half the data rate of the ΔΣ modulation unit. And selectively
The switched capacitor filter unit takes in L channel data and R channel data which are digital output signals from the ΔΣ modulation unit in parallel when the control unit is executing the stereo mode control, and 3. The D according to claim 1, wherein when the control unit is executing the monaural mode control, L channel data and R channel data which are digital output signals from the ΔΣ modulation unit are alternately and sequentially captured. / A converter.
前記スイッチトキャパシタフィルタ部は、前記制御部が前記ステレオモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを各別に並行してステレオ信号として出力し、且つ、前記制御部が前記モノラルモード制御を実行しているときには前記ΔΣ変調部からのデジタル出力信号であるLチャネルデータ及びRチャネルデータを交互に順次のモノラル信号として出力することを特徴とする請求項1乃至3の何れか一項に記載のD/Aコンバータ。 The control unit includes a stereo mode control for equalizing a data rate of the sample hold unit and a data rate of the ΔΣ modulation unit, and a monaural mode control for setting the data rate of the sample hold unit to half the data rate of the ΔΣ modulation unit. And selectively
The switched capacitor filter unit outputs L channel data and R channel data, which are digital output signals from the ΔΣ modulation unit, in parallel as stereo signals separately when the control unit is executing the stereo mode control. In addition, when the control unit is executing the monaural mode control, L channel data and R channel data which are digital output signals from the ΔΣ modulation unit are alternately output as sequential monaural signals. The D / A converter as described in any one of Claims 1 thru | or 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010057737A JP5466054B2 (en) | 2010-03-15 | 2010-03-15 | D / A converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010057737A JP5466054B2 (en) | 2010-03-15 | 2010-03-15 | D / A converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011193233A true JP2011193233A (en) | 2011-09-29 |
JP5466054B2 JP5466054B2 (en) | 2014-04-09 |
Family
ID=44797706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010057737A Expired - Fee Related JP5466054B2 (en) | 2010-03-15 | 2010-03-15 | D / A converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5466054B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387659A (en) * | 1986-09-30 | 1988-04-18 | Pioneer Electronic Corp | Digital audio channel selecting circuit |
JPH07235136A (en) * | 1994-02-21 | 1995-09-05 | Aiwa Co Ltd | Digital audio apparatus |
JPH1051309A (en) * | 1996-03-08 | 1998-02-20 | S Three Inc | D/a conversion system and its method |
JPH11330909A (en) * | 1998-05-08 | 1999-11-30 | Asahi Kasei Micro Syst Co Ltd | Digital filter |
JP2001203581A (en) * | 2000-01-21 | 2001-07-27 | Asahi Kasei Microsystems Kk | Mute circuit and electronic device, and its muting method |
JP2002124880A (en) * | 2000-10-16 | 2002-04-26 | Matsushita Electric Ind Co Ltd | Δς modulation type d-a converter |
JP2002366198A (en) * | 2002-04-24 | 2002-12-20 | Sharp Corp | Recorder and reproducer |
JP2004072507A (en) * | 2002-08-07 | 2004-03-04 | Rohm Co Ltd | Noise shaper for stereo signal processing |
-
2010
- 2010-03-15 JP JP2010057737A patent/JP5466054B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387659A (en) * | 1986-09-30 | 1988-04-18 | Pioneer Electronic Corp | Digital audio channel selecting circuit |
JPH07235136A (en) * | 1994-02-21 | 1995-09-05 | Aiwa Co Ltd | Digital audio apparatus |
JPH1051309A (en) * | 1996-03-08 | 1998-02-20 | S Three Inc | D/a conversion system and its method |
JPH11330909A (en) * | 1998-05-08 | 1999-11-30 | Asahi Kasei Micro Syst Co Ltd | Digital filter |
JP2001203581A (en) * | 2000-01-21 | 2001-07-27 | Asahi Kasei Microsystems Kk | Mute circuit and electronic device, and its muting method |
JP2002124880A (en) * | 2000-10-16 | 2002-04-26 | Matsushita Electric Ind Co Ltd | Δς modulation type d-a converter |
JP2002366198A (en) * | 2002-04-24 | 2002-12-20 | Sharp Corp | Recorder and reproducer |
JP2004072507A (en) * | 2002-08-07 | 2004-03-04 | Rohm Co Ltd | Noise shaper for stereo signal processing |
Also Published As
Publication number | Publication date |
---|---|
JP5466054B2 (en) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4726875B2 (en) | Audio signal processing method and apparatus | |
US8094835B2 (en) | Signal processing apparatus | |
EP1814358B1 (en) | Audio signal processing device and audio signal processing method | |
CN101868984B (en) | Apparatus and method for determining a component signal with great accuracy | |
US8594343B2 (en) | Sound processing apparatus and sound processing method | |
CN109714681A (en) | A kind of device and its implementation of the digital audio 3D that sample rate is adaptive and audio mixing effect | |
JP5466054B2 (en) | D / A converter | |
JP4728943B2 (en) | Audio processing circuit, activation method thereof, and electronic device using the same | |
JP4137706B2 (en) | Audio data processing circuit and audio data processing method | |
US8306245B2 (en) | Multi-mode audio amplifiers | |
JP2000059218A (en) | A/d converter | |
JP4435452B2 (en) | Signal processing apparatus, signal processing method, program, and recording medium | |
JP5224586B2 (en) | Audio signal interpolation device | |
JP3572057B2 (en) | Band splitting A / D converter | |
JP3239756B2 (en) | Mixing circuit, encoding device and codec | |
JP2009124460A (en) | Frequency converter | |
EP4131264A1 (en) | Digital audio signal processing | |
JPH077423A (en) | Waveform recorder | |
JP2005064972A (en) | Signal processor and signal processing method | |
JP2006098717A (en) | Digital signal processing device | |
WO2010146874A1 (en) | Digital mixing circuit and mobile terminal provided therewith | |
JP5795503B2 (en) | Pulse width modulation system and audio signal output device | |
JPS60242717A (en) | Fir-type digital filter | |
KR20040050401A (en) | Time sharing digital filter and multi-channel Digital/Analog converter circuit using the same | |
JPH1098353A (en) | Digital signal processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5466054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |