JP2011187921A - 固体撮像装置及びその駆動方法 - Google Patents

固体撮像装置及びその駆動方法 Download PDF

Info

Publication number
JP2011187921A
JP2011187921A JP2010198571A JP2010198571A JP2011187921A JP 2011187921 A JP2011187921 A JP 2011187921A JP 2010198571 A JP2010198571 A JP 2010198571A JP 2010198571 A JP2010198571 A JP 2010198571A JP 2011187921 A JP2011187921 A JP 2011187921A
Authority
JP
Japan
Prior art keywords
solid
imaging device
state imaging
region
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010198571A
Other languages
English (en)
Other versions
JP5535835B2 (ja
Inventor
Ryoichi Goto
亮一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010198571A priority Critical patent/JP5535835B2/ja
Priority to US13/023,994 priority patent/US8154057B2/en
Publication of JP2011187921A publication Critical patent/JP2011187921A/ja
Application granted granted Critical
Publication of JP5535835B2 publication Critical patent/JP5535835B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816Output structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14806Structural or functional details thereof
    • H01L27/14812Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】高解像度の固体撮像装置において、暗電流の発生を抑制しつつ、電荷の転送効率を向上させる技術を提供する。
【解決手段】フォトダイオードを有する光電変換部(1)と、電荷蓄積部(3)と、電荷転送部(5)と、その光電変換部(1)とその電荷蓄積部(3)との間に設けられた第1制御ゲート部(2)と、その電荷蓄積部(3)とその電荷転送部(5)との間に設けられた第2制御ゲート部(4)とを具備する固体撮像装置を構成する。その電荷蓄積部(3)は、その第1制御ゲート部(2)に近い位置に形成された第1領域(11)と、その第2制御ゲート部(4)に近い位置に形成され、その第1領域(11)よりもチャネル電位が増加するように構成された第2領域(15)とを備える。そして、その第1領域(11)とその第2領域(15)は、ピンニング状態でその信号電荷を保持する。
【選択図】図5

Description

本発明は、固体撮像装置及びその駆動方法に関する。
固体撮像装置の一構造として、フォトダイオードとCCD部との間に、電荷を一時的に蓄積制御する電荷蓄積部(メモリ)が設けられている構造がある。電荷蓄積部を持つイメージセンサでは、電荷蓄積部に電荷を保持している時間に比例して暗電流が増加するため、長時間の蓄積をすればするほど画像の劣化が著しくなる。また、暗電流は8〜10℃の温度上昇により、約2倍に増加する。これらのことから、上述のような電荷蓄積部を有する固体撮像装置においては、電荷蓄積部上のゲート電極に負の電圧を印加し、酸化膜とシリコン基板との界面をGND電位にピンニングさせることで、界面準位に起因する暗電流を抑制する方法が使用されている(例えば、特許文献1参照)。
特許文献1には、任意に制御された受光時間に応じた信号電荷を保持すると共に、暗電流の発生を抑制し且つ残像を生じることなく信号電荷の転送を行うことができる固体撮像装置に関する技術が記載されている。
図1は、特許文献1に記載の固体撮像装置100の断面と、その断面におけるポテンシャルを例示する図である。図1の(a)は、固体撮像装置100の断面を例示している。図1の(b)は、その断面におけるポテンシャルの井戸の状態を例示している。また図1の(b)における実線と点線は、各電極に印加される電圧に対応したポテンシャルの遷移の様子を例示している。その固体撮像装置100は、光電変換部(フォトダイオード)101と電荷蓄積部103との間に電荷転送ゲート部102が設けられている。また、電荷蓄積部103とCCD部105との間に電荷転送ゲート部104が設けられている。p型半導体基板118内に、不純物濃度n1のn型拡散層112が設けられ、その表面側にp+型拡散層113が設けられている。固体撮像装置100は、これらにより光電変換部(フォトダイオード)101を構成している。
電荷転送ゲート部102〜CCD部105に渡ってn型拡散層(不純物濃度n)111が設けられている。電荷転送ゲート電極106の下部には、不純物濃度p1のp型拡散層114が設けられている。電荷転送ゲート電極108の下部には、不純物濃度p2のp型拡散層116が設けられている。光電変換部(フォトダイオード)101およびCCD部105の片側には、それぞれ素子分離用のp+型拡散層110およびp+型拡散層117が設けられている。電荷転送ゲート電極106には、駆動パルスΦTG1が印加され、電荷転送ゲート電極108には、駆動パルスΦTG2が印加され、CCD部ゲート電極109には、駆動パルスΦ1が印加され、電荷蓄積ゲート電極107には、DC電圧V2が印加されている。また、図示していないが、p型半導体基板118は、通常、GND電位に設定されている。
光電変換部(フォトダイオード)101に蓄積された電荷は駆動パルスΦTG1がON、駆動パルスΦTG2がOFFのときに、電荷蓄積ゲート電極107の下に転送され、転送終了後、駆動パルスΦTG1はOFFになる。次に、電荷蓄積部103で電荷が一時蓄積された後、駆動パルスΦTG2がONになり、さらに、駆動パルスΦ1もONになると、CCD部105に電荷は転送され、転送終了後に駆動パルスΦTG2がOFFになる。その後、CCD部105に蓄積された電荷は、CCDをパルス駆動することにより、出力アンプ(図示しない)に転送される。
光電変換部(フォトダイオード)101からCCD部105に渡ってn型拡散層(不純物濃度n)111が形成されていることにより、電荷転送路がSi表面を通らない、いわゆる埋め込み型チャネルとなっている。図2は、電荷蓄積部103における断面と、その断面における電位を例示する図であり、図1のC−C’断面図および深さ方向へのポテンシャルを示している。図2は、電荷蓄積ゲート電極107にピンニング電圧以下の負の電圧が印加された状態のポテンシャル図であり、n型拡散層(不純物濃度n)111とゲート酸化膜119との界面が、p型半導体基板118と同電位のGND電位となっている。これにより界面準位起因の暗電流の発生を抑制している。
昨今のイメージセンサの解像度向上の流れにより、画素ピッチは大幅に縮小される傾向にあり、電荷蓄積部のチャネル幅も同様に縮小される傾向にある。画素ピッチが縮小しても、感度や飽和電荷量などの特性はフォトダイオード構造の改善や面積の拡大によりある程度の大きさに維持されるため、電荷蓄積部でも相応の電荷蓄積容量が必要となる。したがって、必然的に電荷蓄積部を転送方向に向かって長くしなければならなくなり、電荷の転送効率が悪くなるという問題が生じることがある。電荷の転送効率を向上させる技術が知られている(例えば、特許文献2参照)
特許文献2には、転送電極の長さを変え、かつ長い方の転送電極下のチャンネル部を不純物濃度の異なる領域に分割することにより、信号電荷の転送速度を向上させる技術が記載されている。特許文献2に記載の技術は、一定の転送周波数のもとでは、信号電荷の取り残しを減少させ、転送品質を向上させている。また、特許文献2に記載の技術は、同一品質の転送であれば、転送周波数を高くすることができる。
図3は、特許文献2に記載の固体撮像装置の概略構成図である。これを固体撮像装置200とする。図3の(a)は、固体撮像装置200の断面の構成を示している。図3の(b)は、その断面における各ゲート電極下のポテンシャルを示している。図3の(b)における実線と点線は、各電極に印加される電圧に対応したポテンシャルの遷移の様子を例示している。図3の(a)を参照すると、固体撮像装置200のp型半導体基板133内に、不純物濃度n−のn型拡散層132が設けられている。第2層ゲート電極128および第2層ゲート電極130の下部には、不純物濃度nのn型拡散層131が設けられている。これにより、電荷転送路がSi表面を通らない、いわゆる埋め込み型チャネルとなっている。シリコン基板の一主面上に酸化膜を介して第1層ゲート電極127、第1層ゲート電極129、および第2層ゲート電極128、第2層ゲート電極130が設けられている。それぞれのゲート電極には、電荷転送のための駆動パルスΦ4、駆動パルスΦ2、駆動パルスΦ1、駆動パルスΦ3が印加されている。
第2層ゲート電極128、第2層ゲート電極130の下部の一部には、n型拡散層131が設けられており、これにより図3の(b)に示されているように、同一ゲート電極下部でチャネル電位差を形成し、転送電界を強化することにより電荷転送効率の向上を図っている。
特開2008−258571号公報 特許第3366656号公報
昨今のイメージセンサの解像度向上の流れにより、画素ピッチは大幅に縮小される傾向にあり、電荷蓄積部のチャネル幅も同様に縮小される傾向にある。狭い配列ピッチに対応するように電荷蓄積部の電荷蓄積容量を確保するためには、電荷蓄積部を転送方向に長くしなければならない。電荷蓄積部を転送方向に長くすると、電荷の転送効率が劣化することになる。転送効率を向上させるために、単純に特許文献2に記載の技術を、特許文献1に記載の技術に適用した場合、抑制されていた暗電流が発生し、画像の劣化が生じてしまうことがある。
本発明が解決しようとする課題は、解像度の向上に対応した高解像度の固体撮像装置において、暗電流の発生を抑制しつつ、電荷の転送効率を向上させる技術を提供することにある。
以下に、[発明を実施するための形態]で使用される番号を用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
上記の課題を解決するために、フォトダイオードを有する光電変換部(1)と、電荷蓄積部(3)と、電荷転送部(5)と、その光電変換部(1)とその電荷蓄積部(3)との間に設けられた第1制御ゲート部(2)と、その電荷蓄積部(3)とその電荷転送部(5)との間に設けられた第2制御ゲート部(4)とを具備する固体撮像装置を構成する。その第1制御ゲート部(2)は、その光電変換部(1)からその電荷蓄積部(3)への信号電荷の移動を制御する。その第2制御ゲート部(4)は、その電荷蓄積部(3)からその電荷転送部(5)への電荷の移動を制御する。その電荷蓄積部(3)は、その第1制御ゲート部(2)に近い位置に形成された第1領域(11)と、その第2制御ゲート部(4)に近い位置に形成され、その第1領域(11)よりもチャネル電位が増加するように構成された第2領域(15)とを備える。そして、その第1領域(11)とその第2領域(15)は、ピンニング状態でその信号電荷を保持する。
電荷蓄積ゲート電極下部において、不純物濃度の異なる領域を設けたり、チャネル幅に変化をつけたりするなどして、第2制御ゲート電極側のチャネル電位が増加するようにする。このとき、その全領域がピンニングするような電圧設定範囲を規定する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、解像度の向上に対応した高解像度の固体撮像装置において、暗電流の発生を抑制しつつ、電荷の転送効率を向上させる技術を提供することが可能となる。
電荷蓄積ゲート電極下部において、不純物濃度の異なる領域を設け、その全領域がピンニングするような電圧設定範囲を規定することにより、暗電流の発生を抑制しつつ、電荷転送効率を向上させることができ、高解像度化に対応することが可能となる。
また、電荷蓄積ゲート電極下部において、チャネル幅に変化を設け、その全領域がピンニングするような電圧設定範囲を規定することにより、暗電流の発生を抑制しつつ、電荷転送効率を向上させることができ、高解像度化に対応することが可能となる。
図1は、従来の固体撮像装置100の構成を示す断面図である。 図2は、従来の固体撮像装置100の断面図および深さ方向へのポテンシャル図である。 図3は、従来の固体撮像装置200の構成を例示する図である。 図4は、第1実施形態の固体撮像装置40の構成を例示する平面図である。 図5は、固体撮像装置40の断面を例示する断面図である。 図6は、固体撮像装置40の断面を例示する断面図である。 図7は、第1実施形態の固体撮像装置40の動作を例示するタイミングチャートおよび電荷の遷移を例示するブロック図である。 図8は、電荷蓄積ゲート電極下部の不純物濃度の異なる2箇所のチャネル電位特性を例示するグラフである。 図9は、固体撮像装置40の断面の深さ方向のポテンシャルを例示するポテンシャル図である。 図10は、固体撮像装置40の断面の深さ方向のポテンシャルを例示するポテンシャル図である。 図11は、比較例の固体撮像装置の構成を例示する断面図である。 図12は、電荷蓄積ゲート電極107の下部の不純物濃度の異なる2箇所のチャネル電位特性を例示するチャネル電位特性図である。 図13は、固体撮像装置300において、電荷蓄積ゲート電極107にゲート電圧V2が印加されている時の深さ方向のポテンシャルを例示するポテンシャル図である。 図14は、固体撮像装置300において、電荷蓄積ゲート電極107にゲート電圧V2が印加されている時の深さ方向のポテンシャルを例示するポテンシャル図である。 図15は、第2実施形態の固体撮像装置40の構成を例示する断面図である。 図16は、第2実施形態の固体撮像装置40の電荷蓄積ゲート電極7の下部の不純物濃度の異なる3箇所のチャネル電位特性を例示するチャネル電位特性図である。 図17は、第3実施形態の固体撮像装置40の断面の構成を例示する断面図である。 図18は、第4実施形態の固体撮像装置40の構成を例示する図である。 図19は、第4実施形態の固体撮像装置40における、電荷蓄積ゲート電極7の下部のチャネル幅の異なる2箇所のチャネル電位特性を例示するチャネル電位特性図である。 図20は、第5実施形態の固体撮像装置40aの構成を例示する平面図である。 図21は、第5実施形態の固体撮像装置40aの断面と、その断面におけるポテンシャルを例示する図である。 図22は、第5実施形態の固体撮像装置40aにおける第1注入エネルギーn型拡散層50の断面と、その断面における電位を例示する図である。 図23は、第5実施形態の固体撮像装置40aにおける第2注入エネルギーn型拡散層51の断面と、その断面における電位を例示する図である。 図24は、第5実施形態の固体撮像装置40aの動作を例示する図である。 図25は、ドーズ量を一定にして注入エネルギーを変化させたときのチャネル電位特性を例示するグラフである。 図26は、ドーズ量を一定にして注入エネルギーを変化させたときの不純物濃度分布(ドナーおよびアクセプタのプロファイル)を例示するグラフである。 図27は、ドーズ量を一定にして注入エネルギーを変化させたときの不純物濃度分布(ドナーおよびアクセプタのプロファイル)を例示するグラフである。 図28は、ドーズ量を一定にして注入エネルギーを変化させたときの不純物濃度分布(ドナーおよびアクセプタのプロファイル)を例示するグラフである。 図29は、ドーズ量を一定にして注入エネルギーを変化させたときのチャネル電位分布を例示するグラフである。 図30は、ドーズ量を一定にして注入エネルギーを変化させたときのチャネル電位分布を例示するグラフである。 図31は、ドーズ量を一定にして注入エネルギーを変化させたときのチャネル電位分布を例示するグラフである。 図32は、注入エネルギーを一定にしてドーズ量を変化させたときのチャネル電位特性を例示するグラフである。 図33は、注入エネルギーを一定にしてドーズ量を変化させたときの不純物濃度分布(ドナーおよびアクセプタのプロファイル)を例示するグラフである。 図34は、注入エネルギーを一定にしてドーズ量を変化させたときの不純物濃度分布(ドナーおよびアクセプタのプロファイル)を例示するグラフである。 図35は、注入エネルギーを一定にしてドーズ量を変化させたときの不純物濃度分布(ドナーおよびアクセプタのプロファイル)を例示するグラフである。 図36は、注入エネルギーを一定にしてドーズ量を変化させたときのチャネル電位分布を例示するグラフである。 図37は、注入エネルギーを一定にしてドーズ量を変化させたときのチャネル電位分布を例示するグラフである。 図38は、注入エネルギーを一定にしてドーズ量を変化させたときのチャネル電位分布を例示するグラフである。 図39は、第6実施形態の固体撮像装置40aの断面と、その断面におけるポテンシャルを例示する図である。
[第1実施形態]
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図4は、第1実施形態の固体撮像装置40の構成を例示する平面図である。固体撮像装置40は、n型拡散層(不純物濃度n1)12を含む光電変換部(フォトダイオード)1と、電荷転送ゲート電極6を含む電荷転送ゲート部2と、電荷蓄積ゲート電極7を含む電荷蓄積部3と、電荷転送ゲート電極8を含む電荷転送ゲート部4と、CCD領域21を含むCCD部5とを備えている。その固体撮像装置40において、光電変換部(フォトダイオード)1と電荷蓄積部3との間に電荷転送ゲート部2が設けられている。その電荷蓄積部3とCCD部5との間に電荷転送ゲート部4が設けられている。CCD部5には、CCD部ゲート電極9、CCD部ゲート電極20、CCD部ゲート電極25およびCCD部ゲート電極26が繰り返して配置されており、その一端に出力アンプ22が設けられている。
図5は、上述の平面図におけるX−X’断面と、その断面におけるポテンシャルを例示する図である。図5の(a)は、図4の平面図におけるX−X’断面を例示している。図5の(b)は、そのX−X’断面におけるポテンシャルの井戸の状態を例示している。また、図5の(b)における実線と点線は、各電極(電荷転送ゲート部2、電荷転送ゲート部4、CCD部5)に印加される電圧に対応したポテンシャルの遷移の様子を例示している。
図5に示されているように、固体撮像装置40は、X−X’断面において、p型半導体基板18内に、不純物濃度n1のn型拡散層12を備えている。そのn型拡散層(不純物濃度n1)12の表面側には、p+型拡散層13が設けられている。光電変換部(フォトダイオード)1は、そのn型拡散層(不純物濃度n1)12とp+型拡散層13を含んで構成されている。
また、固体撮像装置40は、電荷転送ゲート部2〜CCD部5に渡ってn型拡散層(不純物濃度n)11を備えている。電荷転送ゲート電極6の下部には、不純物濃度p1のp型拡散層14が設けられている。電荷転送ゲート電極8の下部には、不純物濃度p2のp型拡散層16が設けられている。そして、本実施形態の固体撮像装置40は、電荷蓄積ゲート電極7の下部のCCD部5側の一部に、不純物濃度n2のn型拡散層15を備えている。
ここで、不純物濃度n2のn型拡散層15の形成方法としては、例えば1回目のイオン注入で電荷転送ゲート部2〜CCD部5まで開口されたマスクを用いて不純物濃度n相当を形成する。そして、2回目のイオン注入によりn型拡散層(不純物濃度n2)15部分のみ開口されたマスクを用いて不純物濃度naを追加注入する。すなわち、n2=n+naとなり、n<n2となる。これは一例であり、n<n2であれば製造方法は問わない。各ゲート電極とシリコン基板との間には、絶縁するためのゲート酸化膜19が形成されている。光電変換部(フォトダイオード)1およびCCD部5の片側にはそれぞれ素子分離用のp+型拡散層10およびp+型拡散層17が設けられている。
図6は、上述の平面図におけるY−Y’断面と、その断面におけるポテンシャルを例示する図である。図6の(a)は、図4の平面図におけるY−Y’断面を例示している。図6の(b)は、そのY−Y’断面におけるポテンシャルの井戸の状態を例示している。図6に示されているように、固体撮像装置40は、p型半導体基板18内に、不純物濃度nのn型拡散層11が設けられている。シリコン基板の一主面上には、ゲート酸化膜19を介してCCD部ゲート電極9、CCD部ゲート電極20、CCD部ゲート電極25およびCCD部ゲート電極26が設けられている。CCD部ゲート電極20およびCCD部ゲート電極26の下部には、不純物濃度n−のn型拡散層23が設けられている。第1層ゲート電極は、2電極毎(CCD部ゲート電極9とCCD部ゲート電極26の組み合わせ、および、CCD部ゲート電極25とCCD部ゲート電極20の組み合わせ)に配線で接続され、それぞれ駆動パルスΦ1および駆動パルスΦ2が印加されている。
各拡散層のイオン注入エネルギー、イオン注入量の一例を以下に記載する。
p+型拡散層10・・・30keV、5.0×1013/cm
p+型拡散層17・・・30keV、5.0×1013/cm
n型拡散層(不純物濃度n)11・・・150keV、2.0×1012/cm
n型拡散層(不純物濃度n1)12・・・300keV、1.5×1012/cm
p+型拡散層13・・・30keV、1.0×1013/cm
p型拡散層14・・・50keV、4.0×101012/cm
n型拡散層(不純物濃度n2)15・・・150keV、3.0×1012/cm
p型拡散層16・・・50keV、4.0×1012/cm
なお、p型半導体基板18の不純物濃度は2.0×1015/cm程度であり、酸化膜厚は500〜1000Å程度である。また、電荷転送ゲート電極6には駆動パルスΦTG1が印加される。電荷転送ゲート電極8には駆動パルスΦTG2が印加される。CCD部ゲート電極9には駆動パルスΦ1が印加される。電荷蓄積ゲート電極7にはDC電圧V1が印加される。また、図示していないが、p型半導体基板18はGND電位に設定されている。
以下に、第1実施形態の固体撮像装置40の動作について説明を行う。図7は、第1実施形態の固体撮像装置40の動作を例示する図である。図7の(a)は、固体撮像装置40の動作を例示するタイミングチャートである。図7の(b)は、そのタイミングチャートに応じて動作するときの電荷の遷移の状態を例示するブロック図である。図7の(a)を参照すると、時刻t1おいて、光入射により光電変換部(フォトダイオード)1で発生した電荷が蓄積されている。時刻t2において、駆動パルスΦTG1がONとなり、電荷が電荷蓄積部3に転送される。時刻t3において、駆動パルスΦTG2がONとなり、CCD部5に電荷が転送される。CCD部5に転送された電荷は、2相の駆動パルスΦ1、駆動パルスΦ2によりCCD領域21を転送され、出力アンプ22を介して出力される。
印加電圧の一例を以下に記載する。
ΦTG1・・・LOW 0[V]〜HIGH 5[V]のパルス
ST ・・・ −10V[V]のDC電圧
ΦTG2・・・LOW 0[V]〜HIGH 10[V]のパルス
Φ1 ・・・LOW 0[V]〜HIGH 5[V]のパルス
Φ2 ・・・Φ1の逆相パルス
一般に、拡散によってのみ全信号電荷を転送する場合、その転送時間は転送電極のゲート長の2乗に比例する。また、フリンジ電界によってのみ全信号電荷を転送する場合、その転送時間はゲート長の3乗に比例する。
本実施形態の固体撮像装置40において、電荷蓄積ゲート電極7のゲート長をLと仮定し、n型拡散層(不純物濃度n)11とn型拡散層(不純物濃度n2)15がL/2の長さで均等に設けられているとした場合、実効的なゲート長がL/2の電極が2つ直列にあることと等価となる。仮に、電荷転送がすべて拡散で行われるとし、n型拡散層(不純物濃度n2)15のない場合の電荷転送時間を1とした場合、n型拡散層(不純物濃度n2)15のある場合の電荷転送時間は1/2となる。
実際には、n型拡散層(不純物濃度n)11とn型拡散層(不純物濃度n2)15の境界にはフリンジ電界がかかりフリンジ電界による転送が行われるため、転送時間がさらに短くなることは容易に推測できる。次に、このフリンジ電界を形成する元となるチャネル電位について説明する。
図8は、電荷蓄積ゲート電極下部の不純物濃度の異なる2箇所のチャネル電位特性を例示するグラフである。曲線34は、電荷蓄積ゲート電極7の下部の不純物濃度nの領域に対応するチャネル電位特性を例示している。曲線35は、不純物濃度n2の領域に対応するチャネル電位特性を例示している。曲線34におけるピンニング電圧は、ピンニング電圧V2pとして示されている。曲線34におけるピンニング電位はピンニング電位ψv2aとして示されている。一方、曲線35におけるピンニング電圧はピンニング電圧V1pとして示されている。曲線35におけるピンニング電位はピンニング電位ψv1で示されている。
本実施形態の固体撮像装置40において、電荷蓄積ゲート電極7に印加するDC電圧V1は、ピンニング電圧V1p以下に設定されている。電荷蓄積ゲート電極7に、DC電圧V1を印加することにより、不純物濃度nのn型拡散層11部分のチャネル電位は、ピンニング電位ψv2aとなり、不純物濃度n2のn型拡散層15部分のチャネル電位はピンニング電位ψv1となる。これにより、電荷蓄積ゲート電極7下部のn型拡散層(不純物濃度n)11とn型拡散層(不純物濃度n2)15との境界近傍でチャネル電位差(ψv1−ψv2a)が生じる。そのためフリンジ電界が生じ、転送効率が改善される。
図9は、電荷蓄積部3における断面と、その断面における電位を例示する図であり、図5の断面図におけるA−A’断面と、その深さ方向のポテンシャルを例示するポテンシャル図である。図10は、電荷蓄積部3における断面と、その断面における電位を例示する図であり、図5の断面図におけるB−B’断面と、その深さ方向のポテンシャルを例示するポテンシャル図である。図9に示されているように、ゲート電圧V1をピンニング電圧V1p以下に設定することにより、n型拡散層(不純物濃度n)11とゲート酸化膜19との界面は、ポテンシャルがp型半導体基板18と同電位のGNDレベルになっている。また、図10に示されているように、ゲート電圧V1をピンニング電圧V1p以下に設定することにより、n型拡散層(不純物濃度n2)15とゲート酸化膜19との界面もポテンシャルがp型半導体基板18と同電位のGNDレベルになっている。したがって、酸化膜−シリコン基板界面の界面準位に起因する暗電流の発生が約1/5に抑制される。
以上のように、本実施形態の固体撮像装置40の構成および動作により、1電極下部で2つのピンニング電位の差を利用してフリンジ電界を発生させることで、転送効率を向上させると同時に暗電流の低減も可能となる。
[比較例]
以下に、本願発明の比較例について説明を行う。図11は、上述の特許文献1に記載の技術と、特許文献2に記載の技術を単純に組み合わせた場合の固体撮像装置300の断面と、その断面におけるポテンシャルを例示する図である。図11の(a)は、固体撮像装置300の断面を例示している。図11の(b)は、その断面におけるポテンシャルの井戸の状態を例示している。また図11の(b)における実線と点線は、各電極に印加される電圧に対応したポテンシャルの遷移の様子を例示している。図11に示されているように、比較例の固体撮像装置300は、図1に示す固体撮像装置100と異なり、電荷蓄積ゲート電極107の下部のCCD側の一部に、不純物濃度n2のn型拡散層215が設けられている。ここで不純物濃度はn<n2とする。
図12は、電荷蓄積ゲート電極107の下部の不純物濃度の異なる2箇所のチャネル電位特性を例示するチャネル電位特性図である。不純物濃度nおよび不純物濃度n2の領域に対応するチャネル電位特性は、それぞれ曲線134、曲線135で示されている。曲線134において、ゲート電圧がピンニング電圧V2p以下では、チャネル電位が一定値のピンニング電位ψv2aとなっている。この電圧をピンニング電圧V2pと呼ぶ。また、対応する電位をピンニング電位ψv2aと呼ぶ。
通常、ピンニング電位ψv2aの値は、光電変換部から電荷転送ゲート電極106を介して電荷蓄積部103(ここでは特に不純物濃度nの部分)に電荷を転送する際に支障のない値に設計される。また、電荷蓄積ゲート電極107に印加するDC電圧は、
ピンニング電圧V2p〜(ピンニング電圧V2p−1[V])
程度に設定される。
ここでは、電荷蓄積ゲート電極107のゲート電圧をDC電圧V2とする。ゲート電圧V2の時の曲線135におけるチャネル電位はチャネル電位ψv2bである。上述の図11に示される固体撮像装置300のような構成にすることにより、電荷蓄積ゲート電極107の下部のn型拡散層111と、n型拡散層215との境界近傍で

チャネル電位差(ψv2b−ψv2a)

が生じる。そのため、転送電界が強化され、転送効率が改善される。しかし、固体撮像装置300のような構成および設定の場合、界面準位起因の暗電流が発生する場合がある。
図13および図14は、固体撮像装置300の電荷蓄積部103の断面において、電荷蓄積ゲート電極107にゲート電圧V2が印加されている時の深さ方向のポテンシャルを例示する図である。図13は、図11におけるD−D’断面と、その深さ方向のポテンシャルを例示している。図14は、図11におけるE−E’断面と、その深さ方向のポテンシャルを例示している。
図13に示されているように、n型拡散層111とゲート酸化膜119との界面がp型拡散層118と同電位のGND電位となっている。これにより、固体撮像装置300における不純物濃度nの領域では、界面準位起因の暗電流の発生が抑制されている。
しかしながら、上述した曲線135におけるピンニング電圧はピンニング電圧V1pであり、
V2>V1p
である。そのため、図14に示されているように、n型拡散層215とゲート酸化膜119との界面はピンニング状態ではなく、GND電位よりも高い電位となっている。したがって、界面準位起因の暗電流が発生してしまうことになる。
比較例の固体撮像装置300と異なり、本実施形態の固体撮像装置40は、電荷蓄積ゲート電極下部において、不純物濃度の異なる領域を設け、その全領域がピンニングするような電圧設定範囲を規定することにより、暗電流の発生を抑制しつつ、電荷転送効率を向上させることができ、高解像度化に対応することが可能となる。換言すると、本実施形態の固体撮像装置40は、高解像度化により電荷蓄積部が転送方向に長く形成される場合においても、電荷蓄積ゲート電極下部の転送電界を強化することができ、かつ、電荷蓄積ゲート電極下部の酸化膜とn型拡散層との界面をすべてGND電位にピンニングすることができるため、界面準位起因の暗電流も低減できる。
[第2実施形態]
以下に、本願発明の第2実施形態について説明を行う。図15は、第2実施形態の固体撮像装置40の断面と、その断面におけるポテンシャルを例示する図である。図15の(a)は、第2実施形態の固体撮像装置40の断面を例示している。図15の(b)は、その断面におけるポテンシャルの井戸の状態を例示している。また図15の(b)における実線と点線は、各電極に印加される電圧に対応したポテンシャルの遷移の様子を例示している。なお、第2実施形態の固体撮像装置40の平面図は、第1実施形態の平面図と同様である。図15に示されているように、第2実施形態の固体撮像装置40は、電荷蓄積ゲート電極7の下部に、n型拡散層(不純物濃度n)11、n型拡散層(不純物濃度n2)15およびn型拡散層(不純物濃度n3)15aの3つの領域を備えている。n型拡散層11は、不純物濃度nの領域である。n型拡散層15は、不純物濃度n2の領域である。n型拡散層15aは不純物濃度n3の領域である。また、第2実施形態の固体撮像装置40において、
不純物濃度n<不純物濃度n2<不純物濃度n3
を満たすものとする。
ここで、不純物濃度n2のn型拡散層15および不純物濃度n3のn型拡散層15aの形成方法としては、例えば1回目のイオン注入で電荷転送ゲート部2〜CCD部5まで開口されたマスクを用いて不純物濃度n相当を形成する。そして、2回目のイオン注入によりn型拡散層(不純物濃度n2)15、n型拡散層(不純物濃度n3)15aの部分の開口されたマスクを用いて不純物濃度naを追加注入する。そして、3回目のイオン注入によりn型拡散層(不純物濃度n3)15a部分のみ開口されたマスクを用いて不純物濃度nbを追加注入する。
すなわち、
n2=n+na、n3=n+na+nb
となり、
n<n2<n3
となる。これは一例であり、n<n2<n3であれば製造方法は問わない。第2実施形態の固体撮像装置40の動作は、第1実施形態の固体撮像装置40と同様である。
図15に示す電荷蓄積ゲート電極7の電極長をLと仮定し、n型拡散層(不純物濃度n)11、n型拡散層(不純物濃度n2)15およびn型拡散層(不純物濃度n3)15aがL/3の長さで均等に設けられているとした場合、実効的なゲート長は、L/3の電極が3つ直列にあることと等価となる。仮に、電荷転送がすべて拡散で行われるとし、n型拡散層(不純物濃度n2)15およびn型拡散層(不純物濃度n3)15aのない場合の電荷転送時間を1とした場合、n型拡散層(不純物濃度n2)15およびn型拡散層(不純物濃度n3)15aのある場合の電荷転送時間は1/3となり、第1実施形態の固体撮像装置40に比べてさらに転送効率が向上する。
なお、実際には、n型拡散層(不純物濃度n)11とn型拡散層(不純物濃度n2)15との境界、およびn型拡散層(不純物濃度n2)15とn型拡散層(不純物濃度n3)15aとの境界にはフリンジ電界がかかる。そのため、フリンジ電界による転送が行われ、転送時間がさらに短くなることは容易に推定できる。次に、このフリンジ電界を形成する元となるチャネル電位について説明する。
図16は、第2実施形態の固体撮像装置40の電荷蓄積ゲート電極7の下部の不純物濃度の異なる3箇所のチャネル電位特性を例示するチャネル電位特性図である。不純物濃度nの領域に対応するチャネル電位特性は、曲線41で表されている。不純物濃度n2の領域に対応するチャネル電位特性は、曲線42で表されている。不純物濃度n3の領域に対応するチャネル電位特性は曲線43で表されている。
曲線41におけるピンニング電圧はピンニング電圧V2pで示されている。曲線41におけるピンニング電位はピンニング電位ψv2aで示されている。曲線42におけるピンニング電圧はピンニング電圧V1pで示されている。曲線42におけるピンニング電位はピンニング電位ψv1で示されている。曲線43におけるピンニング電圧はピンニング電圧V3pで示されている。曲線43におけるピンニング電位はピンニング電位ψv3で示されている。
第2実施形態の固体撮像装置40において、電荷蓄積ゲート電極7に印加するDC電圧V3は、ピンニング電圧V3p以下に設定されている。第2実施形態の固体撮像装置40の電荷蓄積ゲート電極7に、DC電圧V3を印加することにより、不純物濃度nのn型拡散層11部分のチャネル電位は、ピンニング電位ψv2aとなる。また、不純物濃度n2のn型拡散層15部分のチャネル電位は、ピンニング電位ψv1となる。そして、不純物濃度n3のn型拡散層15a部分のチャネル電位は、ピンニング電位ψv3となる。
これにより、電荷蓄積ゲート電極7下部のn型拡散層(不純物濃度n)11とn型拡散層(不純物濃度n2)15との境界近傍で
チャネル電位差(ψv1−ψv2a)
が生じ、さらにn型拡散層(不純物濃度n2)15とn型拡散層(不純物濃度n3)15aとの境界近傍、で
チャネル電位差(ψv3−ψv1)
が生じる。そのためフリンジ電界が生じ、転送効率が改善される。
第2の実施例においても、不純物濃度の最も高いn型拡散層(不純物濃度n3)15aとゲート酸化膜19との界面がピンニングするように、DC電圧V3をピンニング電圧V3p以下に設定することにより、n型拡散層(不純物濃度n)11、n型拡散層(不純物濃度n2)15およびn型拡散層(不純物濃度n3)15aとゲート酸化膜19との界面はすべてGNDレベルにピンニングする。したがって、暗電流は第1実施形態の固体撮像装置40と同様に約1/5に抑制される。
[第3実施形態]
以下に、本願発明の第3実施形態について説明を行う。図17は、第3実施形態の固体撮像装置40の断面と、その断面におけるポテンシャルを例示する図である。図17の(a)は、第3実施形態の固体撮像装置40の断面を例示している。図17の(b)は、その断面におけるポテンシャルの井戸の状態を例示している。また図17の(b)における実線と点線は、各電極に印加される電圧に対応したポテンシャルの遷移の様子を例示している。なお、第3実施形態の固体撮像装置40の平面図は、第1実施形態または第2実施形態の平面図と同様である。図17に示されているように、第3実施形態の固体撮像装置40は、電荷蓄積ゲート電極7の下部に、n型拡散層(不純物濃度n4)15bおよびn型拡散層(不純物濃度n5)15cの2つの領域を備えている。n型拡散層15bは、不純物濃度n4の領域である。n型拡散層15cは、不純物濃度n5の領域である。その不純物濃度n4、不純物濃度n5は、
不純物濃度n4<不純物濃度n5
を満たすものとする。
ここで、不純物濃度n4および不純物濃度n5のn型拡散層(不純物濃度n4)15bおよびn型拡散層(不純物濃度n5)15cの形成方法としては、例えば1回目のイオン注入で電荷転送ゲート部2〜CCD部5まで開口されたマスクを用いて不純物濃度n相当を形成する。2回目のイオン注入によりn型拡散層(不純物濃度n4)15bおよびn型拡散層(不純物濃度n5)15c部分の開口されたマスクを用いて不純物濃度ncを追加注入する。3回目のイオン注入によりn型拡散層(不純物濃度n5)15c部分のみ開口されたマスクを用いて不純物濃度ndを追加注入する。
すなわち、
n4=n+nc、n5=n+nc+nd
となり、
n4<n5
となる。これは一例であり、n4<n5であれば製造方法は問わない。
第3実施形態の固体撮像装置40の動作は、第1実施形態または第2実施形態の固体撮像装置40の動作と同様である。上述した第1実施形態および第2実施形態では、電荷蓄積ゲート電極7の下部のn型拡散層(不純物濃度n)11部分の不純物濃度は、CCD部5のn型拡散層と同一の不純物濃度としていた。第3実施形態の固体撮像装置40は、電荷蓄積ゲート電極7下部のn型拡散層の不純物濃度をCCD部5とは異ならせている。これにより、電荷蓄積ゲート電極7下部のポテンシャルを独立に制御することができ、設計の自由度が向上する。
[第4実施形態]
以下に、本願発明の第4実施形態について説明を行う。図18は、第4実施形態の固体撮像装置40の構成を例示する図である。図18の(a)は、第4実施形態の固体撮像装置40の断面の構成を例示している。図18の(b)は、その断面に対応する部分の平面図を例示している。
図18の(b)に示されているように、第4実施形態の固体撮像装置40は、電荷蓄積部3の下部のチャネル形状がテーパー状に形成されている。図19は、第4実施形態の固体撮像装置40における、電荷蓄積ゲート電極7の下部のチャネル幅の異なる2箇所のチャネル電位特性を例示するチャネル電位特性図である。
曲線44は、チャネル幅W1の領域に対応するチャネル電位特性を例示している。曲線45はチャネル幅W2の領域に対応するチャネル電位特性を例示している。曲線44におけるピンニング電圧はピンニング電圧V4pで示されている。ピンニング電位はピンニング電位ψv4で示されている。一方、曲線45におけるピンニング電圧はピンニング電圧V5pで示されている。ピンニング電位はピンニング電位ψv5で示されている。
第4実施形態の固体撮像装置40において、電荷蓄積ゲート電極7に印加するDC電圧V5は、ピンニング電圧V5p以下に設定する。電荷蓄積ゲート電極7にDC電圧V5を印加することにより、チャネル幅W1を有するn型拡散層(不純物濃度n)11部分のチャネル電位はピンニング電位ψv4となる。チャネル幅W2を有するn型拡散層(不純物濃度n)11部分のチャネル電位はピンニング電位ψv5となる。なお、第4実施形態では、本願発明の理解を容易にするために、2点のチャネル幅について示している。
上述の図18に示されているように、第4実施形態の固体撮像装置40は、チャネル幅がテーパーにより徐々に大きくなっている。そのため、チャネル電位はそれに伴って徐々に増加する。これにより、電荷蓄積ゲート電極7下部のn型拡散層(不純物濃度n)11下部で電位勾配が生じるので転送効率が改善される。ゲート電圧V5をピンニング電圧V5p以下に設定することにより、n型拡散層(不純物濃度n)11とゲート酸化膜19との界面は、ポテンシャルがp型半導体基板18と同電位のGNDレベルにピンニングされる。したがって、酸化膜−シリコン基板界面の界面準位に起因する暗電流の発生が約1/5に抑制される。
なお、上述の複数の実施形態において、電荷転送ゲート部2〜電荷転送ゲート部4に渡ってp型不純物を追加イオン注入することも可能である。それにより、CCD部5に対してポテンシャルを全体的に低く設定することができるため、設計自由度を向上させることもできる。また、本発明の実施例の説明を通して記載したp型半導体基板は、n型半導体基板内部のpウェルでも構わない。基板の材質は、たとえばシリコンである。ゲート電極の材質は、ポリシリコンなどの一般的にゲート電極材料として使用されるものであれば何でも良い。また、ゲート電極はすべて単層で記載したが、必ずしも単層である必要はない。
[第5実施形態]
以下に、図面を参照して本願発明の第5実施形態について説明を行う。図20は、本願発明の固体撮像装置40aの第5実施形態の構成を例示する平面図である。第5実施形態の固体撮像装置40aは、上述の第1〜第4実施形態の固体撮像装置40と同様に、光電変換部1と電荷蓄積部3との間に電荷転送ゲート部2が設けられており、電荷蓄積部3とCCD部5との間に電荷転送ゲート部4が設けられている。また、CCD部5には、CCD部ゲート電極9、CCD部ゲート電極20、CCD部ゲート電極25およびCCD部ゲート電極26が繰り返して配置されており、その一端に出力アンプ22が設けられている。ここにおいて、第5実施形態の固体撮像装置40aの電荷蓄積部3は、電荷蓄積ゲート電極7の下の基板領域に、後述する第1注入エネルギーn型拡散層50と第2注入エネルギーn型拡散層51とを備えている。
図21は、第5実施形態の固体撮像装置40aの断面と、その断面におけるポテンシャルを例示する図である。図21の(a)は、図20の平面図におけるX−X’断面を例示している。図21の(b)は、そのX−X’断面におけるポテンシャルの井戸の状態を例示している。また、図21の(b)における実線と点線は、各電極(電荷転送ゲート部2、電荷転送ゲート部4、CCD部5)に印加される電圧に対応したポテンシャルの遷移の様子を例示している。
図21を参照すると、第5実施形態の固体撮像装置40aは、p型半導体基板18内に、不純物濃度n1のn型拡散層12が設けられ、その表面側にp型拡散層13が設けられている。これらにより、光電変換部1が構成されている。また、電荷転送ゲート部2〜CCD部5に渡ってn型拡散層11が設けられており、電荷転送ゲート電極6の下部には不純物濃度p1のp型拡散層が設けられている。電荷転送ゲート電極8の下部には不純物濃度p2のp型拡散層が設けられている。各ゲート電極とシリコン基板との間には、絶縁するための酸化膜19が形成されている。光電変換部1およびCCD部5の片側にはそれぞれ素子分離用のp型拡散層10およびp+型拡散層17が設けられている。
電荷蓄積ゲート電極7の下部のCCD側の一部に、不純物濃度nの第2注入エネルギーn型拡散層51が設けられている。その第2注入エネルギーn型拡散層51は、注入エネルギーE2まで加速された不純物イオンが注入されることによって形成される。また、電荷蓄積ゲート電極7の下部のTG1側の一部に、不純物濃度nの第1注入エネルギーn型拡散層50が設けられている。その第1注入エネルギーn型拡散層50は、注入エネルギーE1まで加速された不純物イオンが注入されることによって形成される。第5実施形態の固体撮像装置40aにおいて、第1注入エネルギーn型拡散層50および第2注入エネルギーn型拡散層51を形成するときの注入エネルギーの大小関係として、

E1<E2

とする。
各拡散層のイオン注入エネルギー、イオン注入量の一例を以下に記載する。
n型拡散層11の第1注入エネルギーn型拡散層50・・・150keV、2.0×1012/cm
n型拡散層11の第2注入エネルギーn型拡散層51・・・250keV、2.0×1012/cm
n型拡散層12・・・300keV、1.5×1012/cm
型拡散層13・・・30keV、1.0×1013/cm
p型拡散層14・・・50keV、4.0×1012/cm
p型拡散層16・・・50keV、4.0×1012/cm
型拡散層10・・・30keV、5.0×1013/cm
型拡散層17・・・30keV、5.0×1013/cm
なお、p型半導体基板18の不純物濃度は2.0×1015/cm程度であり、酸化膜厚は500〜1000Å程度である。
また、図21を参照すると、電荷転送ゲート電極6には駆動パルスΦTG1が印加される。電荷転送ゲート電極8には駆動パルスΦTG2が印加される。CCD部ゲート電極9には駆動パルスΦ1が印加される。電荷蓄積ゲート電極7にはDC電圧V6が印加されている。また、図示していないが、p型半導体基板18はGND電位に設定されている。
なお、図21に例示した固体撮像装置40aは、駆動パルスΦTG1が印加される領域(電荷転送ゲート部2)、駆動パルスΦTG2が印加される領域(電荷転送ゲート部4)、駆動パルスΦ1が印加される領域(CCD部5)の下のn型拡散層の濃度は、電荷蓄積ゲート電極7下と同じ濃度nになっている。この構成は、第5実施形態の固体撮像装置40aに対する理解を容易にするためのものである。第5実施形態においては、これらの領域の不純物濃度や注入エネルギーは、電荷蓄積ゲート電極7の下部の領域と関連を有することを意味するものではない。それによって、固体撮像装置40aの電位設計に自由度を持たせることが可能となる。
図22は、第5実施形態の固体撮像装置40aにおける第1注入エネルギーn型拡散層50の断面と、その断面における電位を例示する図である。また、図23は、第5実施形態の固体撮像装置40aにおける第2注入エネルギーn型拡散層51の断面と、その断面における電位を例示する図である。
図22は、図21のA−A’断面に対応する。また、図23は、図21のB−B’断面に対応する。
第1注入エネルギーn型拡散層50および第2注入エネルギーn型拡散層51の両方とも、n型拡散層(不純物濃度n)11の表面はGND電位にピンニングされている。また、第1注入エネルギーn型拡散層50と第2注入エネルギーn型拡散層51を形成する際の注入エネルギーを比較すると、
注入エネルギーE1<注入エネルギーE2
という条件で形成されている。そのため、第2注入エネルギーn型拡散層51の電位のピーク位置は、第1注入エネルギーn型拡散層50の電位のピーク位置より深さ方向に深くなっている。ここで、転送される電荷は、第1注入エネルギーn型拡散層50から第2注入エネルギーn型拡散層51に転送する。そのため、電位のピーク値は、第1注入エネルギーn型拡散層50より第2注入エネルギーn型拡散層51の方が大きくなっている。
図24は、第5実施形態の固体撮像装置40aの動作を例示する図である。図24の(a)は、固体撮像装置40aの動作を例示するタイミングチャートである。図24の(b)は、そのタイミングチャートに応じて動作するときの電荷の遷移の状態を例示するブロック図である。時刻t1おいて、光入射により光電変換部1で発生した電荷が蓄積されている。時刻t2において、ΦTG1がON(Highレベル)となる。図24の(b)に示されているように、そのとき、光電変換部1で発生した電荷が電荷蓄積部3に転送される。時刻t3において、ΦTG2がON(Highレベル)となる。図24の(b)に示されているように、そのとき、電荷蓄積部3に蓄積されていた電荷が、CCD部5に電荷が転送される。その後、CCD部5に転送された電荷は、2相駆動パルスΦ1、Φ2によりCCD内を転送され、出力アンプ22を介して出力される。
印加電圧の一例を以下に記載する。
ΦTG1・・・LOW:0[V]〜HIGH:5[V]のパルス
ST・・・−10V[V]のDC電圧
ΦTG2・・・LOW:0[V]〜HIGH:10[V]のパルス
Φ1・・・LOW:0[V]〜HIGH:5[V]のパルス
Φ2・・・Φ1の逆相パルス
上述した第1〜第4実施形態の固体撮像装置40においては、電荷蓄積ゲート電極7の直下は、不純物濃度を変えて注入打ち分けを行うことにより電位差をつけて転送速度の問題を解決していた。第5実施形態の固体撮像装置40aでは、電荷蓄積ゲート電極7の直下の不純物濃度は同じnで、注入エネルギーを変えて電位差をつけている。
第5実施形態の固体撮像装置40aおいては、例えば、電荷蓄積ゲート電極7の駆動パルスΦTG2側(第2注入エネルギーn型拡散層51)を250keVで注入し、駆動パルスΦTG1側(第1注入エネルギーn型拡散層50)は150keV等で注入する。このとき、第1〜第4実施形態での不純物濃度の打ち分け時と同じ様に、注入エネルギーの最も高い側(駆動パルスΦTG2側)が、ピンニングするような電荷蓄積ゲート電極電圧、注入エネルギーを設定する。そうすることにより駆動パルスΦTG1側もピンニングし、暗電流の問題が解決される。
一般に、熱エネルギー的な拡散によってのみ全信号電荷を転送する場合、その転送時間は転送電極のゲート長の2乗に比例し、フリンジ電界によってのみ全信号電荷を転送する場合、その転送時間はゲート長の3乗に比例する。第5実施形態の固体撮像装置40aにおいて、電荷蓄積ゲート電極7のゲート長をLと仮定し、第1注入エネルギーn型拡散層50と第2注入エネルギーn型拡散層51との各々が、L/2の長さで均等に設けられているとした場合、電荷蓄積ゲート電極7は、実効的なゲート長がL/2の電極が2つ直列にあることと等価となる。ここで、電荷転送がすべて拡散で行われるとした場合、電荷蓄積ゲート電極7の下部に第2注入エネルギーn型拡散層51が設けられていない固体撮像装置40aの電荷転送時間を1とすると、第2注入エネルギーn型拡散層51が設けられている場合の電荷転送時間は、1/2となる。実際には、第1注入エネルギーn型拡散層50と第2注入エネルギーn型拡散層51の境界にはフリンジ電界がかかり、フリンジ電界による転送が行われるため、転送時間がさらに短くなる。
以下に、このフリンジ電界を形成する元となるチャネル電位をもちいて、第5実施形態の固体撮像装置40aの作用効果について説明する。図25は、ドーズ量を一定にして注入エネルギーを変化させたときのチャネル電位特性を例示するグラフである。図25において、ドーズ量は1.85×1012/cm、一定で注入エネルギーを150keV、250keV、350keVと振っている。チャネル電位特性の曲線46は、注入エネルギーを150keVにした時のチャネル電位特性を例示している。チャネル電位特性の曲線47は、注入エネルギーを250keVにした時のチャネル電位特性を例示している。チャネル電位特性の曲線48は、注入エネルギーを350keVにした時のチャネル電位特性を例示している。それぞれのピンニング開始電圧はV6p周辺である。またそれぞれのピンニング電位はΨV6、ΨV7、ΨV8である。なお、図25に例示したグラフでは、本実施形態の理解を容易にするために、それぞれのピンニング電位の差は約2Vになるように設定している。
ここで、図25のチャネル電位特性のグラフを参照すると、ピンニング開始電圧V6pは、チャネル電位特性の曲線46、チャネル電位特性の曲線47およびチャネル電位特性の曲線48とも、ほぼ同一である。したがって、例えば、注入エネルギーを150keV(チャネル電位特性の曲線46)と250keV(チャネル電位特性の曲線47)のチャネル電位特性の固体撮像装置40aを構成した場合、電荷蓄積ゲート電極電圧は−7V等に設定することができる。
本実施形態の固体撮像装置40aにおいて、ピンニング開始電圧は、電荷蓄積ゲート電極下部の酸化膜−n型拡散層界面の電位(GND電位)に酸化膜にかかる電圧を加えたものと等価である。酸化膜中の電界をEox、誘電率をεox、酸化膜との境界部分のn型拡散層内の電界をEsi、誘電率をεsiとした場合、境界部分では電束一定の法則により、Eoxとεoxの積は、Esiとεsiの積に等しい。したがって、EoxはEsiに比例する。酸化膜中の電界は一定であり、酸化膜厚も一定であるため、ピンニング開始電圧の大小関係は、Esiの大小関係に置き換えて考えることができる。すなわち、Esiが大きいほどピンニング開始電圧の絶対値は大きくなる。
まず、ピンニングしていない領域(例えばVG=−2V)での電気力線を考えると、チャネル電位のピーク位置より酸化膜側の空乏層内にあるドナー(正電荷)から負電圧の印加されたゲート電極(負電荷)に電気力線が終端する。ピンニング開始電圧までは同様に考えることができ、ゲート電圧をピンニング開始電圧よりさらにマイナス側にした場合、それに伴って増加するゲート電極の負電荷には、ピンニングしている酸化膜−半導体基板界面に同量発生する正電荷からの電気力線が終端する。つまり、ピンニング開始電圧はチャネル電位のピーク位置より酸化膜側の空乏層内にあるドナーの量で決定される。
図26、図27および図28は、ドーズ量を一定にして注入エネルギーを変化させたときの不純物濃度分布(ドナーおよびアクセプタのプロファイル)を例示するグラフである。図26は、注入エネルギーを150keVにしたときの不純物濃度分布を例示している。図27は、注入エネルギーを250keVにしたときの不純物濃度分布を例示している。図28は、注入エネルギーを350keVにしたときの不純物濃度分布を例示している。また、図29、図30および図31は、ドーズ量を一定にして注入エネルギーを変化させたときのチャネル電位分布を例示するグラフである。図29は、注入エネルギーを150keVにしたときのチャネル電位分布を例示している。図30は、注入エネルギーを250keVにしたときのチャネル電位分布を例示している。図31は、注入エネルギーを350keVにしたときのチャネル電位分布を例示している。
上述の図25に例示したように、注入ドーズ量一定で注入エネルギーを変化させたとき、注入エネルギーが大きいほどチャネル電位のピーク位置が深くなる。また、注入ドーズ量一定で注入エネルギーを変化させたとき、注入エネルギーが大きいほどチャネル電位が大きくなる。ここで、図26〜図31を参照すると、注入エネルギーの増加に伴い、ドナーのプロファイルが広がり、かつ、ピーク濃度は低下している。
このように、注入ドーズ量一定で注入エネルギーを増加させた場合、半導体基板内のドナーの量は一定で基板深さ方向の広がりは異なるが、ピンニング開始電圧という特異な点においては、n型拡散層の酸化膜側とp型半導体基板側がいずれもGND電位となるため、注入エネルギーを変えてもチャネル電位のピーク位置より酸化膜側にあるドナーの量はほぼ同一となる。別の見方として、酸化膜界面近傍のチャネル電位の傾き(すなわち電界Esi)は、注入エネルギーを変化させても同等であることがわかる。したがって、注入エネルギーを変化させてもピンニング開始電圧は、ほぼ一定となる。
[参考例]
上述の第5実施形態の固体撮像装置40aは、不純物濃度は同じnで注入エネルギーを変えて電位差をつけ、転送速度の問題を解決している。先に述べたように、第1〜第4実施形態の固体撮像装置40において、電荷蓄積ゲート電極7の直下は、不純物濃度を変えて注入打ち分けを行うことにより電位差をつけて転送速度の問題を解決していた。具体的には、第1〜第4実施形態の固体撮像装置40は、注入エネルギー一定で注入ドーズ量を変化させている。注入ドーズ量が大きいほど空乏化した際のドナーの数も増加するため、チャネル電位が高くなる。ピンニング状態では、表面電位がGNDレベルに固定されていることから、Esiは注入ドーズ量の増加に伴い大きくなる。以下に、不純物濃度を変える場合と注入エネルギーを変える場合のピンニング開始電圧の違いについて説明する。
図32は、注入エネルギーを一定にしてドーズ量を変化させたときのチャネル電位特性を例示するグラフである。図32において、注入エネルギーは150keV一定で、注入ドーズ量を1.85×1012/cm、3.00×1012/cm、4.00×1012/cm、と振っている。チャネル電位特性の曲線41aは、ドーズ量が1.85×1012/cmのときのチャネル電位特性を例示している。チャネル電位特性の曲線42aは、ドーズ量が3.00×1012/cmのときのチャネル電位特性を例示している。チャネル電位特性の曲線43aは、ドーズ量が4.00×1012/cmのときのチャネル電位特性を例示している。それぞれのピンニング開始電圧はV9p、V10p、V11pである。また、それぞれのピンニング電位はΨV9、ΨV10、ΨV11である。図32のグラフは、図25と同様に、本実施形態の理解を容易にするために、それぞれのピンニング電位の差は約2Vになるように設定している。
図32に示されているように、
V9p<V10p<V11p
のように、ピンニング開始電圧の絶対値が大きくなっている。図32に例示したグラフでは、ピンニング電位がΨV9、ΨV10、ΨV11に対し、ピンニング開始電圧がV9pからV11pに6Vも変化している。
図33、図34および図35は、注入エネルギーを一定にしてドーズ量を変化させたときの不純物濃度分布(ドナーおよびアクセプタのプロファイル)を例示するグラフである。図33は、ドーズ量を1.85×1012/cmにしたときの不純物濃度分布を例示している。図34は、3.00×1012/cmにしたときの不純物濃度分布を例示している。図35は、4.00×1012/cmにしたときの不純物濃度分布を例示している。また、図36、図37および図38は、注入エネルギーを一定にしてドーズ量を変化させたときのチャネル電位分布を例示するグラフである。図36は、1.85×1012/cmにしたときのチャネル電位分布を例示している。図37は、3.00×1012/cmにしたときのチャネル電位分布を例示している。図38は、4.00×1012/cmにしたときのチャネル電位分布を例示している。図33〜図38に示されているように、注入エネルギー一定で注入ドーズ量を変化させた場合、酸化膜界面近傍のチャネル電位の傾き(すなわち電界Esi)が、注入ドーズ量の増加につれて大きくなっていることがわかる。
上述の図32を参照すると、例えば、ドーズ量、1.85×1012/cm、注入エネルギー150keVの場合、ピンニング電位は約2Vである。これを電荷蓄積ゲート電極7の駆動パルスΦTG1側電位と考える。次に、電荷蓄積ゲート電極7の駆動パルスΦTG2側電位を約4Vにして電荷蓄積ゲート電極7の直下で電位差をつけ転送速度を改善しようとする。
図32に例示されたグラフに基づいて不純物濃度を変化させる場合、3.00×1012/cm、150keVに設定してn型拡散層(不純物濃度n2)15を形成すれば良い。この場合の固体撮像装置40において、電荷蓄積ゲート電極7の下をピンニングさせるには、電荷蓄積ゲート電極電圧をV10p以下、例えば、約−10V以下にしなければならない。これに対し、注入エネルギーを変化させる場合、図25に示されているように、1.85×1012/cm、250keVに設定して第2注入エネルギーn型拡散層51を形成すればよい。この場合、電荷蓄積ゲート電極7の下をピンニングさせるには電荷蓄積ゲート電極電圧をV6p以下、例えば、約−7V以下にすればよい。
電荷蓄積ゲート電極の直下に、約2Vのチャネル電位の差をつける場合において、注入エネルギーが異なる領域を設ける場合と、不純物濃度が異なる領域を設ける場合とでは、ピンニング電圧に、
(−7V)−(−10V)=3V
の違いが存在する。注入エネルギーが異なる領域を設けることで、ピンニング開始電圧の変化が小さい固体撮像装置40aを構成することができる。また、電荷蓄積ゲート電極7のピンニング電圧が、+側に大きい値に設定された固体撮像装置40aを構成することができる。
上述のようなピンニング動作をさせる場合、電荷蓄積ゲート電極7には、−の電圧が与えられ、電荷蓄積ゲート電極7の直下が+の電位となり、電荷蓄積ゲート電極の隣にある電荷転送ゲート電極6の駆動パルスΦTG1と、電荷転送ゲート電極8の駆動パルスΦTG2とにも、通常、+の電圧が与えられる。このような電圧配置は、電荷蓄積ゲート電極7と基板間の耐圧、電荷蓄積ゲート電極7と駆動パルスΦTG1を与える電荷転送ゲート電極6間の耐圧、および、電荷蓄積ゲート電極7と駆動パルスΦTG2を与える電荷転送ゲート電極8間の耐圧などに影響を与えることになる。第5実施形態のように、ピンニング電圧を+側にし、また、ピンニング開始電圧のばらつきが小さい固体撮像装置40aを構成することによって、耐圧に対する性能を向上させることが可能となり、製品の信頼性を向上させることができる。
また、第1〜第4実施形態の固体撮像装置40と同様に、電荷蓄積ゲート電極電圧をピンニング開始電圧以下に設定することにより、第1注入エネルギーn型拡散層50と酸化膜19との界面、および、第2注入エネルギーn型拡散層51と酸化膜19との界面は、いずれもポテンシャルがp型半導体基板18と同電位のGNDレベルになっている。したがって、酸化膜−シリコン基板界面の界面準位に起因する暗電流の発生が約1/5に抑制される。以上のように、第5実施形態の固体撮像装置40aのような構成および駆動方法により、1電極下部で2つのピンニング電位の差を利用してフリンジ電界を発生させることで、転送効率を向上させると同時に暗電流の低減も可能となる。
[第6実施形態]
以下に、図面を参照して、本願発明の第6実施形態について説明を行う。図39は、第6実施形態の固体撮像装置40aの断面と、その断面におけるポテンシャルを例示する図である。図39の(a)は、第6実施形態の固体撮像装置40aの断面を例示している。図39の(b)は、その断面におけるポテンシャルの井戸の状態を例示している。また、図39の(b)における実線と点線は、各電極(電荷転送ゲート部2、電荷転送ゲート部4、CCD部5)に印加される電圧に対応したポテンシャルの遷移の様子を例示している。なお、第6実施形態における固体撮像装置40aの平面図は、第5実施形態と同様である。
図39を参照すると、第6実施形態の固体撮像装置40aでは、電荷蓄積ゲート電極7下部に、第1注入エネルギーn型拡散層50と、第2注入エネルギーn型拡散層51と、第3注入エネルギーn型拡散層52とを備えている。第1注入エネルギーn型拡散層50、第2注入エネルギーn型拡散層51および第3注入エネルギーn型拡散層52は、それぞれ不純物濃度が同じで、注入エネルギーの異なるエネルギーE1、E2、およびE3が与えられることで形成される。それ以外の構成は、第5実施形態の固体撮像装置40aと同様である。ここで、注入エネルギーの関係は
E1<E2<E3
である。
第6実施形態の固体撮像装置40aにおいては、図39では、本実施形態の理解を容易にするために、駆動パルスΦTG1を受ける電荷転送ゲート電極6の下のn型拡散層、駆動パルスΦTG2を受ける電荷転送ゲート電極8の下のn型拡散層および駆動パルスΦ1を受けるCCD部ゲート電極9の下のn型拡散層の各々は、電荷蓄積ゲート電極7の下と同じ濃度nになっている。本実施形態の固体撮像装置40aは、このような構成に限定されるものではない。本実施形態においては、電位設計に自由度を持たせるためにも、これらの領域の不純物濃度、注入エネルギーが必ずしも電荷蓄積ゲート電極7下と関連をもたなくともよい。
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。また、上述の複数の実施形態は、その構成・動作に矛盾が生じない範囲において組み合わせて実施することが可能である。
1…光電変換部(フォトダイオード)
2…電荷転送ゲート部
3…電荷蓄積部
4…電荷転送ゲート部
5…CCD部
6…電荷転送ゲート電極
7…電荷蓄積ゲート電極
8…電荷転送ゲート電極
9…CCD部ゲート電極
10…p+型拡散層
11…n型拡散層(不純物濃度n)
12…n型拡散層(不純物濃度n1)
13…p+型拡散層
14…p型拡散層
15…n型拡散層(不純物濃度n2)
15a…n型拡散層(不純物濃度n3)
15b…n型拡散層(不純物濃度n4)
15c…n型拡散層(不純物濃度n5)
16…p型拡散層
17…p+型拡散層
18…p型半導体基板
19…ゲート酸化膜
20…CCD部ゲート電極
21…CCD領域
22…出力アンプ
23…CCD部n型拡散層(不純物濃度n−)
25…CCD部ゲート電極
26…CCD部ゲート電極
34…曲線
35…曲線
40…固体撮像装置
40a…固体撮像装置
41…チャネル電位特性の曲線
41a…チャネル電位特性の曲線
42…チャネル電位特性の曲線
42a…チャネル電位特性の曲線
43…チャネル電位特性の曲線
43a…チャネル電位特性の曲線
44…チャネル電位特性の曲線
45…チャネル電位特性の曲線
46…チャネル電位特性の曲線
47…チャネル電位特性の曲線
48…チャネル電位特性の曲線
50…第1注入エネルギーn型拡散層
51…第2注入エネルギーn型拡散層
52…第3注入エネルギーn型拡散層
V1p…ピンニング電圧
V2p…ピンニング電圧
V3p…ピンニング電圧
V4p…ピンニング電圧
V5p…ピンニング電圧
V6p…ピンニング電圧
V9p…ピンニング電圧
V10p…ピンニング電圧
V11p…ピンニング電圧
ψv1…ピンニング電位
ψv2a…ピンニング電位
ψv2b…チャネル電位
ψv3…ピンニング電位
ψv4…ピンニング電位
ψv5…ピンニング電位
ΨV6…ピンニング電位
ΨV7…ピンニング電位
ΨV8…ピンニング電位
ΨV9…ピンニング電位
ΨV10…ピンニング電位
ΨV11…ピンニング電位
100…固体撮像装置
101…光電変換部(フォトダイオード)
102…電荷転送ゲート部
103…電荷蓄積部
104…電荷転送ゲート部
105…CCD部
106…電荷転送ゲート電極
107…電荷蓄積ゲート電極
108…電荷転送ゲート電極
109…CCD部ゲート電極
110…p+型拡散層
111…n型拡散層(不純物濃度n)
112…n型拡散層(不純物濃度n1)
113…p+型拡散層
114…p型拡散層
116…p型拡散層
117…p+型拡散層
118…p型半導体基板
119…ゲート酸化膜
127…第1層ゲート電極
128…第2層ゲート電極
129…第1層ゲート電極
130…第2層ゲート電極
131…n型拡散層
132…n−型拡散層
133…p型拡散層
134…チャネル電位特性の曲線
135…チャネル電位特性の曲線
200…固体撮像装置
215…n型拡散層(不純物濃度n2)
300…固体撮像装置
ΦTG1…駆動パルス
ΦTG2…駆動パルス
Φ1…駆動パルス
Φ2…駆動パルス
Φ3…駆動パルス
Φ4…駆動パルス
V1…DC電圧
V2…DC電圧
V3…DC電圧
V4…DC電圧
V5…DC電圧

Claims (17)

  1. フォトダイオードを有する光電変換部と、
    電荷蓄積部と、
    電荷転送部と、
    前記光電変換部と前記電荷蓄積部との間に設けられ、前記光電変換部から前記電荷蓄積部への信号電荷の移動を制御する第1制御ゲート部と、
    前記電荷蓄積部と前記電荷転送部との間に設けられ、前記電荷蓄積部から前記電荷転送部への前記信号電荷の移動を制御する第2制御ゲート部と
    を具備し、
    前記電荷蓄積部は、
    前記第1制御ゲート部に近い位置に形成された第1領域と、
    前記第2制御ゲート部に近い位置に形成され、前記第1領域よりもチャネル電位が増加するように構成された第2領域と
    を備え、
    前記第2領域は、
    ピンニング状態で前記信号電荷を保持するように構成されている
    固体撮像装置。
  2. 請求項1に記載の固体撮像装置において、
    前記第1領域は、
    第1濃度の不純物を含み、
    前記第2領域は、
    前記第1濃度よりも濃い第2濃度の不純物を含み、
    前記電荷蓄積部に設けられた電荷蓄積ゲート電極は、
    前記第2領域がピンニングする電圧以下のゲート電圧を印加する
    固体撮像装置。
  3. 請求項2に記載の固体撮像装置において、
    前記第1領域は、
    前記電荷転送部に注入される不純物の濃度よりも濃い濃度の不純物を含む
    固体撮像装置。
  4. 請求項2または3に記載の固体撮像装置において、
    前記第1領域は、
    第1チャネル長を有し、
    前記第2領域は、
    前記第1チャネル長と同等の長さの第2チャネル長を有する
    固体撮像装置。
  5. 請求項1から4のいずれか1項に記載の固体撮像装置において、
    前記電荷蓄積部は、さらに、
    前記第2領域と前記第2制御ゲート部との間に形成された第3領域を備え、
    前記第3領域は、
    前記第2領域よりもチャネル電位が増加するように構成され、
    前記第1領域と前記第2領域と前記載3領域は、
    ピンニング状態で前記信号電荷を保持するように構成されている
    固体撮像装置。
  6. 請求項5に記載の固体撮像装置において、
    前記第1領域は、
    第1濃度の不純物を含み、
    前記第2領域は、
    前記第1濃度よりも濃い第2濃度の不純物を含み、
    前記第3領域は、
    前記第2濃度よりも濃い第3濃度の不純物を含み、
    前記第1領域は、
    第1チャネル長を有し、
    前記第2領域は、
    前記第1チャネル長と同等の長さの第2チャネル長を有し、
    前記第3領域は、
    前記第1チャネル長と同等の長さの第3チャネル長を有し、
    前記電荷蓄積部に設けられた電荷蓄積ゲート電極は、
    前記第3領域がピンニングする電圧以下のゲート電圧を印加する
    固体撮像装置。
  7. 請求項1から6のいずれか1項に記載の固体撮像装置において、
    前記電荷蓄積部は、
    前記第1制御ゲート部との境界から、前記第2制御ゲート部との境界まで、チャネル幅が単純に増加する
    固体撮像装置。
  8. 請求項1に記載の固体撮像装置において、
    前記第1領域と前記第2領域との各々は基板に設けられ、
    前記電荷蓄積部は、
    前記基板の上に設けられた絶縁膜と、
    前記絶縁膜を介して前記基板の上に設けられた電荷蓄積ゲート電極と
    を含み、
    前記第1領域は、
    前記基板と前記絶縁膜との界面から第1の深さまで注入された不純物を有し、
    前記第1領域の前記界面は、
    前記不純物を第1の界面濃度で含有し、
    前記第2領域は、
    前記界面から前記第1の深さより深い第2の深さまで注入された不純物を有し、
    前記第2領域の前記界面は、
    前記不純物を前記第1の界面濃度より薄い濃度の第2の界面濃度で含有し、
    前記電荷蓄積ゲート電極には、
    前記第2領域がピンニングする電圧以下のゲート電圧が印加される
    固体撮像装置。
  9. 請求項8に記載の固体撮像装置において、
    前記第1領域は、
    前記界面からの深さが第1ピーク濃度深さとなる位置で前記不純物の濃度が最大となるような第1の濃度分布で前記不純物を含有し、
    前記第2領域は、
    前記界面からに深さが前記第1ピーク濃度深さよりも深い第2ピーク濃度深さとなる位置で前記不純物の濃度が最大となるような第2の濃度分布で前記不純物を含有する
    固体撮像装置。
  10. 請求項9に記載の固体撮像装置において、
    前記第1の濃度分布における前記第1領域の前記不純物の濃度は、前記界面から前記第1ピーク濃度深さまで単純に増加し、
    前記第2の濃度分布における前記第2領域の前記不純物の濃度は、前記界面から前記第2ピーク濃度深さまで単純に増加する
    固体撮像装置。
  11. 請求項10に記載の固体撮像装置において、
    前記第1の濃度分布における前記第1領域の前記不純物の濃度は、前記第1ピーク濃度深さから前記第1の深さまで単純に減少し、
    前記第2の濃度分布における前記第2領域の前記不純物の濃度は、前記第2ピーク濃度深さから前記第2の深さまで単純に減少する
    固体撮像装置。
  12. 請求項8から11の何れか一項に記載の固体撮像装置において、
    前記第1領域は、
    第1のドーズ量の不純物イオンを加速して第1イオン注入エネルギーにしたときに注入される不純物を含有し、
    前記第2領域は、
    前記第1のドーズ量の不純物イオンを加速して前記第1イオン注入エネルギーよりも高い第2イオン注入エネルギーにしたときに注入される不純物を含有する
    固体撮像装置。
  13. フォトダイオードを有する光電変換部と、電荷蓄積部と、電荷転送部と、前記光電変換部から前記電荷蓄積部への信号電荷の移動を制御する第1制御ゲート部と、前記電荷蓄積部から前記電荷転送部への前記信号電荷の移動を制御する第2制御ゲート部とを備える固体撮像装置の駆動方法であって、
    前記第1制御ゲート部を介して前記信号電荷を前記電荷蓄積部に供給するステップと、
    前記電荷蓄積部の電荷蓄積ゲート電極の下に設けられた不純物濃度の異なる少なくとも2つ以上の領域のうち、最も不純物濃度の高い領域のシリコン基板と酸化膜との界面がピンニングするようなゲート電圧を前記電荷蓄積ゲートに印加するステップと
    前記第2制御ゲート部を介して前記信号電荷を前記電荷転送部に供給するステップと
    を具備する
    固体撮像装置の駆動方法。
  14. 請求項13に記載の固体撮像装置の駆動方法において、
    前記電荷蓄積ゲート電極下部のポテンシャルが、前記電荷転送部と独立に制御可能な
    固体撮像装置の駆動方法。
  15. 請求項13または14に記載の固体撮像装置の駆動方法において、
    前記電荷蓄積部が、前記電荷蓄積ゲート電極下において、電荷転送方向に向かってチャネル幅が拡大するようなテーパーが設けられているとき、
    前記電荷蓄積ゲート電極下部で、最もチャネル幅の広い領域のシリコン基板と酸化膜との界面がピンニングするような電圧を、電荷蓄積ゲートに印加するステップを含む
    固体撮像装置の駆動方法。
  16. フォトダイオードを有する光電変換部と、電荷蓄積部と、電荷転送部と、前記光電変換部から前記電荷蓄積部への信号電荷の移動を制御する第1制御ゲート部と、前記電荷蓄積部から前記電荷転送部への前記信号電荷の移動を制御する第2制御ゲート部とを備える固体撮像装置の駆動方法であって、
    前記第1制御ゲート部を介して前記信号電荷を前記電荷蓄積部に供給するステップと、
    前記電荷蓄積部の電荷蓄積ゲート電極の下に設けられた不純物濃度が同じでイオン注入エネルギーの異なる少なくとも2つ以上の領域のうち、最も高いイオン注入エネルギーで不純物が注入されることによって形成された領域のシリコン基板と酸化膜との界面がピンニングするようなゲート電圧を前記電荷蓄積ゲートに印加するステップと
    前記第2制御ゲート部を介して前記信号電荷を前記電荷転送部に供給するステップと
    を具備する
    固体撮像装置の駆動方法。
  17. 請求項16に記載の固体撮像装置の駆動方法において、
    前記電荷蓄積ゲート電極下部のポテンシャルが、前記電荷転送部と独立に制御可能な
    固体撮像装置の駆動方法。
JP2010198571A 2010-02-09 2010-09-06 固体撮像装置及びその駆動方法 Expired - Fee Related JP5535835B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010198571A JP5535835B2 (ja) 2010-02-09 2010-09-06 固体撮像装置及びその駆動方法
US13/023,994 US8154057B2 (en) 2010-02-09 2011-02-09 Solid-state imaging device and driving method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010026885 2010-02-09
JP2010026885 2010-02-09
JP2010198571A JP5535835B2 (ja) 2010-02-09 2010-09-06 固体撮像装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2011187921A true JP2011187921A (ja) 2011-09-22
JP5535835B2 JP5535835B2 (ja) 2014-07-02

Family

ID=44352993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010198571A Expired - Fee Related JP5535835B2 (ja) 2010-02-09 2010-09-06 固体撮像装置及びその駆動方法

Country Status (2)

Country Link
US (1) US8154057B2 (ja)
JP (1) JP5535835B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188049A (ja) * 2014-03-14 2015-10-29 キヤノン株式会社 固体撮像装置及び撮像システム
WO2016035494A1 (ja) * 2014-09-01 2016-03-10 浜松ホトニクス株式会社 固体撮像装置
JP2016115855A (ja) * 2014-12-16 2016-06-23 キヤノン株式会社 固体撮像装置
US9419051B2 (en) 2011-01-20 2016-08-16 Hamamatsu Photonics K.K. Solid-state imaging device
JP2019117949A (ja) * 2019-04-08 2019-07-18 浜松ホトニクス株式会社 固体撮像装置
CN112018133A (zh) * 2019-05-31 2020-12-01 宁波飞芯电子科技有限公司 半导体元件、半导体元件制备方法以及固态成像装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016187018A (ja) * 2015-03-27 2016-10-27 キヤノン株式会社 光電変換装置およびカメラ
JP6524502B2 (ja) * 2015-07-02 2019-06-05 パナソニックIpマネジメント株式会社 撮像素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100363A (ja) * 1988-10-07 1990-04-12 Mitsubishi Electric Corp 固体撮像素子
JP2007096084A (ja) * 2005-09-29 2007-04-12 Nec Electronics Corp 固体撮像装置およびその駆動方法
JP2008258571A (ja) * 2007-03-13 2008-10-23 Nec Electronics Corp 固体撮像装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3366656B2 (ja) 1990-11-09 2003-01-14 松下電器産業株式会社 電荷転送装置とその製造方法および駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100363A (ja) * 1988-10-07 1990-04-12 Mitsubishi Electric Corp 固体撮像素子
JP2007096084A (ja) * 2005-09-29 2007-04-12 Nec Electronics Corp 固体撮像装置およびその駆動方法
JP2008258571A (ja) * 2007-03-13 2008-10-23 Nec Electronics Corp 固体撮像装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419051B2 (en) 2011-01-20 2016-08-16 Hamamatsu Photonics K.K. Solid-state imaging device
JP2015188049A (ja) * 2014-03-14 2015-10-29 キヤノン株式会社 固体撮像装置及び撮像システム
WO2016035494A1 (ja) * 2014-09-01 2016-03-10 浜松ホトニクス株式会社 固体撮像装置
JP2016051852A (ja) * 2014-09-01 2016-04-11 浜松ホトニクス株式会社 固体撮像装置
KR20170049522A (ko) * 2014-09-01 2017-05-10 하마마츠 포토닉스 가부시키가이샤 고체 촬상 장치
US10483302B2 (en) 2014-09-01 2019-11-19 Hamamatsu Photonics K.K. Solid-state imaging device
KR102386626B1 (ko) * 2014-09-01 2022-04-15 하마마츠 포토닉스 가부시키가이샤 고체 촬상 장치
JP2016115855A (ja) * 2014-12-16 2016-06-23 キヤノン株式会社 固体撮像装置
JP2019117949A (ja) * 2019-04-08 2019-07-18 浜松ホトニクス株式会社 固体撮像装置
CN112018133A (zh) * 2019-05-31 2020-12-01 宁波飞芯电子科技有限公司 半导体元件、半导体元件制备方法以及固态成像装置
CN112018133B (zh) * 2019-05-31 2023-06-06 宁波飞芯电子科技有限公司 半导体元件、半导体元件制备方法以及固态成像装置

Also Published As

Publication number Publication date
US20110193137A1 (en) 2011-08-11
US8154057B2 (en) 2012-04-10
JP5535835B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
JP5535835B2 (ja) 固体撮像装置及びその駆動方法
US9202902B2 (en) Semiconductor element and solid-state imaging device
TWI312550B (en) Embedded flash memory devices on soi substrates and methods of manufacture thereof
US9418993B2 (en) Device and method for a LDMOS design for a FinFET integrated circuit
US8501520B2 (en) Manufacturing method for a solid-state image sensor
KR100683304B1 (ko) 고체 이미지 센서
US9673247B2 (en) Image sensor
US20130206964A1 (en) Solid-state imaging apparatus with each pixel including a photoelectric conversion portion and plural holding portions
KR20100129335A (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
JP2009277738A (ja) 固体撮像素子の画素構造
US7755150B2 (en) MOS solid-state image pickup device and manufacturing method thereof
US10957726B2 (en) Image sensors having a reduced settling time
JP2015536569A (ja) Cmosマルチピンド(mp)ピクセル
EP1760786B1 (en) Single-poly EEPROM cell with lightly doped MOS capacitors
US7655970B2 (en) Single poly non-volatile memory device with inversion diffusion regions and methods for operating the same
US9711547B2 (en) Image pickup apparatus
KR101001257B1 (ko) 이이피롬 및 그의 제조방법
WO2016035494A1 (ja) 固体撮像装置
JP2010010740A (ja) 撮像装置
TWI556412B (zh) 記憶元件及其製造方法
US20110058410A1 (en) Semiconductor memory device
JP2011249569A (ja) 固体撮像装置、及び固体撮像装置の製造方法
EP1693898A1 (en) Floating body cell memory device and a method for the manufacturing thereof
JP3415525B2 (ja) 固体撮像装置
JP2019117949A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140423

R150 Certificate of patent or registration of utility model

Ref document number: 5535835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees