JP2011187516A - Plasma etching method - Google Patents

Plasma etching method Download PDF

Info

Publication number
JP2011187516A
JP2011187516A JP2010048559A JP2010048559A JP2011187516A JP 2011187516 A JP2011187516 A JP 2011187516A JP 2010048559 A JP2010048559 A JP 2010048559A JP 2010048559 A JP2010048559 A JP 2010048559A JP 2011187516 A JP2011187516 A JP 2011187516A
Authority
JP
Japan
Prior art keywords
film
etching
mask
resist film
stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010048559A
Other languages
Japanese (ja)
Other versions
JP5600447B2 (en
Inventor
Satoru Muto
悟 武藤
Masatoshi Oyama
正俊 尾山
Takeshi Matsumoto
剛 松本
Yoshiyuki Ota
佳幸 大田
Junji Adachi
順治 安達
Junya Tanaka
惇也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2010048559A priority Critical patent/JP5600447B2/en
Publication of JP2011187516A publication Critical patent/JP2011187516A/en
Application granted granted Critical
Publication of JP5600447B2 publication Critical patent/JP5600447B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve such a problem that the etching of a stopper film does not proceed in etching a bottom of a hole after the etching of a Low-K film in a dual damascene-structure Via-process in a conventional technology. <P>SOLUTION: A method of making a via of a dual damascene process in the dual damascene process for plasma etching includes a first step of etching an anti-reflection film using a via-patterned upper layer resist film as a mask, a second step of etching a lower layer resist film using the upper layer resist film and the anti-reflection film as masks, a third step of etching the Low-K film using the lower layer resist film as the mask, a fourth step of performing plasma treatment before etching the stopper film, and a fifth step of etching the stopper film. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、プラズマを用いて半導体装置を製造するドライエッチング方法に係り、特にデュアルダマシン構造Ｖｉａ工程のストッパ膜処理方法に関する。   The present invention relates to a dry etching method for manufacturing a semiconductor device using plasma, and more particularly to a stopper film processing method for a dual damascene structure Via process.

近年、半導体集積回路は微細化が進み、ドライエッチングによる加工プロセスが複雑になり、デュアルダマシン構造Ｖｉａ工程において高い加工技術が必要とされる。   In recent years, semiconductor integrated circuits have been miniaturized, and the processing process by dry etching has become complicated, and high processing technology is required in the dual damascene structure Via process.

デュアルダマシン構造Ｖｉａ工程のストッパ膜２０６ドライエッチングにおいて、Ａｒ，ＣＦ4，Ｎ2の混合ガスプラズマを用いてエッチング加工を行ってきた。また、特許文献１にＡｒ，ＣＨ2Ｆ2，Ｎ2の混合ガスプラズマによるエッチング加工方法が開示されている。 In the dry etching of the stopper film 206 in the dual damascene structure Via process, etching has been performed using a mixed gas plasma of Ar, CF 4 , and N 2 . Patent Document 1 discloses an etching method using Ar, CH 2 F 2 and N 2 mixed gas plasma.

しかし、Ｌｏｗ−Ｋ膜２０５エッチング後の孔底部にエッチング阻害要因があることが考えられ、上記ガスプラズマではストッパ膜２０６のエッチングが進行しないことが問題となっている。   However, it is considered that there is an etching inhibiting factor at the bottom of the hole after etching the Low-K film 205, and there is a problem that the etching of the stopper film 206 does not proceed with the gas plasma.

特開２００２−２２２７９７号公報JP 2002-2222797 A

従来技術ではデュアルダマシン構造Ｖｉａ工程のＬｏｗ−Ｋ膜２０５エッチング後の孔底部にエッチング阻害要因があることが考えられ、ストッパ膜２０６のエッチングが進行しない課題があった。   In the prior art, it is considered that there is an etching inhibition factor at the bottom of the hole after the low-K film 205 etching in the dual damascene structure Via process, and there is a problem that the etching of the stopper film 206 does not proceed.

本発明は、プラズマを用いて半導体装置を製造するドライエッチング方法に関わるものであり、デュアルダマシン構造Ｖｉａ工程のストッパ膜２０６処理前に前処理を入れることでストッパ膜２０６のエッチング進行を容易にすることができるドライエッチング方法を提供することを目的としている。   The present invention relates to a dry etching method for manufacturing a semiconductor device using plasma, and facilitates the progress of etching of the stopper film 206 by performing a pretreatment before the stopper film 206 treatment of the dual damascene structure Via process. It is an object of the present invention to provide a dry etching method that can be used.

本発明は上層レジスト膜と前記上層レジスト膜の下層である反射防止膜と前記反射防止膜の下層である下層レジスト膜と前記下層レジストの下層であるメタルハードマスクからなる積層マスクと、前記積層マスクの下層であるＬｏｗ−Ｋ膜と、前記Ｌｏｗ−Ｋ膜の下層であるストッパ膜とからなる積層膜を有する被処理体をプラズマエッチングするデュアルダマシンプロセスにおいて、前記デュアルダマシンプロセスのＶｉａ加工方法は、Ｖｉａパターニングされた前記上層レジスト膜をマスクとして前記反射防止膜をエッチングする第１ステップと、前記上層レジスト膜及び前記反射防止膜をマスクとして下層レジスト膜をエッチングする第２ステップと、前記下層レジスト膜をマスクとして前記Ｌｏｗ−Ｋ膜をエッチングする第３ステップと、前記ストッパ膜のエッチング前にプラズマ処理を行う第４ステップと、前記ストッパ膜をエッチングする第５ステップとを有することである。   The present invention relates to a laminated mask comprising an upper resist film, an antireflection film as a lower layer of the upper resist film, a lower resist film as a lower layer of the antireflective film, and a metal hard mask as a lower layer of the lower resist, and the laminated mask In a dual damascene process in which a workpiece having a laminated film composed of a low-K film as a lower layer and a stopper film as a lower layer of the low-K film is plasma-etched, a via processing method of the dual damascene process includes: A first step of etching the antireflection film using the upper patterned resist film as a mask, a second step of etching a lower layer resist film using the upper layer resist film and the antireflection film as a mask, and the lower layer resist film A third step of etching the Low-K film using as a mask. When a fourth step of performing a plasma treatment before the etching of the stopper film is that it has a fifth step of etching the stopper film.

本発明によれば、デュアルダマシン構造Ｖｉａ工程のストッパ膜処理前に前処理を入れることでストッパ膜のエッチング進行を容易にすることができる。   According to the present invention, the etching progress of the stopper film can be facilitated by performing the pretreatment before the stopper film treatment in the dual damascene structure Via process.

本発明における処理室の構成の断面図。Sectional drawing of the structure of the process chamber in this invention. 本実施例におけるデュアルダマシン構造トレンチ断面図。The dual damascene structure trench sectional drawing in a present Example. 本実施例におけるデュアルダマシン構造Ｖｉａ工程断面図。The dual damascene structure Via process sectional drawing in a present Example. 本実施例における実験結果。The experimental result in a present Example.

以下、本発明の実施例を図１から図４を用いて説明する。   Embodiments of the present invention will be described below with reference to FIGS.

図１は、プラズマ処理装置のプラズマ生成部に関する詳細を示している。プラズマを形成する手段にマイクロ波と磁界を利用した、マイクロ波プラズマエッチング装置を示している。   FIG. 1 shows details relating to the plasma generation unit of the plasma processing apparatus. 1 shows a microwave plasma etching apparatus using a microwave and a magnetic field as means for forming plasma.

この装置ではエッチング処理室１０１にガス導入手段１０４から多孔構造の例えば、石英からなる透過窓１０５を介してエッチングガスが供給される。   In this apparatus, an etching gas is supplied to the etching processing chamber 101 from a gas introduction means 104 through a transmission window 105 having a porous structure, for example, quartz.

また、マイクロ波発生器（図示しない）で発信されたマイクロ波を整合器１０６及び導波管１０７を通しマイクロ波導入窓１０８よりエッチング処理室１０１に輸送して前記エッチングガスをプラズマ化する。   Further, microwaves transmitted from a microwave generator (not shown) are transferred to the etching chamber 101 from the microwave introduction window 108 through the matching unit 106 and the waveguide 107, and the etching gas is turned into plasma.

高効率放電のため磁場発生用のソレノイドコイル１０９をエッチング処理室周辺に配置し、０.０８７５テスラの磁場をつくり電子サイクロトロン共鳴を用いて高密度プラズマを発生させる。エッチング処理室１０１には試料台１０３があり、この上に被処理基板１０２を設置して、マイクロ波により生成されたガスプラズマによりエッチングする。被処理物を設置する試料台１０３には高周波電源１１３が接続され、４００ｋＨｚから１３.５６ＭＨｚの高周波バイアスを印加できる構造となっている。試料台１０３表面には、静電吸着電源１１０より直流電圧を印加することにより静電吸着力が発生し、被処理体である被処理基板１０２が静電チャックにより、試料台１０３に吸着される。   A solenoid coil 109 for generating a magnetic field is arranged around the etching chamber for high-efficiency discharge, and a magnetic field of 0.0875 Tesla is created to generate high-density plasma using electron cyclotron resonance. A sample stage 103 is provided in the etching processing chamber 101, and a substrate to be processed 102 is placed on the sample stage 103, and etching is performed by gas plasma generated by microwaves. A high frequency power source 113 is connected to the sample stage 103 on which the workpiece is placed, and a high frequency bias of 400 kHz to 13.56 MHz can be applied. An electrostatic adsorption force is generated on the surface of the sample stage 103 by applying a DC voltage from the electrostatic adsorption power source 110, and the substrate 102 to be processed is adsorbed to the sample stage 103 by the electrostatic chuck. .

また、試料台１０３の表面には溝が形成され、固定された被処理基板１０２裏面間で形成される流路（図示しない）に、冷却ガス供給口１１２からＨｅの冷却ガスを供給し、流路内を所定圧力に維持できる構造となっている。被処理基板１０２表面の温度上昇は、流路におけるガス伝熱と接触面からの熱伝導にて、試料台１０３表面へ熱伝達され、一定温度に維持される。なお、エッチング処理室１０１に導入されたエッチングガスは、エッチング完了後、ターボ分子ポンプ１１４，ドライポンプ１１５及び排気配管によりエッチング処理室１０１の外に排気される。   Further, a groove is formed on the surface of the sample stage 103, and a He cooling gas is supplied from a cooling gas supply port 112 to a flow path (not shown) formed between the back surfaces of the fixed substrate 102 to be processed. It has a structure that can maintain a predetermined pressure in the road. The temperature rise on the surface of the substrate to be processed 102 is transferred to the surface of the sample stage 103 by gas heat transfer in the flow path and heat conduction from the contact surface, and is maintained at a constant temperature. The etching gas introduced into the etching chamber 101 is exhausted outside the etching chamber 101 by the turbo molecular pump 114, the dry pump 115, and the exhaust pipe after the etching is completed.

次に、本発明のエッチング方法の具体的な実施例を以下、説明する。   Next, specific examples of the etching method of the present invention will be described below.

図２（ａ）から図３（ｆ）はＳｉ基板上に積層されたデュアルダマシン構造をドライエッチングした事例を示したものである。   FIGS. 2A to 3F show an example of dry etching a dual damascene structure stacked on a Si substrate.

図２（ａ）を用いて多層レジスト構造トレンチ構成について説明する。図２（ａ）において第１の膜に上層レジスト膜２０１、第２の膜に反射防止膜２０２、第３の膜に下層レジスト膜２０３、第４の膜にメタルハードマスク膜２０４、第５の膜にＬｏｗ−Ｋ膜２０５、第６膜にストッパ膜２０６、第７にＳｉ基盤２０７から構成されている。   A multilayer resist structure trench configuration will be described with reference to FIG. In FIG. 2A, an upper resist film 201 as a first film, an antireflection film 202 as a second film, a lower resist film 203 as a third film, a metal hard mask film 204 as a fourth film, and a fifth film The film includes a low-K film 205, a sixth film includes a stopper film 206, and a seventh film includes a Si substrate 207.

デュアルダマシン構造トレンチ工程のプラズマエッチング工程は、始めに、トレンチエッチング用にパターニングされた上層レジスト膜２０１をマスクとしてＣＦ4，ＣＨＦ3から構成されるガスプラズマを用いて反射防止膜２０２をエッチングする。 In the plasma etching process of the dual damascene structure trench process, first, the antireflection film 202 is etched using gas plasma composed of CF 4 and CHF 3 using the upper resist film 201 patterned for trench etching as a mask.

次に上層レジスト膜２０１をマスクとしてＡｒ，ＨＢｒ，Ｏ2から構成されるガスプラズマを用いて下層レジスト膜２０３をエッチングする。 Next, the lower resist film 203 is etched using gas plasma composed of Ar, HBr, and O 2 using the upper resist film 201 as a mask.

次に下層レジスト膜２０３をマスクとしてＣＨＦ3，Ｃｌ2から構成されるガスプラズマを用いてメタルハードマスク膜２０４をエッチングする。 Next, the metal hard mask film 204 is etched using gas plasma composed of CHF 3 and Cl 2 using the lower resist film 203 as a mask.

次に下層レジスト膜２０３をマスクとしてＡｒ，ＣＦ4から構成されるガスプラズマを用いてＬｏｗ−Ｋ膜２０５をエッチングする。 Next, the Low-K film 205 is etched using gas plasma composed of Ar and CF 4 with the lower resist film 203 as a mask.

最後に下層レジスト膜２０３を除去するためにＡｒ，Ｏ2から構成されるガスプラズマを用いて下層レジスト膜２０３をアッシングする。 Finally, in order to remove the lower resist film 203, the lower resist film 203 is ashed using gas plasma composed of Ar, O 2 .

上記プラズマエッチング工程により図２（ｂ）の加工形状が得られる。   The processed shape shown in FIG. 2B is obtained by the plasma etching process.

上記のトレンチ工程後に上層レジスト膜２０１，反射防止膜２０２，下層レジスト膜２０３を成膜し、上層レジスト膜２０１にＶｉａエッチング用にパターニングすると図２（ｃ）となる。   When the upper resist film 201, the antireflection film 202, and the lower resist film 203 are formed after the above trench process, and the upper resist film 201 is patterned for Via etching, FIG. 2C is obtained.

図３（ａ）を用いて多層レジスト構造Ｖｉａ構成について説明する。図３（ａ）において第１の膜に上層レジスト膜２０１、第２の膜に反射防止膜２０２、第３の膜に下層レジスト膜２０３、第４の膜にメタルハードマスク膜２０４、第５の膜にＬｏｗ−Ｋ膜２０５、第６膜にストッパ膜２０６、第７にＳｉ基盤２０７から構成されている。   A multi-layer resist structure Via configuration will be described with reference to FIG. In FIG. 3A, the first film is an upper resist film 201, the second film is an antireflection film 202, the third film is a lower resist film 203, the fourth film is a metal hard mask film 204, the fifth film The film includes a low-K film 205, a sixth film includes a stopper film 206, and a seventh film includes a Si substrate 207.

デュアルダマシン構造Ｖｉａ工程のプラズマエッチング工程は、始めに、Ｖｉａエッチング用にパターニングされた上層レジスト膜２０１をマスクとしてＣＦ4ガスプラズマを用いて反射防止膜２０２をエッチングする。次に上層レジスト膜２０１をマスクとしてＡｒ，ＨＢｒ，Ｏ2から構成されるガスプラズマを用いて下層レジスト膜２０３をエッチングする。次に下層レジスト膜２０３及びメタルハードマスク２０４をマスクとしてＣＨＦ3，Ｎ2構成されるガスプラズマを用いてＬｏｗ−Ｋ膜２０５をエッチングして図３（ｂ）に示す加工形状を得た。 In the plasma etching process of the dual damascene structure Via process, first, the antireflection film 202 is etched using CF 4 gas plasma with the upper resist film 201 patterned for Via etching as a mask. Next, the lower resist film 203 is etched using gas plasma composed of Ar, HBr, and O 2 using the upper resist film 201 as a mask. Next, using the lower resist film 203 and the metal hard mask 204 as a mask, the Low-K film 205 was etched using gas plasma composed of CHF 3 and N 2 to obtain a processed shape shown in FIG.

次いで図３（ｂ）加工形状からストッパ膜２０６をエッチングする。この時のストッパ膜２０６エッチング条件としては例えば混合ガスをＡｒ（１１０ＳＣＣＭ），ＣＦ4（１０ＳＣＣＭ），Ｎ2（４０ＳＣＣＭ）、処理圧力を０.３Ｐａ、マイクロ波電源出力を１０００Ｗ、被処理基板１０２へ印加する高周波電源１１３を１００Ｗとした。上記条件を用いてストッパ膜２０６をエッチングした従来技術ではエッチングを進行させることができなかった（図３（ｃ））。 Next, the stopper film 206 is etched from the processed shape of FIG. Etching conditions for the stopper film 206 at this time include, for example, Ar (110 SCCM), CF 4 (10 SCCM), N 2 (40 SCCM), a processing pressure of 0.3 Pa, a microwave power output of 1000 W, and a substrate 102 to be processed. The high frequency power supply 113 to be applied was 100 W. In the prior art in which the stopper film 206 was etched using the above conditions, the etching could not proceed (FIG. 3C).

上記の結果からＬｏｗ−Ｋ膜２０５エッチングした際、孔底部にエッチング阻害要因があることが考えられたため、ストッパ膜２０６エッチング前に前処理を行うことにした。   From the above results, it was considered that when the Low-K film 205 was etched, there was an etching inhibiting factor at the bottom of the hole, and therefore pre-processing was performed before the stopper film 206 was etched.

従来技術に対してストッパ膜２０６エッチング後に実施されるＡｒ，Ｏ2から構成されるガスプラズマを用いてストッパ膜２０６エッチング前に前処理としてエッチングを行いストッパ膜２０６のエッチング進行確認を行った。（図４（ａ），図４（ｂ））この時の前処理条件としては例えば混合ガスをＡｒ（１５０ＳＣＣＭ），Ｏ2（３０ＳＣＣＭ）、処理圧力を１.０Ｐａ、マイクロ波電源出力を７００Ｗ、被処理基板１０２へ印加する高周波電源１１３を５０Ｗとした。 The etching progress of the stopper film 206 was confirmed by performing etching as a pretreatment prior to the etching of the stopper film 206 using a gas plasma composed of Ar and O 2 which is performed after the stopper film 206 is etched. (FIG. 4 (a), FIG. 4 (b)) As pre-processing conditions at this time, for example, Ar (150 SCCM) and O 2 (30 SCCM) gas mixture, processing pressure is 1.0 Pa, microwave power output is 700 W, The high frequency power supply 113 applied to the substrate to be processed 102 was set to 50 W.

次に図３（ｂ）加工状態から上記前処理条件にて下層レジスト膜２０３を全て除去する時間である６０秒間のエッチングを行い、その後ストッパ膜２０６エッチングを行った。仕上がりは図３（ｄ）となる。   Next, etching for 60 seconds, which is the time for removing all of the lower resist film 203 under the above pretreatment conditions, was performed from the processed state in FIG. 3B, and then the stopper film 206 was etched. The finish is shown in FIG.

上記、前処理条件をストッパ膜２０６エッチング前に６０秒間入れることで孔底部の阻害要因が無くなり、ストッパ膜２０６のエッチングが進行することが確認できたが、マスクである下層レジスト膜２０３が無い状態からエッチングをしたことによりＶｉａ径が上部で約６０ｎｍ、下部で約２０ｎｍ拡大した。   It was confirmed that the above-mentioned pretreatment conditions were put in for 60 seconds before the etching of the stopper film 206, so that the obstruction factor at the bottom of the hole disappeared and the etching of the stopper film 206 progressed, but there was no lower resist film 203 as a mask. As a result of etching, the via diameter was enlarged by about 60 nm at the upper part and by about 20 nm at the lower part.

上記のように、前処理条件をストッパ膜２０６エッチング前に６０秒間入れることでストッパ膜２０６のエッチングは進行することが確認できたことからＶｉａ径が拡大することなく且つエッチングが進行できる時間を狙った。   As described above, it was confirmed that the etching of the stopper film 206 progresses by putting the pretreatment conditions for 60 seconds before the etching of the stopper film 206, so that the time that the etching can proceed without increasing the Via diameter is aimed at. It was.

次に図３（ｂ）加工状態から上記前処理条件にてメタルハードマスク膜２０４が下層レジスト膜２０３から露出する時間である３０秒間のエッチングを行い、その後ストッパ膜２０６エッチングを行った。仕上がりは図３（ｅ）となる。   Next, in FIG. 3B, etching was performed for 30 seconds, which is the time for the metal hard mask film 204 to be exposed from the lower resist film 203 under the above pretreatment conditions, and then the stopper film 206 was etched. The finished product is as shown in FIG.

上記、前処理条件をストッパ膜２０６エッチング前に３０秒間入れることで６０秒間のエッチングと同様に、孔底部の阻害要因が無くなり、ストッパ膜２０６のエッチングが進行することが確認できたが、メタルハードマスク膜２０４が露出していたことによりＶｉａ径が上部で約２０ｎｍ、下部で約１０ｎｍ拡大した。   Although it was confirmed that the above-described pretreatment conditions were set for 30 seconds before the etching of the stopper film 206, the obstruction factor at the bottom of the hole disappeared and the etching of the stopper film 206 progressed as in the case of the etching for 60 seconds. Since the mask film 204 was exposed, the Via diameter was enlarged by about 20 nm at the upper part and by about 10 nm at the lower part.

更にＶｉａ径拡大を抑えるために、図３（ｂ）加工状態から上記前処理条件にてメタルハードマスク膜２０４が下層レジスト膜２０３から露出しない時間である１０秒間のエッチングを行い、その後ストッパ膜２０６エッチングを行った。仕上がりは図３（ｆ）となる。   Further, in order to suppress an increase in the Via diameter, etching is performed for 10 seconds, which is a time during which the metal hard mask film 204 is not exposed from the lower resist film 203 under the above-described pretreatment conditions from the processed state in FIG. Etching was performed. The finish is shown in FIG.

上記、前処理条件をストッパ膜２０６エッチング前に１０秒間入れることで６０秒間のエッチングと同様に、孔底部の阻害要因が無くなり、ストッパ膜２０６のエッチングが進行することが確認でき、且つメタルハードマスク膜２０４が露出していないことによりＶｉａ径が上部で約１ｎｍ、下部で約５ｎｍと拡大を抑えることができた。   By putting the above pretreatment conditions for 10 seconds before the etching of the stopper film 206, it is possible to confirm that the obstructing factor of the hole bottom is eliminated and the etching of the stopper film 206 proceeds as in the case of the etching for 60 seconds, and the metal hard mask. Since the film 204 was not exposed, expansion of the Via diameter was suppressed to about 1 nm at the top and about 5 nm at the bottom.

本実施によれば、ストッパ膜２０６のエッチングを進行させ、且つ孔径拡大を抑えるためには、１０秒間の前処理を行ってからストッパ膜２０６をエッチングすることが望ましい。   According to this embodiment, in order to proceed with the etching of the stopper film 206 and suppress the expansion of the hole diameter, it is desirable to perform the pretreatment for 10 seconds and then etch the stopper film 206.

以上、本発明では前処理条件としてＡｒ，Ｏ2ガス系を用いたプラズマエッチングを例に挙げているが、本発明の効果はこれに限定されない。例えばＡｒ，ＣＯガスまたは、Ｈ2，Ｎ2ガスでも応用できる。 As described above, in the present invention, plasma etching using Ar, O 2 gas system is taken as an example of pretreatment conditions, but the effect of the present invention is not limited to this. For example, Ar, CO gas or H 2 , N 2 gas can be applied.

本発明によれば、ストッパ膜２０６のエッチングの前に、前処理を入れることで孔底部の阻害要因が無くなり、ストッパ膜２０６のエッチングが進行し、且つ孔径を拡大させないという効果を得ることができる。   According to the present invention, the pretreatment is performed before the stopper film 206 is etched, so that the obstruction factor at the bottom of the hole is eliminated, the etching of the stopper film 206 proceeds, and the hole diameter is not enlarged. .

１０１ エッチング処理室
１０２ 被処理基板
１０３ 資料台
１０４ ガス導入手段
１０５ 透過窓
１０６ 整合器
１０７ 導波管
１０８ マイクロ波導入窓
１０９ ソレノイドコイル
１１０ 静電吸着電源
１１１ チラーユニット
１１２ 冷却ガス供給口
１１３ 高周波電源
１１４ ターボ分子ポンプ
１１５ ドライポンプ
２０１ 上層レジスト膜
２０２ 反射防止膜
２０３ 下層レジスト膜
２０４ メタルハードマスク膜
２０５ Ｌｏｗ−Ｋ膜
２０６ ストッパ膜
２０７ Ｓｉ基盤 DESCRIPTION OF SYMBOLS 101 Etching chamber 102 Substrate 103 Data base 104 Gas introduction means 105 Transmission window 106 Matching device 107 Waveguide 108 Microwave introduction window 109 Solenoid coil 110 Electrostatic adsorption power supply 111 Chiller unit 112 Cooling gas supply port 113 High frequency power supply 114 Turbo molecular pump 115 Dry pump 201 Upper resist film 202 Antireflection film 203 Lower resist film 204 Metal hard mask film 205 Low-K film 206 Stopper film 207 Si substrate

Claims (2)

上層レジスト膜と前記上層レジスト膜の下層である反射防止膜と前記反射防止膜の下層である下層レジスト膜と前記下層レジストの下層であるメタルハードマスクからなる積層マスクと、前記積層マスクの下層であるＬｏｗ−Ｋ膜と、前記Ｌｏｗ−Ｋ膜の下層であるストッパ膜とからなる積層膜を有する被処理体をプラズマエッチングするデュアルダマシンプロセスにおいて、
前記デュアルダマシンプロセスのＶｉａ加工方法は、Ｖｉａパターニングされた前記上層レジスト膜をマスクとして前記反射防止膜をエッチングする第１ステップと、前記上層レジスト膜及び前記反射防止膜をマスクとして下層レジスト膜をエッチングする第２ステップと、
前記下層レジスト膜をマスクとして前記Ｌｏｗ−Ｋ膜をエッチングする第３ステップと、
前記ストッパ膜のエッチング前にプラズマ処理を行う第４ステップと、
前記ストッパ膜をエッチングする第５ステップとを有することを特徴とするプラズマ処理方法。 A laminated mask comprising an upper resist film, an antireflective film that is a lower layer of the upper resist film, a lower resist film that is a lower layer of the antireflective film, and a metal hard mask that is a lower layer of the lower resist, and a lower layer of the laminated mask In a dual damascene process for plasma-etching an object to be processed having a laminated film composed of a certain Low-K film and a stopper film which is a lower layer of the Low-K film,
The dual damascene process Via processing method includes: a first step of etching the antireflection film using the upper patterned resist film as a mask; and etching a lower layer resist film using the upper resist film and the antireflection film as a mask. A second step to
A third step of etching the Low-K film using the lower resist film as a mask;
A fourth step of performing plasma treatment before etching the stopper film;
And a fifth step of etching the stopper film. 請求項１記載のプラズマ処理方法において、前記プラズマ処理はＯ2系ガスを使用したプラズマ処理であることを特徴とするプラズマ処理方法。 The plasma processing method according to claim 1, wherein the plasma processing is a plasma processing using an O 2 gas.
JP2010048559A 2010-03-05 2010-03-05 Plasma etching method Expired - Fee Related JP5600447B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010048559A JP5600447B2 (en) 2010-03-05 2010-03-05 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010048559A JP5600447B2 (en) 2010-03-05 2010-03-05 Plasma etching method

Publications (2)

Publication Number Publication Date
JP2011187516A true JP2011187516A (en) 2011-09-22
JP5600447B2 JP5600447B2 (en) 2014-10-01

Family

ID=44793509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010048559A Expired - Fee Related JP5600447B2 (en) 2010-03-05 2010-03-05 Plasma etching method

Country Status (1)

Country Link
JP (1) JP5600447B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021520637A (en) * 2018-04-03 2021-08-19 東京エレクトロン株式会社 Subtractive interconnect formation using a fully self-aligned method

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162982A (en) * 1997-11-27 1999-06-18 Nec Corp Manufacture of semiconductor device
JP2000091309A (en) * 1998-09-09 2000-03-31 Handotai Sentan Technologies:Kk Device and method for forming semiconductor pattern
JP2001343757A (en) * 2000-03-28 2001-12-14 Toshiba Corp Forming method for resist pattern
JP2002124568A (en) * 2000-10-18 2002-04-26 Tokyo Electron Ltd Method for etching dual damascene structure
JP2006165189A (en) * 2004-12-06 2006-06-22 Nec Electronics Corp Method of manufacturing semiconductor device
JP2006344815A (en) * 2005-06-09 2006-12-21 Toshiba Corp Method of manufacturing semiconductor device
WO2007043634A1 (en) * 2005-10-06 2007-04-19 Nec Corporation Method for manufacturing multilayer wiring
JP2008235332A (en) * 2007-03-16 2008-10-02 Nec Electronics Corp Manufacturing process and control system of semiconductor device
JP2008262996A (en) * 2007-04-10 2008-10-30 Tokyo Electron Ltd Method of manufacturing semiconductor device, and semiconductor device
JP2009530861A (en) * 2006-03-24 2009-08-27 アプライド マテリアルズ インコーポレイテッド Plasma etching and photoresist strip process with defluorination and wafer defluorination steps in intervening chamber
JP2010050117A (en) * 2008-08-19 2010-03-04 Renesas Technology Corp Method of manufacturing semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162982A (en) * 1997-11-27 1999-06-18 Nec Corp Manufacture of semiconductor device
JP2000091309A (en) * 1998-09-09 2000-03-31 Handotai Sentan Technologies:Kk Device and method for forming semiconductor pattern
JP2001343757A (en) * 2000-03-28 2001-12-14 Toshiba Corp Forming method for resist pattern
JP2002124568A (en) * 2000-10-18 2002-04-26 Tokyo Electron Ltd Method for etching dual damascene structure
JP2006165189A (en) * 2004-12-06 2006-06-22 Nec Electronics Corp Method of manufacturing semiconductor device
JP2006344815A (en) * 2005-06-09 2006-12-21 Toshiba Corp Method of manufacturing semiconductor device
WO2007043634A1 (en) * 2005-10-06 2007-04-19 Nec Corporation Method for manufacturing multilayer wiring
JP2009530861A (en) * 2006-03-24 2009-08-27 アプライド マテリアルズ インコーポレイテッド Plasma etching and photoresist strip process with defluorination and wafer defluorination steps in intervening chamber
JP2008235332A (en) * 2007-03-16 2008-10-02 Nec Electronics Corp Manufacturing process and control system of semiconductor device
JP2008262996A (en) * 2007-04-10 2008-10-30 Tokyo Electron Ltd Method of manufacturing semiconductor device, and semiconductor device
JP2010050117A (en) * 2008-08-19 2010-03-04 Renesas Technology Corp Method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021520637A (en) * 2018-04-03 2021-08-19 東京エレクトロン株式会社 Subtractive interconnect formation using a fully self-aligned method
JP7348441B2 (en) 2018-04-03 2023-09-21 東京エレクトロン株式会社 Subtractive interconnect formation using fully self-aligned method

Also Published As

Publication number Publication date
JP5600447B2 (en) 2014-10-01

Similar Documents

Publication Publication Date Title
TWI514462B (en) Method of etching features in silicon nitride films
US9865472B2 (en) Fabrication of a silicon structure and deep silicon etch with profile control
JP6532066B2 (en) How to etch atomic layers
TWI478234B (en) Method of etching silicon nitride films
JP4825911B2 (en) Plasma etching and photoresist strip process with defluorination and wafer defluorination steps in intervening chamber
KR102083680B1 (en) Method for etching organic hardmasks
JP2006013190A (en) Method of manufacturing semiconductor device
JP4312630B2 (en) Plasma processing method and plasma processing apparatus
JP2007194284A (en) Plasma treatment method, plasma treatment device, and storage medium
JP2008218959A (en) Etching method and recording medium
JP4911936B2 (en) Plasma ashing method
JP2008198659A (en) Plasma etching method
TWI703414B (en) Etching method
KR20100004891A (en) Plasma etching method, control program and computer storage medium
JP2014107520A (en) Plasma etching method
JP4827567B2 (en) Plasma etching method and computer-readable storage medium
US8664122B2 (en) Method of fabricating a semiconductor device
JP2003303808A (en) Method for manufacturing semiconductor device
JP5011782B2 (en) Semiconductor device manufacturing method, plasma processing apparatus, and storage medium.
JP5600447B2 (en) Plasma etching method
JP6840041B2 (en) Etching method
TWI689007B (en) Etching method
JP2007059666A (en) Manufacturing method and apparatus for semiconductor device, control program, and computer memory medium
JP4500023B2 (en) Interlayer dielectric film dry etching method
JP2005251814A (en) Dry etching method and apparatus of interlayer insulation film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5600447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees