JP2011171462A - 電気回路モジュールの製造方法 - Google Patents
電気回路モジュールの製造方法 Download PDFInfo
- Publication number
- JP2011171462A JP2011171462A JP2010033125A JP2010033125A JP2011171462A JP 2011171462 A JP2011171462 A JP 2011171462A JP 2010033125 A JP2010033125 A JP 2010033125A JP 2010033125 A JP2010033125 A JP 2010033125A JP 2011171462 A JP2011171462 A JP 2011171462A
- Authority
- JP
- Japan
- Prior art keywords
- passive component
- circuit module
- solder
- electric circuit
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】BGA型パッケージICやCSP型ICと受動部品の間に発生する半田ボールの発生を防止し、電気回路モジュールの製造歩留まりを改善する電気回路モジュールを提供する。
【解決手段】半導体チップ3(BGA型パッケージICもしくはCSP型IC)を実装するフリップチップ実装工程と、その後、受動部品6を実装する受動部品端子5上にクリーム半田を塗布する予備半田工程と、その後、受動部品端子5上の前記クリーム半田に熱を印可し、前記クリーム半田を融解させて半田9とする加熱工程と、その後、受動部品端子5上の前記半田9上にフラックス10を塗布するフラックス塗付工程と、その後、受動部品端子5上に受動部品6を実装する受動部品実装工程と、を有することによって、BGA型パッケージICやCSP型ICと受動部品の間に発生する半田ボールの発生を防止することができる。
【選択図】図7
【解決手段】半導体チップ3(BGA型パッケージICもしくはCSP型IC)を実装するフリップチップ実装工程と、その後、受動部品6を実装する受動部品端子5上にクリーム半田を塗布する予備半田工程と、その後、受動部品端子5上の前記クリーム半田に熱を印可し、前記クリーム半田を融解させて半田9とする加熱工程と、その後、受動部品端子5上の前記半田9上にフラックス10を塗布するフラックス塗付工程と、その後、受動部品端子5上に受動部品6を実装する受動部品実装工程と、を有することによって、BGA型パッケージICやCSP型ICと受動部品の間に発生する半田ボールの発生を防止することができる。
【選択図】図7
Description
本発明は、プリント配線基板を代表とする配線基板の少なくとも片面に半導体チップが実装された電気回路モジュールの製造方法に関するものである。
チップマウンタなどにより電子部品が搭載された電気回路モジュールはリフロー装置へ送られ、電子部品の電極をプリント基板の電極に固着するための半田付けが行われた際、半田ボールが生じることがあり、この半田ボールは回路パターンの短絡の原因となるので除去しなければならない。その半田ボールの除去方法としては、電子部品が半田付けされたプリント基板の表面に合成樹脂を塗布して合成樹脂膜を形成することにより、その合成樹脂膜の内部に半田ボールを包含させ、その合成樹脂膜を前記プリント基板から剥ぎ取
ることが知られている。(特許文献1参照)
また、近年の電子機器の小型化に伴い、この電気回路モジュールも小型化が進んでいるが、その電気回路モジュールの小型化に伴い、半導体チップを実装する部分と受動部品(例えば抵抗やキャパシタ)とを実装する間隔が狭くなっている。(例えば特許文献2参照)
ることが知られている。(特許文献1参照)
また、近年の電子機器の小型化に伴い、この電気回路モジュールも小型化が進んでいるが、その電気回路モジュールの小型化に伴い、半導体チップを実装する部分と受動部品(例えば抵抗やキャパシタ)とを実装する間隔が狭くなっている。(例えば特許文献2参照)
しかしながら、特許文献2に記載のような半導体チップが実装された電気回路モジュールでは、半田ボールが半導体チップと受動部品の間に発生した際、その感覚が非常に狭く、かつ、半導体チップのパッケージに特許文献1に記載のような合成樹脂膜が付着した場合、除去が困難であることから、合成樹脂膜を用いて半田ボールを除去する方法が使用できないという課題があった。
そこで、本発明は、前記のように従来の課題を解決するもので、半導体チップと受動部品の間に発生する半田ボールの発生を防止し、電気回路モジュールの製造歩留まりを改善する事を目的とする。
この目的を達成するために、本発明は、少なくとも基板部の片面に半導体チップが実装され、かつ受動部品が実装されている電気回路モジュールの製造方法において、前記半導体チップを実装するフリップチップ実装工程と、その後、前記受動部品を実装する受動部品端子上にクリーム半田を塗布する予備半田工程と、その後、前記受動部品端子上の前記クリーム半田に熱を印可し、前記クリーム半田を融解させて半田とする加熱工程と、その後、前記受動部品端子上の前記半田上にフラックスを塗布するフラックス塗付工程と、その後、前記受動部品を実装する端子上に前記受動部品を実装する受動部品実装工程と、を有することを特徴とする電気回路モジュールの製造方法とした。
これにより所期の目的を達成するものである。
以上のように本発明は、基板部の少なくとも片面に半導体チップを実装し、その後、受動部品を実装する端子上にクリーム半田を塗布し、その後、前記受動部品端子上の前記クリーム半田に熱を印可することによって前記クリーム半田を融解することによって半田とし、その後、前記受動部品端子上の前記半田上にフラックスを塗布し、その後、前記受動部品端子上に前記受動部品を実装することによって、電気回路モジュールの製造工程の歩留まりを向上させることができる。
すなわち、本発明においては、受動部品を実装する端子上にクリーム半田を塗布し、その後、そのクリーム半田に熱を印可し融解する事によって半田とし、その後、その前記クリーム半田上にフラックスを塗布し、その後、前記受動部品端子上に前記受動部品を実装することにより、半田が分離することなく半田ボールの発生を抑えることができるので、BGA型パッケージICやCSP型ICとその他の部品の間に発生した半田ボールの発生を防止する事ができ、その結果として、電気回路モジュールの製造工程の歩留まりを向上することができるのである。
以下に、本発明のセラミック基板の実施の形態を図面とともに詳細に説明する。
(実施の形態1)
まず、はじめに、本発明の実施1における最終的な製品の構成である電気回路モジュールに関して説明する。
(実施の形態1)
まず、はじめに、本発明の実施1における最終的な製品の構成である電気回路モジュールに関して説明する。
図1は、本発明の実施の形態1における電気回路モジュールの写真を示す図である。
電気回路モジュール1は、図1に示すように、電気回路モジュール1は、寸法:5.6[mm]x4.3[mm]という、非常に小さな形状のものであり、多くの機能を有しかつ小型である電子機器(例えば携帯電話や補聴器等)に内蔵されるものである。
電気回路モジュール1は、基板部2上には、予め設けられた半導体チップ端子(図示せず)上に半導体チップ3が実装されている。また、後述するが、半導体チップ3と基板部2の間にはアンダーフィル剤4(図1に図示なし、図3に図示している)が塗布されている。また、基板部2上には、予め受動部品端子5(図1に図示なし、図3に図示している)上に受動部品6が実装されている。
電気回路モジュール1は、図1に示すように、電気回路モジュール1は、寸法:5.6[mm]x4.3[mm]という、非常に小さな形状のものであり、多くの機能を有しかつ小型である電子機器(例えば携帯電話や補聴器等)に内蔵されるものである。
電気回路モジュール1は、基板部2上には、予め設けられた半導体チップ端子(図示せず)上に半導体チップ3が実装されている。また、後述するが、半導体チップ3と基板部2の間にはアンダーフィル剤4(図1に図示なし、図3に図示している)が塗布されている。また、基板部2上には、予め受動部品端子5(図1に図示なし、図3に図示している)上に受動部品6が実装されている。
本発明の実施の形態1においては、基板部2は、アルミナ粉末を55[wt%]、ガラス粉末を45[wt%]の割合で配合し、それを900[℃]にて焼成することによって形成されたセラミック製のものが用いられている。
また、半導体チップ3は、半導体メモリが用いられている。なお、本発明の実施の形態1においては、半導体チップとして、ベアチップを用いたが、BGA型パッケージを有するICや、CSP(Chip Size Package)型ICを用いてもよい。
また、半導体チップ3は、半導体メモリが用いられている。なお、本発明の実施の形態1においては、半導体チップとして、ベアチップを用いたが、BGA型パッケージを有するICや、CSP(Chip Size Package)型ICを用いてもよい。
また、受動部品6は、チップコンデンサが用いられている。
次に、本発明の実施の形態1における電気回路モジュール1の製造方法に関して説明する。図2は、本発明の実施の形態1における電気回路モジュール1の製造方法の手順を示すものである。
次に、本発明の実施の形態1における電気回路モジュール1の製造方法に関して説明する。図2は、本発明の実施の形態1における電気回路モジュール1の製造方法の手順を示すものである。
(ステップ1:フリップチップ実装工程)
まず、はじめに、基板部2上に半導体チップ3を実装し、その後、基板部2と半導体チップ3の間にアンダーフィル剤を塗布するフリップチップ実装を行なう。図3は、本発明の実施の形態1におけるフリップチップ実装工程を実施した後の電気回路モジュール1を横からみた断面図を示すものである。
まず、はじめに、基板部2上に半導体チップ3を実装し、その後、基板部2と半導体チップ3の間にアンダーフィル剤を塗布するフリップチップ実装を行なう。図3は、本発明の実施の形態1におけるフリップチップ実装工程を実施した後の電気回路モジュール1を横からみた断面図を示すものである。
(ステップ2:予備半田工程)
次に、基板部2上の受動部品端子5上に、クリーム半田7を塗布する予備半田工程を行なう。本発明の実施の形態1において、クリーム半田7の塗布には、ディスペンサー8を用いた。図4は、本発明の実施の形態1における予備半田工程を実施する際の電気回路モジュール1を横からみた断面図を示すものである。
次に、基板部2上の受動部品端子5上に、クリーム半田7を塗布する予備半田工程を行なう。本発明の実施の形態1において、クリーム半田7の塗布には、ディスペンサー8を用いた。図4は、本発明の実施の形態1における予備半田工程を実施する際の電気回路モジュール1を横からみた断面図を示すものである。
(ステップ3:加熱工程)
次に、受動部品端子5上のクリーム半田7に熱を印可し、前記クリーム半田7を融解させて半田8とする加熱工程を行なう。本発明の実施の形態1においては、電気回路モジュール1を、リフロー装置にて、熱印加温度240℃、熱印可時間5分間にて行なった。ここで、熱印加温度を240℃としたのは、クリーム半田7の融点が220℃近辺
であったため、20℃の余裕をもたせたからである。図5は、本発明の実施の形態1における予備半田工程を実施する際の電気回路モジュール1を横からみた断面図を示すものである。図5に示すように、クリーム半田7は、220℃の熱を印加する事によって融解されるため、半田9として受動部品端子5の全体に適度に満満遍なく行き渡る。なお、図4中ではクリーム半田7、図5中では半田9と区別をしているが、融解前と融解後で区別しているのみで材料としては同じものである。
次に、受動部品端子5上のクリーム半田7に熱を印可し、前記クリーム半田7を融解させて半田8とする加熱工程を行なう。本発明の実施の形態1においては、電気回路モジュール1を、リフロー装置にて、熱印加温度240℃、熱印可時間5分間にて行なった。ここで、熱印加温度を240℃としたのは、クリーム半田7の融点が220℃近辺
であったため、20℃の余裕をもたせたからである。図5は、本発明の実施の形態1における予備半田工程を実施する際の電気回路モジュール1を横からみた断面図を示すものである。図5に示すように、クリーム半田7は、220℃の熱を印加する事によって融解されるため、半田9として受動部品端子5の全体に適度に満満遍なく行き渡る。なお、図4中ではクリーム半田7、図5中では半田9と区別をしているが、融解前と融解後で区別しているのみで材料としては同じものである。
(ステップ4:フラックス塗布工程)
次に、受動部品端子5上の半田9上にフラックス10を塗布するフラックス塗付工程を行なう。図6は、本発明の実施の形態1におけるフラックス塗布工程を実施した後の電気回路モジュール1を横からみた断面図を示すものである。ここで、フラックス10を用いたのは、後の受動部品実装工程で、受動部品を基板に固定する作用と加熱により半田表面の酸化膜を除去し、部品との半田濡れ性を良くするためである。
次に、受動部品端子5上の半田9上にフラックス10を塗布するフラックス塗付工程を行なう。図6は、本発明の実施の形態1におけるフラックス塗布工程を実施した後の電気回路モジュール1を横からみた断面図を示すものである。ここで、フラックス10を用いたのは、後の受動部品実装工程で、受動部品を基板に固定する作用と加熱により半田表面の酸化膜を除去し、部品との半田濡れ性を良くするためである。
(ステップ5:受動部品実装工程)
次に、受動部品端子5上に受動部品6を実装する受動部品実装工程を行なう。図7は、本発明の実施の形態1における受動部品実装工程を実施する際の電気回路モジュール1を横からみた断面図を示すものである。なお、本発明の実施の形態1における本工程における実装は、一般的な実装装置を用いて行なった。
次に、受動部品端子5上に受動部品6を実装する受動部品実装工程を行なう。図7は、本発明の実施の形態1における受動部品実装工程を実施する際の電気回路モジュール1を横からみた断面図を示すものである。なお、本発明の実施の形態1における本工程における実装は、一般的な実装装置を用いて行なった。
(本発明の効果)
図8は、本発明の実施の形態1における受動部品実装工程を実施した後、すなわち、最終的な電気回路モジュール1を横からみた断面図を示すものである。図8に示すように、前述の加熱工程により、半田表面の酸化膜が除去され、半田が溶融し受動部品端子5全体に半田が濡れ広がり、更に、予備半田として、半田が一体化することにより、半田が分離することなく半田ボールの発生が抑えられる。実際に、本発明の実施の形態1における電気回路モジュール製造方法を導入する前の半田ボールに起因する電気回路モジュールの電気回路の短絡の不良率が1〜5%であったが、本発明の実施の形態1における電気回路モジュール製造方法を導入後は、その不良率はゼロ(発生なし)となった。
図8は、本発明の実施の形態1における受動部品実装工程を実施した後、すなわち、最終的な電気回路モジュール1を横からみた断面図を示すものである。図8に示すように、前述の加熱工程により、半田表面の酸化膜が除去され、半田が溶融し受動部品端子5全体に半田が濡れ広がり、更に、予備半田として、半田が一体化することにより、半田が分離することなく半田ボールの発生が抑えられる。実際に、本発明の実施の形態1における電気回路モジュール製造方法を導入する前の半田ボールに起因する電気回路モジュールの電気回路の短絡の不良率が1〜5%であったが、本発明の実施の形態1における電気回路モジュール製造方法を導入後は、その不良率はゼロ(発生なし)となった。
このように、本発明における電気回路モジュールの製造方法により、電気回路モジュールの製造工程の歩留まりを向上することができる。
本発明にかかる電気回路モジュールの製造方法は、半導体チップとその他の部品の間に発生した半田ボールの発生を防止する事ができ、その結果として、電気回路モジュールの製造工程の歩留まりを向上することができるので、小型である電子機器(例えば携帯電話や補聴器等)に内蔵される電気回路モジュールの製造方法として有用である。
1 電気回路モジュール
2 基板部
3 半導体チップ
4 アンダーフィル剤
5 受動部品端子
6 受動部品
7 クリーム半田
8 ディスペンサー
9 半田
10 フラックス
2 基板部
3 半導体チップ
4 アンダーフィル剤
5 受動部品端子
6 受動部品
7 クリーム半田
8 ディスペンサー
9 半田
10 フラックス
Claims (1)
- 少なくとも基板部の片面に半導体が実装され、かつ受動部品が実装されている電気回路モジュールの製造方法において、
前記半導体を実装するフリップチップ実装工程と、
その後、前記受動部品を実装する受動部品端子上にクリーム半田を塗布する予備半田工程と、
その後、前記受動部品端子上の前記クリーム半田に熱を印可し、前記クリーム半田を融解させて半田とする加熱工程と、
その後、前記受動部品端子上の前記半田上にフラックスを塗布するフラックス塗付工程と、
その後、前記受動部品端子上に前記受動部品を実装する受動部品実装工程と、
を有することを特徴とする電気回路モジュールの製造方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033125A JP2011171462A (ja) | 2010-02-18 | 2010-02-18 | 電気回路モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033125A JP2011171462A (ja) | 2010-02-18 | 2010-02-18 | 電気回路モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011171462A true JP2011171462A (ja) | 2011-09-01 |
Family
ID=44685276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010033125A Pending JP2011171462A (ja) | 2010-02-18 | 2010-02-18 | 電気回路モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011171462A (ja) |
-
2010
- 2010-02-18 JP JP2010033125A patent/JP2011171462A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4637652B2 (ja) | はんだ付け方法及び電子部品 | |
JP2001332575A (ja) | フラックス洗浄方法及び半導体装置の製造方法 | |
JP5061668B2 (ja) | 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 | |
US20070228115A1 (en) | Method of manufacturing an electronic component | |
JP2005039206A (ja) | 半導体チップ表面実装方法 | |
KR20140095406A (ko) | 플립칩 부품의 수지 밀봉 방법 | |
TWI647769B (zh) | 電子封裝件之製法 | |
JP2011187792A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2011171462A (ja) | 電気回路モジュールの製造方法 | |
JP2011023407A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3965795B2 (ja) | 電子部品の半田付け方法 | |
KR20080061769A (ko) | 인쇄회로기판의 부품 솔더링 방법 | |
JP2008218552A (ja) | 電子部品の実装基板および実装方法 | |
JP2005340230A (ja) | プリント配線板および部品実装体の製造方法 | |
WO2023095447A1 (ja) | 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法 | |
JP2011171464A (ja) | 基板、及び電気回路モジュール | |
JP2011171463A (ja) | 基板、及び電気回路モジュール | |
KR20180106686A (ko) | 플럭스 리스 플립칩 패키지 제조장치 및 제조방법 | |
KR20070063119A (ko) | 플립칩 실장용 기판의 제조방법 | |
JP2007059712A (ja) | 実装方法 | |
JP3997614B2 (ja) | 実装ハンダ付け方法 | |
TWI601252B (zh) | 封裝結構的製作方法以及使用其所製得之封裝結構 | |
JP2004311602A (ja) | Icチップの実装方法 | |
TWI641299B (zh) | Method of manufacturing electronic component mounting body | |
JP2004031474A (ja) | 電子部品及びその製造方法 |