JP2011165945A - Multilayer ceramic substrate and method for producing the same - Google Patents

Multilayer ceramic substrate and method for producing the same Download PDF

Info

Publication number
JP2011165945A
JP2011165945A JP2010027683A JP2010027683A JP2011165945A JP 2011165945 A JP2011165945 A JP 2011165945A JP 2010027683 A JP2010027683 A JP 2010027683A JP 2010027683 A JP2010027683 A JP 2010027683A JP 2011165945 A JP2011165945 A JP 2011165945A
Authority
JP
Japan
Prior art keywords
low
layer
green sheet
substrate
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010027683A
Other languages
Japanese (ja)
Other versions
JP5519312B2 (en
Inventor
Hiroyuki Takahashi
裕之 高橋
Tatsuya Kato
達哉 加藤
Tomohide Yamada
智英 山田
Shigeru Taga
茂 多賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010027683A priority Critical patent/JP5519312B2/en
Publication of JP2011165945A publication Critical patent/JP2011165945A/en
Application granted granted Critical
Publication of JP5519312B2 publication Critical patent/JP5519312B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer ceramic substrate, capable of suppressing the occurrence of cracks near an interlayer connecting conductor section, preventing the destruction of a substrate, and enhancing the bonding strength of a protruding member, and to provide a method for producing the substrate. <P>SOLUTION: The distance Z between the circumscribed circle of a brazing material layer 59, in the circumference of the bottom surface of a stud 23 and the area center of a via 55 disposed around a surface metal layer 57 on the top-surface low-temperature baking ceramic layer, is not less than 2.5 mm. Centered about the area center of the bottom surface of the stud 23, the difference (ML-RL) between the radial length ML of the surface metal layer 57 and the same radial length RL of the bottom surface of the brazing material layer 59 is not less than 0.65 mm, all around the circumference of the stud 23. Centered about the area center of the bottom surface of the stud 23, the ratio (VL/SL) between a radial length VL up to the area center of a via 55 closest to the stud 23 and the same radial length SL of the bottom surface of the stud 23 is from 1.6 to 2.0. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、セラミックとして低温焼成セラミックを用い、内部に低抵抗導体を有する多層セラミック基板及びその製造方法に関する。詳しくは、基板表面にロウ材層を介して金属製の突出部材が接合される際に、接続信頼性が十分に保たれるような接続強度が得られる多層セラミック基板及びその製造方法に関するものである。   The present invention relates to a multilayer ceramic substrate using a low-temperature fired ceramic as a ceramic and having a low-resistance conductor therein and a method for manufacturing the same. Specifically, the present invention relates to a multilayer ceramic substrate and a method of manufacturing the same that can provide connection strength that can maintain sufficient connection reliability when a metal protruding member is bonded to the substrate surface via a brazing material layer. is there.

この多層セラミック基板は、例えば電子部品、ICパッケージ、ウェハー上のICを検査するための検査用基板として用いられる。例えば半導体素子検査用装置に取り付けるための基板表面から突出する突出部材を備えた半導体素子検査用基板が挙げられる。   This multilayer ceramic substrate is used as an inspection substrate for inspecting electronic components, IC packages, ICs on wafers, for example. For example, a semiconductor element inspection substrate provided with a protruding member protruding from the substrate surface to be attached to the semiconductor element inspection apparatus can be mentioned.

近年、各種用途のセラミック基板に対しては、寸法精度の向上ならびに大型化(小さい部品を多数個配置して工数を削減する)等の要求が多くなっている。
また、一部の用途においては、より高精度のパターン形成のために、焼成後の基板表面に、薄膜ないしは厚膜導体を形成することで、接続するIC等の部品との位置精度を確保している。
In recent years, there has been an increasing demand for ceramic substrates for various uses, such as improvement of dimensional accuracy and enlargement (reducing the number of steps by arranging a large number of small parts).
Also, in some applications, in order to form a pattern with higher accuracy, a thin film or thick film conductor is formed on the surface of the substrate after firing to ensure the positional accuracy with the IC and other components to be connected. ing.

そのため、今後は、より高集積で微細な表層導体パターンの形成が要求されると予想され、その際には、焼成後の基板自身の寸法精度をより向上させることが重要となってくる。   Therefore, in the future, it is expected that the formation of a highly integrated and fine surface layer conductor pattern will be required, and in that case, it becomes important to further improve the dimensional accuracy of the substrate itself after firing.

この高寸法精度を達成するための方法としては、無収縮焼成法が有効であり、無収縮焼成法は、実質的に平面方向の収縮を伴わないので、焼成時における寸法のバラツキを極めて小さくできるというメリットがある。   As a method for achieving this high dimensional accuracy, the non-shrinkage firing method is effective, and the non-shrinkage firing method is substantially free from shrinkage in the planar direction, and therefore, the dimensional variation during firing can be extremely reduced. There is a merit.

前記無収縮焼成法としては、第1のグリーンシートを積層したグリーンシート積層体の上下面に、グリーンシート積層体を焼成する温度では焼結しない材質で形成された第2のグリーンシートを積層することにより、焼成時に、この第2のグリーンシートがグリーンシート積層体の収縮時の平面方向(XY方向)への収縮を抑制して、高寸法精度を実現する方法(即ち高寸法精度の多層セラミック基板を製造する方法)が知られている。   As the non-shrinkage firing method, a second green sheet formed of a material that does not sinter at a temperature for firing the green sheet laminate is laminated on the upper and lower surfaces of the green sheet laminate in which the first green sheets are laminated. Thus, during firing, the second green sheet suppresses contraction in the plane direction (XY direction) when the green sheet laminate contracts, thereby realizing high dimensional accuracy (ie, high dimensional accuracy multilayer ceramic). A method for manufacturing a substrate) is known.

この無収縮焼成法では、多層セラミック基板のセラミック材料として、第2のグリーンシートを形成する材料よりも低い温度で焼成可能な低温焼成セラミックが使用され、多層セラミック基板中の内部導体層やビアを構成する導電材料としては、同時焼成が可能な融点の低い例えばAg等の低抵抗導体が使用される。   In this non-shrinkage firing method, a low-temperature fired ceramic that can be fired at a lower temperature than the material forming the second green sheet is used as the ceramic material of the multilayer ceramic substrate. As the conductive material to be configured, a low resistance conductor such as Ag having a low melting point capable of simultaneous firing is used.

前記低温焼成セラミック材料は、上述の様に、例えばアルミナより低温(例えば1050℃以下)で焼結可能な材料であり、一般的には、ガラスとフィラーとから構成されるものが多い。この低温焼成セラミック材料を用いた多層セラミック基板は、アルミナからなる多層セラミック基板と比較すると、低温焼成セラミック材料中に含まれるガラス分が多いことから、機械的強度が弱くなる傾向にある。   As described above, the low-temperature fired ceramic material is, for example, a material that can be sintered at a temperature lower than that of alumina (for example, 1050 ° C. or lower), and is generally composed of glass and filler. A multilayer ceramic substrate using this low-temperature fired ceramic material tends to have a lower mechanical strength because it contains more glass than the multilayer ceramic substrate made of alumina.

そのため、アルミナ製の多層セラミック基板では、その表面にスタッド等の金属部材を接合する際には、一般的にロウ材を用いた接合によって十分な接合強度を得ることができるが、低温焼成セラミック製の多層セラミック基板の場合には、機械的強度が低いことから、十分な接合強度を得ることが難しくなる。   For this reason, in a multilayer ceramic substrate made of alumina, when joining a metal member such as a stud to the surface, sufficient joining strength can be generally obtained by joining using a brazing material. In the case of the multilayer ceramic substrate, since the mechanical strength is low, it is difficult to obtain sufficient bonding strength.

この対策として、金属部材と多層セラミック基板とが接合される部分に生じる引張応力を極力小さくすることが考えられ、これまでに種々の検討がなされてきた(下記特許文献1〜3参照)。   As a countermeasure against this, it is conceivable to minimize the tensile stress generated in the portion where the metal member and the multilayer ceramic substrate are joined, and various studies have been made so far (see Patent Documents 1 to 3 below).

例えば特許文献1では、金属部材を接合するために用いられるロウ材部分を含めて保護層で覆うことで、接合部分に加わる応力を分散し、金属部材の接合強度を向上させる技術が開示されている。   For example, Patent Document 1 discloses a technique for improving the bonding strength of a metal member by dispersing the stress applied to the bonded portion by covering with a protective layer including the brazing material portion used for bonding the metal member. Yes.

また、特許文献2では、金属部材である入出力ピンを配設するための厚膜パッドをセラミック中に埋設することで、金属部材の接合強度を向上させる技術が開示されている。
更に、特許文献3では、金属部材である信号ピンと配線導体との間に円形状の金属層からなる応力緩和層を設けることで、金属部材の接合時に発生する応力を緩和する技術が開示されている。
Patent Document 2 discloses a technique for improving the bonding strength of a metal member by embedding a thick film pad for arranging input / output pins, which are metal members, in the ceramic.
Furthermore, Patent Document 3 discloses a technique for reducing stress generated during joining of metal members by providing a stress relaxation layer made of a circular metal layer between a signal pin, which is a metal member, and a wiring conductor. Yes.

特開平1−236587号公報Japanese Patent Laid-Open No. 1-235687 特開平9−18144号公報JP-A-9-18144 特開平8−172273号公報JP-A-8-172273

しかしながら、本発明者等の研究により、低温焼成セラミック材料を使用した多層セラミック基板においては、使用される低温焼成セラミック材料と低抵抗導体との間の熱膨張特性の違いから、金属部材(特に基板表面から突出する突出部材)を接合した際の接合強度が低下することが見出されており、上述した従来技術ではその対策が十分でないのが現状である。   However, as a result of research by the present inventors, in a multilayer ceramic substrate using a low-temperature fired ceramic material, due to the difference in thermal expansion characteristics between the low-temperature fired ceramic material and the low-resistance conductor, metal members (particularly the substrate) It has been found that the bonding strength at the time of bonding a protruding member protruding from the surface is lowered, and the above-described conventional technique does not have sufficient countermeasures.

つまり、図7に例示する様に、低温焼成セラミック材料を使用した多層セラミック基板(P1)には、例えば金属材料からなるビア(層間接続導体部:P2)、電極層(P3)、表面金属層(P4)、スタッド等の突出部材(P5)、ロウ材層(P6)が形成されるものがあるが、これらの金属材料の熱膨張係数(CTE)と低温焼成セラミック材料の熱膨張係数とは大きく異なっているので、特にビアの周囲にクラックが発生するという問題があった。   That is, as illustrated in FIG. 7, a multilayer ceramic substrate (P1) using a low-temperature fired ceramic material has, for example, a via made of a metal material (interlayer connection conductor portion: P2), an electrode layer (P3), and a surface metal layer. (P4), protruding members such as studs (P5), and brazing material layers (P6) are formed. What is the thermal expansion coefficient (CTE) of these metal materials and the thermal expansion coefficient of low-temperature fired ceramic materials? Since they differ greatly, there is a problem that cracks are generated especially around the vias.

具体的には、まず、ビアを構成するAgやCu等の熱膨張係数は15〜19ppm/℃程度であり、低温焼成セラミックの熱膨張係数は4〜7ppm/℃程度であるので、その熱膨張係数の大きな違いによって、基板の同時焼成後に、ビアの周囲に大きな残留応力が発生する。その後、表面金属層上に突出部材をロウ付けする場合には、ロウ材として(低温焼成セラミックの熱膨張係数と大きく異なる)熱膨張係数が10ppm/℃以上のAu/Sn等が使用されるので、冷却に伴って、ロウ材の周囲に大きな残留応力が発生する。   Specifically, first, the thermal expansion coefficient of Ag or Cu constituting the via is about 15 to 19 ppm / ° C., and the thermal expansion coefficient of the low-temperature fired ceramic is about 4 to 7 ppm / ° C. Due to the large difference in the coefficients, a large residual stress is generated around the via after co-firing of the substrate. Thereafter, when brazing the protruding member on the surface metal layer, Au / Sn or the like having a thermal expansion coefficient of 10 ppm / ° C. or more is used as the brazing material (which is greatly different from the thermal expansion coefficient of the low-temperature fired ceramic). Along with cooling, a large residual stress is generated around the brazing material.

これらの結果、突出部材の周囲に大きな残留応力が発生することになるので、突出部材に大きな外力が加わった場合には、特にビアの周囲にクラックが発生し、そのクラックを起点として基板が破壊されるという問題、従って、突出部材の接合強度(接続強度)が低下するという問題があった。   As a result, a large residual stress is generated around the protruding member. When a large external force is applied to the protruding member, a crack is generated especially around the via, and the substrate is destroyed starting from the crack. Therefore, there is a problem that the bonding strength (connection strength) of the protruding member is lowered.

本発明は、上述した課題を解決するためになされたものであり、突出部材の周囲の層間接続導体部の近傍にクラックが発生することを抑制し、基板の破壊を防止して、突出部材の接合強度を高めることができる多層セラミック基板及びその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and suppresses the occurrence of cracks in the vicinity of the interlayer connection conductor portion around the protruding member, prevents the substrate from being broken, and An object of the present invention is to provide a multilayer ceramic substrate capable of increasing the bonding strength and a method for manufacturing the same.

(1)請求項1の発明は、低温焼成セラミックからなる複数の低温焼成セラミック層を有するとともに、内部に低抵抗導体からなる内部導体層及び層間接続導体部を有し、且つ、少なくとも板厚方向の一方に表面に表面金属層を有し、更に、該表面金属層上にロウ材層を介して基板表面から突出する突出部材が接合された多層セラミック基板であって、前記多層セラミック基板を厚み方向に見た場合に、(A)前記突出部材の底面の外周における前記ロウ材層の外接円と、最表面の前記低温焼成セラミック層において前記表面金属層の周りに配置される前記層間接続導体部の面積中心との間の距離Zが、2.5mm以上であり、(B)前記突出部材の底面の面積中心を中心にして、前記表面金属層の径方向における長さMLと、前記ロウ材層の底面の同じ径方向における長さRLとの差(ML−RL)が、前記突出部材の底面の外周の全周にわたって0.65mm以上であり、(C)前記突出部材の底面の面積中心を中心にして、前記突出部材に最も近い前記層間接続導体部の面積中心までの径方向における長さVLと前記突出部材の底面の同じ径方向における長さSLとの比(VL/SL)が、1.6〜2.0であることを特徴とする。   (1) The invention of claim 1 has a plurality of low-temperature fired ceramic layers made of low-temperature fired ceramics, has an internal conductor layer made of a low-resistance conductor and an interlayer connection conductor part inside, and at least the thickness direction A multilayer ceramic substrate having a surface metal layer on one surface and a protruding member that protrudes from the substrate surface via a brazing material layer on the surface metal layer, the multilayer ceramic substrate having a thickness When viewed in the direction, (A) the circumscribed circle of the brazing material layer on the outer periphery of the bottom surface of the projecting member, and the interlayer connection conductor disposed around the surface metal layer in the outermost low-temperature fired ceramic layer The distance Z between the center of the area of the portion is 2.5 mm or more, and (B) the length ML in the radial direction of the surface metal layer around the center of the area of the bottom surface of the protruding member; Material layer The difference (ML−RL) from the length RL in the same radial direction of the bottom surface is 0.65 mm or more over the entire outer periphery of the bottom surface of the protruding member, and (C) the center of the area of the bottom surface of the protruding member is centered The ratio (VL / SL) of the length VL in the radial direction to the center of the area of the interlayer connection conductor portion closest to the protruding member and the length SL in the same radial direction of the bottom surface of the protruding member is 1 .6 to 2.0.

本発明では、後述する実験例からも明かな様に、(A)ロウ材層の外接円と表面金属層の周りの層間接続導体部の面積中心との間の距離Zが、2.5mm以上であり、(B)表面金属層の径方向における長さMLとロウ材層の底面の同じ径方向における長さRLとの差(ML−RL)が、全周にわたって0.65mm以上であるので、(C)突出部材に最も近い層間接続導体部の面積中心までの径方向における長さVLと突出部材の底面の同じ径方向における長さSLとの比(VL/SL)が、1.6〜2.0である構成(即ち突出部材の太さがピン等に比べて大きな場合)において、突出部材に大きな外力が加わった場合でも、突出部材の周囲の層間接続導体部の近傍にクラックが発生すること抑制し、基板が破壊に到ることを防止できる。即ち、突出部材の接合強度(接続強度)を高めることができる。   In the present invention, as is clear from the experimental examples described later, (A) the distance Z between the circumscribed circle of the brazing material layer and the area center of the interlayer connection conductor portion around the surface metal layer is 2.5 mm or more. (B) Since the difference (ML−RL) between the length ML in the radial direction of the surface metal layer and the length RL in the same radial direction of the bottom surface of the brazing material layer is 0.65 mm or more over the entire circumference. (C) The ratio (VL / SL) between the length VL in the radial direction to the center of the area of the interlayer connection conductor portion closest to the protruding member and the length SL in the same radial direction of the bottom surface of the protruding member is 1.6. Even when a large external force is applied to the protruding member in the configuration of ~ 2.0 (that is, when the thickness of the protruding member is larger than that of the pin or the like), there is a crack in the vicinity of the interlayer connection conductor around the protruding member. It is possible to suppress the occurrence and prevent the substrate from being destroyed.That is, the joint strength (connection strength) of the protruding member can be increased.

詳しくは、前記条件(A)の「距離Zが2.5mm以上」ではなく、2.5mmより近い位置に層間接続導体部が配置されると、突出部材をロウ付けする際に発生する残留応力(引張応力)は、層間接続導体部近傍で低温焼成セラミック層と層間接続導体部との接合強度より大きくなることがある。そのため、突出部材に外力が加わった場合には、低温焼成セラミック層と層間接続導体部との界面でクラックが発生し、そこを起点として基板が破壊する恐れがある。従って、本発明における前記距離Zの範囲に設定することが必要である。   Specifically, the residual stress generated when the projecting member is brazed when the interlayer connection conductor is disposed at a position closer than 2.5 mm, not the “distance Z is 2.5 mm or more” in the condition (A). (Tensile stress) may be greater than the bonding strength between the low-temperature fired ceramic layer and the interlayer connection conductor near the interlayer connection conductor. For this reason, when an external force is applied to the protruding member, a crack may occur at the interface between the low-temperature fired ceramic layer and the interlayer connection conductor, and the substrate may be destroyed starting from the crack. Therefore, it is necessary to set the distance Z in the present invention.

また、前記条件(B)の「ML−RLが、全周にわたって0.65mm以上」であると、ロウ付け工程における冷却段階で、ロウ材端部に発生する応力が表面金属層中で緩和されることにより、突出部材の接合強度(密着強度)を十分に確保することができる。   Further, if “ML-RL is 0.65 mm or more over the entire circumference” in the condition (B), the stress generated at the end of the brazing material is relaxed in the surface metal layer during the cooling stage in the brazing process. By doing so, the bonding strength (adhesion strength) of the protruding member can be sufficiently ensured.

従って、本発明では、「VL/SLが例えば5以上」のように、ピンのような細い突出部材ではなく、スタッドのような径の大きな部材においても、高い接合強度を実現できる。   Therefore, in the present invention, a high bonding strength can be realized not only in a thin protruding member such as a pin but also in a member having a large diameter such as a stud, such as “VL / SL is 5 or more”.

(2)請求項2の発明は、前記低温焼成セラミックと前記低抵抗導体との室温(30℃)から350℃の範囲での線熱膨張係数の差が、12ppm/℃以上であることを特徴とする。   (2) The invention of claim 2 is characterized in that the difference in linear thermal expansion coefficient between the low-temperature fired ceramic and the low-resistance conductor in the range of room temperature (30 ° C.) to 350 ° C. is 12 ppm / ° C. or more. And

本発明は、低温焼成セラミックと低抵抗導体との線熱膨張係数の差を例示したものであり、この熱膨張係数の差が12ppm/℃以上の様に大きな場合には、上述した大きな残留応力が発生するので、本発明のクラックの発生防止の効果が顕著に表れる。   The present invention exemplifies the difference in the linear thermal expansion coefficient between the low-temperature fired ceramic and the low resistance conductor. When the difference in the thermal expansion coefficient is as large as 12 ppm / ° C. or more, the large residual stress described above is used. Therefore, the effect of preventing the occurrence of cracks of the present invention is remarkably exhibited.

(3)請求項3の発明は、前記低抵抗導体は、Ag、Au、Cuのうちの1種、又は、Ag、Au、Cu、Pt、Pd、Wのうち少なくとも2種を組み合わせたもの或いは合金化したものであることを特徴とする。   (3) In the invention of claim 3, the low resistance conductor is one of Ag, Au, Cu, or a combination of at least two of Ag, Au, Cu, Pt, Pd, W, or It is characterized by being alloyed.

本発明は、低抵抗導体を例示したものである。
(4)請求項4の発明は、前記請求項1〜3のいずれか1項に記載の多層セラミック基板の製造方法において、前記低温焼成セラミック材料からなる第1のグリーンシートを作製する工程と、前記第1のグリーンシートの所定箇所に、前記層間接続導体部を形成するために、貫通孔を形成する工程と、前記貫通孔に、前記低抵抗導体を含む導体ペーストを充填するとともに、前記第1のグリーンシートの表面の所定箇所に、前記内部導体層を形成するために、低抵抗導体を含む導体ペーストを塗布する工程と、前記導体ペーストを充填、塗布した複数の第1のグリーンシートを積層してグリーンシート積層体を形成する工程と、前記グリーンシート積層体の厚み方向の両側に、第1のグリーンシートが焼結する温度では焼結しない材料からなる第2のグリーンシートを積層して複合グリーンシート積層体を形成する工程と、前記複合グリーンシート積層体を脱脂及び加圧しながら焼成する工程と、前記焼成後に、前記第2のグリーンシートからなる未焼結層を除去する工程と、前記未焼結層を除去した後の焼結体の表面を研磨する工程と、前記研磨後の焼結体の表面に前記表面金属層を形成する工程と、前記表面金属層上に、前記突出部材をロウ付けする工程と、を有することを特徴とする。
The present invention exemplifies a low resistance conductor.
(4) The invention of claim 4 is the method for producing a multilayer ceramic substrate according to any one of claims 1 to 3, wherein a step of producing a first green sheet made of the low-temperature fired ceramic material; A step of forming a through hole in order to form the interlayer connection conductor portion at a predetermined location of the first green sheet; and filling the through hole with a conductive paste containing the low resistance conductor; A step of applying a conductor paste including a low-resistance conductor to form the inner conductor layer at a predetermined location on the surface of one green sheet; and a plurality of first green sheets filled and applied with the conductor paste. A step of laminating to form a green sheet laminate, and a material that does not sinter at the temperature at which the first green sheet sinters on both sides in the thickness direction of the green sheet laminate. A step of laminating the second green sheet to form a composite green sheet laminate, a step of firing the degreased and pressurized composite green sheet laminate, and a step of forming the second green sheet after the firing. Removing the sintered layer, polishing the surface of the sintered body after removing the unsintered layer, forming the surface metal layer on the surface of the sintered body after polishing, And a step of brazing the protruding member on the surface metal layer.

本発明により、請求項1〜3のいずれかに記載の多層セラミック基板を容易に製造することができる。
詳しくは、本発明では、焼成の際に、第2のグリーンシートによって、低温焼成セラミックからなるグリーンシート積層体の平面方向の収縮が抑制されることで、厚み方向のみに収縮を生じる。このように、1方向のみの収縮となる場合には、低温焼成セラミックと低抵抗導体からなる層間接続導体部との収縮挙動差によって、低温焼成セラミックと層間接続導体部との界面に応力が加わり、更に、突出部材のロウ付けの際にも応力が加わる。しかし、本発明の製造方法によって、上述した(A)〜(B)の構成を備えた多層セラミック基板を製造する場合には、(ロウ付け後の突出部材に大きな外力が加わった場合でも)基板が破壊され難い多層セラミック基板を容易に製造することができる。
According to the present invention, the multilayer ceramic substrate according to any one of claims 1 to 3 can be easily manufactured.
Specifically, in the present invention, the shrinkage in the planar direction of the green sheet laminate made of the low-temperature fired ceramic is suppressed only in the thickness direction by the second green sheet during firing. Thus, when shrinkage occurs in only one direction, stress is applied to the interface between the low-temperature fired ceramic and the interlayer connection conductor due to the difference in shrinkage behavior between the low-temperature fired ceramic and the low-resistance conductor interlayer connection conductor. Furthermore, stress is applied also when the protruding member is brazed. However, when the multilayer ceramic substrate having the above-described configurations (A) to (B) is manufactured by the manufacturing method of the present invention, the substrate (even when a large external force is applied to the protruding member after brazing). Can be easily manufactured.

なお、焼結体の表面に、突出部材が接合される表面金属層以外に、例えば層間接続導電部と電気的に接続される表面導体層(電極層)等を形成してもよい。
以下、前記各請求項の発明の構成について説明する。
In addition to the surface metal layer to which the protruding member is bonded, for example, a surface conductor layer (electrode layer) that is electrically connected to the interlayer connection conductive portion may be formed on the surface of the sintered body.
The configuration of the invention of each claim will be described below.

・前記低温焼成セラミックとは、1050℃以下の低温で焼結が可能なセラミックであり、例えばホウケイ酸ガラス及びアルミナ(又はムライト)という組成の低温焼成セラミック(ガラスセラミック)を採用できる。   The low-temperature fired ceramic is a ceramic that can be sintered at a low temperature of 1050 ° C. or lower. For example, a low-temperature fired ceramic (glass ceramic) having a composition of borosilicate glass and alumina (or mullite) can be employed.

また、低温焼成セラミックは、抗折強度が150MPa以上320MPa以下であることが好ましい。特に抗折強度が150MPaを下回ると、セラミック単体においても、ロウ付けを行うことで発生する応力により、セラミック基板に欠陥を生じて十分な強度を得ることができないことがある。また、抗折強度が320MPaを上回ると、構造やデザインに関係することなく十分な強度を得ることができるが、低抵抗導体を有する低温焼成セラミックにおいては、このような高強度を得るためには、特性が制限されることがある。例えば、半導体素子検査用基板の様に、低い熱膨張係数が求められる場合には、必要なる熱膨張係数を得ることができない場合がある。   Moreover, it is preferable that the low-temperature fired ceramic has a bending strength of 150 MPa or more and 320 MPa or less. In particular, when the bending strength is lower than 150 MPa, even a ceramic alone may not be able to obtain sufficient strength due to a defect in the ceramic substrate due to the stress generated by brazing. In addition, when the bending strength exceeds 320 MPa, sufficient strength can be obtained regardless of the structure and design. However, in a low-temperature fired ceramic having a low resistance conductor, in order to obtain such high strength, The characteristics may be limited. For example, when a low thermal expansion coefficient is required as in the case of a semiconductor element inspection substrate, the required thermal expansion coefficient may not be obtained.

更に、低温焼成セラミックのヤング率は、50GPa以上150GPa以下であることが好ましい。例えば多層セラミック基板を半導体素子検査用基板に用いる場合には、検査対象のSiウェハーに対して、検査用プローブを均等に接触させるために、基板表面の平坦度を調整する必要があり、突出部材は、その平坦度を調整する際に基板を押したり引いたりすることで基板表面を調整することにも使用される。そのためには、突出部材の接合対象となる低温焼成セラミックのヤング率が重要となる。   Furthermore, the Young's modulus of the low-temperature fired ceramic is preferably 50 GPa or more and 150 GPa or less. For example, when a multilayer ceramic substrate is used as a semiconductor element inspection substrate, it is necessary to adjust the flatness of the substrate surface in order to bring the inspection probe into uniform contact with the Si wafer to be inspected. Is also used to adjust the substrate surface by pushing or pulling the substrate when adjusting its flatness. For that purpose, the Young's modulus of the low-temperature fired ceramic to be joined to the protruding member is important.

ヤング率が150GPaを上回ると、基板を平坦化するために必要な力が強くなり過ぎ、平坦度を調整するために印加する応力に対して、十分に必要な突出部材の接合強度を得ることが難しくなることがある。一方、ヤング率が50MPaを下回ると、半導体素子検査用基板として使用する際に、ウェハーにプローブを押しつけた力で基板が変形してしまうため、均等な接触が困難となることがある。   When the Young's modulus exceeds 150 GPa, the force necessary for flattening the substrate becomes too strong, and it is possible to obtain a sufficient bonding strength of the protruding member against the stress applied to adjust the flatness. It can be difficult. On the other hand, when the Young's modulus is less than 50 MPa, when the substrate is used as a semiconductor element inspection substrate, the substrate is deformed by the force of pressing the probe against the wafer, so that uniform contact may be difficult.

・前記低抵抗導体とは、前記低温焼成セラミックを焼成する際に同時焼成(焼結)が可能な導体、詳しくは、融点が低く(例えば融点1000℃以下)、抵抗値が低い(例えば比抵抗は2〜4μΩ・cm以下)の導体であり、後述する様に、例えばAg、Ag−Pd、Ag−Pt、Au、Cuなどの導体が使用できる。   The low-resistance conductor is a conductor that can be simultaneously fired (sintered) when firing the low-temperature fired ceramic. Specifically, it has a low melting point (for example, a melting point of 1000 ° C. or less) and a low resistance value (for example, a specific resistance) Is a conductor of 2 to 4 μΩ · cm or less, and a conductor such as Ag, Ag—Pd, Ag—Pt, Au, or Cu can be used as described later.

・前記内部導体層は、低温焼成セラミック層の間に形成される導電層である。
・前記層間接続導体部は、内部導体層間や、内部導体層と表面導体層(例えば電極パッド)とを電気的に接続する導体部(例えばビア)である。
The inner conductor layer is a conductive layer formed between the low-temperature fired ceramic layers.
The interlayer connection conductor portion is a conductor portion (for example, a via) that electrically connects an inner conductor layer or an inner conductor layer and a surface conductor layer (for example, an electrode pad).

・前記(突出部材が接合される)表面金属層の材料としては、セラミックとの接合面にTiやCr、中間層にCuやPdやMoやNi、及び最表面層にAuを適宜組み合わせたものを採用できる。この表面金属層は、蒸着やスパッタ等によって形成される薄膜導体からなるものを採用できる。   The material of the surface metal layer (to which the protruding member is bonded) is a suitable combination of Ti and Cr for the ceramic bonding surface, Cu, Pd, Mo and Ni for the intermediate layer, and Au for the outermost surface layer. Can be adopted. As the surface metal layer, a thin film conductor formed by vapor deposition, sputtering, or the like can be used.

・前記ロウ材層を構成するロウ材の材料としては、Au系(例えばAu−Sn系)、Ag系(例えばAg−Cu系)等の材料が好適である。
半田等の比較的低い温度で突出部材を接合した場合、低温焼成セラミックと低抵抗導体からなる層間接続導体部等との間の熱膨張係数の差による応力が増進されることはないが、Au系(例えばAu/Sn、Au/Ge、Au/Siなど)のロウ材や、Ag系(例えばAg/Cu、Ag/Cu/Sn、Ag/Cu/Inなど)のロウ材を使用した場合には、それらのロウ材の接着温度(Au系で300〜400℃、Ag系で600〜800℃)が高温になるため、焼成時に発生した応力に加え、突出部材の接合時(特に接合後の冷却時)に更なる応力が発生することで、より低温焼成セラミックと低抵抗導体からなる層間接続導体部との界面の破壊が発生し易くなる。そのため、本発明の構成が有効である。
-As a material of the brazing material constituting the brazing material layer, Au-based (for example, Au-Sn-based), Ag-based (for example, Ag-Cu-based) material, and the like are suitable.
When the protruding member is joined at a relatively low temperature such as solder, the stress due to the difference in thermal expansion coefficient between the low-temperature fired ceramic and the interlayer connection conductor portion made of a low-resistance conductor is not enhanced, but Au When using a brazing material such as Au / Sn, Au / Ge, or Au / Si or an Ag-based brazing material (such as Ag / Cu, Ag / Cu / Sn, or Ag / Cu / In) Since the bonding temperature of these brazing materials (300 to 400 ° C. for Au and 600 to 800 ° C. for Ag) becomes high, in addition to the stress generated during firing, When a further stress is generated during cooling, the interface between the low-temperature fired ceramic and the interlayer connection conductor portion made of a low-resistance conductor is likely to be broken. Therefore, the configuration of the present invention is effective.

・前記突出部材は、多層セラミック基板の表面に接合されてその表面より(例えば垂直に)外側方向に突出する部材であり、その材料としては、例えばコバールなどの金属を採用できる。また、その形状としては、その底面が円形等の柱状(円柱状)の部材を採用できる。   The protruding member is a member that is bonded to the surface of the multilayer ceramic substrate and protrudes outward (for example, perpendicularly) from the surface, and a metal such as Kovar can be used as the material. Moreover, as the shape, a columnar (cylindrical) member having a circular bottom surface can be employed.

また、この突出部材としては、軸方向に沿って同一の(軸に直角な)断面形状又は径を有する部材に限らず、軸方向に沿って異なる断面形状又は径の部材を採用できる。例えば、多層セラミック基板に接合される例えば円盤状の大径部と、その大径部から(基板から遠ざかるように)突出する例えば円柱状の(大径部より径の小さな)小径部とからなる構成を採用できる。   Further, the projecting member is not limited to a member having the same cross-sectional shape or diameter (perpendicular to the axis) along the axial direction, and a member having a different cross-sectional shape or diameter along the axial direction can be adopted. For example, it is composed of, for example, a disk-shaped large-diameter portion joined to a multilayer ceramic substrate, and a cylindrical-shaped (smaller diameter than the large-diameter portion) projecting from the large-diameter portion (away from the substrate). Configuration can be adopted.

特に、本発明は、大径部の底面の面積が60〜110mm2(円盤の場合は直径8.7〜12mm)、小径部の(軸に直角な)断面積が7〜20mm2(円柱の場合は直径3〜5mm)の範囲のように、大きさサイズの突出部材を多層セラミック基板に接合する場合に大きな効果が得られる。 In particular, according to the present invention, the area of the bottom surface of the large-diameter portion is 60 to 110 mm 2 (diameter 8.7 to 12 mm in the case of a disk), and the cross-sectional area (perpendicular to the axis) of the small-diameter portion is 7 to 20 mm 2 In this case, a large effect can be obtained when a projecting member having a size is joined to the multilayer ceramic substrate as in the range of 3 to 5 mm in diameter.

また、前記突出部材は、室温(30℃)から350℃の範囲での線熱膨張係数が9ppm/℃以下であることが望ましい。これは、使用される低温焼成セラミック材料の室温から350℃の範囲での線熱膨張係数が例えば4〜8ppm/℃程度であることから、熱膨張係数の差を小さくする観点で、前記範囲を大きく超えない程度が好ましいからである。   The projecting member preferably has a linear thermal expansion coefficient of 9 ppm / ° C. or less in the range of room temperature (30 ° C.) to 350 ° C. This is because the linear thermal expansion coefficient in the range from room temperature to 350 ° C. of the low-temperature fired ceramic material used is, for example, about 4 to 8 ppm / ° C., so that the above range is reduced from the viewpoint of reducing the difference in thermal expansion coefficient. This is because a degree not greatly exceeding is preferable.

・前記径方向とは、面積中心を通る(基板表面に直角な)中心軸から直角に(従って基板表面に平行に)外側に向かって伸びる方向であり、突出部材の底面が円の場合は、その半径方向である。   The radial direction is a direction extending outward from a central axis passing through the center of the area (perpendicular to the substrate surface) at a right angle (thus parallel to the substrate surface), and when the bottom surface of the projecting member is a circle, That is the radial direction.

第1実施例の半導体素子検査用基板及び基板保持装置を破断して示す説明図である。It is explanatory drawing which fractures | ruptures and shows the board | substrate for a semiconductor element test | inspection and board | substrate holding | maintenance apparatus of 1st Example. 半導体素子検査用基板の平面図である。It is a top view of the board | substrate for semiconductor element inspection. 半導体素子検査用基板の一部を厚み方向に破断して示す説明図である。It is explanatory drawing which fractures | ruptures and shows a part of substrate for a semiconductor element test | inspection in the thickness direction. 半導体素子検査用基板の表面金属層周辺(図3の破線の範囲内)の平面を拡大して示す説明図である。It is explanatory drawing which expands and shows the plane of the surface metal layer periphery (in the range of the broken line of FIG. 3) of the board | substrate for semiconductor element inspection. 半導体素子検査用基板の要部を厚み方向に破断し拡大して示す説明図である。It is explanatory drawing which fractures | ruptures and expands and shows the principal part of the board | substrate for a semiconductor element test | inspection in the thickness direction. 半導体素子検査用基板の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the board | substrate for semiconductor element inspection. 従来技術の説明図である。It is explanatory drawing of a prior art.

以下、本発明の実施例を、図面を参照しながら説明する。
ここでは、本発明の多層セラミック基板を半導体素子検査用基板に適用した例に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.
Here, description will be made based on an example in which the multilayer ceramic substrate of the present invention is applied to a semiconductor element inspection substrate.

a)まず、本実施例の半導体素子検査用基板とそれを固定する基板保持装置を、図1に基づいて説明する。
図1に示す様に、本実施例の半導体素子検査用基板1は、半導体素子の一つであるシリコンウェハー(図示せず)の電気検査を行う場合に、基板保持装置3に固定されて使用されるものである。
a) First, a semiconductor element inspection substrate of this embodiment and a substrate holding apparatus for fixing the substrate will be described with reference to FIG.
As shown in FIG. 1, the semiconductor element inspection substrate 1 of this embodiment is used by being fixed to a substrate holding device 3 when performing electrical inspection of a silicon wafer (not shown) which is one of the semiconductor elements. It is what is done.

前記基板保持装置3では、補強板であるドライブボード5に配線ボード7が積層されており、配線ボード7の同図下面側の周囲に、四角枠状のフレーム9が取り付けられている。   In the substrate holding device 3, a wiring board 7 is laminated on a drive board 5 which is a reinforcing plate, and a square frame 9 is attached around the lower side of the wiring board 7.

一方、半導体素子検査用基板1は、フレーム9の枠内において、配線ボード7の下面側に、板状のインターポーザー11を介して配置されている。
この半導体素子検査用基板1の下面側には、シリコンウェハーに接触する接触端子(プローブ)13が設けられており、インターポーザー11の両側にも、接触端子15、17が設けられている。なお、インターポーザー11の各面側の接触端子15、17は、それぞれ配線ボード7と半導体素子検査用基板1とに接触している。
On the other hand, the semiconductor element testing substrate 1 is disposed on the lower surface side of the wiring board 7 in the frame 9 via a plate-shaped interposer 11.
Contact terminals (probes) 13 that contact the silicon wafer are provided on the lower surface side of the semiconductor element inspection substrate 1, and contact terminals 15 and 17 are provided on both sides of the interposer 11. The contact terminals 15 and 17 on each surface side of the interposer 11 are in contact with the wiring board 7 and the semiconductor element inspection substrate 1, respectively.

また、半導体素子検査用基板1の中央には、後に詳述する大径部19と小径部21とを有する円柱状の突出部材(スタッド)23が接合されており、このスタッド23には、同様に大径部25と小径部27とを有する円柱状の延長スタッド29がネジ構造により結合されている。つまり、スタッド23上部のネジ部31と延長スタッド29下部のネジ孔33との螺合により、スタッド23と延長スタッド29とが一体に結合している。   Further, a cylindrical projecting member (stud) 23 having a large diameter portion 19 and a small diameter portion 21 which will be described in detail later is joined to the center of the semiconductor element inspection substrate 1. A cylindrical extension stud 29 having a large-diameter portion 25 and a small-diameter portion 27 is coupled by a screw structure. In other words, the stud 23 and the extension stud 29 are integrally coupled by screwing the screw portion 31 above the stud 23 and the screw hole 33 below the extension stud 29.

前記延長スタッド29は、ドライブボード5及び配線ボード7の中央にて板厚方向に開けられた貫通孔35を貫くように配置されており、延長スタッド29上部のネジ部37にはナット39が螺合し、ナット39の下側には、貫通孔35の段部41に当接するテーパ状のスプリングワッシャ43がはめ込まれている。   The extension stud 29 is disposed so as to pass through a through hole 35 opened in the thickness direction at the center of the drive board 5 and the wiring board 7, and a nut 39 is screwed into the screw portion 37 above the extension stud 29. In addition, a tapered spring washer 43 that is in contact with the step portion 41 of the through hole 35 is fitted below the nut 39.

つまり、貫通孔35は、その中央で径が小さくなっており、ドライブボード5の小径部分44の下側にて、延長スタッド29の大径部25の上面が当接し、前記小径部分44の上側(段部41)にて、スプリングワッシャ43が当接している。   That is, the through-hole 35 has a small diameter at the center thereof, and the upper surface of the large-diameter portion 25 of the extension stud 29 abuts on the lower side of the small-diameter portion 44 of the drive board 5. The spring washer 43 is in contact with the (step portion 41).

従って、ナット39を締め付けることにより、延長スタッド29及びスタッド23(従って半導体素子検査用基板1)が上方に移動し、これにより、半導体素子検査用基板1をドライブボード5に固定することができる。   Therefore, by tightening the nut 39, the extension stud 29 and the stud 23 (and hence the semiconductor element inspection substrate 1) are moved upward, whereby the semiconductor element inspection substrate 1 can be fixed to the drive board 5.

そして、上述した半導体素子検査用基板1は、例えばφ300mm(12inch)のシリコンウェハーに対応したものであり、(各ICチップを切り出す前の)シリコンウェハーにおけるICチップの端子に接触端子13が接触することにより、一度に多数のICチップの検査を行うことが可能である。   The semiconductor element testing substrate 1 described above corresponds to, for example, a φ300 mm (12 inch) silicon wafer, and the contact terminal 13 contacts the terminal of the IC chip on the silicon wafer (before cutting out each IC chip). Thus, it is possible to inspect a large number of IC chips at a time.

b)次に、前記半導体素子検査用基板1について、図2〜図5に基づいて詳細に説明する。
図2に示す様に、半導体素子検査用基板1は、例えば縦96.25mm×横91.17mm×厚み4.45mmの長方形の板状の多層セラミック基板45を主体とし、この多層セラミック基板45の一方の表面に、前記スタッド23がAuとSnを含むロウ材(又はAgとCuを含むロウ材)によってロウ付けされたものである。
b) Next, the semiconductor element inspection substrate 1 will be described in detail with reference to FIGS.
As shown in FIG. 2, the semiconductor element inspection substrate 1 mainly includes a rectangular plate-shaped multilayer ceramic substrate 45 having a length of 96.25 mm, a width of 91.17 mm, and a thickness of 4.45 mm. The stud 23 is brazed on one surface with a brazing material containing Au and Sn (or a brazing material containing Ag and Cu).

このうち、前記多層セラミック基板45は、図3に内部を破断して示す様に、ガラスセラミック層47が板厚方向に複数積層された構造を有している。
このガラスセラミック層47は、例えばガラス成分とセラミック成分との混合物を、例えば800〜1050℃程度の低温にて焼成した低温焼成ガラスセラミックで構成されている。詳しくは、各ガラスセラミック層47(従って多層セラミック基板45のガラスセラミック部分)は、ムライト及びホウケイ酸系ガラスをセラミックの主成分とするガラスセラミックからなる。なお、このガラスセラミック(ムライトとホウケイ酸ガラスとの質量比1:1)の室温(30℃)〜350℃における線熱膨張係数は、例えば4.3ppm/℃である。
Of these, the multilayer ceramic substrate 45 has a structure in which a plurality of glass ceramic layers 47 are laminated in the thickness direction as shown in FIG.
The glass ceramic layer 47 is made of, for example, a low-temperature fired glass ceramic obtained by firing a mixture of a glass component and a ceramic component at a low temperature of, for example, about 800 to 1050 ° C. Specifically, each glass ceramic layer 47 (and hence the glass ceramic portion of the multilayer ceramic substrate 45) is made of a glass ceramic whose main component is mullite and borosilicate glass. In addition, the linear thermal expansion coefficient in room temperature (30 degreeC)-350 degreeC of this glass ceramic (mass ratio 1: 1 of mullite and borosilicate glass) is 4.3 ppm / degrees C, for example.

また、多層セラミック基板45の両表面には、多数の表面導体層(電極)49、51が形成され、多層セラミック基板45の内部(詳しくは各ガラスセラミック層47の境界部分)には、内部導体層53が形成されている。更に、多層セラミック基板45の表面の電極49と裏面の電極51とを、内部導体層53を介して電気的に接続するように、基板の厚み方向に伸びる円柱形状の層間接続導体部(ビア)55が形成されている。   In addition, a large number of surface conductor layers (electrodes) 49 and 51 are formed on both surfaces of the multilayer ceramic substrate 45, and internal conductors are formed inside the multilayer ceramic substrate 45 (specifically, boundary portions of the glass ceramic layers 47). A layer 53 is formed. Furthermore, a cylindrical interlayer connection conductor (via) extending in the thickness direction of the substrate so that the electrode 49 on the front surface and the electrode 51 on the back surface of the multilayer ceramic substrate 45 are electrically connected via the internal conductor layer 53. 55 is formed.

前記内部導体層53やビア55を構成する導体としては、ガラスセラミックの焼成の際に低温で同時焼成可能な導体、即ち、950〜1100℃の低融点で、且つ、比抵抗が2〜4μΩ・cmの低抵抗の導体(低抵抗導体)が使用される。この低抵抗導体としては、例えばAg、Ag/Pt合金、Ag/Pd合金などが使用される。なお、この抵抵抗導体(例えばAg)の室温(30℃)〜350℃における線熱膨張係数は、例えば18ppm/℃である。   The conductor constituting the inner conductor layer 53 and the via 55 is a conductor that can be fired simultaneously at a low temperature during firing of the glass ceramic, that is, a low melting point of 950 to 1100 ° C. and a specific resistance of 2 to 4 μΩ · A low resistance conductor of cm (low resistance conductor) is used. As this low resistance conductor, for example, Ag, an Ag / Pt alloy, an Ag / Pd alloy, or the like is used. In addition, the linear thermal expansion coefficient in room temperature (30 degreeC)-350 degreeC of this resistance resistance conductor (for example, Ag) is 18 ppm / degrees C, for example.

また、前記電極49、51としては、Ti、Cr、Mo、Cu、Ni、Au、及びそれらを組み合わせた導体で構成でき、本実施例では、電極49、51は、Ti層上にCu層、Ni層、Au層を順に形成した多層構造(図示せず)となっている。なお、電極49の露出した表面に、前記接触端子13(図1参照)が接続されている。
更に、前記多層セラミック基板45の表面には、図3及び(要部を拡大した)図4に示す様に、多数の電極49以外に、基板表面の中央と四隅に、表面金属層57が形成されており、中央の表面金属層57の表面にスタッド23が接合されている。
In addition, the electrodes 49 and 51 can be composed of Ti, Cr, Mo, Cu, Ni, Au, and a conductor combining them. In this embodiment, the electrodes 49 and 51 are formed of a Cu layer on the Ti layer, It has a multilayer structure (not shown) in which an Ni layer and an Au layer are sequentially formed. The contact terminal 13 (see FIG. 1) is connected to the exposed surface of the electrode 49.
Further, on the surface of the multilayer ceramic substrate 45, as shown in FIG. 3 and FIG. 4 (enlarged main part), a surface metal layer 57 is formed at the center and four corners of the substrate surface in addition to the numerous electrodes 49. The stud 23 is bonded to the surface of the central surface metal layer 57.

この表面金属層57は、縦13.47mm×横13.47mmの正方形のパターンであり、下層より、Ti/Cu/Ni/Auが順次積層されたものである。
また、図5に示す様に、前記スタッド23は、例えば外径9.66mm×厚み1.0mm、底面積73.351mm2の円盤状の大径部19の上に、例えば外径3.7mm×高さ5.4mmの円柱状の小径部21が同軸に形成された円柱構造を有しており、小径部21の外周はネジ部33とされている。なお、スタッド23の材質としては、例えばコバールを採用できる。また、スタッド23の表面には、ロウ材の濡れ性を向上させるために、NiメッキとAuメッキが施されている。
The surface metal layer 57 is a square pattern having a length of 13.47 mm and a width of 13.47 mm, and Ti / Cu / Ni / Au are sequentially laminated from the lower layer.
Further, as shown in FIG. 5, the stud 23, for example, an outer diameter of 9.66mm × thickness 1.0 mm, on a disc-shaped large-diameter portion 19 of the bottom area 73.351Mm 2, for example, the outer diameter 3.7mm X It has a cylindrical structure in which a cylindrical small diameter portion 21 having a height of 5.4 mm is formed coaxially, and the outer periphery of the small diameter portion 21 is a screw portion 33. As a material of the stud 23, for example, Kovar can be adopted. The surface of the stud 23 is plated with Ni and Au in order to improve the wettability of the brazing material.

このスタッド23は、多層セラミック基板45の中央の表面金属層57上にて、表面金属層57の中心(面積中心)とスタッド23の中心を一致させるようにして、例えばAu−Sn系のロウ材により接合されている。   The stud 23 is made of, for example, an Au—Sn brazing material on the surface metal layer 57 at the center of the multilayer ceramic substrate 45 so that the center (area center) of the surface metal layer 57 coincides with the center of the stud 23. It is joined by.

つまり、表面金属層57とスタッド23との間には、ロウ材からなるロウ材層59が形成されており、このロウ材層59は、スタッド23の大径部19の外周側にてフィレット61を形成している。   That is, a brazing material layer 59 made of a brazing material is formed between the surface metal layer 57 and the stud 23, and the brazing material layer 59 is formed on the outer peripheral side of the large diameter portion 19 of the stud 23. Is forming.

特に本実施例では、前記請求項1に示す(A)〜(C)の条件を満たしている。
(条件A) 前記図4及び図5に示す様に、スタッド23の底面の外周におけるロウ材層59の外接円(OXを中心とする外接円)と、最表面の低温焼成セラミック層47において表面金属層57の周りに配置されるビア55の面積中心(OY)との間の距離Zが、2.5mm以上である。
Particularly in this embodiment, the conditions (A) to (C) shown in the first aspect are satisfied.
(Condition A) As shown in FIG. 4 and FIG. 5, the circumscribed circle of the brazing material layer 59 on the outer periphery of the bottom surface of the stud 23 (the circumscribed circle centered on OX) and the surface of the outermost low-temperature fired ceramic layer 47 The distance Z between the area center (OY) of the via 55 arranged around the metal layer 57 is 2.5 mm or more.

(条件B) 前記図4及び図5に示す様に、フィレット61の外周端は、表面金属層57の外周端より、スタッド23の外周の全周にわたって内側に引き下がっている。即ち、スタッド23の底面の面積中心(OX)を中心にして、表面金属層57の半径方向の長さMLと、ロウ材層59の底面の同じ半径方向の長さRLとの差(ML−RL)が、スタッド23の外周の全周にわたり0.65mm以上である。   (Condition B) As shown in FIGS. 4 and 5, the outer peripheral end of the fillet 61 is drawn inward from the outer peripheral end of the surface metal layer 57 over the entire outer periphery of the stud 23. That is, the difference (ML−) between the radial length ML of the surface metal layer 57 and the same radial length RL of the bottom surface of the brazing material layer 59 around the center of the area (OX) of the bottom surface of the stud 23. RL) is 0.65 mm or more over the entire outer periphery of the stud 23.

(条件C) 前記図5に示す様に、スタッド23の底面の面積中心(OX)を中心にして、スタッド23に最も近いビア55の面積中心(OY)までの半径方向における長さVLとスタッド23の底面の同じ半径方向における長さSLとの比(VL/SL)が、1.6〜2.0の範囲内(例えば1.767)である。   (Condition C) As shown in FIG. 5, the length VL and the stud in the radial direction from the center (OX) of the bottom surface of the stud 23 to the area center (OY) of the via 55 closest to the stud 23 The ratio (VL / SL) with the length SL in the same radial direction of the bottom surface of 23 is in the range of 1.6 to 2.0 (for example, 1.767).

c)次に、半導体素子検査用基板1の製造方法を、図6に基づいて詳細に説明する。
・まず、セラミック原料粉末として、平均粒径:3μm、比表面積:2.0m2/gのSiO2、Al23、B23を主成分とするホウケイ酸系ガラス粉末と、平均粒径:2μm、比表面積:3.0m2/gのムライト粉末とを用意した。
c) Next, the manufacturing method of the semiconductor element inspection substrate 1 will be described in detail with reference to FIG.
First, as a ceramic raw material powder, a borosilicate glass powder having an average particle size of 3 μm and a specific surface area of 2.0 m 2 / g and containing SiO 2 , Al 2 O 3 , B 2 O 3 as main components, and an average particle A mullite powder having a diameter of 2 μm and a specific surface area of 3.0 m 2 / g was prepared.

更に、シート成形時のバインダー成分及び可塑剤成分として、アクリル系バインダー及びDOP(ジ・オクチル・フタレート)を用意した。
そして、アルミナ製のポットに、ホウケイ酸ガラス粉末とムライト粉末とを、質量比で50:50、総量1000g投入するとともに、アクリル樹脂を120g投入した。更に、適当なスラリー粘度とシート強度を持たせるのに必要な量の溶剤(MEK:メチルエチルケトン)と可塑剤(DOP)を上記ポットに入れ、3時間混合することにより、セラミックスラリーを得た。
Furthermore, an acrylic binder and DOP (dioctyl phthalate) were prepared as a binder component and a plasticizer component during sheet molding.
Then, a borosilicate glass powder and a mullite powder were introduced into an alumina pot at a mass ratio of 50:50 in a total amount of 1000 g, and 120 g of an acrylic resin was added. Furthermore, a ceramic slurry was obtained by putting an amount of a solvent (MEK: methyl ethyl ketone) and a plasticizer (DOP) necessary for giving an appropriate slurry viscosity and sheet strength into the pot and mixing them for 3 hours.

得られたセラミックスラリーを用いて、ドクターブレード法により、厚み0.15mmの(各ガラスセラミック層47用の)第1グリーンシート71(図6(a)参照)を作製した。   Using the obtained ceramic slurry, a first green sheet 71 (for each glass ceramic layer 47) (see FIG. 6A) having a thickness of 0.15 mm was produced by a doctor blade method.

・また、前記第1グリーンシート71を作製する工程とは別に、拘束シート(第2グリーンシート73)を作製するために、セラミック原料粉末として、平均粒径:2μm、比表面積:1m2/gのアルミナ粉末を用意した。 In addition to the step of producing the first green sheet 71, in order to produce a constraining sheet (second green sheet 73), the ceramic raw material powder has an average particle size of 2 μm and a specific surface area of 1 m 2 / g. An alumina powder was prepared.

更に、シート形成時のバインダー成分としてアクリル系バインダー、可塑剤成分としてDOP、溶剤としてMEKを用意した。
そして、前記第1グリーンシート71と同様に、アルミナ製のポットに、アルミナ粉末を1000g、アクリル樹脂を120g投入し、更に、スラリー粘度とシート強度を持たせるために、必要な量の溶剤(MEK)と可塑剤(DOP)を投入し、3時間混合してスラリーを得た。
Furthermore, an acrylic binder was prepared as a binder component during sheet formation, DOP as a plasticizer component, and MEK as a solvent.
In the same manner as the first green sheet 71, 1000 g of alumina powder and 120 g of acrylic resin are put into an alumina pot, and a necessary amount of solvent (MEK) is added to give slurry viscosity and sheet strength. And a plasticizer (DOP) were added and mixed for 3 hours to obtain a slurry.

このスラリーを用いて、ドクターブレード法により、厚み0.30mmの第2グリーンシート73(図6(a)参照)を作製した。
・次に、前記第1グリーンシート71に、ビアホール75を形成した(図6(b)参照)。
Using this slurry, a second green sheet 73 (see FIG. 6A) having a thickness of 0.30 mm was produced by a doctor blade method.
Next, a via hole 75 was formed in the first green sheet 71 (see FIG. 6B).

・次に、そのビアホール75に、例えばAg系ペーストを充填した(図6(c)参照)。また、第1グリーンシート71の表面の必要な箇所に、Ag系ペーストを用いて、印刷によって(内部導体層53となる)導電パターン77を形成した(図6(d)参照)。   Next, the via hole 75 was filled with, for example, an Ag-based paste (see FIG. 6C). In addition, a conductive pattern 77 (to be the internal conductor layer 53) was formed by printing using Ag-based paste at a required position on the surface of the first green sheet 71 (see FIG. 6D).

・次に、各第1グリーンシート71を、順次積層してグリーンシート積層体79を形成し、更に、そのグリーンシート積層体79の両側に、(拘束層である)第2セラミックシート73を積層して、複合グリーンシート積層体80を形成する(図6(e)参照)。   Next, the first green sheets 71 are sequentially laminated to form a green sheet laminate 79, and further, second ceramic sheets 73 (constraint layers) are laminated on both sides of the green sheet laminate 79. Thus, a composite green sheet laminate 80 is formed (see FIG. 6E).

・次に、プレス機にて、複合グリーンシート積層体80の積層方向の両側から0.2MPaの押圧力を加えながら、850℃にて30分間焼成(脱脂焼成)して焼結体81を形成した(図6(f)参照)。   Next, the sintered body 81 is formed by firing (degreasing firing) at 850 ° C. for 30 minutes while applying a pressing force of 0.2 MPa from both sides in the stacking direction of the composite green sheet laminate 80 with a press machine. (See FIG. 6 (f)).

・次に、焼結体81の両主面に残っている(未焼結の)第2グリーンシート73を、水を媒体として超音波洗浄機により除去した(図6(g)参照)。
・次に、焼結体81の両外側表面を、アルミナ質砥粒を用いたラップ研磨により研磨した(図6(h)参照)。なお、その後、ポリッシュ研磨を行ってもよい。
Next, the second green sheet 73 remaining on both main surfaces of the sintered body 81 (unsintered) was removed with an ultrasonic cleaner using water as a medium (see FIG. 6G).
Next, both outer surfaces of the sintered body 81 were polished by lapping using alumina abrasive grains (see FIG. 6 (h)). After that, polishing may be performed.

・次に、研磨後の基板表面の所定位置、即ち、ビア55の表面を覆う様な電極49、51の形成位置と表面金属層57の形成位置に、従来と同様に、スパッタ、レジスト、メッキ等により、薄膜導体からなる電極49、51及び表面金属層57を形成した(図6(i)参照)。   Next, in the same manner as in the past, sputtering, resist, and plating are performed at predetermined positions on the substrate surface after polishing, that is, at positions where electrodes 49 and 51 are formed so as to cover the surface of via 55 and surface metal layer 57 is formed. Thus, electrodes 49 and 51 and a surface metal layer 57 made of a thin film conductor were formed (see FIG. 6I).

・その後、表面金属層57の中央に、Au/Snロウ材を使用し、コバールからなりNi/Auメッキされたスタッド23を、N2/H2の雰囲気中で、320℃にて5分間加熱してロウ付けし、その後冷却し、本実施例のスタッド23をロウ付けした多層セラミック基板である半導体素子検査用基板1を完成した。 Thereafter, the Au / Sn brazing material is used in the center of the surface metal layer 57, and the Ni / Au plated stud 23 made of Kovar is heated at 320 ° C. for 5 minutes in an N 2 / H 2 atmosphere. Then, the semiconductor device inspection substrate 1 which is a multilayer ceramic substrate to which the studs 23 of this embodiment are brazed is completed.

d)この様にして製造された本実施例の半導体素子検査用基板1においては、(A)ロウ材層59の外接円と表面金属層57の周りのビア55の面積中心との間の距離Zが2.5mm以上であり、また、(B)スタッド23の底面の面積中心を中心にして、表面金属層57の半径方向の長さMLと、ロウ材層59の底面の同じ半径方向の長さRLとの差(ML−RL)が、スタッド23の外周の全周にわたり0.65mm以上であり、更に(C)スタッド23に最も近いビア55の面積中心までの半径方向における長さVLとスタッド23の底面の同じ半径方向における長さSLとの比(VL/SL)が、1.6〜2.0の範囲内である。   d) In the semiconductor element testing substrate 1 of this example manufactured in this way, (A) the distance between the circumscribed circle of the brazing material layer 59 and the center of the area of the via 55 around the surface metal layer 57 Z is 2.5 mm or more, and (B) the length ML in the radial direction of the surface metal layer 57 around the center of the area of the bottom surface of the stud 23 and the same radial direction of the bottom surface of the brazing material layer 59 The difference (ML−RL) from the length RL is 0.65 mm or more over the entire circumference of the outer periphery of the stud 23, and (C) the length VL in the radial direction to the center of the area of the via 55 closest to the stud 23. And the length SL of the bottom surface of the stud 23 in the same radial direction (VL / SL) are in the range of 1.6 to 2.0.

従って、低温焼成セラミックと低抵抗導体の線膨張係数の差が12ppm/℃以上と大きく、大きな径のスタッド23がロウ付けされている半導体素子検出用基板1において、そのスタッド23に大きな外力が加わっても、低温焼成セラミックとビア55との界面にクラックが発生し難く、よって、基板の破壊が生じ難い(即ちスタッド23の接合強度が高い)という顕著な効果を奏する。
<実験例>
次に、本発明の効果を確認するために行った実験例について説明する。
Therefore, in the semiconductor element detection substrate 1 in which the difference in linear expansion coefficient between the low-temperature fired ceramic and the low-resistance conductor is as large as 12 ppm / ° C. or more and the stud 23 having a large diameter is brazed, a large external force is applied to the stud 23. However, there is a remarkable effect that cracks are hardly generated at the interface between the low-temperature fired ceramic and the via 55, and therefore, the substrate is hardly broken (that is, the bonding strength of the stud 23 is high).
<Experimental example>
Next, experimental examples conducted for confirming the effects of the present invention will be described.

ここでは、下記に示す様に、<1>熱膨張係数の測定、<2>抗折強度の測定、<3>ヤング率の測定を行った。また、前記実施例の製造方法によって、スタッド等の各種の部材の寸法を違えた試料を作製し、その試料を利用して、<4>スタッドの外周におけるロウ材層の最外周部(外接円)とその回りに配置される最も近いビアとの距離Zの測定、<5>スタッドに外力を加えた場合の破壊強度の測定と破壊部分の観察を行った。   Here, as shown below, <1> measurement of thermal expansion coefficient, <2> measurement of bending strength, and <3> measurement of Young's modulus were performed. In addition, samples with different dimensions of various members such as studs were prepared by the manufacturing method of the above-described embodiment, and using the samples, <4> the outermost peripheral portion of the brazing material layer on the outer periphery of the stud (the circumscribed circle) ) And the nearest via disposed around it, <5> measurement of fracture strength when external force was applied to the stud, and observation of the fractured part.

そして、それらの結果を、下記表1〜表4に記載した。なお、各表の実施例1〜7が本発明例であり、比較例8〜15が本発明の範囲外の比較例である。
<1>熱膨張係数の測定
表1及び表2に示す各部材(低温焼成セラミックからなる部材と、ビアを構成する低抵抗導体からなる部材)を、所定の温度で焼成した後、縦20mm×横3mm×厚み4mmとなるサンプルを作製した。そして、そのサンプルに対して熱機械分析装置(TMA)により、30〜600℃までの寸法変動率を測定し、測定中の伸び(ΔL:30℃の長さL0からの伸び)及び測定温度をサンプリングした。線熱膨張係数は、30℃と350℃の寸法変化率(ΔL/L0)を温度差(ΔT)で割ることにより求めた。その結果を、表1、表2に記す。
The results are shown in Tables 1 to 4 below. In addition, Examples 1-7 of each table are examples of the present invention, and Comparative Examples 8-15 are comparative examples outside the scope of the present invention.
<1> Measurement of thermal expansion coefficient Each member shown in Tables 1 and 2 (a member made of a low-temperature fired ceramic and a member made of a low-resistance conductor constituting a via) is fired at a predetermined temperature, and then 20 mm long. A sample having a width of 3 mm and a thickness of 4 mm was produced. And the dimensional fluctuation rate to 30-600 degreeC is measured with the thermomechanical analyzer (TMA) with respect to the sample, and elongation ((DELTA) L: elongation from 30 degreeC length L0) and measurement temperature are measured. Sampling. The linear thermal expansion coefficient was obtained by dividing the dimensional change rate (ΔL / L0) between 30 ° C. and 350 ° C. by the temperature difference (ΔT). The results are shown in Tables 1 and 2.

<2>抗折強度の測定
前記実施例と同様な製造方法で製造した多層セラミック基板(但し内部導体層及びビアを含まず、スタッドやプローブは接合されていない)から、縦50mm×横4mm×厚み3mmの試料を作製し、その試料を用いて、3点曲げ強度により、JISR1610に準拠して、抗折強度を測定した。その結果を、表1に記す。
<2> Measurement of Folding Strength From a multilayer ceramic substrate manufactured by the same manufacturing method as in the above embodiment (however, it does not include internal conductor layers and vias, and studs and probes are not joined), 50 mm long × 4 mm wide × A specimen having a thickness of 3 mm was prepared, and the bending strength was measured based on JIS R1610 by using the specimen with a three-point bending strength. The results are shown in Table 1.

<3>ヤング率の測定
前記実施例と同様な製造方法で製造した多層セラミック基板(但し内部導体層及びビアを含まず、スタッドやプローブは接合されていない)から、縦50mm×横4mm×厚み3mmの試料を作製し、その試料を用いて、周知の超音波法により、ヤング率を測定した。その結果を、表1に記す。
<3> Measurement of Young's modulus 50 mm long x 4 mm wide x thickness from a multilayer ceramic substrate manufactured by the same manufacturing method as in the above example (however, it does not include internal conductor layers and vias, and studs and probes are not joined). A 3 mm sample was prepared, and the Young's modulus was measured by a known ultrasonic method using the sample. The results are shown in Table 1.

<4>スタッドの外周におけるロウ材層の最外周部(外接円)とその回りに配置される最も近いビアとの距離Zの測定
スタッドをロウ付けした多層セラミック基板に対して、周知の測長機を用い、スタッドの外周におけるロウ材層の最外周部(外接円)とその回りに配置される最も近いビアの中心との間の距離Zを測定した。その結果を、表4に記す。
<4> Measurement of the distance Z between the outermost peripheral part (the circumscribed circle) of the brazing material layer on the outer periphery of the stud and the nearest via disposed around the brazing material layer Using a machine, the distance Z between the outermost peripheral part (the circumscribed circle) of the brazing material layer on the outer periphery of the stud and the center of the nearest via disposed therearound was measured. The results are shown in Table 4.

<5>スタッドの外力を加えた場合の破壊強度の測定と破壊部分の観察
スタッドをロウ付けした多層セラミック基板に対して、多層セラミック基板を固定し、スタッドを垂直方向に引っ張り、ロードセル(力検出器)によってその際の破壊強度を測定した。その結果を、表4に記す。なお、破壊モードは、比較例8ではスタッドが破壊されたが、実施例1〜7、比較例9〜15では、セラミックが破壊された。
<5> Measurement of fracture strength when external force of the stud is applied and observation of the fractured part The multilayer ceramic substrate is fixed to the multilayer ceramic substrate with the stud brazed, the stud is pulled vertically, and the load cell (force detection) The breaking strength at that time was measured by a container. The results are shown in Table 4. In addition, as for destruction mode, although the stud was destroyed in the comparative example 8, the ceramic was destroyed in Examples 1-7 and Comparative Examples 9-15.

前記表1〜表4から明らかな様に、本発明の構成を有するもの(実施例1〜7)は、比較例に比べて接合強度が高い(230kgf以上)という顕著な効果を奏する。
また、比較例については、下記の通りである。比較例8は、VL/SLが5以上(8.410)であるので、接合強度が低い。比較例9〜11は、前記距離Zが2.3mm以下であるので、接合強度が低い。比較例12は、前記距離Zが2.3mm以下で且つ前記(ML−RL)が0mmであるので、接合強度が低い。比較例13、14は、前記(ML−RL)が0mmであるので、接合強度が低い。比較例15は、接合強度は高いものの、セラミック材料が低温焼成セラミックでないため低温での同時焼成ができない。
As apparent from Tables 1 to 4, those having the configuration of the present invention (Examples 1 to 7) have a remarkable effect that the bonding strength is higher (230 kgf or more) than the comparative example.
Further, the comparative example is as follows. In Comparative Example 8, since VL / SL is 5 or more (8.410), the bonding strength is low. In Comparative Examples 9 to 11, since the distance Z is 2.3 mm or less, the bonding strength is low. In Comparative Example 12, since the distance Z is 2.3 mm or less and the (ML-RL) is 0 mm, the bonding strength is low. In Comparative Examples 13 and 14, since (ML-RL) is 0 mm, the bonding strength is low. In Comparative Example 15, although the bonding strength is high, since the ceramic material is not a low-temperature fired ceramic, simultaneous firing at a low temperature is not possible.

尚、本発明は前記実施例になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。   Needless to say, the present invention is not limited to the above-described embodiments, and can be implemented in various modes without departing from the scope of the present invention.

1…半導体素子検査用基板
23…スタッド
45…多層セラミック基板
47…ガラスセラミック層
49、51…表面導体層(電極)
53…内部導体層
55…層間接続導体部(ビア)
57…表面金属層
59…ロウ材層
DESCRIPTION OF SYMBOLS 1 ... Substrate for semiconductor device inspection 23 ... Stud 45 ... Multilayer ceramic substrate 47 ... Glass ceramic layer 49, 51 ... Surface conductor layer (electrode)
53 ... Inner conductor layer 55 ... Interlayer connection conductor (via)
57 ... Surface metal layer 59 ... Brazing material layer

Claims (4)

低温焼成セラミックからなる複数の低温焼成セラミック層を有するとともに、内部に低抵抗導体からなる内部導体層及び層間接続導体部を有し、且つ、少なくとも板厚方向の一方に表面に表面金属層を有し、更に、該表面金属層上にロウ材層を介して基板表面から突出する突出部材が接合された多層セラミック基板であって、
前記多層セラミック基板を厚み方向に見た場合に、
(A)前記突出部材の底面の外周における前記ロウ材層の外接円と、最表面の前記低温焼成セラミック層において前記表面金属層の周りに配置される前記層間接続導体部の面積中心との間の距離Zが、2.5mm以上であり、
(B)前記突出部材の底面の面積中心を中心にして、前記表面金属層の径方向における長さMLと、前記ロウ材層の底面の同じ径方向における長さRLとの差(ML−RL)が、前記突出部材の底面の外周の全周にわたって0.65mm以上であり、
(C)前記突出部材の底面の面積中心を中心にして、前記突出部材に最も近い前記層間接続導体部の面積中心までの径方向における長さVLと前記突出部材の底面の同じ径方向における長さSLとの比(VL/SL)が、1.6〜2.0であることを特徴とする多層セラミック基板。
It has a plurality of low-temperature fired ceramic layers made of low-temperature fired ceramics, an internal conductor layer made of a low-resistance conductor and an interlayer connection conductor part inside, and at least one surface metal layer on the surface in the thickness direction. Furthermore, a multilayer ceramic substrate in which a protruding member protruding from the substrate surface via a brazing material layer is bonded to the surface metal layer,
When the multilayer ceramic substrate is viewed in the thickness direction,
(A) Between the circumscribed circle of the brazing material layer on the outer periphery of the bottom surface of the projecting member and the center of the area of the interlayer connection conductor portion arranged around the surface metal layer in the low-temperature fired ceramic layer on the outermost surface The distance Z is 2.5 mm or more,
(B) A difference (ML−RL) between a length ML in the radial direction of the surface metal layer and a length RL in the same radial direction of the bottom surface of the brazing material layer around the center of the area of the bottom surface of the protruding member. ) Is 0.65 mm or more over the entire circumference of the outer periphery of the bottom surface of the protruding member,
(C) The length VL in the radial direction from the center of the area of the bottom surface of the protruding member to the area center of the interlayer connection conductor portion closest to the protruding member and the length in the same radial direction of the bottom surface of the protruding member A multilayer ceramic substrate having a ratio (VL / SL) to the thickness SL of 1.6 to 2.0.
前記低温焼成セラミックと前記低抵抗導体との室温から350℃の範囲での線熱膨張係数の差が、12ppm/℃以上であることを特徴とする請求項1に記載の多層セラミック基板。   2. The multilayer ceramic substrate according to claim 1, wherein a difference in linear thermal expansion coefficient between the low-temperature fired ceramic and the low-resistance conductor in the range of room temperature to 350 ° C. is 12 ppm / ° C. or more. 前記低抵抗導体は、Ag、Au、Cuのうちの1種、又は、Ag、Au、Cu、Pt、Pd、Wのうち少なくとも2種を組み合わせたもの或いは合金化したものであることを特徴とする請求項1又は2に記載の多層セラミック基板。   The low-resistance conductor is one of Ag, Au, and Cu, or a combination or alloy of at least two of Ag, Au, Cu, Pt, Pd, and W. The multilayer ceramic substrate according to claim 1 or 2. 前記請求項1〜3のいずれか1項に記載の多層セラミック基板の製造方法において、
前記低温焼成セラミック材料からなる第1のグリーンシートを作製する工程と、
前記第1のグリーンシートの所定箇所に、前記層間接続導体部を形成するために、貫通孔を形成する工程と、
前記貫通孔に、前記低抵抗導体を含む導体ペーストを充填するとともに、前記第1のグリーンシートの表面の所定箇所に、前記内部導体層を形成するために、低抵抗導体を含む導体ペーストを塗布する工程と、
前記導体ペーストを充填、塗布した複数の第1のグリーンシートを積層してグリーンシート積層体を形成する工程と、
前記グリーンシート積層体の厚み方向の両側に、第1のグリーンシートが焼結する温度では焼結しない材料からなる第2のグリーンシートを積層して複合グリーンシート積層体を形成する工程と、
前記複合グリーンシート積層体を脱脂及び加圧しながら焼成する工程と、
前記焼成後に、前記第2のグリーンシートからなる未焼結層を除去する工程と、
前記未焼結層を除去した後の焼結体の表面を研磨する工程と、
前記研磨後の焼結体の表面に前記表面金属層を形成する工程と、
前記表面金属層上に、前記突出部材をロウ付けする工程と、
を有することを特徴とする多層セラミック基板の製造方法。
In the manufacturing method of the multilayer ceramic substrate according to any one of claims 1 to 3,
Producing a first green sheet made of the low-temperature fired ceramic material;
Forming a through hole in order to form the interlayer connection conductor portion at a predetermined location of the first green sheet;
The through-hole is filled with a conductive paste containing the low-resistance conductor, and a conductive paste containing a low-resistance conductor is applied to form the internal conductor layer at a predetermined location on the surface of the first green sheet. And a process of
A step of laminating a plurality of first green sheets filled and coated with the conductive paste to form a green sheet laminate;
A step of laminating a second green sheet made of a material that does not sinter at a temperature at which the first green sheet sinters on both sides in the thickness direction of the green sheet laminate to form a composite green sheet laminate;
Baking the composite green sheet laminate while degreasing and pressing; and
Removing the unsintered layer made of the second green sheet after the firing;
Polishing the surface of the sintered body after removing the unsintered layer;
Forming the surface metal layer on the surface of the sintered body after polishing;
Brazing the projecting member on the surface metal layer;
A method for producing a multilayer ceramic substrate, comprising:
JP2010027683A 2010-02-10 2010-02-10 Multilayer ceramic substrate and manufacturing method thereof Active JP5519312B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010027683A JP5519312B2 (en) 2010-02-10 2010-02-10 Multilayer ceramic substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010027683A JP5519312B2 (en) 2010-02-10 2010-02-10 Multilayer ceramic substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011165945A true JP2011165945A (en) 2011-08-25
JP5519312B2 JP5519312B2 (en) 2014-06-11

Family

ID=44596263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010027683A Active JP5519312B2 (en) 2010-02-10 2010-02-10 Multilayer ceramic substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5519312B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016050815A (en) * 2014-08-29 2016-04-11 株式会社村田製作所 Multilayer wiring board and probe card equipped with multilayer wiring board
JP2018078195A (en) * 2016-11-09 2018-05-17 京セラ株式会社 Ceramic wiring substrate, probe substrate, and probe card
JP2018201017A (en) * 2017-05-29 2018-12-20 京セラ株式会社 Ceramic wiring board, probe board, and probe card
KR20190029474A (en) 2017-09-12 2019-03-20 니혼도꾸슈도교 가부시키가이샤 Wiring substrate for electronic component inspection apparatus
KR20190037133A (en) 2017-09-28 2019-04-05 니혼도꾸슈도교 가부시키가이샤 Wiring substrate for electronic component inspection apparatus
KR20190037134A (en) 2017-09-28 2019-04-05 니혼도꾸슈도교 가부시키가이샤 Wiring substrate for electronic component inspection apparatus
JP7438781B2 (en) 2020-02-17 2024-02-27 日本特殊陶業株式会社 wiring board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7084515B1 (en) 2021-01-28 2022-06-14 誠 植村 Construction method of underground structure

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016050815A (en) * 2014-08-29 2016-04-11 株式会社村田製作所 Multilayer wiring board and probe card equipped with multilayer wiring board
JP2018078195A (en) * 2016-11-09 2018-05-17 京セラ株式会社 Ceramic wiring substrate, probe substrate, and probe card
JP2018201017A (en) * 2017-05-29 2018-12-20 京セラ株式会社 Ceramic wiring board, probe board, and probe card
JP7093227B2 (en) 2017-05-29 2022-06-29 京セラ株式会社 Ceramic wiring boards, probe boards and probe cards
KR20190029474A (en) 2017-09-12 2019-03-20 니혼도꾸슈도교 가부시키가이샤 Wiring substrate for electronic component inspection apparatus
US10729006B2 (en) 2017-09-12 2020-07-28 Ngk Spark Plug Co., Ltd. Wiring substrate for electronic component inspection apparatus
JP2019060819A (en) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 Wiring board for electronic component inspection device
JP2019060817A (en) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 Wiring board for electronic component inspection device
US10433433B2 (en) 2017-09-28 2019-10-01 Ngk Spark Plug Co., Ltd. Wiring substrate for electronic component inspection apparatus
US10674614B2 (en) 2017-09-28 2020-06-02 Ngk Spark Plug Co., Ltd. Wiring substrate for electronic component inspection apparatus
KR20190037134A (en) 2017-09-28 2019-04-05 니혼도꾸슈도교 가부시키가이샤 Wiring substrate for electronic component inspection apparatus
KR20190037133A (en) 2017-09-28 2019-04-05 니혼도꾸슈도교 가부시키가이샤 Wiring substrate for electronic component inspection apparatus
JP7438781B2 (en) 2020-02-17 2024-02-27 日本特殊陶業株式会社 wiring board

Also Published As

Publication number Publication date
JP5519312B2 (en) 2014-06-11

Similar Documents

Publication Publication Date Title
JP5519312B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP5718536B2 (en) Connection structure and semiconductor device
US8193456B2 (en) Electrical inspection substrate unit and manufacturing method therefore
CN110678434A (en) Multilayer ceramic substrate and method for manufacturing same
WO2009139272A1 (en) Multilayer ceramic substrate and method for producing the same
JP2008034828A (en) Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate
EP2738799A1 (en) Multilayer sintered ceramic wiring board, and semiconductor package including wiring board
JP2009158576A (en) Multilayer ceramic substrate for electronic component inspecting tool
JP5566271B2 (en) Wiring board and manufacturing method thereof
JP2012222328A (en) Wiring board and manufacturing method of the same
JP5461913B2 (en) Manufacturing method of multilayer ceramic substrate
JP6835540B2 (en) Ceramic wiring board, probe board and probe card
JP5145089B2 (en) WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS
JP5671237B2 (en) Semiconductor device inspection substrate
JP6088129B2 (en) Manufacturing method of multilayer ceramic substrate
JP2009238976A (en) Ceramic laminated substrate and method for manufacturing the ceramic laminated body
JP7192100B2 (en) Silicon nitride circuit board and electronic component module
JP6030373B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP7093227B2 (en) Ceramic wiring boards, probe boards and probe cards
EP3961694B1 (en) Electronic component module and silicon nitride circuit substrate
JP2010177383A (en) Multilayer ceramic substrate, method of manufacturing the same, and probe card
KR20110030904A (en) Ceramic substrate and manufacturing method thereof
JP2013232688A (en) Method of manufacturing multilayer ceramic substrate
JP5893975B2 (en) Multilayer sintered ceramic wiring board and semiconductor package including the wiring board
JP2015005640A (en) Multi-layer ceramic substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140403

R150 Certificate of patent or registration of utility model

Ref document number: 5519312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250