JP5145089B2 - WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS - Google Patents
WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS Download PDFInfo
- Publication number
- JP5145089B2 JP5145089B2 JP2008068343A JP2008068343A JP5145089B2 JP 5145089 B2 JP5145089 B2 JP 5145089B2 JP 2008068343 A JP2008068343 A JP 2008068343A JP 2008068343 A JP2008068343 A JP 2008068343A JP 5145089 B2 JP5145089 B2 JP 5145089B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode pad
- insulating substrate
- wiring board
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005259 measurement Methods 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims description 217
- 229920005989 resin Polymers 0.000 claims description 118
- 239000011347 resin Substances 0.000 claims description 118
- 239000000758 substrate Substances 0.000 claims description 117
- 239000011241 protective layer Substances 0.000 claims description 112
- 239000000523 sample Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 10
- 238000013001 point bending Methods 0.000 claims description 8
- 238000011161 development Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 52
- 235000012431 wafers Nutrition 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 9
- 238000007689 inspection Methods 0.000 description 7
- 230000000149 penetrating effect Effects 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000012670 alkaline solution Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000013589 supplement Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 230000000930 thermomechanical effect Effects 0.000 description 2
- -1 AlN Chemical compound 0.000 description 1
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011225 non-oxide ceramic Substances 0.000 description 1
- 229910052575 non-oxide ceramic Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、特に半導体ウエハに形成された半導体素子(IC)や半導体集積回路(LSI)の電気特性を測定するための、例えばプローブカードとして用いることのできる電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法に関するものである。 The present invention particularly relates to an electrical property measurement wiring board that can be used as, for example, a probe card for measuring electrical properties of a semiconductor element (IC) or a semiconductor integrated circuit (LSI) formed on a semiconductor wafer, and electrical properties. The present invention relates to a method for manufacturing a measurement wiring board.
従来、シリコン等の半導体ウエハに形成した半導体チップや集積回路の検査用にはテスタが用いられてきた。このような回路検査においては、前記テスタに接続されたプローブカードなどの電気特性測定用配線基板のプロ―ブを、前記半導体チップや前記集積回路と接続することにより行われる。 Conventionally, a tester has been used for testing semiconductor chips and integrated circuits formed on a semiconductor wafer such as silicon. Such circuit inspection is performed by connecting a probe of an electrical characteristic measurement wiring board such as a probe card connected to the tester to the semiconductor chip or the integrated circuit.
近年は、半導体ウエハに形成されたICやLSIの製造工程に起因する初期不良を選別する加速試験のひとつとしてバーンイン試験が行われ、出荷品の信頼性を確保することが行われている。例えば、100℃以上の高温での動作状態の検査や通常よりも高電圧負荷での動作状態の検査を行うものである。 In recent years, a burn-in test has been performed as one of accelerated tests for selecting initial defects resulting from the manufacturing process of ICs and LSIs formed on semiconductor wafers, and the reliability of shipped products has been ensured. For example, an operation state inspection at a high temperature of 100 ° C. or higher or an operation state inspection at a higher voltage load than usual is performed.
このような温度加速検査において、ポリイミドから構成される測定用配線基板を用いた場合、半導体ウエハとの熱膨張率差に大きく違いがあるため、常温時に位置合わせを行っても、温度を上昇させるとずれが生じ、上記電気特性測定用配線基板の表面に設けられた測定端子と半導体ウエハとの電気的接触が保たれないといった問題が生じる。 In such a temperature-accelerated inspection, when a measurement wiring board made of polyimide is used, the difference in thermal expansion coefficient from the semiconductor wafer is greatly different, so that the temperature is raised even if alignment is performed at room temperature. This causes a problem that the electrical contact between the measurement terminal provided on the surface of the wiring board for measuring electrical characteristics and the semiconductor wafer cannot be maintained.
そこで、上記電気特性測定用配線基板の熱膨張率を半導体ウエハの熱膨張率に近づけることが試みられてきた。例えば、半導体ウエハと熱膨張係数が近く、透明な石英ガラスを用いることによって、温度変化による位置ずれを低減したプローブカードが開示されている(特許文献1参照)。 Therefore, attempts have been made to bring the coefficient of thermal expansion of the electrical characteristic measurement wiring board close to the coefficient of thermal expansion of the semiconductor wafer. For example, a probe card is disclosed in which a positional deviation due to a temperature change is reduced by using transparent quartz glass having a thermal expansion coefficient close to that of a semiconductor wafer (see Patent Document 1).
また、上記電気特性測定用配線基板の反りやうねり等の変形が生じるのを防止し、正確な検査を行うために、炭化物セラミックまたは窒化物セラミック等の非酸化物セラミックを用いて前記電気特性測定用配線基板を作製することが提案されている(特許文献2参照)。 Further, in order to prevent deformation of the wiring board for measuring electrical characteristics, such as warping and undulation, and to perform an accurate inspection, the electrical characteristics measurement is performed using a non-oxide ceramic such as a carbide ceramic or a nitride ceramic. It has been proposed to produce a wiring board for use (see Patent Document 2).
さらに、電気特性測定用配線基板の基材をSi,Al,Mg及びBなどを含むコーディエライトを含む焼結体から構成し、シリコン半導体ウエハの熱膨張係数と近接させて、前記電気特性測定用配線基板に反りやうねり等が生じた場合においても、前記電気特性測定用配線基板と前記半導体ウエハとの電気的接触を確保し、前記半導体ウエハの電気特性の測定を実行する試みがなされている(特許文献3参照)。 Furthermore, the base material of the wiring board for electrical property measurement is composed of a sintered body containing cordierite containing Si, Al, Mg, B, etc., and is brought close to the thermal expansion coefficient of the silicon semiconductor wafer to measure the electrical property. Even when warping or undulation or the like occurs in the wiring board for use, an attempt has been made to ensure electrical contact between the wiring board for measuring electrical characteristics and the semiconductor wafer and to measure the electrical characteristics of the semiconductor wafer. (See Patent Document 3).
このような電気特性測定用配線基板を用いた半導体ウエハの電気特性の測定は、前記半導体ウエハ上に形成された半導体素子毎にプローブを接触させて、各半導体素子の回路検査等を行うものである。したがって、前記電気特性測定用配線基板の大きさも、最大で数cmのオーダである。 The measurement of the electrical characteristics of a semiconductor wafer using such a wiring board for measuring electrical characteristics is to perform a circuit inspection of each semiconductor element by bringing a probe into contact with each semiconductor element formed on the semiconductor wafer. is there. Therefore, the size of the wiring board for measuring electrical characteristics is on the order of several cm at the maximum.
一方、近年においては、半導体ウエハ上に形成された半導体素子毎ではなく、それら複数の半導体素子に対して同時にそれらの電気特性を測定することが望まれている。しかしながら、前記半導体ウエハは、最大で数十cmの大きさにも達するため、このような半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定するに際しては、電気特性測定用配線基板の大きさも数十cmの大きさまで拡大しなければならない。 On the other hand, in recent years, it is desired to measure the electrical characteristics of a plurality of semiconductor elements at the same time, not for each semiconductor element formed on a semiconductor wafer. However, since the semiconductor wafer reaches a size of several tens of centimeters at the maximum, when measuring the electrical characteristics of a plurality of semiconductor elements formed on such a semiconductor wafer at the same time, a wiring board for measuring electrical characteristics is used. Must be expanded to a size of several tens of centimeters.
しかしながら、上述したような石英ガラスやセラミックスからなる部材は、その製造方法等に起因して大型化するのが困難であり、その結果、前記電気特性測定用配線基板においても、上述した部材の特性に基づいて大型化することが困難であった。また、セラミックスから上記電気特性測定用配線基板を作製する場合は、特にその製造過程である焼結工程において成形体の収縮が生じるため、上記のような大型の部材、すなわち電気特性測定用配線基板を製造する際には、前記成形体の収縮が顕著となり、十分な寸法精度を得ることができない。 However, it is difficult to increase the size of the member made of quartz glass or ceramics as described above due to the manufacturing method thereof, and as a result, the characteristics of the members described above also in the wiring board for measuring electrical characteristics. It was difficult to increase the size based on this. Further, when the above-mentioned wiring board for measuring electrical characteristics is produced from ceramics, the compacted body is shrunk particularly in the sintering process, which is a manufacturing process thereof. When manufacturing the product, the compaction of the molded body becomes remarkable, and sufficient dimensional accuracy cannot be obtained.
したがって、上述したように、セラミックスなどから前記電気特性測定用配線基板を構成した場合はその大型化を実現することができず、前記半導体ウエハとの電気的接触を十分に確保することができない。このため、目的とする上記半導体ウエハ上に形成された複数の半導体素子の電気特性に対する同時測定は未だ実現することができない。 Therefore, as described above, when the wiring board for measuring electrical characteristics is made of ceramics or the like, it is not possible to increase the size of the wiring board, and sufficient electrical contact with the semiconductor wafer cannot be ensured. For this reason, simultaneous measurement of the electrical characteristics of a plurality of semiconductor elements formed on the target semiconductor wafer cannot be realized yet.
本発明は、半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定することが可能な大型の電気特性測定用配線基板、及びその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a large electrical characteristic measuring wiring board capable of simultaneously measuring electrical characteristics of a plurality of semiconductor elements formed on a semiconductor wafer, and a method for manufacturing the same.
上記目的を達成すべく、本発明は、
絶縁基板と、
前記絶縁基板の一方の面上に積層される複数の樹脂層と、
前記複数の樹脂層間に配置される配線層と、
前記複数の樹脂層の最上層に位置する樹脂層上に形成され、前記配線層と電気的に接続された第1の電極パッドと、
前記最上層に位置する前記樹脂層に、前記第1の電極パッドを露出させるようにして積層された第1の保護層と、
前記絶縁基板の他方の面の上方に形成され、前記配線層と電気的に接続された第2の電極パッドと、
前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面の上方に、前記第2の電極パッドが形成された部分を含んで形成された第2の保護層とを具え、
1辺の長さが10cm以上であることを特徴とする、電気特性測定用配線基板(第1の配線基板)に関する。
In order to achieve the above object, the present invention provides:
An insulating substrate;
A plurality of resin layers laminated on one surface of the insulating substrate;
A wiring layer disposed between the plurality of resin layers;
A first electrode pad formed on a resin layer located at an uppermost layer of the plurality of resin layers and electrically connected to the wiring layer;
A first protective layer laminated on the resin layer located on the uppermost layer so as to expose the first electrode pad;
A second electrode pad formed above the other surface of the insulating substrate and electrically connected to the wiring layer;
The side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer are covered, and the second electrode pad is formed above the other surface of the insulating substrate. A second protective layer formed,
The present invention relates to an electrical property measurement wiring board (first wiring board) characterized in that the length of one side is 10 cm or more.
また、本発明は、
絶縁基板と、
前記絶縁基板の一方の面上に積層される複数の樹脂層と、
前記複数の樹脂層間に配置される配線層と、
前記複数の樹脂層の最上層に位置する樹脂層上に形成され、前記配線層と電気的に接続された第1の電極パッドと、
前記最上層に位置する前記樹脂層に、前記第1の電極パッドを露出させるようにして積層された第1の保護層と、
前記絶縁基板の他方の面の上方に形成され、前記配線層と電気的に接続された第2の電極パッドと、
前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面の上方に、前記第2の電極パッドが形成された部分を露出するようにして形成された第2の保護層とを具え、1辺の長さが10cm以上であることを特徴とする、電気特性測定用配線基板(第2の配線基板)に関する。
The present invention also provides:
An insulating substrate;
A plurality of resin layers laminated on one surface of the insulating substrate;
A wiring layer disposed between the plurality of resin layers;
A first electrode pad formed on a resin layer located at an uppermost layer of the plurality of resin layers and electrically connected to the wiring layer;
A first protective layer laminated on the resin layer located on the uppermost layer so as to expose the first electrode pad;
A second electrode pad formed above the other surface of the insulating substrate and electrically connected to the wiring layer;
The side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer are covered, and the portion where the second electrode pad is formed is exposed above the other surface of the insulating substrate. The present invention relates to a wiring board for measuring electrical characteristics (second wiring board), characterized in that it comprises the second protective layer formed as described above and has a side length of 10 cm or more.
さらに、本発明は、
絶縁基板の一方の面上において、層間に配線層を介在させるようにして複数の樹脂層を形成する工程と、
前記複数の樹脂層の最上層に位置する樹脂層上に、前記配線層と電気的に接続された第1の電極パッドを形成する工程と、
前記最上層に位置する前記樹脂層上に、前記第1の電極パッドを覆うようにして第1の保護層を形成する工程と、
前記絶縁基板の他方の面の上方に、前記配線層と電気的に接続された第2の電極パッドを形成する工程と、
前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面の上方に、前記第2の電極パッドが形成された部分を含んで第2の保護層を形成する工程と、
前記第1の保護層に対してレーザ加工を施し、前記第1の電極パッドを露出させる工程と、
を具えることを特徴とする、1辺の長さが10cm以上である電気特性測定用配線基板の製造方法(第1の製造方法)に関する。
Furthermore, the present invention provides
Forming a plurality of resin layers on one surface of the insulating substrate with a wiring layer interposed between the layers;
Forming a first electrode pad electrically connected to the wiring layer on a resin layer located at an uppermost layer of the plurality of resin layers;
Forming a first protective layer on the resin layer located on the uppermost layer so as to cover the first electrode pad;
Forming a second electrode pad electrically connected to the wiring layer above the other surface of the insulating substrate;
The side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer are covered, and the second electrode pad is formed above the other surface of the insulating substrate. Forming a second protective layer;
Applying laser processing to the first protective layer to expose the first electrode pad;
In particular, the present invention relates to a method for manufacturing a wiring board for measuring electrical characteristics (first manufacturing method) having a side length of 10 cm or more.
また、本発明は、
絶縁基板の一方の面上において、層間に配線層を介在させるようにして複数の樹脂層を形成する工程と、
前記複数の樹脂層の最上層に位置する樹脂層上に、前記配線層と電気的に接続された第1の電極パッドを形成する工程と、
前記最上層に位置する前記樹脂層上に、前記第1の電極パッドを覆うようにして第1の保護層を形成する工程と、
前記絶縁基板の他方の面の上方に、前記配線層と電気的に接続された第2の電極パッドを形成する工程と、
前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面の上方に、前記第2の電極パッドが形成された部分を露出するようにして第2の保護層を形成する工程と、
前記第1の保護層に対してレーザ加工を施し、前記第1の電極パッドを露出させる工程と、
前記第2の保護層を部分的に除去し、前記第2の電極パッドを露出させる工程と、を具えることを特徴とする、1辺の長さが10cm以上である電気特性測定用配線基板の製造方法(第2の製造方法)に関する。
The present invention also provides:
Forming a plurality of resin layers on one surface of the insulating substrate with a wiring layer interposed between the layers;
Forming a first electrode pad electrically connected to the wiring layer on a resin layer located at an uppermost layer of the plurality of resin layers;
Forming a first protective layer on the resin layer located on the uppermost layer so as to cover the first electrode pad;
Forming a second electrode pad electrically connected to the wiring layer above the other surface of the insulating substrate;
The side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer are covered, and the portion where the second electrode pad is formed is exposed above the other surface of the insulating substrate. A step of forming the second protective layer as described above,
Applying laser processing to the first protective layer to expose the first electrode pad;
And a step of partially removing the second protective layer to expose the second electrode pad, wherein the wiring board for measuring electrical characteristics having a side length of 10 cm or more is provided. This relates to a manufacturing method (second manufacturing method).
本発明によれば、絶縁基板をベース基材とし、この基材上に、樹脂層及び配線層を形成するともに、その最表面及び相対向する裏面側にそれぞれ電極パッドを形成して電気特性測定用配線基板を構成するようにしている。このように、前記電気特性用配線基板は、樹脂層および配線層(いわゆるビルドアップ基板)で構成されているので、一辺が10cm、さらには20cm以上と大型化が可能で、さらに導体抵抗の低いCu、Ag材料を使用した配線層を微細に容易に形成可能である。 According to the present invention, an insulating substrate is used as a base substrate, and a resin layer and a wiring layer are formed on the substrate, and electrode pads are formed on the outermost surface and the opposite back surfaces, respectively, to measure electrical characteristics. A wiring board for use is configured. As described above, the electrical characteristic wiring board is composed of the resin layer and the wiring layer (so-called build-up board), so that the side can be increased to 10 cm, further 20 cm or more, and the conductor resistance is low. Wiring layers using Cu and Ag materials can be easily formed finely.
また、絶縁基板上に樹脂層を形成したいわゆるビルドアップ基板だけで、構成される電気特性測定用配線基板は、柔軟性に富むようになる。したがって、電気特性測定用配線基板が大型化、例えば1辺の長さが10cm以上のような場合においては、使用時にたわみが生じて半導体ウエハとの電気的接触が困難となったり、あるいは前記絶縁基板での機械的な保持が困難になり、破損に至ったりする場合がある。 In addition, a wiring board for measuring electrical characteristics composed only of a so-called build-up board in which a resin layer is formed on an insulating board becomes rich in flexibility. Therefore, when the wiring board for measuring electrical characteristics is enlarged, for example, when the length of one side is 10 cm or more, deflection occurs during use, making it difficult to make electrical contact with the semiconductor wafer, or the insulation. Mechanical holding on the substrate becomes difficult and may result in breakage.
しかしながら、本発明では、最上層に位置する前記樹脂層の、前記第1の電極パッドを露出させるようにして第1の保護層を形成している。また、前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面を前記第2の電極パッドが形成された部分を含んで、あるいは前記第2の電極パッドが形成された部分を露出させるようにして第2の保護層を形成している。したがって、これら第1の保護層及び第2の保護層が、前記絶縁基板による前記配線層等の保持を機械的に補完するように機能するので、上述のようなたわみや破損を防止することができる。 However, in the present invention, the first protective layer is formed so as to expose the first electrode pad of the resin layer located at the uppermost layer. In addition to covering the side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer, the other surface of the insulating substrate includes a portion where the second electrode pad is formed, Alternatively, the second protective layer is formed so as to expose the portion where the second electrode pad is formed. Therefore, the first protective layer and the second protective layer function to mechanically supplement the holding of the wiring layer and the like by the insulating substrate, thereby preventing the above-described deflection and breakage. it can.
なお、第2の保護層を、前記絶縁基板の前記他方の面を前記第2の電極パッドが形成された部分を含んで、あるいは前記第2の電極パッドが形成された部分を除いて形成するのは、前記電気特性測定用配線基板の使用形態に基づくものである。すなわち、前記電気特性測定用配線基板にメッキを施したり、洗浄等をする場合には、前記第2の電極パッドが薬品からの破損等の影響を受けないように、第2の保護層によって前記第2の電極パッドを覆うよう第2の保護層を形成するが、以下に説明するように、前記電気特性測定用配線基板を実際に使用するに際しては、前記第2の電極パッドを露出させ、プローブピンや第1の電極パッドを検査装置等に電気的に接続する必要があるので、この場合、前記第2の保護層は、前記第2の電極パッドの表面部分を除いた状態で形成されることになるためである。 Note that the second protective layer is formed on the other surface of the insulating substrate including the portion where the second electrode pad is formed or excluding the portion where the second electrode pad is formed. This is based on the usage pattern of the wiring board for measuring electrical characteristics. That is, when plating or cleaning the electrical characteristic measurement wiring board, the second protective layer prevents the second electrode pad from being affected by chemical damage or the like. A second protective layer is formed so as to cover the second electrode pad. As will be described below, when actually using the wiring board for measuring electrical characteristics, the second electrode pad is exposed, Since it is necessary to electrically connect the probe pin and the first electrode pad to an inspection apparatus or the like, in this case, the second protective layer is formed in a state excluding the surface portion of the second electrode pad. Because it will be.
なお、上記第1の保護層及び第2の保護層は、上述したような上記電気特性測定用配線基板の、前記絶縁基板による前記配線層等の保持を機械的に補完する、いわゆる支持層としての機能のみではなく、アルカリ性の溶液に対して耐薬品性も有していることが好ましい。これは、上述のように、前記第1の電極パッドに対して前記プローブピン等を形成する際に、前記第1の電極パッド等を含む前記電気特性測定用配線基板を強アルカリ性の溶液に浸漬して行うことが多いことに起因する。 The first protective layer and the second protective layer are so-called support layers that mechanically complement the holding of the wiring layer and the like by the insulating substrate of the wiring board for measuring electrical characteristics as described above. In addition to the above function, it is preferable to have chemical resistance against an alkaline solution. As described above, when the probe pin or the like is formed on the first electrode pad, the electrical characteristic measurement wiring board including the first electrode pad or the like is immersed in a strong alkaline solution. This is due to the fact that this is often done.
また、前記第1の保護層は、レーザ光や露光現像によって加工可能であることが好ましい。これは、上記第1の製造方法及び第2の製造方法で説明したように、通常、上記第1の保護層は、上記第1の電極パッドを覆うようにして形成した後、その一部を除去して前記第1の電極パッドを露出させるようにするものである。したがって、前記第1の保護層を予めレーザ光によって加工可能な材料、又は露光現像によって加工可能な材料から構成することによって、上述した前記第1の保護層の一部除去を簡易に行うことができ、前記第1の電極パッドの露出を簡易に行うことができる。 The first protective layer is preferably processable by laser light or exposure development. As described in the first manufacturing method and the second manufacturing method, usually, the first protective layer is formed so as to cover the first electrode pad, and a part of the first protective layer is formed. The first electrode pad is removed to be exposed. Therefore, by partially configuring the first protective layer from a material that can be processed by laser light or a material that can be processed by exposure and development, it is possible to easily remove part of the first protective layer described above. In addition, the first electrode pad can be easily exposed.
また、前記絶縁基板及び前記第2の保護層は、3.5〜4.2ppm/Kの熱膨張率を有することが好ましい。上述したように、前記絶縁基板は前記電気特性測定用配線基板の基材であるとともに、前記第2の保護層は、前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面を覆うようにして形成される。したがって、前記第2の保護層及び前記絶縁基板間の熱膨張率が比較的大きく異なると、前記第2の保護層と前記絶縁基板等との熱膨張率差に起因して内部歪みを生じさせてしまい、前記電気特性測定用配線基板に対して比較的大きな反りを生じてしまう場合がある。 The insulating substrate and the second protective layer preferably have a coefficient of thermal expansion of 3.5 to 4.2 ppm / K. As described above, the insulating substrate is a base material of the wiring board for measuring electrical characteristics, and the second protective layer includes a side surface of the insulating substrate, a side surface of the plurality of resin layers, and a wiring layer. A side surface is formed and the other surface of the insulating substrate is covered. Therefore, if the coefficient of thermal expansion between the second protective layer and the insulating substrate is relatively different, an internal strain is caused due to the difference in the coefficient of thermal expansion between the second protective layer and the insulating substrate. As a result, a relatively large warp may occur with respect to the electrical characteristic measuring wiring board.
また、測定対象物が、シリコン半導体ウエハであるような場合、このようなシリコン半導体ウエハと、前記絶縁基板及び前記第2の保護層との熱膨張率差が大きいと、常温時に位置合わせを行っても、温度を上昇させるとずれが生じ、上記電気特性測定用配線基板の表面に設けられた測定端子と上記シリコン半導体ウエハとの電気的接触が保たれないといった従来と同様の問題が生じる場合がる。 Further, when the object to be measured is a silicon semiconductor wafer, alignment is performed at room temperature if there is a large difference in thermal expansion coefficient between the silicon semiconductor wafer and the insulating substrate and the second protective layer. However, when the temperature is raised, a deviation occurs, and the same problem as in the past occurs such that the electrical contact between the measurement terminal provided on the surface of the wiring board for measuring electrical characteristics and the silicon semiconductor wafer cannot be maintained. Garage.
しかしながら、前記絶縁基板及び前記第2の保護層の熱膨張率を上記3.5〜4.2ppm/Kの範囲とすることにより、互いの熱膨張率差に起因した上記不利益、並びに上記シリコン半導体ウエハを測定する際の上記不利益を回避することができる。 However, by setting the thermal expansion coefficients of the insulating substrate and the second protective layer in the range of 3.5 to 4.2 ppm / K, the disadvantage caused by the difference in the thermal expansion coefficient of each other, and the silicon The above disadvantages when measuring a semiconductor wafer can be avoided.
さらに、前記第2の保護層は、3点曲げ試験において10Gpa以上の強度を有することが好ましい。上述したように、前記第2の保護層は、前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面を覆うようにして形成される。したがって、前記第2の保護層の、特に前記絶縁基板の支持機能を補完する役割が増大する。かかる観点より、前記第2の保護層が、上述した強度を有することによって、上記支持機能を向上させることができる。 Furthermore, the second protective layer preferably has a strength of 10 Gpa or more in a three-point bending test. As described above, the second protective layer covers the side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer, and covers the other surface of the insulating substrate. It is formed. Therefore, the role which supplements the support function of the said 2nd protective layer especially the said insulating substrate increases. From this viewpoint, the support function can be improved by the second protective layer having the above-described strength.
また、上記電気特性測定用配線基板は、同じく3点曲げ試験において10Gpa以上の強度を有することが好ましい。これによって、前記電気特性測定用配線基板は、十分に高い機械的強度を有するようになるので、そのたわみを防止することができる。その結果、測定に供する対象物、例えば半導体ウエハなどとの電気的接触の不備などを防止することができるようになる。 Moreover, it is preferable that the said electrical characteristic measurement wiring board has the intensity | strength of 10 Gpa or more similarly in a three-point bending test. As a result, the wiring board for measuring electrical characteristics has a sufficiently high mechanical strength, so that its deflection can be prevented. As a result, it is possible to prevent inadequate electrical contact with an object to be measured, such as a semiconductor wafer.
以上説明したように、本発明によれば、半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定することが可能な大型の電気特性測定用配線基板、及びその製造方法を提供することができる。 As described above, according to the present invention, a large-sized electrical characteristic measurement wiring board capable of simultaneously measuring electrical characteristics of a plurality of semiconductor elements formed on a semiconductor wafer and a method for manufacturing the same are provided. be able to.
以下、本発明のその他の特徴及び利点について、図面を参照しながら本発明の実施形態に基づいて説明する。 Hereinafter, other features and advantages of the present invention will be described based on embodiments of the present invention with reference to the drawings.
(第1の実施形態)
図1〜4は、本実施形態における電気特性測定用配線基板の一例を示す構成図である。本実施形態では、上記第1の配線基板、すなわち前記特性測定用配線基板を製品として出荷する場合を考慮したものについて説明する。図1は、前記電気特性測定用配線基板の断面図であり、図2は、前記電気特性測定用配線基板の表面側から見た場合の平面図であり、図3は、前記電気特性測定用配線基板の裏面側から見た場合の平面図である。
(First embodiment)
1 to 4 are configuration diagrams showing an example of a wiring board for measuring electrical characteristics in the present embodiment. In the present embodiment, a case in which the first wiring board, that is, the characteristic measuring wiring board is shipped as a product will be described. 1 is a cross-sectional view of the wiring board for measuring electrical characteristics, FIG. 2 is a plan view when viewed from the front side of the wiring board for measuring electrical characteristics, and FIG. 3 is a drawing for measuring the electrical characteristics. It is a top view at the time of seeing from the back surface side of a wiring board.
図1〜3に示すように、本実施形態の電気特性測定用配線基板10は、絶縁基板11と、その一方の面上に形成された第1の樹脂層12及び第2の樹脂層13とを具えている。第1の樹脂層12及び第2の樹脂層13の間には、配線層14が配置されている。また、最上層に位置する第2の樹脂層13上には、中心部において、第1の電極パッド15が形成され、第2の樹脂層13内を貫通する図示しない層間接続体(ビア)によって配線層14と電気的に接続されている。さらに、絶縁基板11の他方の面側には、その縁部において、第2の電極パッド17が形成され、第1の樹脂層12及び絶縁基板11内を貫通する図示しない層間接続体(ビア)によって配線層14と電気的に接続されている。
As shown in FIGS. 1 to 3, the electrical characteristic
第1の電極パッド15は、以下に説明するように、プローブピンを形成することによって実際に半導体ウエハに形成された電気回路等に電気的に接触させて、前記半導体ウエハの実際の電気特性を測定するために供されるものであり、第2の電極パッド17は、図示しない外部回路基板等に電気的に接続され、この外部回路基板から第2の電極パッド17及び配線層14を介して第1の電極パッド15及び前記プローブピンに測定用の電気信号(電流)を供給したり、前記プローブピンで測定した電気信号を、第1の電極パッド15、配線層14及び第2の電極パッド17を介して受信したりする機能を奏する。
As will be described below, the
また、第2の樹脂層13上には、第1の電極パッド15が形成された領域を除くようにして第1の保護層16が形成されており、絶縁基板11の側面、樹脂層12及び13の側面、配線層14の側面を覆うともに、絶縁基板11の前記他方の面を第2の電極パッド17が形成された部分を含むようにして第2の保護層18が形成されている。
Further, a first
絶縁基板11は、本実施形態の電気特性測定用配線基板10のベース基材として機能し、絶縁基板11としては、ホウケイ酸ガラス・石英ガラスや、AlNなどのセラミックス、及びシリコンなどの材料から構成することもできるし、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板などを用いることもできる。また、熱膨張率が3.5〜4.2ppm/Kであることが好ましい。この場合、絶縁基板11の熱膨張率は低く、例えばシリコン半導体ウエハの熱膨張率と極めて近接している。したがって、前記半導体ウエハとの熱膨張率差に起因した位置づれによる電気的接触を防止することができる。
The insulating
なお、熱膨張率はTMA法を用いて測定した値である。このTMA法とは、熱機械的分析であって、例えばJPCA−BU01に規定されるものをいい、0℃〜100℃の間のTMA(熱機械分析装置)にて測定した値のことをいう。 The coefficient of thermal expansion is a value measured using the TMA method. The TMA method is a thermomechanical analysis, for example, one specified in JPCA-BU01, which is a value measured with a TMA (thermomechanical analyzer) between 0 ° C. and 100 ° C. .
また、絶縁基板11は、3点曲げ試験において10Gpa以上の強度を有することが好ましい。樹脂層12及び13は極めてフレキシブルであるとともに、配線層14も金属からなり、さらにその層厚も極めて低いことから、本実施形態の電気特性測定用配線基板10は、柔軟性に富むようになる。したがって、電気特性測定用配線基板10が大型化、例えば1辺の長さが10cmを超えるような場合において、絶縁基板11の強度が小さいと、使用時にたわみが生じて半導体ウエハとの電気的接触が困難となったり、あるいは絶縁基板11での機械的な保持が困難になり、破損に至ったりする場合がある。
The insulating
しかしながら、絶縁基板11の強度を上述のように設定することによって、上述した不利益を解消することができる。なお、上記3点曲げ試験は、(JIS-R1601)に準拠して実施している。
However, the disadvantages described above can be eliminated by setting the strength of the insulating
なお、絶縁基板11の強度の上限値は特に限定されるものではないが、現状、汎用されている材料種類を考慮すると、25Gpaとすることができる。但し、上記理由から、この強度は高いほど好ましい。
The upper limit value of the strength of the insulating
また、本実施形態では、第1の保護層16を第2の樹脂層13上の、第1の電極パッド15が形成された領域を除くようにして形成するとともに、第2の保護層18を絶縁基板11の側面、樹脂層12及び13の側面、配線層14の側面を覆うともに、絶縁基板11の前記他方の面上の、第2の電極パッド17が形成された部分を含むようにして形成している。この場合、絶縁基板11による支持機能を補完し、実質的に上記樹脂層13等は上記保護層16等によって支持されるようになるので、電気特性測定用配線基板10のたわみや破損を防止することができる。
In the present embodiment, the first
結果として、電気特性測定用配線基板10が大型化、例えば1辺の長さが10cmを超えるような場合において、絶縁基板11の強度が比較的小さいような場合においても、絶縁基板11での支持機能を補完して、電気特性測定用配線基板10の使用時にたわみが生じることによる半導体ウエハとの電気的接触が困難となったり、破損等したりするのを防止することができる。
As a result, when the
特に、第2の保護層18は、3点曲げ試験において10Gpa以上の強度を有することが好ましい。第2の保護層18は、上述のように絶縁基板11の側面、樹脂層12及び13の側面、並びに配線層14の側面を覆うともに、絶縁基板11の前記他方の面を覆うようにして形成される。したがって、第2の保護層18の、特に絶縁基板11の支持機能を補完する役割が増大する。かかる観点より、第2の保護層18が、上述した強度を有することによって、上記支持機能を向上させることができる。
In particular, the second
なお、第2の保護層18の強度の上限値は特に限定されるものではないが、現状、汎用されている材料種類を考慮すると、25Gpaすることができる。但し、上記理由から、この強度は高いほど好ましい。なお、上記3点曲げ試験は、(JIS-R1601)に準拠して実施している。
Note that the upper limit value of the strength of the second
また、第2の保護層18及び絶縁基板11は、3.5〜4.2ppm/Kの熱膨張率を有することが好ましい。上述したように、絶縁基板11は電気特性測定用配線基板10のベース基材であるとともに、第2の保護層18は、絶縁基板11の側面、樹脂層12及び13の側面、並びに配線層14の側面を覆うともに、絶縁基板11の前記他方の面を覆うようにして形成される。
The second
したがって、第2の保護層18及び絶縁基板11間の熱膨張率が比較的大きく異なると、第2の保護層18と絶縁基板11との熱膨張率差に起因して内部歪みを生じさせてしまい、電気特性測定用配線基板10に対して比較的大きな反りを生じてしまう場合がある。
Therefore, if the coefficient of thermal expansion between the second
また、測定対象物が、シリコン半導体ウエハであるような場合、このようなシリコン半導体ウエハと、絶縁基板11及び第2の保護層18との熱膨張率差が大きいと、常温時に位置合わせを行っても、温度を上昇させるとずれが生じ、電気特性測定用配線基板10の表面に設けられた測定端子と上記シリコン半導体ウエハとの電気的接触が保たれないといった問題が生じる場合がる。
Further, when the object to be measured is a silicon semiconductor wafer, alignment is performed at room temperature if there is a large difference in thermal expansion coefficient between such a silicon semiconductor wafer and the insulating
しかしながら、絶縁基板11及び第2の保護層18の熱膨張率を上記3.5〜4.2ppm/Kの範囲とすることにより、互いの熱膨張率差に起因した上記不利益、並びに上記シリコン半導体ウエハを測定する際の上記不利益を回避することができる。
However, by setting the thermal expansion coefficients of the insulating
なお、上記第1の保護層16及び第2の保護層18は、上述したような電気特性測定用配線基板10の、絶縁基板11による配線層14等の保持を機械的に補完する、いわゆる支持層としての機能のみではなく、耐薬品性も有していることが好ましい。これは、電気特性測定用配線基板10を実際に使用する場合には、以下に示すように、プローブピンを形成するが、前記プローブピンを形成する際には、例えば第1の電極パッド15等を含む電気特性測定用配線基板10を強アルカリ性の溶液に浸漬する場合もあるためである。
The first
したがって、第1の保護層16及び第2の保護層18が、上記のように耐薬品性を有することによって、前記強アルカリ性の溶液に浸漬した場合においても、保護層下に存在する樹脂層12及び13や絶縁基板11に対して、腐食等の悪影響をもたらすことがない。
Therefore, since the first
また、第1の保護層16は、レーザ光や露光現像によって加工可能であることが好ましい。これは、以下に説明するように、通常、第1の保護層16は、第1の電極パッド15を覆うようにして形成した後、その一部を除去して第1の電極パッド15を露出させるようにするものである。したがって、第1の保護層16を予めレーザ光によって加工可能な材料、又は露光現像によって加工可能な材料から構成することによって、上述した第1の保護層16の一部除去を簡易に行うことができ、第1の電極パッド15の露出を簡易に行うことができる。
The first
本実施例では、第1の保護層16として、ポリイミド層を、第2の保護層18として、SUS板を用いた。
In this example, a polyimide layer was used as the first
上述のような要件を満足する第1の保護層16は、例えばSUSやテフロン(登録商標)等から構成することもできる。また、第2の保護層18は、例えばSUSやTi、プラチナ等の金属、または金、銀などのメッキを施した金属、Mo板、CuW合金、カーボンファイバー板等から構成することもできる。
The first
本実施形態における電気特性測定用配線基板10は、上述した種々の要件を満足して作製されているので、半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定することが可能な大型の電気特性測定用配線基板として機能させることができる。実際、一辺の長さを10cm以上にまで大型化することができ、例えば50cm程度まで大型化することができる。
Since the electrical characteristic
なお、第1の保護層16及び第2の保護層18ともに、これらが絶縁性の材料からなる場合は、第1の電極パッド15及び第2の電極パッド17と、第1の保護層16及び第2の保護層18とは電気的に接触することを必ずしも排除するものではない。一方、第1の保護層16及び第2の保護層18がSUS等の導電性の材料からなる場合は、第1の電極パッド15及び第2の電極パッド17と電気的に接触しないようにする。
When both the first
なお、絶縁基板11の厚さ0.4〜1.0mm程度であり、樹脂層12及び13の厚さは45〜450um程度であり、第1の保護層16の厚さは5〜50um程度であり、第2の保護層18の厚さは0.4〜1.0mm程度である。
The thickness of the insulating
(第2の実施形態)
図4及び5は、本実施形態における電気特性測定用配線基板の一例を示す構成図である。本実施形態では、上記第2の配線基板、すなわち前記電気特性測定用配線基板を実際に使用する場合を考慮した構成について説明する。図4は、前記電気特性測定用配線基板の断面図であり、図5は、前記電気特性測定用配線基板の裏面側から見た場合の平面図である。なお、前記電気特性測定用配線基板の表面側から見た場合の平面図は図2と同様である。
また、同一あるいは類似の構成要素に関しては、同じ参照数字を用いている。
(Second Embodiment)
4 and 5 are configuration diagrams showing an example of a wiring board for measuring electrical characteristics according to the present embodiment. In the present embodiment, a configuration in consideration of the case where the second wiring board, that is, the electrical characteristic measuring wiring board is actually used will be described. FIG. 4 is a cross-sectional view of the electrical characteristic measurement wiring board, and FIG. 5 is a plan view when viewed from the back side of the electrical characteristic measurement wiring board. The plan view when viewed from the front side of the wiring board for measuring electrical characteristics is the same as FIG.
The same reference numerals are used for the same or similar components.
図4及び5に示すように、本実施形態の電気特性測定用配線基板20は、絶縁基板11と、その一方の面上に形成された第1の樹脂層12及び第2の樹脂層13とを具えている。第1の樹脂層12及び第2の樹脂層13の間には、配線層14が配置されている。また、最上層に位置する第2の樹脂層13上には、中心部において、第1の電極パッド15が形成され、第2の樹脂層13内を貫通する図示しない層間接続体(ビア)によって配線層14と電気的に接続されている。さらに、絶縁基板11の他方の面側には、各辺の縁部において、第2の電極パッド17が形成され、第1の樹脂層12及び絶縁基板11内を貫通する図示しない層間接続体(ビア)によって配線層14と電気的に接続されている。
As shown in FIGS. 4 and 5, the electrical characteristic
第1の電極パッド15及び第2の電極パッド17の機能は、上記第1の実施形態と同様である。
The functions of the
また、第2の樹脂層13上には、第1の電極パッド15が形成された領域を除くようにして第1の保護層16が形成されており、絶縁基板11の側面、樹脂層12及び13の側面、配線層14の側面を覆うともに、絶縁基板11の前記他方の面を第2の電極パッド17が形成された部分を露出するように第2の保護層18が形成されている。なお、図6から明らかなように、第2の保護層18は、絶縁基板11の、第2の電極パッド17が形成されていない角部にまで延在している。
Further, a first
このように、本実施形態における電気特性測定用配線基板20は、以下に説明するプローブピンの第2の電極パッド17上への形成に基づく、実際の使用の観点から、第2の保護層18が、第2の電極パッド17が形成された部分を除くようにしてされている点で、上記第1の実施形態の電気特性測定用配線基板10と相違する。
As described above, the
しかしながら、その他の構成要素において、本実施形態の電気特性測定用配線基板20と第1の実施形態の電気特性測定用配線基板10とは互いに同じであるので、本実施形態における電気特性測定用配線基板20の各構成要素に対して要求される特性も、上記電気特性測定用配線基板10に要求される特性と同じである。
However, in the other constituent elements, the electrical characteristic
すなわち、絶縁基板11、第1の保護層16及び第2の保護層18等に要求される特性は、上記第1の実施形態における電気特性測定用配線基板10の場合と同様である。
That is, the characteristics required for the insulating
図6は、図4及び5に示す例の変形例である。本例では、図4及び5に示す電気特性測定用配線基板20の第2の電極パッド17に対して実際にプローブピン19が形成されてなる電気特性測定用配線基板の態様を示している。上述のように、プローブピン19は、実際に測定対象物である半導体ウエハなどに電気的に接触させて使用するものである。したがって、図6に示す電気特性測定用配線基板20によれば、半導体ウエハなどの電気的特性を測定することが可能なプローブピンを有する電気特性測定用配線基板を提供することができる。
FIG. 6 is a modification of the example shown in FIGS. In this example, an aspect of the electrical characteristic measurement wiring board in which the probe pins 19 are actually formed on the
(第3の実施形態)
図7は、本実施形態における電気特性測定用配線基板の一例を示す構成図である。本実施形態では、第1の実施形態における絶縁基板11の、第2の電極パッド17(第2の保護層18)側の面上に2層の樹脂層が形成されている場合を示す。図7は、前記電気特性測定用配線基板の断面図である。なお、前記電気特性測定用配線基板の表面側から見た場合の平面図は図2と同様であり、前記電気特性測定用配線基板の表面側から見た場合の平面図は図3と同様である。また、同一あるいは類似の構成要素に関しては、同じ参照数字を用いている。
(Third embodiment)
FIG. 7 is a configuration diagram showing an example of a wiring board for measuring electrical characteristics in the present embodiment. In the present embodiment, a case where two resin layers are formed on the surface of the insulating
図7に示すように、本実施形態の電気特性測定用配線基板30は、絶縁基板11と、その一方の面上に形成された第1の樹脂層12及び第2の樹脂層13とを具えている。第1の樹脂層12及び第2の樹脂層13の間には、配線層14が配置されている。また、最上層に位置する第2の樹脂層13上には、中心部において、第1の電極パッド15が形成され、第2の樹脂層13内を貫通する図示しない層間接続体(ビア)によって配線層14と電気的に接続されている。また、最上層に位置する第2の樹脂層13上には、中心部において、第1の電極パッド15が形成され、第2の樹脂層13内を貫通する図示しない層間接続体(ビア)によって配線層14と電気的に接続されている。
As shown in FIG. 7, the electrical characteristic
さらに、絶縁基板11の他方の面側には、第3の樹脂層22及び第4の樹脂層23が形成されている。第3の樹脂層22及び第4の樹脂層23の間には、追加の配線層24が配置されている。また、第4の樹脂層23の縁部において、第2の電極パッド17が形成され、第3の樹脂層22を貫通する図示しない層間接続体(ビア)によって追加の配線層24と電気的に接続されている。
Further, a
第1の電極パッド15及び第2の電極パッド17の機能は、上記第1の実施形態と同様である。
The functions of the
また、第2の樹脂層13上には、第1の電極パッド15が形成された領域を除くようにして第1の保護層16が形成されており、絶縁基板11の側面、樹脂層12及び13の側面、配線層14の側面、並びに樹脂層22及び23、配線層24の側面を覆うともに、絶縁基板11の前記他方の面を第2の電極パッド17が形成された部分を露出するように第2の保護層18が形成されている。
Further, a first
このように、本実施形態における電気特性測定用配線基板30は、絶縁基板11の両面側に複数の樹脂層が積層されており、このような電気特性測定用配線基板30においても、電気特性測定用配線基板10と同様に機能させることができ、上述したプローブピン19を第2の電極パッド17に形成することによって、半導体ウエハなどの電気特性を測定することが可能な電気特性測定用配線基板を提供することができる。
As described above, the electrical characteristic
なお、第3の樹脂層22及び第4の樹脂層23に要求される特性等は、それぞれ第1の実施形態の第1の樹脂層12及び第2の樹脂層13と同様であり、その他の構成要素に要求される特性等も、第1の実施形態の電気特性測定用配線基板10と同様である。
The characteristics required for the
(第4の実施形態)
次に、上述した第1の実施形態及び第2の実施形態における電気特性測定用配線基板10及び20の製造方法について説明する。
(Fourth embodiment)
Next, a method for manufacturing the electrical characteristic
図8〜10は、本実施形態における製造方法の工程図である。図8に示すように、最初に絶縁基板11を準備し、この絶縁基板11の一方の面上において、第1の樹脂層12を形成し、その表面に配線層14を形成した後、さらに第2の樹脂層13を形成する。なお、これらの樹脂層は、絶縁基板11上において所定の樹脂材を塗布した後、上下方向から圧力を付加することによって平坦化し、硬化させて樹脂層とする。また、配線層14はベタの金属箔にパターニングを施すことによって形成する。
8 to 10 are process diagrams of the manufacturing method in the present embodiment. As shown in FIG. 8, first, an insulating
次いで、第2の樹脂層13の表面に第1の電極パッド15を形成するとともに、絶縁基板11の他方の面上において、その縁部に第2の電極パッド17を形成する。これらの電極パッドは、一様な金属層を形成した後、パターニングすることによって形成する。
Next, the
次いで、図9に示すように、第1の電極パッド15を覆うようにして第2の樹脂層13上に第1の保護膜16を形成し、絶縁基板11の側面、樹脂層12及び13の側面、並びに配線層14の側面を覆うともに、絶縁基板11の前記他方の面を第2の電極パッド17を覆うようにして第2の保護層18を形成する。
Next, as shown in FIG. 9, a first
なお、絶縁基板11には、予めスルーホール等が形成されているとともに、このスルーホール内に導体が形成され、層間接続体を構成し、第1の樹脂層12及び第2の樹脂層13にも、ビア導体等の層間接続体が形成され、第1の電極パッド15、配線層14及び第2の電極パッド17が互いに電気的に接続されるようにして構成されている。
The insulating
次いで、図10に示すように、第1の保護層16に対して例えばレーザ加工を施し、第1の電極パッド15を露出させる。また、同じく、第2の保護層18に対して例えばレーザ加工を施し、第2の電極パッド17を露出させる。
Next, as shown in FIG. 10, for example, laser processing is performed on the first
なお、第1の保護層16及び第2の保護層18ともに、これらが絶縁性の材料からなる場合は、第1の電極パッド15及び第2の電極パッド17を露出させた後に、残存する第1の保護層16及び第2の保護層18が第1の電極パッド15及び第2の電極パッド17と電気的に接触することを必ずしも排除するものではない。一方、第1の保護層16及び第2の保護層18がSUS等の導電性の材料からなる場合は、第1の電極パッド15及び第2の電極パッド17を露出させた後に、残存する第1の保護層16及び第2の保護層18は第1の電極パッド15及び第2の電極パッド17と電気的に接触しないようにする。
In the case where both the first
以上のような工程を経ることによって、上記第1の実施形態における電気特性測定用配線基板10及び20を作製することができる。
Through the steps as described above, the electrical characteristic
なお、上述した例では、保護層の一部を除去する際にレーザ加工を用いたが、露光現像処理等、ドリル加工、機械研磨処理等を用いることもできる。 In the example described above, laser processing is used to remove a part of the protective layer, but exposure development processing, drill processing, mechanical polishing processing, and the like can also be used.
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。 The present invention has been described in detail with reference to specific examples. However, the present invention is not limited to the above contents, and various modifications and changes can be made without departing from the scope of the present invention.
例えば、上記具体例では、絶縁基板11上に第1の樹脂層12及び第2の樹脂層13を形成し、その間に配線層14を介在させるようにしているが、樹脂層の数は特に2層に限定されるものではなく、必要に応じて任意の数とすることができる。また、それに伴って、配線層の数も任意の数とすることができる。
For example, in the above specific example, the
10,20 電気特性測定用配線基板
11 絶縁基板
12 第1の樹脂層
13 第2の樹脂層
14 配線層
15 第1の電極パッド
16 第1の保護層
17 第2の電極パッド
18 第2の保護層
19 プローブピン
DESCRIPTION OF
Claims (14)
前記絶縁基板の一方の面上に積層される複数の樹脂層と、
前記複数の樹脂層間に配置される配線層と、
前記複数の樹脂層の最上層に位置する樹脂層上に形成され、前記配線層と電気的に接続された第1の電極パッドと、
前記最上層に位置する前記樹脂層に、前記第1の電極パッドを露出させるようにして積層された第1の保護層と、
前記絶縁基板の他方の面の上方に形成され、前記配線層と電気的に接続された第2の電極パッドと、
前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面の上方に、前記第2の電極パッドが形成された部分を含んで形成された第2の保護層とを具え、
1辺の長さが10cm以上であることを特徴とする、電気特性測定用配線基板。 An insulating substrate;
A plurality of resin layers laminated on one surface of the insulating substrate;
A wiring layer disposed between the plurality of resin layers;
A first electrode pad formed on a resin layer located at an uppermost layer of the plurality of resin layers and electrically connected to the wiring layer;
A first protective layer laminated on the resin layer located on the uppermost layer so as to expose the first electrode pad;
A second electrode pad formed above the other surface of the insulating substrate and electrically connected to the wiring layer;
The side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer are covered, and the second electrode pad is formed above the other surface of the insulating substrate. A second protective layer formed,
A wiring board for measuring electrical characteristics, wherein the length of one side is 10 cm or more.
前記絶縁基板の一方の面上に積層される複数の樹脂層と、
前記複数の樹脂層間に配置される配線層と、
前記複数の樹脂層の最上層に位置する樹脂層上に形成され、前記配線層と電気的に接続された第1の電極パッドと、
前記最上層に位置する前記樹脂層に、前記第1の電極パッドを露出させるようにして積層された第1の保護層と、
前記絶縁基板の他方の面の上方に形成され、前記配線層と電気的に接続された第2の電極パッドと、
前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面の上方に、前記第2の電極パッドが形成された部分を露出するようにして形成された第2の保護層とを具え、
1辺の長さが10cm以上であることを特徴とする、電気特性測定用配線基板。 An insulating substrate;
A plurality of resin layers laminated on one surface of the insulating substrate;
A wiring layer disposed between the plurality of resin layers;
A first electrode pad formed on a resin layer located at an uppermost layer of the plurality of resin layers and electrically connected to the wiring layer;
A first protective layer laminated on the resin layer located on the uppermost layer so as to expose the first electrode pad;
A second electrode pad formed above the other surface of the insulating substrate and electrically connected to the wiring layer;
The side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer are covered, and the portion where the second electrode pad is formed is exposed above the other surface of the insulating substrate. A second protective layer formed as described above,
A wiring board for measuring electrical characteristics, wherein the length of one side is 10 cm or more.
前記複数の樹脂層の最上層に位置する樹脂層上に、前記配線層と電気的に接続された第1の電極パッドを形成する工程と、
前記最上層に位置する前記樹脂層上に、前記第1の電極パッドを覆うようにして第1の保護層を形成する工程と、
前記絶縁基板の他方の面の上方に、前記配線層と電気的に接続された第2の電極パッドを形成する工程と、
前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面の上方に、前記第2の電極パッドが形成された部分を含んで第2の保護層を形成する工程と、
前記第1の保護層に対してレーザ加工を施し、前記第1の電極パッドを露出させる工程と、
を具えることを特徴とする、1辺の長さが10cm以上である電気特性測定用配線基板の製造方法。 Forming a plurality of resin layers on one surface of the insulating substrate with a wiring layer interposed between the layers;
Forming a first electrode pad electrically connected to the wiring layer on a resin layer located at an uppermost layer of the plurality of resin layers;
Forming a first protective layer on the resin layer located on the uppermost layer so as to cover the first electrode pad;
Forming a second electrode pad electrically connected to the wiring layer above the other surface of the insulating substrate;
The side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer are covered, and the second electrode pad is formed above the other surface of the insulating substrate. Forming a second protective layer;
Applying laser processing to the first protective layer to expose the first electrode pad;
A method of manufacturing a wiring board for measuring electrical characteristics, wherein one side has a length of 10 cm or more.
前記複数の樹脂層の最上層に位置する樹脂層上に、前記配線層と電気的に接続された第1の電極パッドを形成する工程と、
前記最上層に位置する前記樹脂層上に、前記第1の電極パッドを覆うようにして第1の保護層を形成する工程と、
前記絶縁基板の他方の面の上方に、前記配線層と電気的に接続された第2の電極パッドを形成する工程と、
前記絶縁基板の側面、前記複数の樹脂層の側面、及び前記配線層の側面を覆うともに、前記絶縁基板の前記他方の面の上方に、前記第2の電極パッドが形成された部分を露出するようにして第2の保護層を形成する工程と、
前記第1の保護層に対してレーザ加工を施し、前記第1の電極パッドを露出させる工程と、
前記第2の保護層を部分的に除去し、前記第2の電極パッドを露出させる工程と、
を具えることを特徴とする、1辺の長さが10cm以上である電気特性測定用配線基板の製造方法。 Forming a plurality of resin layers on one surface of the insulating substrate with a wiring layer interposed between the layers;
Forming a first electrode pad electrically connected to the wiring layer on a resin layer located at an uppermost layer of the plurality of resin layers;
Forming a first protective layer on the resin layer located on the uppermost layer so as to cover the first electrode pad;
Forming a second electrode pad electrically connected to the wiring layer above the other surface of the insulating substrate;
The side surface of the insulating substrate, the side surfaces of the plurality of resin layers, and the side surface of the wiring layer are covered, and the portion where the second electrode pad is formed is exposed above the other surface of the insulating substrate. A step of forming the second protective layer as described above,
Applying laser processing to the first protective layer to expose the first electrode pad;
Partially removing the second protective layer to expose the second electrode pad;
A method of manufacturing a wiring board for measuring electrical characteristics, wherein one side has a length of 10 cm or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068343A JP5145089B2 (en) | 2008-03-17 | 2008-03-17 | WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068343A JP5145089B2 (en) | 2008-03-17 | 2008-03-17 | WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009222597A JP2009222597A (en) | 2009-10-01 |
JP5145089B2 true JP5145089B2 (en) | 2013-02-13 |
Family
ID=41239536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008068343A Expired - Fee Related JP5145089B2 (en) | 2008-03-17 | 2008-03-17 | WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5145089B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7228164B2 (en) | 2020-01-27 | 2023-02-24 | 王子ホールディングス株式会社 | package |
JP7228162B2 (en) | 2019-12-13 | 2023-02-24 | 王子ホールディングス株式会社 | package |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6508416B2 (en) * | 2016-03-03 | 2019-05-08 | 株式会社村田製作所 | Laminated wiring board for probe card and probe card provided with the same |
TWI728531B (en) * | 2019-10-30 | 2021-05-21 | 巨擘科技股份有限公司 | Probe card device |
-
2008
- 2008-03-17 JP JP2008068343A patent/JP5145089B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7228162B2 (en) | 2019-12-13 | 2023-02-24 | 王子ホールディングス株式会社 | package |
JP7228164B2 (en) | 2020-01-27 | 2023-02-24 | 王子ホールディングス株式会社 | package |
Also Published As
Publication number | Publication date |
---|---|
JP2009222597A (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4145293B2 (en) | Semiconductor inspection apparatus and semiconductor device manufacturing method | |
JP4862017B2 (en) | Relay board, manufacturing method thereof, probe card | |
TW502354B (en) | Inspection device for semiconductor | |
US8378704B2 (en) | Substrate for a probe card assembly | |
US8193456B2 (en) | Electrical inspection substrate unit and manufacturing method therefore | |
JP2008504559A (en) | Substrate with patterned conductive layer | |
US11067600B2 (en) | Multilayer circuit board used for probe card and probe card including multilayer circuit board | |
KR20040032053A (en) | Probe sheet, probe card, semiconductor testing device and method of manufacturing semiconductor device | |
JP5445985B2 (en) | Probe card and manufacturing method thereof | |
US20110063066A1 (en) | Space transformer for probe card and method of repairing space transformer | |
WO2005114228A1 (en) | Laminated board and probe card | |
JP4343256B1 (en) | Manufacturing method of semiconductor device | |
JP5145089B2 (en) | WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS | |
KR20130039462A (en) | Probe card and manufacturing method threrof | |
JP5107431B2 (en) | Probe card | |
JP2004347591A (en) | Probe card for integrated circuit | |
KR100903291B1 (en) | Space transformer having through via and manufacturing method thereof | |
JP2006275579A (en) | Test substrate and test device | |
JP2010256371A (en) | Method of inspecting semiconductor wafer, and method of manufacturing semiconductor device | |
JP4789675B2 (en) | A wiring board having a through hole, a manufacturing method thereof, and a probe card having the wiring board. | |
JP2008135574A (en) | Wiring board, semiconductor device using the same and probe card | |
JP4492976B2 (en) | Semiconductor device | |
JP2004020209A (en) | Probe card | |
KR102698002B1 (en) | Probe card and method for manufacturing the same | |
JP5702068B2 (en) | Probe card for semiconductor inspection and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5145089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |