JP2008034828A - Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate - Google Patents
Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate Download PDFInfo
- Publication number
- JP2008034828A JP2008034828A JP2007166315A JP2007166315A JP2008034828A JP 2008034828 A JP2008034828 A JP 2008034828A JP 2007166315 A JP2007166315 A JP 2007166315A JP 2007166315 A JP2007166315 A JP 2007166315A JP 2008034828 A JP2008034828 A JP 2008034828A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- fired
- laminate
- laminated
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、IC検査用治具に用いる多層セラミック基板、及び、焼成時において平面方向の収縮を実質的に発生させないようにする、いわゆる「無収縮焼成プロセス」を使用して多層セラミック基板を製造する多層セラミック基板の製造方法に関する。 The present invention manufactures a multilayer ceramic substrate using a multilayer ceramic substrate used in an IC inspection jig and a so-called “non-shrinkable firing process” that substantially prevents shrinkage in the planar direction during firing. The present invention relates to a method for manufacturing a multilayer ceramic substrate.
従来より、ICの機能を検査するために、ICの各端子に電極を接触させて検査を行うセラミック製のIC検査用治具が用いられている。
この種のIC検査用治具としては、例えばアルミナ製の多層セラミック基板の両面に多数の電極を設けるとともに、裏表の電極をビアで接続したものが知られている。
2. Description of the Related Art Conventionally, in order to inspect the function of an IC, a ceramic IC inspection jig that performs inspection by bringing an electrode into contact with each terminal of the IC has been used.
As this kind of IC inspection jig, for example, a multi-layer ceramic substrate made of alumina is provided with a large number of electrodes, and the back and front electrodes are connected by vias.
また、上述した多層セラミック基板を製造する技術として、例えば下記(1)、(2)の技術が提案されている。
(1)例えば特許文献1の技術では、第1のグリーンシートを焼成して焼結セラミック体
を形成し、この焼結セラミック体の上に導体を形成した後に、第2のグリーンシートを積層して積層体を形成し、この積層体を焼成して多層セラミック基板を製造している。
As techniques for manufacturing the multilayer ceramic substrate described above, for example, the following techniques (1) and (2) have been proposed.
(1) For example, in the technique of Patent Document 1, the first green sheet is fired to form a sintered ceramic body, a conductor is formed on the sintered ceramic body, and then the second green sheet is laminated. A multilayer body is formed, and the multilayer body is fired to produce a multilayer ceramic substrate.
(2)また、特許文献2の技術では、焼成したセラミック基板の片面又は両面に、未焼成
のセラミックグリーンシートを積層して積層体を作成し、その積層体の最外側のセラミックグリーンシートの表面に拘束用グリーンシートを積層し、この積層体を加圧しながら又は加圧しないで焼成し、焼成後に拘束層の残存物を除去して多層セラミック基板を製造している。
しかしながら、上述した技術では、下記の問題点があり必ずしも好ましくはない。
つまり、前記特許文献1の技術では、第1グリーンシートにビアホールを形成した後に、焼成を行っている。そのため、第1のグリーンシートは、平面方向に収縮しながら焼結するため、高い寸法精度が得られない。その結果、その後貼り合わせる第2のグリーンシートを積層して焼成しても、得られる基板の寸法精度は必ずしも十分ではないという問題があった。
However, the above-described technique has the following problems and is not necessarily preferable.
That is, in the technique of Patent Document 1, firing is performed after forming a via hole in the first green sheet. Therefore, since the first green sheet is sintered while contracting in the plane direction, high dimensional accuracy cannot be obtained. As a result, there is a problem that the dimensional accuracy of the obtained substrate is not always sufficient even when the second green sheet to be bonded is laminated and fired.
一方、前記特許文献2の技術では、焼成済み基板について、厚膜導体や厚膜抵抗体を同時焼成または後付けで形成しているが、焼成済み基板にビアホールを形成する製造方法については記載はない。また、焼成済み基板と未焼成グリーンシートの焼結層の剥がれや、キャビティ部の変形について述べてあるが、焼成済みの基板自体の寸法精度についての言及はない。 On the other hand, in the technique of Patent Document 2, thick film conductors and thick film resistors are formed by simultaneous firing or retrofitting on a fired substrate, but there is no description about a manufacturing method for forming a via hole in the fired substrate. . Further, peeling of the sintered layers of the fired substrate and the unfired green sheet and deformation of the cavity portion are described, but there is no mention of dimensional accuracy of the fired substrate itself.
本発明は、上記問題に鑑みて為されたものであり、寸法精度の高い多層セラミック基板を製造できる多層セラミック基板の製造方法、及びその製造方法などによって製造されるIC検査用治具に用いる多層セラミック基板を提供することを目的とする。 The present invention has been made in view of the above problems, and a multilayer ceramic substrate manufacturing method capable of manufacturing a multilayer ceramic substrate with high dimensional accuracy, and a multilayer used in an IC inspection jig manufactured by the manufacturing method and the like. An object is to provide a ceramic substrate.
(1)請求項1の発明(IC検査用治具に用いる多層セラミック基板)は、第1の焼成済み基板と、該第1の焼成済み基板より焼結温度が低い材料からなる第2の焼成済み基板とを備えるとともに、前記第2の焼成済み基板の両表面のうち少なくとも一方の表面に、前記第1の焼成済み基板が積層された多層セラミック基板であって、少なくとも一方の前記第1の焼成済み基板の両表面のうち、非積層側である外側表面の表面粗さRaが、0.02μm〜1.00μmであり、且つ、前記外側表面に電極を備えたことを特徴とする。 (1) The invention according to claim 1 (a multilayer ceramic substrate used for an IC inspection jig) includes a first fired substrate and a second firing made of a material having a sintering temperature lower than that of the first fired substrate. A multilayer ceramic substrate in which the first fired substrate is laminated on at least one surface of both surfaces of the second fired substrate, wherein at least one of the first fired substrates is provided. The surface roughness Ra of the outer surface on the non-laminated side among both surfaces of the baked substrate is 0.02 μm to 1.00 μm, and an electrode is provided on the outer surface.
本発明では、第2の焼成済み基板の一方の側又は両側に積層された第1の焼成済み基板の外側表面の表面粗さRaが、0.02μm〜1.00μmで、その滑らかな外側表面に電極を備えているので、外側表面の電極にICの端子を接触させて検査する場合に、電極と端子との電気的接続を確実にすることができる。 In the present invention, the surface roughness Ra of the outer surface of the first fired substrate laminated on one side or both sides of the second fired substrate is 0.02 μm to 1.00 μm, and the smooth outer surface thereof Therefore, when the inspection is performed by bringing the IC terminal into contact with the electrode on the outer surface, the electrical connection between the electrode and the terminal can be ensured.
また、外側表面の表面粗さRaが、0.02μm〜1.00μmと滑らかであるので、特に薄膜導体で形成された電極の密着強度が高く好適である。
なお、本発明では、第2の焼成済み基板の一方の側又は両側に第1の焼成済み基板が積層されているが、特に両側に第1の焼成済み基板が積層されたものが、焼成時の変形が少なく、また、製造も容易であるので(例えば収縮抑制シートの除去等の工程が不要であるので)好適である。また、両側に第1の焼成済み基板が積層された場合には、両第1の焼成済み基板の外側表面に電極を形成することができる。
Moreover, since the surface roughness Ra of the outer surface is as smooth as 0.02 μm to 1.00 μm, the adhesion strength of an electrode formed of a thin film conductor is particularly high and suitable.
In the present invention, the first baked substrate is laminated on one side or both sides of the second baked substrate. In particular, the first baked substrate is laminated on both sides. This is preferable because it is less deformed and is easy to manufacture (for example, a step such as removal of a shrinkage suppression sheet is unnecessary). In addition, when the first baked substrates are stacked on both sides, electrodes can be formed on the outer surfaces of both the first baked substrates.
(2)請求項2の発明では、前記第1の焼成済み基板には、前記電極に電気的に接続されたビアが形成されていることを特徴とする。
本発明では、第1の焼成済み基板には、外側表面の電極(外側電極)に電気的に接続されたビアが形成されているので、このビアを介して、外側電極とその反対側(基板裏側)の電極とを電気的に接続することができる。
(2) The invention of claim 2 is characterized in that vias electrically connected to the electrodes are formed in the first baked substrate.
In the present invention, the first baked substrate has a via electrically connected to the electrode on the outer surface (outer electrode), and therefore the outer electrode and the opposite side (substrate) through the via. The electrode on the back side can be electrically connected.
よって、外側電極にICの端子を接続し、裏側の電極に検査用の機器を接続することにより、ICの検査を容易に行うことができる。
(3)請求項3の発明では、前記第1の焼成済み基板には、前記ビアの前記外側表面への移動を規制して抜け落ちを防止する規制部を設けたことを特徴とする。
Therefore, the IC can be easily inspected by connecting the IC terminal to the outer electrode and connecting the inspection device to the back electrode.
(3) The invention of
本発明では、第1の焼成済み基板には、ビアの外側表面側(外側表面から脱落する方向)への移動を規制する規制部(例えばビアの外径より小径とされた部分)が設けられているので、ビアが外側表面から抜け落ちるのを防止できる。 In the present invention, the first baked substrate is provided with a restricting portion (for example, a portion having a smaller diameter than the outer diameter of the via) that restricts the movement of the via toward the outer surface side (the direction of dropping from the outer surface). Therefore, the via can be prevented from falling off the outer surface.
(4)請求項4の発明では、前記第1の焼成済み基板は、その厚みが1.0mm以下であることを特徴とする。
本発明は、第1の焼成済み基板の厚みを例示したものであり、基板の厚みが1.0mm以下であると、機械的加工やレーザ加工などによりビアホールを形成する加工が容易である。
(4) The invention of claim 4 is characterized in that the first baked substrate has a thickness of 1.0 mm or less.
The present invention exemplifies the thickness of the first baked substrate. When the thickness of the substrate is 1.0 mm or less, processing for forming a via hole by mechanical processing, laser processing, or the like is easy.
(5)請求項5の発明では、前記電極は、単層又は層毎に異なる導電金属を用いた複数層からなり、前記層のうち前記第1の焼成済み基板に接するベース層は、その厚みが0.02μm〜0.8μmであることを特徴とする。
(5) In the invention of
本発明では、第1の焼成済み基板に接する導電金属からなる層であるベース層の厚みが0.02μm〜0.8μmであるので、電極自体の接合強度が高いという利点がある。
ここでは、(1種の導電金属からなる)単層である場合は、その単層がベース層であり、それぞれ異なる導電金属からなる複数層の場合は、最下層がベース層となる。
In the present invention, since the thickness of the base layer which is a layer made of a conductive metal in contact with the first fired substrate is 0.02 μm to 0.8 μm, there is an advantage that the bonding strength of the electrode itself is high.
Here, in the case of a single layer (made of one kind of conductive metal), the single layer is a base layer, and in the case of a plurality of layers made of different conductive metals, the lowermost layer is a base layer.
なお、電極としては、第1の焼成済み基板上に、例えばスパッタリング等によって順次形成された下部導電層(Ti層、Cu層等の積層体)と、下部導電層の上に、例えば電解メッキによって順次形成された上部導電層(Cu層、Ni層、Au層等の積層体)の構成が挙げられる。 In addition, as an electrode, the lower conductive layer (laminated body of Ti layer, Cu layer, etc.) sequentially formed on the first fired substrate, for example, by sputtering or the like, and the lower conductive layer, for example, by electrolytic plating The structure of the upper conductive layer (lamination body, such as Cu layer, Ni layer, Au layer) formed sequentially is mentioned.
(6)請求項6の発明(多層セラミック基板の製造方法)は、第1のグリーンシートを焼成して第1の焼成済み基板を作成する工程と、前記第1の焼成済み基板にビアホールを形成する工程と、前記ビアホールに導電ペーストを充填する工程と、第2のグリーンシートの両面に、前記導電ペーストを充填した又は充填後焼成した第1の焼成済み基板を貼り合わせて第1の積層体を形成する工程と、前記第1の積層体を焼成して積層焼成体を形成する工程と、前記積層焼成体における前記第1の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、前記第1の焼成済み基板の表面処理された表面に電極を形成する工程と、を備えたことを特徴とする。 (6) The invention of claim 6 (a method for producing a multilayer ceramic substrate) includes a step of firing a first green sheet to form a first fired substrate, and forming a via hole in the first fired substrate. A step of filling the via hole with a conductive paste, and bonding a first fired substrate filled with the conductive paste or fired after filling onto both surfaces of the second green sheet. Forming a laminated fired body by firing the first laminated body, and subjecting the first fired substrate in the laminated fired body to surface treatment for scraping the substrate surface. And a step of forming an electrode on the surface-treated surface of the first baked substrate.
本発明は、第2の焼成済み基板の両側に第1の焼成済み基板を備えた多層セラミック基板の製造方法である。ここでは、第1の焼成済み基板にビアホールを形成するので、第1の焼成済み基板自体(特にビアホールの位置や形状)が高寸法精度となる。更に、第2のグリーンシートの両側に高寸法精度の第1の焼成済み基板を積層して焼成するため、全体として変形し難く、よって、得られる多層セラミック基板も高寸法精度となる。 The present invention is a method of manufacturing a multilayer ceramic substrate having a first fired substrate on both sides of a second fired substrate. Here, since the via hole is formed in the first baked substrate, the first baked substrate itself (in particular, the position and shape of the via hole) has high dimensional accuracy. Furthermore, since the first fired substrate with high dimensional accuracy is laminated and fired on both sides of the second green sheet, it is difficult to deform as a whole, and thus the obtained multilayer ceramic substrate also has high dimensional accuracy.
なお、第2のグリーンシートとしては、1枚のグリーンシート又は複数枚のグリーンシートを積層したものを採用できる(以下同様)。
(7)請求項7の発明(多層セラミック基板の製造方法)は、第1のグリーンシートを焼成して第1の焼成済み基板を作成する工程と、前記第2のグリーンシートの両面に、前記第1の焼成済み基板を積層して第1の積層体を形成する工程と、前記第1の積層体を焼成して積層焼成体を形成する工程と、前記積層焼成体の表面の前記第1の焼成済み基板にビアホールを形成する工程と、前記ビアホールに導電ペーストを充填する工程と、前記導電ペーストを充填した積層焼成体を焼成する工程と、前記導電ペースト焼成後の前記積層焼成体における前記第1の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、前記第1の焼成済み基板の表面処理された表面に電極を形成する工程と、を備えたことを特徴とする多層セラミック基板の製造方法。
As the second green sheet, one green sheet or a laminate of a plurality of green sheets can be employed (the same applies hereinafter).
(7) The invention of claim 7 (a method for producing a multilayer ceramic substrate) comprises a step of firing a first green sheet to form a first fired substrate, and a step of forming the first green sheet on both sides of the second green sheet. Laminating a first fired substrate to form a first laminated body, firing the first laminated body to form a laminated fired body, and the first surface of the laminated fired body. Forming a via hole in the fired substrate, a step of filling the via hole with a conductive paste, a step of firing a laminated fired body filled with the conductive paste, and the step of firing the conductive paste in the laminated fired body A step of performing a surface treatment on the first baked substrate, and a step of forming an electrode on the surface-treated surface of the first baked substrate. Multilayer ceramic Method of manufacturing the plate.
本発明は、第2の焼成済み基板の両側に第1の焼成済み基板を備えた多層セラミック基板の製造方法である。ここでは、積層焼成体における第1の焼成済み基板にビアホールを形成するので、前記請求項6の発明と同様に、第1の焼成済み基板自体(特にビアホールの位置や形状)が高寸法精度となるとともに、最終的に得られる多層セラミック基板も高寸法精度となる。 The present invention is a method of manufacturing a multilayer ceramic substrate having a first fired substrate on both sides of a second fired substrate. Here, since the via hole is formed in the first fired substrate in the laminated fired body, the first fired substrate itself (especially the position and shape of the via hole) has a high dimensional accuracy as in the invention of claim 6. In addition, the finally obtained multilayer ceramic substrate also has high dimensional accuracy.
(8)請求項8の発明(多層セラミック基板の製造方法)は、前記第1の焼成済み基板にビアホールを形成する工程と、前記ビアホールに導電ペーストを充填する工程と、前記導電ペーストを充填した又は充填後焼成した第1の焼成済み基板の一方の表面に、第2のグリーンシートを積層して第1の積層体を形成する工程と、前記第1の積層体の両面のうち少なくとも第2のグリーンシート側の面に、収縮抑制シートを積層して第2の積層体を形成する工程と、前記第2の積層体を焼成して積層焼成体を形成する工程と、前記積層焼成体から未焼成の前記収縮抑制シートを除去する工程と、前記収縮抑制シートを除去した前記積層焼成体における前記第1の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、前記第1の焼成済み基板の表面処理された表面に電極を形成する工程と、を備えたことを特徴とする。 (8) The invention of claim 8 (a method for producing a multilayer ceramic substrate) includes the step of forming a via hole in the first fired substrate, the step of filling the via hole with a conductive paste, and the filling of the conductive paste. Or a step of laminating a second green sheet on one surface of the first fired substrate fired after filling to form a first laminate, and at least a second of both surfaces of the first laminate. A step of laminating a shrinkage suppression sheet on the surface of the green sheet to form a second laminated body, a step of firing the second laminated body to form a laminated fired body, and the laminated fired body from Removing the unfired shrinkage suppression sheet, performing a surface treatment on the first fired substrate in the laminated fired body from which the shrinkage suppression sheet has been removed, cutting the substrate surface, 1 baked And forming an electrode on the surface treated surface of the substrate, characterized by comprising a.
本発明では、第1の焼成済み基板にビアホールを形成するので、第1の焼成済み基板自体(特にビアホールの位置や形状)が高寸法精度となる。更に、高寸法精度の第1の焼成済み基板に、第2のグリーンシートを積層して焼成するため、全体として変形し難く、よって、得られる多層セラミック基板も高寸法精度となる。 In the present invention, since the via hole is formed in the first baked substrate, the first baked substrate itself (in particular, the position and shape of the via hole) has high dimensional accuracy. Furthermore, since the second green sheet is laminated and fired on the first baked substrate with high dimensional accuracy, it is difficult to deform as a whole, and thus the obtained multilayer ceramic substrate also has high dimensional accuracy.
(9)請求項9の発明(多層セラミック基板の製造方法)は、第1のグリーンシートを焼成して第1の焼成済み基板を作成する工程と、前記第1の焼成済み基板の一方の表面に、第2のグリーンシートを積層して第1の積層体を形成する工程と、前記第1の積層体の両面のうち少なくとも第2のグリーンシート側の面に、収縮抑制シートを積層して第2の積層体を形成する工程と、前記第2の積層体を焼成して積層焼成体を形成する工程と、前記積層焼成体から未焼成の前記収縮抑制シートを除去する工程と、前記収縮抑制シートを除去した前記積層焼成体における前記第1の焼成済み基板に、ビアホールを形成する工程と、前記ビアホールに導電ペーストを充填する工程と、前記導電ペーストを充填した積層焼成体を焼成する工程と、前記導電ペースト焼成後の前記積層焼成体における前記第1の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、前記第1の焼成済み基板の表面処理された表面に電極を形成する工程と、を備えたことを特徴とする。 (9) The invention of claim 9 (a method for producing a multilayer ceramic substrate) includes a step of firing a first green sheet to form a first fired substrate, and one surface of the first fired substrate. A step of laminating a second green sheet to form a first laminate, and laminating a shrinkage suppression sheet on at least the second green sheet side of both surfaces of the first laminate. A step of forming a second laminate, a step of firing the second laminate to form a laminate fired body, a step of removing the unfired shrinkage suppression sheet from the laminate fired body, and the shrinkage A step of forming a via hole in the first fired substrate in the laminated fired body from which the suppression sheet has been removed, a process of filling the via hole with a conductive paste, and a process of firing the laminated fired body filled with the conductive paste And said A step of surface-treating the surface of the first fired substrate in the laminated fired body after the electric paste is fired, and forming an electrode on the surface-treated surface of the first fired substrate. And a step of performing.
本発明では、積層焼成体における第1の焼成済み基板にビアホールを形成するので、前記請求項8の発明と同様に、第1の焼成済み基板自体(特にビアホールの位置や形状)が高寸法精度となるとともに、最終的に得られる多層セラミック基板も高寸法精度となる。 In the present invention, since the via hole is formed in the first fired substrate in the laminated fired body, the first fired substrate itself (especially the position and shape of the via hole) has high dimensional accuracy as in the invention of claim 8. In addition, the finally obtained multilayer ceramic substrate also has high dimensional accuracy.
(10)請求項10の発明は、前記第2の積層体を形成する際に、前記第1の焼成済み基板の表面に、第3のグリーンシートを介して前記収縮抑制シートを積層することを特徴とする。 (10) In the invention of claim 10, when the second laminate is formed, the shrinkage suppression sheet is laminated on the surface of the first baked substrate via a third green sheet. Features.
本発明では、第1の焼成済み基板と収縮抑制シートとの間に、第3のグリーンシートを配置するので、第1の焼成済み基板と収縮抑制シートと密着性が高く、よって、第1の焼成済み基板の変形や割れを防止するという効果がある。 In the present invention, since the third green sheet is disposed between the first baked substrate and the shrinkage suppression sheet, the first fired substrate and the shrinkage suppression sheet have high adhesion. This has the effect of preventing deformation and cracking of the fired substrate.
(11)請求項11の発明では、前記表面処理方法は、砥粒研磨、砥石研磨、バレル研磨、バフ研磨、化学エッチング、及び熱処理のうち、少なくとも1種であることを特徴とする。
(11) The invention of
本発明は、好ましい表面処理方法を例示したものである。
・尚、第1の焼成済み基板と第2の焼成済み基板との熱膨張率差が、3ppm/℃以下であると、第1の焼成済み基板と第2の焼成済み基板との界面での剥離が生じ難いので好適である。
The present invention exemplifies a preferable surface treatment method.
In addition, when the difference in thermal expansion coefficient between the first baked substrate and the second baked substrate is 3 ppm / ° C. or less, at the interface between the first baked substrate and the second baked substrate. It is preferable because peeling does not easily occur.
・第1の焼成済み基板や第2の焼成済み基板のビアに用いる導体(ビア導体)として、例えば、Ag系、Ag/Pd系、Ag/Pt系、Cu系、Cu/W系のいずれかを採用できる。 As a conductor (via conductor) used for the vias of the first fired substrate and the second fired substrate, for example, any of Ag-based, Ag / Pd-based, Ag / Pt-based, Cu-based, Cu / W-based Can be adopted.
・第1の焼成済み基板や第2の焼成済み基板として、例えば、Al2O3、ZrO2、Si3N4、SiC、AlN、ガラス、ガラスとセラミックフィラーの複合材料のいずれかを採用できる。なお、第2の焼成済み基板の両側に第1の焼成済み基板を配置する場合には、両側の第1の焼成済み基板が同じ組成であると好適である。 As the first baked substrate or the second baked substrate, for example, any of Al 2 O 3 , ZrO 2 , Si 3 N 4 , SiC, AlN, glass, glass and a ceramic filler composite material can be adopted. . Note that in the case where the first baked substrate is arranged on both sides of the second baked substrate, it is preferable that the first baked substrates on both sides have the same composition.
以下、本発明の実施形態を、図面を参照しながら説明する。
[第1実施形態]
a)まず、本実施形態の多層セラミック基板の製造方法により得られる多層セラミック基板を、図1に基づいて説明する。尚、図1は多層セラミック基板の断面構造を概略的に表している。
Embodiments of the present invention will be described below with reference to the drawings.
[First Embodiment]
a) First, a multilayer ceramic substrate obtained by the multilayer ceramic substrate manufacturing method of the present embodiment will be described with reference to FIG. FIG. 1 schematically shows a cross-sectional structure of a multilayer ceramic substrate.
図1(a)に示す様に、多層セラミック基板1は、例えばIC検査用治具に用いられる積層基板であり、主として、第1の焼成済み基板3と、第1の焼成済み基板3の一方の表面(同図下方)に積層された第2の焼成済み基板5とから構成されている。
As shown in FIG. 1A, a multilayer ceramic substrate 1 is a laminated substrate used for an IC inspection jig, for example, and is mainly one of a first
この第2の焼成済み基板5は、複数のセラミック層5A〜5Cから構成されており、その内部(各セラミック層5A〜5Cの表面)には、配線層7が形成されるとともに、異なるセラミック層5A〜5Cの配線層7同士を接続するようにビア9が形成されている。なお、第1の焼成済み基板3にも、同様なビア9が形成されている。
The second fired
また、多層セラミック基板1の表面及び裏面には、特定のビア9と電気的に接続されたパッド(電極)11が形成されている。尚、IC検査用治具用の多層セラミック基板1の場合には、上下の電極11のうち、特定の電極11が電気的に接続されている。
Also, pads (electrodes) 11 electrically connected to
前記第1の焼成済み基板3は、例えばアルミナ(95重量%)からなり、第2の焼成済み基板5は、第1の焼成済み基板3より焼結温度(従って焼成温度)が低い材料である低温焼成ガラスセラミックからなる。この第2の焼成済み基板(低温焼成ガラスセラミック)5は、ガラス成分とセラミック成分との混合物を、例えば800〜1050℃程度の低温にて焼成したものである。なお、第1の焼成済み基板3は、第2の焼成済み基板5の焼成温度より高い、例えば1300〜1600℃の高温にて焼成したものである。
The first fired
また、配線層7やビア9は、例えばAg系のペーストを焼成した導体から形成されており、電極11は、例えばスパッタリング、蒸着、電解メッキ、無電解メッキ等によって形成された例えばTi、Mo、Cu、Ni、Au等の異なる導電金属(薄膜導体)からなる。
In addition, the
なお、電極11は、図1(b)に示す様に、第1の焼成済み基板3上に、スパッタリングよって形成された下部導電層13と、その下部導電層13上に、電解メッキによって形成された上部導電層15とから形成されている。詳しくは、下部導電層13は、(下側より)Ti層13A、Cu層13Bの順で形成され、上部導電層15は、(下側より)Cu層15A、Ni層15B、Au層15Cの順で形成されている。ここで、下部導電層13のうちベース層であるTi層13Aが第1の焼成済み基板3に接しており、この最下層のTi層13Aの厚みは0.02μm〜0.8μmである。
As shown in FIG. 1B, the
特に、本実施形態では、第1の焼成済み基板3は、その厚みが1.0mm以下であり、その表面のうち、非積層側である外側表面(同図上方)の表面粗さRaは、研磨によって0.02μm〜1.00μmと非常に滑らかに加工されている。
In particular, in the present embodiment, the first
b)次に、本実施形態の多層セラミック基板1の製造方法を、図2に基づいて詳細に説明する。
・まず、図2(a)に示す様に、第1の焼成済み基板3を製造するための原料粉末として、アルミナ粉末(平均粒径:3μm、比表面積:1.0m2/g)を用意した。また、
セラミックのグリーンシートを形成する際のバインダ成分及び可塑剤成分として、アクリル系バインダとDOP(ジ・オチクル・フタレート)を用意した。
b) Next, the manufacturing method of the multilayer ceramic substrate 1 of this embodiment is demonstrated in detail based on FIG.
First, as shown in FIG. 2A, alumina powder (average particle size: 3 μm, specific surface area: 1.0 m 2 / g) is prepared as a raw material powder for manufacturing the first fired
As a binder component and a plasticizer component for forming a ceramic green sheet, an acrylic binder and DOP (di-octyl phthalate) were prepared.
そして、アルミナ95重量%の第1の焼成済み基板3を得るために、前記アルミナ粉末所定量に、アクリル樹脂(バインダ)、溶剤、及び可塑剤(DOP)の適量を加え、アルミナ製のポットにて5時間混合することにより、セラミックスラリーを得た。
Then, in order to obtain the first
得られたセラミックスラリーを用いて、ドクターブレード法により、第1のグリーンシート21を得た。
・次に、図2(b)に示す様に、第1のグリーンシート21を1500℃で焼成して、アルミナ95重量%の第1の焼成済み基板3を製造した。尚、その厚みは、0.5mmである。
A first
Next, as shown in FIG. 2B, the first
・次に、図2(c)に示す様に、第1の焼成済み基板3に、貫通穴であるビアホール23を形成した。このビアホール23は、例えば、CO2レーザ、YAGレーザ、ブラスト加工、機械的加工により形成することができる。
Next, as shown in FIG. 2C, a via
・次に、図2(d)に示す様に、前記ビアホール23に、例えばAg系ペーストからなる導電ペースト25を充填した。
・次に、図2(e)に示す様に、導電ペースト25を充填した第1の焼成済み基板3を、800〜900℃に加熱し、導電ペースト25を焼成してビア9を形成した。尚、導電ペースト25を後の工程で焼成する場合には、この工程は省略可能である。
Next, as shown in FIG. 2D, the via
Next, as shown in FIG. 2 (e), the first
・次に、図2(f)に示す様に、第1の焼成済み基板3の一方の面(同図下方)に、3枚の第2のグリーンシート27A〜27C(27と総称する)を積層した。
具体的には、まず、第2の焼成済み基板5を形成するための原料粉末として、SiO2、Al2O3、B2O3を主成分とするホウケイ酸系ガラス粉末(平均粒径:3μm、比表面積:1.0m2/g)と、アルミナ粉末(平均粒径:3μm、比表面積:1.0m2/g)とを用意した。また、バインダ成分及び可塑剤成分として、アクリル系バインダとDOP(ジ・オチクル・フタレート)を用意した。
Next, as shown in FIG. 2 (f), three second
Specifically, first, as a raw material powder for forming the second fired
そして、前記ホウケイ酸系ガラス粉末とアルミナ粉末とを、重量比で50:50、総量で1kgとなるように秤量し、これに、前記アクリル樹脂(バインダ)、溶剤、及び可塑剤(DOP)の適量を加えて、アルミナ製のポットで5時間混合することにより、セラミックスラリーを得た。 Then, the borosilicate glass powder and the alumina powder are weighed so that the weight ratio is 50:50 and the total amount is 1 kg, and the acrylic resin (binder), solvent, and plasticizer (DOP) An appropriate amount was added and mixed for 5 hours in an alumina pot to obtain a ceramic slurry.
得られたセラミックスラリーを用いて、ドクターブレード法により、3枚のグリーンシート(低温焼成用のグリーンシート)27A〜27Cを得た。そして、これらの各グリーンシート27A〜27Cに、パンチングにより貫通孔(ビアホール)23を形成し、このビアホール23に、導電ペースト25を充填した。
Three green sheets (green sheets for low-temperature firing) 27A to 27C were obtained by the doctor blade method using the obtained ceramic slurry. Then, through holes (via holes) 23 were formed in these
また、各グリーンシート27A〜27Cの表面に、導電ペースト25と同様な印刷ペーストを用いて、例えば導電ペースト25などの表面を覆う様に、印刷によって(後に配線層7となる)配線パターン29を形成した。
Further, on the surface of each of the
そして、各グリーンシート27A〜27Cを積層して第2のグリーンシート27とし、この第2のグリーンシート27を、第1の焼成済み基板3の一方の面に積層して、第1の積層体31を得た。尚、第1の焼成済み基板3に対して、各グリーンシート27A〜27Cを順次積層してもよい。
And each
・次に、図2(g)に示す様に、第1の積層体31の上下両面に、第1の積層体31と同様な縦横の寸法の収縮抑制シート33A、33B(33と総称する)を積層して、第2の積層体35を形成した。尚、上面側の収縮抑制シート33Aは省略してもよい。
Next, as shown in FIG. 2G, shrinkage suppression sheets 33 </ b> A and 33 </ b> B (collectively referred to as 33) having vertical and horizontal dimensions similar to those of the
この収縮抑制シート33は、第2のグリーンシート27とほぼ同様な材料及び工程により製造されるが、収縮抑制シート33の焼結温度が、第2のグリーンシート27の焼結温度より高くなるように、その成分は多少異なる。具体的には、アルミナ成分が99重量%以上となる様に、アクリル樹脂の割合を、収縮抑制シート33の方が少なくするように調整する。
The shrinkage suppression sheet 33 is manufactured by substantially the same material and process as the second
これにより、第2のグリーンシート27が焼結する温度でも、収縮抑制シート33は焼結しなくなるので、第2のグリーンシート27の焼結の際の収縮を収縮抑制シート33が抑制できるようになる。
As a result, the shrinkage suppression sheet 33 does not sinter even at the temperature at which the second
・次に、図2(h)に示す様に、第2の積層体35を、温度:860℃、圧力:2kg/cm2の条件で加圧焼成して、積層焼成体36を作製した。尚、この際には、加圧しなくても焼成可能である。
Next, as shown in FIG. 2 (h), the second
・次に、図2(i)に示す様に、積層焼成体36の上下表面に残った無機組成物(収縮抑制シート33の残滓)を、例えばサンドブラスト処理、超音波洗浄、ブラシによる洗浄等によって除去した。なお、ここでは、収縮抑制シート33を除去したものを積層焼成本体37とする。
Next, as shown in FIG. 2 (i), the inorganic composition (residue of the shrinkage suppression sheet 33) remaining on the upper and lower surfaces of the laminated fired
・次に、図2(j)に示す様に、積層焼成本体37の両面(又は第1の焼成済み基板3の表面)を研磨し、その研磨面の表面粗さRaを、0.02μm〜1.00μmとした。
なお、この研磨方法(表面処理方法)としては、砥粒研磨、砥石研磨、バレル研磨、バフ研磨、化学エッチング、及び熱処理のうち、少なくとも1種を採用できる。
Next, as shown in FIG. 2 (j), both surfaces of the laminated fired body 37 (or the surface of the first fired substrate 3) are polished, and the surface roughness Ra of the polished surface is 0.02 μm to It was 1.00 μm.
In addition, as this grinding | polishing method (surface treatment method), at least 1 sort (s) can be employ | adopted among abrasive grain grinding | polishing, grinding stone grinding | polishing, barrel grinding | polishing, buff grinding | polishing, chemical etching, and heat processing.
このうち、砥粒研磨としては、アルミナ質砥粒又はダイアモンド砥粒を使用し、ラッピング研磨、乾式ブラスト、湿式ブラストを行う方法を採用できる。砥石研磨としては、アルミナ質の砥石を使用し、平面研削装置で研磨加工を行う方法を採用できる。バレル研磨としては、アルミナ質の研磨石を使用し、バレル研磨装置で研磨加工を行う方法を採用できる。バフ研磨としては、アルミナ繊維質のバフを使用し、バフ研磨機で加工する方法を採用できる。化学エッチングとしては、フッ酸を使用し、エッチングにより表面加工する方法を採用できる。熱処理としては、所定温度に加熱することにより、表面加工する方法を採用できる。 Among these, as the abrasive polishing, a method of performing lapping polishing, dry blasting, or wet blasting using alumina abrasive grains or diamond abrasive grains can be employed. As the grinding wheel polishing, it is possible to employ a method of using an alumina grinding wheel and performing polishing with a surface grinding apparatus. As the barrel polishing, it is possible to employ a method of using an alumina polishing stone and performing a polishing process with a barrel polishing apparatus. As buffing, a method of using an alumina fiber buff and processing with a buffing machine can be employed. As chemical etching, a method of using hydrofluoric acid and performing surface processing by etching can be employed. As the heat treatment, a method of surface processing by heating to a predetermined temperature can be adopted.
・次に、図2(k)に示す様に、研磨した積層焼成本体37の両面(又は研磨した第1の焼成済み基板3の表面)に、スパッタリング、蒸着、電解メッキ、無電解メッキ等により、Ti、Mo、Cu、Ni、Au等からなる電極11を形成し、多層セラミック基板1を完成した。
Next, as shown in FIG. 2 (k), sputtering, vapor deposition, electrolytic plating, electroless plating, etc. are performed on both surfaces of the polished laminated fired main body 37 (or the surface of the polished first fired substrate 3). The
具体的には、前記図1(b)に示す様に、スパッタリングよって下部導電層13を形成し、その下部導電層13上に、電解メッキによって上部導電層15を形成することにより電極11を形成した。この場合、ベース層であるTi層13Aの厚みを、0.02μm〜0.8μmとした。
Specifically, as shown in FIG. 1B, a lower
c)次に、前記多層セラミック基板1の使用方法を、図3に基づいて説明する。
図3に模式的に示す様に、IC41の検査に用いられるIC検査用治具43の基板として、上述した多層セラミック基板1が用いられており、その一方の表面の電極11に端子45が設けられている。
c) Next, a method of using the multilayer ceramic substrate 1 will be described with reference to FIG.
As schematically shown in FIG. 3, the multilayer ceramic substrate 1 described above is used as a substrate of an
このIC検査用治具43を用いて、IC41の検査を行う場合には、IC41の端子47をIC検査用治具43の端子45に接続する。そして、多層セラミック基板1の他方の表面の電極11に、IC電気特性検査装置49を接続し、IC41の検査を行う。
When the
d)この様に、本実施形態では、第1の焼成済み基板3に、機械的加工やレーザ加工などによってビアホール23を形成するため、第1の焼成済み基板3自体(特にビア9の位置や形状)が高寸法精度となる。更に、高寸法精度の第1の焼成済み基板3に、第2のグリーンシート27を積層して焼成するため、得られる多層セラミック基板1も高寸法精度となる。
d) As described above, in the present embodiment, since the via
また、第1の焼成済み基板3の外側表面の表面粗さRaが、0.02μm〜1.00μmで、その滑らかな外側表面に電極11を備えているので、外側表面の電極11に、IC41の端子47を接触させて検査する場合に、電極11と端子47との電気的接続を確実にすることができる。
Further, the surface roughness Ra of the outer surface of the first
更に、外側表面の表面粗さRaが、0.02μm〜1.00μmと滑らかであるので、特に薄膜導体で形成された電極11の密着強度が高く好適である。しかも、電極11のベース層であるTi層13Aの厚みは、0.02μm〜0.8μmであるので、この点からも、電極の接合強度が高いという利点がある。
[第2実施形態]
次に、第2実施形態の多層セラミック基板の製造方法について、図4に基づいて説明する。尚、前記第1実施形態と同様な内容の説明は省略する。
Furthermore, since the surface roughness Ra of the outer surface is as smooth as 0.02 μm to 1.00 μm, the adhesion strength of the
[Second Embodiment]
Next, the manufacturing method of the multilayer ceramic substrate of 2nd Embodiment is demonstrated based on FIG. The description of the same contents as in the first embodiment is omitted.
本実施形態は、第1の焼成済み基板の外側表面に第3のグリーンシートを配置し、更にその表面に収縮抑制シートを配置する多層セラミック基板の製造方法である。
・まず、図4(a)に示す様に、第1実施形態と同様な材料を用いて、第1のグリーンシート51を製造した。
This embodiment is a method for manufacturing a multilayer ceramic substrate in which a third green sheet is disposed on the outer surface of the first fired substrate, and a shrinkage suppression sheet is disposed on the surface.
First, as shown in FIG. 4A, the first
・次に、図4(b)に示す様に、第1のグリーンシート51を焼成して第1の焼成済み基板53を製造した。
・次に、図4(c)に示す様に、第1の焼成済み基板53に、ビアホール55を形成した。
Next, as shown in FIG. 4 (b), the first
Next, as shown in FIG. 4C, via
・次に、図4(d)に示す様に、ビアホール55に、導電ペースト57を充填した。
・次に、図4(e)に示す様に、導電ペースト57を充填した第1の焼成済み基板53を加熱し、導電ペースト57を焼成してビア59を形成した。
Next, as shown in FIG. 4 (d), the via
Next, as shown in FIG. 4E, the first
・次に、図4(f)に示す様に、第1の焼成済み基板53の一方の面に、前記第1実施形態と同様に、3枚の第2のグリーンシート61A〜61C(61と総称する)を積層して、第1の積層体63を形成した。
Next, as shown in FIG. 4 (f), three second
・次に、図4(g)に示す様に、第1の積層体63の第1の焼成済み基板53の表面に、第2のグリーンシート61と同様な材料からなる第3のグリーンシート65を積層した。尚、第3のグリーンシート65の厚みは、1枚分の第2のグリーンシート61Aと同様である。
Next, as shown in FIG. 4G, a third green sheet 65 made of the same material as the second
そして、この第3のグリーンシート65を積層した第1の積層体63の上下両面に、収縮抑制シート67A、67B(67と総称する)を積層して、第2の積層体69を形成した。
Then, shrinkage suppression sheets 67 </ b> A and 67 </ b> B (collectively referred to as 67) were laminated on the upper and lower surfaces of the first
・次に、図4(h)に示す様に、第2の積層体69を加圧焼成して、積層焼成体70を作製した。
・次に、図4(i)に示す様に、積層焼成体70の上下表面に残った無機組成物を除去し、積層焼成本体71を得た。
Next, as shown in FIG. 4H, the
Next, as shown in FIG. 4 (i), the inorganic composition remaining on the upper and lower surfaces of the laminated fired
・次に、図4(j)に示す様に、積層焼成本体71の両面(又は第1の焼成済み基板53側の表面)を研磨した。尚、第1の焼成済み基板53側の研磨によって、焼成済みの第3のグリーンシート65が完全に除去されるとともに、第1の焼成済み基板53の外側表面の一部が除去される。
Next, as shown in FIG. 4 (j), both surfaces of the laminated fired body 71 (or the surface on the first fired
・次に、図4(k)に示す様に、研磨した積層焼成本体71の両面(又は研磨した第1の焼成済み基板53の表面)に、電極71を形成し、多層セラミック基板73を完成した。
Next, as shown in FIG. 4 (k),
本実施形態によっても、前記第1実施形態と同様な効果を奏するとともに、第1の焼成済み基板53の外側表面に第3のグリーンシート65を配置するので、上面側の収縮抑制シート67Aは、第3のグリーンシート65により、第1の積層体63にしっかりと密着するという利点がある。
[第3実施形態]
次に、第3実施形態の多層セラミック基板の製造方法について、図5に基づいて説明する。尚、前記第1実施形態と同様な内容の説明は省略する。
Also according to the present embodiment, the same effect as in the first embodiment is obtained, and the third green sheet 65 is disposed on the outer surface of the first
[Third Embodiment]
Next, the manufacturing method of the multilayer ceramic substrate of 3rd Embodiment is demonstrated based on FIG. The description of the same contents as in the first embodiment is omitted.
本実施形態は、積層焼成体を形成した後でビアホールを形成する多層セラミック基板の製造方法である。
・まず、図5(a)に示す様に、第1実施形態と同様な材料を用いて、第1のグリーンシート75を製造した。
The present embodiment is a method for manufacturing a multilayer ceramic substrate in which a via hole is formed after forming a laminated fired body.
First, as shown in FIG. 5A, a first
・次に、図5(b)に示す様に、第1のグリーンシート75を焼成して第1の焼成済み基板77を製造した。
・次に、図5(c)に示す様に、第1の焼成済み基板77の一方の面に、前記第1実施形態と同様に、3枚の第2のグリーンシート79A〜79C(79と総称する)を積層して、第1の積層体81を形成した。
Next, as shown in FIG. 5B, the first
Next, as shown in FIG. 5C, three second
・次に、図5(d)に示す様に、第1の積層体81の上下両面に、収縮抑制シート83A、83B(83と総称する)を積層して、第2の積層体85を形成した。
・次に、図5(e)に示す様に、第2の積層体85を加圧焼成して、積層焼成体84を作製した。
Next, as shown in FIG. 5D, the
Next, as shown in FIG. 5E, the
・次に、図5(f)に示す様に、積層焼成体84の上下表面に残った無機組成物を除去し、積層焼成本体86を得た。
・次に、図5(g)に示す様に、積層焼成本体86の表面の第1の焼成済み基板77に、ビアホール87を形成した。
Next, as shown in FIG. 5 (f), the inorganic composition remaining on the upper and lower surfaces of the laminated fired
Next, as shown in FIG. 5G, via
・次に、図5(h)に示す様に、ビアホール87に、導電ペースト88を充填した。
・次に、図5(i)に示す様に、導電ペースト88を充填した積層焼成本体86を加熱し、導電ペースト88を焼成してビア89を形成した。
Next, as shown in FIG. 5H, the conductive paste 88 was filled in the via
Next, as shown in FIG. 5I, the laminated fired
・次に、図5(j)に示す様に、積層焼成本体86の両面(又は第1の焼成済み基板77側の表面)を研磨した。
・次に、図5(k)に示す様に、研磨した積層焼成本体86の両面(又は研磨した第1の焼成済み基板77の表面)に、電極90を形成し、多層セラミック基板91を完成した。
Next, as shown in FIG. 5 (j), both surfaces of the laminated fired body 86 (or the surface on the first fired
Next, as shown in FIG. 5 (k),
本実施形態によっても、前記第1実施形態と同様な効果を奏する。
[第4実施形態]
次に、第4実施形態の多層セラミック基板の製造方法について、図6に基づいて説明する。尚、前記第2実施形態と同様な内容の説明は省略する。
Also according to the present embodiment, the same effects as those of the first embodiment can be obtained.
[Fourth Embodiment]
Next, the manufacturing method of the multilayer ceramic substrate of 4th Embodiment is demonstrated based on FIG. The description of the same contents as in the second embodiment will be omitted.
本実施形態は、第1の焼成済み基板の外側表面に第3のグリーンシートを配置し、更にその表面に収縮抑制シートを配置するとともに、積層焼成体を形成した後でビアホールを形成する多層セラミック基板の製造方法である。 In this embodiment, the third green sheet is disposed on the outer surface of the first fired substrate, the shrinkage suppression sheet is further disposed on the surface, and the multilayer ceramic is formed with the via hole after the laminated fired body is formed. A method for manufacturing a substrate.
・まず、図6(a)に示す様に、第2実施形態と同様な材料を用いて、第1のグリーンシート92を製造した。
・次に、図6(b)に示す様に、第1のグリーンシート92を焼成して第1の焼成済み基板93を製造した。
First, as shown in FIG. 6A, a first
Next, as shown in FIG. 6 (b), the first
・次に、図6(c)に示す様に、第1の焼成済み基板93の一方の面に、前記第2実施形態と同様に、3枚の第2のグリーンシート95A〜95C(95と総称する)を積層して、第1の積層体97を形成した。
Next, as shown in FIG. 6 (c), three second
・次に、図6(d)に示す様に、第1の積層体97の第1の焼成済み基板93の表面に、第2のグリーンシート95と同様な材料からなる第3のグリーンシート98を積層した。尚、第3のグリーンシート98の厚みは、1枚分の第2のグリーンシート95Aと同様である。
Next, as shown in FIG. 6D, a third
そして、この第3のグリーンシート98を積層した第1の積層体97の上下両面に、収縮抑制シート99A、99B(99と総称する)を積層して、第2の積層体101を形成した。
And the shrinkage | contraction suppression sheet |
・次に、図6(e)に示す様に、第2の積層体101を加圧焼成して、積層焼成体102を作製した。
・次に、図6(f)に示す様に、積層焼成体102の上下表面に残った無機組成物を除去し、積層焼成本体103を得た。
Next, as shown in FIG. 6 (e), the
Next, as shown in FIG. 6 (f), the inorganic composition remaining on the upper and lower surfaces of the laminated fired
・次に、図6(g)に示す様に、積層焼成本体103の表面から第1の焼成済み基板93を貫通するまで、ビアホール105を形成した。
・次に、図6(h)に示す様に、ビアホール105に、導電ペースト107を充填した。
Next, as shown in FIG. 6 (g), the via
Next, as shown in FIG. 6 (h), the
・次に、図6(i)に示す様に、導電ペースト107を充填した積層焼成本体103を加熱し、導電ペースト107を焼成してビア109を形成した。
・次に、図6(j)に示す様に、積層焼成本体103の両面(又は第1の焼成済み基板93側の表面)を研磨した。
Next, as shown in FIG. 6 (i), the laminated fired
Next, as shown in FIG. 6 (j), both surfaces of the laminated fired main body 103 (or the surface on the first fired
尚、第1の焼成済み基板93の研磨によって、焼成済みの第3のグリーンシート98が完全に除去されるとともに、第1の焼成済み基板93の外側表面の一部が除去される。
・次に、図6(k)に示す様に、研磨した積層焼成本体103の両面(又は研磨した第1の焼成済み基板93の表面)に、電極111を形成し、多層セラミック基板113を完成した。
By polishing the first fired
Next, as shown in FIG. 6 (k),
本実施形態によっても、前記第2実施形態と同様な効果を奏する。つまり、第1の焼成済み基板93の外側表面に第3のグリーンシート98を配置するので、上面側の収縮抑制シート99Aは、第1の積層体97にしっかりと密着するという利点がある。
[第5実施形態]
次に、第5実施形態の多層セラミック基板及びその製造方法について説明する。尚、前記第1実施形態と同様な内容の説明は省略する。
Also according to the present embodiment, the same effects as those of the second embodiment can be obtained. That is, since the third
[Fifth Embodiment]
Next, a multilayer ceramic substrate and a manufacturing method thereof according to the fifth embodiment will be described. The description of the same contents as in the first embodiment is omitted.
a)まず、本実施形態の多層セラミック基板を、図7に基づいて説明する。
図7に示す様に、多層セラミック基板121は、第2の焼成済み基板123の両側に第1の焼成済み基板125A、125B(125と総称する)が積層されたものである。
a) First, the multilayer ceramic substrate of this embodiment will be described with reference to FIG.
As shown in FIG. 7, the multilayer
第2の焼成済み基板123は、複数のセラミック層123A〜123Cから構成されており、その内部には、配線層127やビア129が形成されている。また、第1の焼成済み基板125にも、同様なビア129が形成されるとともに、両第1の焼成済み基板125の外側表面には、ビア129と接続された電極131が形成されている。
The second fired substrate 123 is composed of a plurality of ceramic layers 123A to 123C, and a
b)次に、本実施形態の多層セラミック基板121の製造方法を、図8に基づいて詳細に説明する。
・まず、図8(a)に示す様に、第1実施形態と同様な材料を用いて、第1のグリーンシート141を製造した。
b) Next, the manufacturing method of the multilayer
-First, as shown to Fig.8 (a), the 1st
・次に、図8(b)に示す様に、第1のグリーンシート141を焼成して第1の焼成済み基板125を製造した。
・次に、図8(c)に示す様に、第1の焼成済み基板125に、ビアホール143を形成した。
Next, as shown in FIG. 8B, the first
Next, as shown in FIG. 8C, a via
・次に、図8(d)に示す様に、ビアホール143に、導電ペースト145を充填した。
・次に、図8(e)に示す様に、導電ペースト145を充填した第1の焼成済み基板125を加熱し、導電ペースト145を焼成してビア129を形成した。
Next, as shown in FIG. 8D, the via
Next, as shown in FIG. 8E, the first
・次に、図8(f)に示す様に、第2のグリーンシート147の両側に、それぞれ第1の焼成済み基板125A、125Bを配置して、第1の積層体149を形成した。なお、第2のグリーンシート147は、3枚の第2のグリーンシート147A〜147Cが積層されたものである。
Next, as shown in FIG. 8 (f), the first fired
・次に、図8(g)に示す様に、第1の積層体149を加圧焼成して、積層焼成体151を作製した。
・次に、図8(h)に示す様に、積層焼成体151の両面、即ち各第1の焼成済み基板125A、125Bの外側表面を研磨した。
Next, as shown in FIG. 8 (g), the
Next, as shown in FIG. 8H, both surfaces of the laminated fired
・次に、図8(i)に示す様に、研磨した積層焼成体151の両面に、電極131を形成し、多層セラミック基板121を完成した。
本実施形態によっても、前記第1実施形態と同様な効果を奏する。特に実施形態では、第2グリーンシート147の両側に第1の焼成済み基板125を配置して焼成するので、焼成時の変形が少ないという効果がある。また、収縮抑制シートを使用しないので、製造工程を簡易化できるという利点がある。
[第6実施形態]
次に、第6実施形態の多層セラミック基板の製造方法について、図9に基づいて説明する。尚、前記第1実施形態と同様な内容の説明は省略する。
Next, as shown in FIG. 8 (i),
Also according to the present embodiment, the same effects as those of the first embodiment can be obtained. In particular, in the embodiment, since the first fired
[Sixth Embodiment]
Next, the manufacturing method of the multilayer ceramic substrate of 6th Embodiment is demonstrated based on FIG. The description of the same contents as in the first embodiment is omitted.
本実施形態は、積層焼成体を形成した後でビアホールを形成する多層セラミック基板の製造方法である。
・まず、図9(a)に示す様に、第1実施形態と同様な材料を用いて、第1のグリーンシート161を製造した。
The present embodiment is a method for manufacturing a multilayer ceramic substrate in which a via hole is formed after forming a laminated fired body.
First, as shown in FIG. 9A, a first
・次に、図9(b)に示す様に、第1のグリーンシート161を焼成して第1の焼成済み基板163を製造した。
・次に、図9(c)に示す様に、第2のグリーンシート165の両側に第1の焼成済み基板167A、167B(167と総称する)を積層して、第1の積層体169を形成した。なお、第2のグリーンシート165は、3枚の第2のグリーンシート165A〜165Cが積層されたものである。
Next, as shown in FIG. 9B, the first
Next, as shown in FIG. 9C, first fired
・次に、図9(d)に示す様に、第1の積層体169を加圧焼成して、積層焼成体171を作製した。
・次に、図9(e)に示す様に、積層焼成体171の両表面の第1の焼成済み基板167A、167Bに、それぞれビアホール173を形成した。
Next, as shown in FIG. 9 (d), the
Next, as shown in FIG. 9E, via
・次に、図9(f)に示す様に、ビアホール173に導電ペースト175を充填した。
・次に、図9(g)に示す様に、導電ペースト175を充填した積層焼成体171を加熱し、導電ペースト175を焼成してビア177を形成した。
Next, as shown in FIG. 9 (f), the via
Next, as shown in FIG. 9G, the laminated fired
・次に、図9(h)に示す様に、積層焼成体171の両面、即ち各第1の焼成済み基板167A、167Bの外側表面を研磨した。
・次に、図9(i)に示す様に、研磨した積層焼成体171の両面に、電極179を形成し、多層セラミック基板181を完成した。
Next, as shown in FIG. 9H, both surfaces of the laminated fired
Next, as shown in FIG. 9 (i),
本実施形態によっても、前記第5実施形態と同様な効果を奏する。 Also according to the present embodiment, the same effects as those of the fifth embodiment can be obtained.
次に、本発明の効果を確認するために行った実験について説明する。
[実験例1]
本実験例は、製造方法の違いによるビアホールの寸法バラツキを調べたものである。
Next, an experiment conducted for confirming the effect of the present invention will be described.
[Experimental Example 1]
In this experimental example, the dimensional variation of the via hole due to the difference in the manufacturing method was examined.
尚、本実験例では、各基板の材料は、前記各実施形態と同様であり、ビアホールの形成タイミングが大きく異なる。
・本発明の範囲の実施例として、前記第1〜4実施形態の製造方法にて、図10に示す様に、第1の焼成済み基板に、CO2レーザーにより、φ0.2mmのビアホールを、0.5mmのピッチにて形成した。そして、トータルピッチ(ピッチの合計)を測定し、トータルピッチの設計値(100mm)からのズレ(%)を求めることにより、寸法バラツキを評価した。
In this experimental example, the material of each substrate is the same as that in each of the above embodiments, and the formation timing of the via hole is greatly different.
As an example of the scope of the present invention, in the manufacturing method of the first to fourth embodiments, as shown in FIG. 10, a φ 2 mm via hole is formed on the first baked substrate by a CO 2 laser. They were formed at a pitch of 0.5 mm. Then, the total pitch (total pitch) was measured, and the deviation (%) from the design value (100 mm) of the total pitch was determined to evaluate the dimensional variation.
また、同様な第1の焼成済み基板に、(低温焼成ガラスセラミック基板となる)第2のグリーンシートを積層し、それを焼成した積層体に対しても、同様にビアホールのトータルピッチを測定することにより、寸法バラツキを評価した。 In addition, a second green sheet (which becomes a low-temperature fired glass ceramic substrate) is laminated on the same first fired substrate, and the total pitch of via holes is similarly measured on the fired laminate. Thus, the dimensional variation was evaluated.
・一方、本発明の範囲外の比較例として、第1のグリーンシート(アルミナシート)の焼成前に、ビアホールを形成し、その後焼成して第1の焼成済み基板を製造した。そして、この第1の焼成済み基板のトータルピッチを測定し、寸法バラツキを評価した。 On the other hand, as a comparative example outside the scope of the present invention, a via hole was formed before firing the first green sheet (alumina sheet) and then fired to produce a first fired substrate. Then, the total pitch of the first fired substrate was measured to evaluate the dimensional variation.
また、同様な第1の焼成済み基板に、第2のグリーンシートを積層し、それを焼成した積層体に対しても、同様にビアホールのトータルピッチを測定することにより、寸法バラツキを評価した。 Further, the second green sheet was laminated on the same first baked substrate, and the dimensional variation was evaluated by measuring the total pitch of the via holes in the same manner for the laminated body.
上述した実験の結果を下記表1に示すが、本発明の範囲の実施例では、ビアホールのトータルピッチの寸法バラツキは0.035%以下と小さく好適であるが、比較例では、寸法バラツキが0.35%以上と大きく好ましくない。 The results of the experiment described above are shown in Table 1 below. In the examples within the scope of the present invention, the dimensional variation of the total pitch of the via holes is preferably as small as 0.035% or less, but in the comparative example, the dimensional variation is 0. .35% or more, large and undesirable.
本実験例は、ビアホールの形状の違いによるビア導体の脱落の有無を調べたものである。
In this experimental example, the presence or absence of the via conductor being dropped due to the difference in the shape of the via hole was examined.
図11に示す様に、アルミナ製の第1の焼成済み基板201に、ドリル等により、様々な形状のビアホール203をそれぞれ100個形成し、このビアホール203に導電ペーストを充填し、焼成してビア205を形成した。
As shown in FIG. 11, 100 via
ここで、図11(a)ではビア205の直径が同じ円柱形状であり、図11(b)では表面側(図上側:脱落側)の直径が反対側(図下側:裏面側)より小さな円錐台形状であり、図11(c)では表面側の直径が裏面側より大きな円錐台形状であり、図11(d)では表面側の直径が裏面側より小さな段差のある円柱形状であり、図11(e)では表面側の直径が裏面側より大きな段差のある円柱形状であり、図11(f)では表面側の直径が裏面側より小さな円柱形状であり、図11(g)では表面側の直径が裏面側より大きな円柱形状である。
Here, in FIG. 11A, the diameter of the
尚、例えば図11(b)に示す様に、第1の焼成済み基板201のうち、表面側がビア205の中心に向かって突出し、ビア205の外径が裏面側より表面側の方がより小さくなっている箇所が、ビア導体207の外側への脱落を防止する規制部209である。
For example, as shown in FIG. 11B, the front side of the first fired
そして、本実験例では、図12に示す方法により、各ビア205を形成した第1の焼成済み基板201を用いて、ビア導体207が脱落するか否かを調べた。
具体的には、引張り治具211の下面に接着剤にてICチップ213を接合するとともに、第1の焼成済み基板201の各ビア205とICチップ213(詳しくはその端子)とをそれぞれハンダ215を介して接合した。そして、第1の焼成済み基板201を基台(図示せず)に固定した状態で、引張り治具211を上方に引っ張り、その時のビア205の状態を観察した。
In this experimental example, whether or not the via
Specifically, the
その結果、ビア205に全く異常がなく、ビア導体207とハンダ215とが分離したものを、「脱落無し」とした。一方、ビア205が内部で破断し、ビア導体207の一部がハンダ215に付着して分離したもの、又は、ビア導体207全体がハンダ215と一体となって第1の焼成済み基板201から抜けたものを、「脱落有り」とした。
As a result, the via 205 had no abnormality and the via
この実験の結果を、下記表2に示すが、規制部209のあるものは、ビア導体207が外部に脱落しないので好適である。
The results of this experiment are shown in Table 2 below, and those with the restricting
本実験例は、ビアホールの加工性を調べたものである。
In this experimental example, workability of the via hole was examined.
本実験例では、アルミナ製の第1の焼成済み基板(縦50mm×横50mm×厚み0.1〜1.2mm)に対して、通常のドリル、レーザ、及びサンドブラストの3種の加工により、各種の直径のビアホールをそれぞれ20個形成し、加工後のビアホール形状を観察した。 In this experimental example, various types of processing were performed on the first fired substrate made of alumina (length 50 mm × width 50 mm × thickness 0.1-1.2 mm) by three types of processing, that is, normal drill, laser, and sandblasting. Twenty via holes each having a diameter of 20 mm were formed, and the shape of the via hole after processing was observed.
この実験の結果を、下記表3に示すが、第1の焼成済み基板が薄いほど(特に1.0mm以下の場合に)、ビア形状が良好であることが分かる。ここでは、バリやカケやクラックが無いものを良好とした。尚、ビア形状が悪い場合には、更に精度の良い加工等の様に加工を工夫することにより、ビア形状を改善することが可能である。 The results of this experiment are shown in Table 3 below, and it can be seen that the thinner the first fired substrate (especially in the case of 1.0 mm or less), the better the via shape. Here, a material free from burrs, burrs and cracks was considered good. In addition, when the via shape is bad, the via shape can be improved by devising the processing such as processing with higher accuracy.
本実験例は、電極を構成する薄膜導体の密着強度を調べたものである。
In this experimental example, the adhesion strength of the thin film conductor constituting the electrode was examined.
本実験例では、アルミナ製の第1の焼成済み基板(縦50mm×横50mm×厚み0.5mm)の表面粗さRaを、研磨の程度によって変更した。そして、それぞれの第1の焼成済み基板の表面に、Cu、Ni、Au製の薄膜導体(縦0.1mm×横0.1mm×厚み10μm)を、スパッタリングと電解メッキによって、20個ずつ形成し、薄膜導体の密着強度を評価した。 In this experimental example, the surface roughness Ra of the first baked substrate made of alumina (length 50 mm × width 50 mm × thickness 0.5 mm) was changed depending on the degree of polishing. Then, 20 thin film conductors (length 0.1 mm × width 0.1 mm × thickness 10 μm) made of Cu, Ni, Au are formed on the surface of each first fired substrate by sputtering and electrolytic plating. The adhesion strength of the thin film conductor was evaluated.
尚、密着強度の評価は、せん断強度試験機で、0.015g/□1μmのせん断応力を加える試験により行い、全ての試料導体の剥がれが無い場合を「良好」とし、1個でも剥がれがあった場合を「剥がれ有り」とした。 The adhesion strength is evaluated by a test that applies a shear stress of 0.015 g / □ 1 μm with a shear strength tester. When all the sample conductors are not peeled off, it is judged as “good” and even one piece is peeled off. In this case, it was assumed that there was “peeling”.
この実験の結果を、下記表4に示すが、第1の焼成済み基板の表面粗度Raが0.02μm〜1.00μmの場合には、導体の密着強度が高く好適である。 The results of this experiment are shown in Table 4 below. When the surface roughness Ra of the first baked substrate is 0.02 μm to 1.00 μm, the adhesion strength of the conductor is high and suitable.
本実験例は、第1の焼成済み基板と第2の焼成済み基板との接合面の接合性を調べたものである。
In this experimental example, the bondability of the bonding surface between the first baked substrate and the second baked substrate was examined.
本実験例では、下記表5に示す様に、試料として、第1の焼成済み基板の材料と第2の焼成済み基板との材料(従って熱膨張率)を違えた積層体を、100個ずつ作製した。
この積層体は、前記第1実施形態等と同様に、第1の焼成済み基板の表面に、(第2の焼成済み基板となる)第2のグリーンシートを積層して焼成したものである。尚、第1及び第2の焼成済み基板の寸法は、縦100mm×横100mm×厚み0.5mmである。
In this experimental example, as shown in Table 5 below, as a sample, 100 laminates each having different materials (thus, thermal expansion coefficients) of the first fired substrate and the second fired substrate were used. Produced.
As in the first embodiment, this laminate is obtained by laminating and firing a second green sheet (to be a second fired substrate) on the surface of the first fired substrate. In addition, the dimension of the 1st and 2nd baked board | substrate is length 100mm * width 100mm * thickness 0.5mm.
そして、第1の焼成済み基板と第2の焼成済み基板との間の剥がれの有無により、接合性を評価した。尚、接合性の評価は、温度サイクル試験(−40℃〜150℃:100サイクル)後の基板断面を観察することにより行った。 And bondability was evaluated by the presence or absence of peeling between the 1st baked board | substrate and the 2nd baked board | substrate. In addition, evaluation of bondability was performed by observing the board | substrate cross section after a temperature cycle test (-40 to 150 degreeC: 100 cycles).
ここで、下記表5において、材質がAl2O3の場合は、アルミナを96重量%含む基板である。ガラセラとは、前記第1実施形態と同様なガラスセラミックの基板のことであり、ガラスセラミックのガラス成分を変更することにより熱膨張率を調整した。ZrO2の場合は、ジルコニアを99重量%含む基板である。Si3N4の場合は、窒化珪素を99重量%含む基板である。SiCの場合は、炭化珪素を99重量%含む基板である。AlNの場合は、窒化アルミを99重量%含む基板である。 Here, in Table 5 below, when the material is Al 2 O 3 , the substrate contains 96% by weight of alumina. The glass era is a glass ceramic substrate similar to that of the first embodiment, and the coefficient of thermal expansion is adjusted by changing the glass component of the glass ceramic. In the case of ZrO 2, the substrate contains 99% by weight of zirconia. In the case of Si 3 N 4, the substrate contains 99% by weight of silicon nitride. In the case of SiC, it is a substrate containing 99% by weight of silicon carbide. In the case of AlN, the substrate contains 99% by weight of aluminum nitride.
この実験の結果を、下記表5に示すが、熱膨張率の差が3.3ppm/℃以下であると。剥がれが全く無く好適である。 The results of this experiment are shown in Table 5 below, and the difference in coefficient of thermal expansion is 3.3 ppm / ° C. or less. There is no peeling at all.
本実験例は、第1の焼成済み基板のビアと(低温焼成ガラスセラミック基板である)第2の焼成済み基板のビアとの接合性を調べたものである。
In this experimental example, the bondability between the vias of the first fired substrate and the vias of the second fired substrate (which is a low-temperature fired glass ceramic substrate) was examined.
本実験例では、第1の焼成済み基板と第2の焼成済み基板との積層体において、第1の焼成済み基板と第2の焼成済み基板とに、前記図11(a)に示す形状のビアを、下記の表6に示す材料を用いて、合計25通り形成した。 In this experimental example, in the laminate of the first baked substrate and the second baked substrate, the first baked substrate and the second baked substrate have the shape shown in FIG. A total of 25 vias were formed using the materials shown in Table 6 below.
この積層体は、前記第1実施形態等と同様に、第1の焼成済み基板の表面に、(第2の焼成済み基板となる)第2のグリーンシートを積層して焼成したものである。
尚、第1及び第2の焼成済み基板の寸法は、縦50mm×横50mm×厚み0.5mmである。また、第1及び第2の焼成済み基板のビアの寸法は、直径0.2mmである。
As in the first embodiment, this laminate is obtained by laminating and firing a second green sheet (to be a second fired substrate) on the surface of the first fired substrate.
The dimensions of the first and second baked substrates are 50 mm long × 50 mm wide × 0.5 mm thick. The via dimensions of the first and second baked substrates are 0.2 mm in diameter.
ここで、ビア導体のAg系の組成は、Agを60重量%以上含む組成であり、Ag/Pd系の組成は、Agを60重量%以上Pdを0.5重量%以上含む組成であり、Ag/Pt系の組成は、Agを60重量%以上Ptを0.1重量%以上含む組成であり、Cu系の組成は、Cuを60重量%以上含む組成であり、Cu/W系の組成は、Cuを20重量%以上Wを50重量%以上含む組成である。 Here, the Ag-based composition of the via conductor is a composition containing 60 wt% or more of Ag, and the Ag / Pd-based composition is a composition containing 60 wt% or more of Ag and 0.5 wt% or more of Pd, The Ag / Pt composition is a composition containing 60 wt% or more of Ag and 0.1 wt% or more of Pt, and the Cu composition is a composition containing 60 wt% or more of Cu and a Cu / W composition. Is a composition containing 20 wt% or more Cu and 50 wt% or more W.
そして、第1の焼成済み基板と第2の焼成済み基板とのビアの間の導通をテスターにより調べた。
この実験の結果を、下記表6に示すが、いずれも接合性は良好であった。
And the electrical connection between the vias of the first baked substrate and the second baked substrate was examined by a tester.
The results of this experiment are shown in Table 6 below, all of which had good bondability.
本実験例は、第1の焼成済み基板上に形成された薄膜導体(電極)の密着強度を調べたものである。
In this experimental example, the adhesion strength of the thin film conductor (electrode) formed on the first fired substrate was examined.
この実験例では、アルミナ製の第1の焼成済み基板(縦50mm×横50mm×厚み0.5mm)を作製し、下記表7及び表8に示す様に、その表面粗さRaを、研磨程度によって変更した。そして、それぞれの第1の焼成済み基板の表面に、Ti又はCr製の電極(縦0.1mm×横0.1mm×厚み10μm)を、スパッタリングと電解メッキによって形成した。 In this experimental example, a first baked substrate made of alumina (length 50 mm × width 50 mm × thickness 0.5 mm) was prepared, and as shown in Tables 7 and 8 below, the surface roughness Ra was determined by polishing. Changed by. Then, an electrode made of Ti or Cr (length 0.1 mm × width 0.1 mm × thickness 10 μm) was formed on the surface of each first fired substrate by sputtering and electrolytic plating.
詳しくは、スパッタリングにより厚みの異なるTi層(ベース層)を形成し、その上に、スパッタリングにより0.5μmのCu層を形成し、さらにその上に、電解メッキによって、厚みが6.0μmのCu層、3.0μmのNi層、3.0μmのAu層を形成した。 Specifically, a Ti layer (base layer) having a different thickness is formed by sputtering, a Cu layer having a thickness of 0.5 μm is formed thereon, and a Cu layer having a thickness of 6.0 μm is formed thereon by electrolytic plating. A layer, a 3.0 μm Ni layer, and a 3.0 μm Au layer were formed.
なお、実験に用いる試料は、各20個作製し、電極の密着強度を、前記実験例4と同様な方法で調べて評価した。
その結果を、下記表7及び表8に示すが、本発明の範囲の表面粗さRaの場合には、剥がれがなく好適であった。
In addition, 20 samples were prepared for each experiment, and the adhesion strength of the electrodes was examined and evaluated in the same manner as in Experimental Example 4.
The results are shown in Table 7 and Table 8 below, and in the case of the surface roughness Ra within the range of the present invention, there was no peeling, which was preferable.
1、73、91、113、121、181…多層セラミック基板
3、53、77、93、125、167、201…第1の焼成済み基板
5、5A、5B、5C、123、123A、123B、123C…第2の焼成済み基板
9、59、89、109、129、177、205…ビア
11、90、111、131、179…電極
13A…ベース層(Ti層)
21、51、75、92、141、161…第1のグリーンシート
23、55、87、105、143、173、203…ビアホール
25、88、145、175…導電ペースト
27、27A、27B、27C、61、61A、61B、61C、79、79A、79B、31、63、81、97、149、169…第1の積層体
33、33A、33B、33C、67、67A、67B、67C、83、83A、83B、35、69、85、101…第2の積層体
36、70、84、102…積層焼成体
43…IC検査用治具
65、98…第3のグリーンシート
79C、95、95A、95B、95C、147、147A、147B、147C、165、165A、165B、165C…第2のグリーンシート
83C、99、99A、99B、99C…収縮抑制シート
209…規制部
1, 73, 91, 113, 121, 181 ... multilayer
21, 51, 75, 92, 141, 161 ... first
Claims (11)
少なくとも一方の前記第1の焼成済み基板の両表面のうち、非積層側である外側表面の表面粗さRaが、0.02μm〜1.00μmであり、
且つ、前記外側表面に電極を備えたことを特徴とするIC検査用治具に用いる多層セラミック基板。 A first baked substrate and a second baked substrate made of a material having a sintering temperature lower than that of the first baked substrate, and at least one of both surfaces of the second baked substrate. A multilayer ceramic substrate having a surface on which the first fired substrate is laminated,
Of both surfaces of at least one of the first fired substrates, the surface roughness Ra of the outer surface on the non-laminated side is 0.02 μm to 1.00 μm,
A multilayer ceramic substrate used for an IC inspection jig, wherein an electrode is provided on the outer surface.
前記第1の焼成済み基板にビアホールを形成する工程と、
前記ビアホールに導電ペーストを充填する工程と、
第2のグリーンシートの両面に、前記導電ペーストを充填した又は充填後焼成した第1の焼成済み基板を貼り合わせて第1の積層体を形成する工程と、
前記第1の積層体を焼成して積層焼成体を形成する工程と、
前記積層焼成体における前記第1の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、
前記第1の焼成済み基板の表面処理された表面に電極を形成する工程と、
を備えたことを特徴とする多層セラミック基板の製造方法。 Firing a first green sheet to produce a first fired substrate;
Forming a via hole in the first fired substrate;
Filling the via hole with a conductive paste;
Bonding a first fired substrate filled with the conductive paste or fired after filling to both surfaces of the second green sheet to form a first laminate;
Firing the first laminate to form a laminate fired body;
A step of performing a surface treatment on the first fired substrate in the laminated fired body to scrape the substrate surface;
Forming an electrode on the surface-treated surface of the first fired substrate;
A method for producing a multilayer ceramic substrate, comprising:
前記第2のグリーンシートの両面に、前記第1の焼成済み基板を積層して第1の積層体を形成する工程と、
前記第1の積層体を焼成して積層焼成体を形成する工程と、
前記積層焼成体の表面の前記第1の焼成済み基板にビアホールを形成する工程と、
前記ビアホールに導電ペーストを充填する工程と、
前記導電ペーストを充填した積層焼成体を焼成する工程と、
前記導電ペースト焼成後の前記積層焼成体における前記第1の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、
前記第1の焼成済み基板の表面処理された表面に電極を形成する工程と、
を備えたことを特徴とする多層セラミック基板の製造方法。 Firing a first green sheet to produce a first fired substrate;
Forming the first laminate by laminating the first fired substrate on both sides of the second green sheet;
Firing the first laminate to form a laminate fired body;
Forming a via hole in the first fired substrate on the surface of the laminated fired body;
Filling the via hole with a conductive paste;
Firing the laminated fired body filled with the conductive paste;
A step of performing a surface treatment on the first fired substrate in the laminated fired body after firing the conductive paste;
Forming an electrode on the surface-treated surface of the first fired substrate;
A method for producing a multilayer ceramic substrate, comprising:
前記第1の焼成済み基板にビアホールを形成する工程と、
前記ビアホールに導電ペーストを充填する工程と、
前記導電ペーストを充填した又は充填後焼成した第1の焼成済み基板の一方の表面に、第2のグリーンシートを積層して第1の積層体を形成する工程と、
前記第1の積層体の両面のうち少なくとも第2のグリーンシート側の面に、収縮抑制シートを積層して第2の積層体を形成する工程と、
前記第2の積層体を焼成して積層焼成体を形成する工程と、
前記積層焼成体から未焼成の前記収縮抑制シートを除去する工程と、
前記収縮抑制シートを除去した前記積層焼成体における前記第1の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、
前記第1の焼成済み基板の表面処理された表面に電極を形成する工程と、
を備えたことを特徴とする多層セラミック基板の製造方法。 Firing a first green sheet to produce a first fired substrate;
Forming a via hole in the first fired substrate;
Filling the via hole with a conductive paste;
Forming a first laminate by laminating a second green sheet on one surface of a first fired substrate filled with the conductive paste or fired after filling;
Forming a second laminate by laminating a shrinkage suppression sheet on at least a second green sheet side surface of both surfaces of the first laminate;
Firing the second laminate to form a laminate fired body;
Removing the unfired shrinkage suppression sheet from the laminated fired body,
Performing a surface treatment for scraping the substrate surface on the first fired substrate in the laminated fired body from which the shrinkage suppression sheet has been removed;
Forming an electrode on the surface-treated surface of the first fired substrate;
A method for producing a multilayer ceramic substrate, comprising:
前記第1の焼成済み基板の一方の表面に、第2のグリーンシートを積層して第1の積層体を形成する工程と、
前記第1の積層体の両面のうち少なくとも第2のグリーンシート側の面に、収縮抑制シートを積層して第2の積層体を形成する工程と、
前記第2の積層体を焼成して積層焼成体を形成する工程と、
前記積層焼成体から未焼成の前記収縮抑制シートを除去する工程と、
前記収縮抑制シートを除去した前記積層焼成体における前記第1の焼成済み基板に、ビアホールを形成する工程と、
前記ビアホールに導電ペーストを充填する工程と、
前記導電ペーストを充填した積層焼成体を焼成する工程と、
前記導電ペースト焼成後の前記積層焼成体における前記第1の焼成済み基板に対して、該基板表面を削る表面処理を行う工程と、
前記第1の焼成済み基板の表面処理された表面に電極を形成する工程と、
を備えたことを特徴とする多層セラミック基板の製造方法。 Firing a first green sheet to produce a first fired substrate;
Forming a first laminate by laminating a second green sheet on one surface of the first fired substrate;
Forming a second laminate by laminating a shrinkage suppression sheet on at least a second green sheet side surface of both surfaces of the first laminate;
Firing the second laminate to form a laminate fired body;
Removing the unfired shrinkage suppression sheet from the laminated fired body,
Forming a via hole in the first fired substrate in the laminated fired body from which the shrinkage suppression sheet has been removed;
Filling the via hole with a conductive paste;
Firing the laminated fired body filled with the conductive paste;
A step of performing a surface treatment on the first fired substrate in the laminated fired body after firing the conductive paste;
Forming an electrode on the surface-treated surface of the first fired substrate;
A method for producing a multilayer ceramic substrate, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007166315A JP2008034828A (en) | 2006-06-30 | 2007-06-25 | Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006181616 | 2006-06-30 | ||
JP2007166315A JP2008034828A (en) | 2006-06-30 | 2007-06-25 | Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008034828A true JP2008034828A (en) | 2008-02-14 |
Family
ID=39123886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007166315A Pending JP2008034828A (en) | 2006-06-30 | 2007-06-25 | Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008034828A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062522A (en) * | 2008-09-05 | 2010-03-18 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic circuit substrate and method of manufacturing the same |
KR100997986B1 (en) * | 2008-08-05 | 2010-12-03 | 삼성전기주식회사 | Ceramic probe card and manufacturing method thereof |
JP2011035127A (en) * | 2009-07-31 | 2011-02-17 | Ngk Spark Plug Co Ltd | Method for manufacturing multilayer ceramic substrate |
KR101018257B1 (en) * | 2008-04-15 | 2011-03-03 | 삼성전기주식회사 | Ceramic probe card and manufacturing method thereof |
EP2355140A1 (en) * | 2010-01-29 | 2011-08-10 | Asahi Glass Company, Limited | Substrate for mounting element and process for its production |
JP2011176301A (en) * | 2010-01-29 | 2011-09-08 | Asahi Glass Co Ltd | Substrate for mounting element and method for manufacturing the same |
JP2011210828A (en) * | 2010-03-29 | 2011-10-20 | Tdk Corp | Substrate for forming thin-film circuit, thin-film circuit component, and method of manufacturing the same |
WO2012014743A1 (en) * | 2010-07-30 | 2012-02-02 | 日立オートモティブシステムズ株式会社 | Substrate structure for vehicle-mounting electronic device |
WO2019004609A1 (en) * | 2017-06-29 | 2019-01-03 | 주식회사 디아이티 | Multilayered ceramic substrate and method for manufacturing same |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758456A (en) * | 1994-01-14 | 1995-03-03 | Sumitomo Kinzoku Ceramics:Kk | Manufacture of ceramic circuit board |
JPH07159485A (en) * | 1993-12-06 | 1995-06-23 | Hitachi Ltd | Test board for semiconductor device |
JPH1164442A (en) * | 1997-08-21 | 1999-03-05 | Ngk Spark Plug Co Ltd | Jig for electronic component chip inspection |
JPH11135945A (en) * | 1997-10-31 | 1999-05-21 | Mitsubishi Electric Corp | Manufacture of multilayer ceramic board |
JP2001267743A (en) * | 2000-03-16 | 2001-09-28 | Matsushita Electric Ind Co Ltd | Method of manufacturing ceramic laminated substrate |
JP2002353623A (en) * | 2001-05-24 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Method of manufacturing ceramic multilayer board |
JP2005191091A (en) * | 2003-12-24 | 2005-07-14 | Ngk Spark Plug Co Ltd | Method for manufacturing ceramic wiring board |
JP2005306714A (en) * | 2004-03-22 | 2005-11-04 | Kyocera Corp | Glass ceramic composition, glass ceramic sintered body and manufacturing method for the same, and circuit board and thin film circuit board both using the same |
JP2006173240A (en) * | 2004-12-14 | 2006-06-29 | Matsushita Electric Ind Co Ltd | Method for manufacturing ceramic substrate |
-
2007
- 2007-06-25 JP JP2007166315A patent/JP2008034828A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07159485A (en) * | 1993-12-06 | 1995-06-23 | Hitachi Ltd | Test board for semiconductor device |
JPH0758456A (en) * | 1994-01-14 | 1995-03-03 | Sumitomo Kinzoku Ceramics:Kk | Manufacture of ceramic circuit board |
JPH1164442A (en) * | 1997-08-21 | 1999-03-05 | Ngk Spark Plug Co Ltd | Jig for electronic component chip inspection |
JPH11135945A (en) * | 1997-10-31 | 1999-05-21 | Mitsubishi Electric Corp | Manufacture of multilayer ceramic board |
JP2001267743A (en) * | 2000-03-16 | 2001-09-28 | Matsushita Electric Ind Co Ltd | Method of manufacturing ceramic laminated substrate |
JP2002353623A (en) * | 2001-05-24 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Method of manufacturing ceramic multilayer board |
JP2005191091A (en) * | 2003-12-24 | 2005-07-14 | Ngk Spark Plug Co Ltd | Method for manufacturing ceramic wiring board |
JP2005306714A (en) * | 2004-03-22 | 2005-11-04 | Kyocera Corp | Glass ceramic composition, glass ceramic sintered body and manufacturing method for the same, and circuit board and thin film circuit board both using the same |
JP2006173240A (en) * | 2004-12-14 | 2006-06-29 | Matsushita Electric Ind Co Ltd | Method for manufacturing ceramic substrate |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101018257B1 (en) * | 2008-04-15 | 2011-03-03 | 삼성전기주식회사 | Ceramic probe card and manufacturing method thereof |
KR100997986B1 (en) * | 2008-08-05 | 2010-12-03 | 삼성전기주식회사 | Ceramic probe card and manufacturing method thereof |
US8106306B2 (en) | 2008-09-05 | 2012-01-31 | Samsung Electro-Mechanics Co., Ltd. | Ceramic multi-layer circuit substrate and manufacturing method thereof |
JP2010062522A (en) * | 2008-09-05 | 2010-03-18 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic circuit substrate and method of manufacturing the same |
JP2011035127A (en) * | 2009-07-31 | 2011-02-17 | Ngk Spark Plug Co Ltd | Method for manufacturing multilayer ceramic substrate |
US9504166B2 (en) | 2010-01-29 | 2016-11-22 | Asahi Glass Company, Limited | Process for producing substrate for mounting element |
EP2355140A1 (en) * | 2010-01-29 | 2011-08-10 | Asahi Glass Company, Limited | Substrate for mounting element and process for its production |
JP2011176301A (en) * | 2010-01-29 | 2011-09-08 | Asahi Glass Co Ltd | Substrate for mounting element and method for manufacturing the same |
JP2011210828A (en) * | 2010-03-29 | 2011-10-20 | Tdk Corp | Substrate for forming thin-film circuit, thin-film circuit component, and method of manufacturing the same |
WO2012014743A1 (en) * | 2010-07-30 | 2012-02-02 | 日立オートモティブシステムズ株式会社 | Substrate structure for vehicle-mounting electronic device |
JP2012033664A (en) * | 2010-07-30 | 2012-02-16 | Hitachi Automotive Systems Ltd | Substrate structure used in automotive electronic apparatus |
WO2019004609A1 (en) * | 2017-06-29 | 2019-01-03 | 주식회사 디아이티 | Multilayered ceramic substrate and method for manufacturing same |
CN110678434A (en) * | 2017-06-29 | 2020-01-10 | 株式会社Dit | Multilayer ceramic substrate and method for manufacturing same |
EP3647299A4 (en) * | 2017-06-29 | 2021-03-24 | DIT Co., Ltd. | Multilayered ceramic substrate and method for manufacturing same |
CN110678434B (en) * | 2017-06-29 | 2022-06-14 | 株式会社Dit | Multilayer ceramic substrate and method for manufacturing same |
US11419218B2 (en) | 2017-06-29 | 2022-08-16 | Dit Co., Ltd. | Multilayered ceramic substrate and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008034828A (en) | Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate | |
JP5461902B2 (en) | Substrate for electrical inspection and manufacturing method thereof | |
JP5519312B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP2009158576A (en) | Multilayer ceramic substrate for electronic component inspecting tool | |
CN111096090B (en) | Method for manufacturing ceramic substrate, and module | |
KR101716992B1 (en) | Conductive paste, and ceramic substrate produced using same | |
JP5461913B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP2010093197A (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP6835540B2 (en) | Ceramic wiring board, probe board and probe card | |
JP3630372B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP5495774B2 (en) | Ceramic circuit board for probe card and probe card using the same | |
JP5671237B2 (en) | Semiconductor device inspection substrate | |
JP6088129B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP5122935B2 (en) | Manufacturing method of multilayer ceramic substrate for electronic component inspection jig | |
JP5184924B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP2011208980A (en) | Ceramic wiring board for probe card and probe card using the same | |
JP2010098049A (en) | Multilayer ceramic substrate and method for manufacturing the same | |
JP4081771B2 (en) | Multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate | |
JP2005272163A (en) | Method for producing electronic component | |
JP5536942B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP2010177383A (en) | Multilayer ceramic substrate, method of manufacturing the same, and probe card | |
JP4003011B2 (en) | Multilayer ceramic substrate with cavity and method for manufacturing the same | |
JP7093227B2 (en) | Ceramic wiring boards, probe boards and probe cards | |
JP5455610B2 (en) | Ceramic circuit board for probe card and probe card using the same | |
JP2005277167A (en) | Method for manufacturing electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |