JPH07159485A - Test board for semiconductor device - Google Patents
Test board for semiconductor deviceInfo
- Publication number
- JPH07159485A JPH07159485A JP5304935A JP30493593A JPH07159485A JP H07159485 A JPH07159485 A JP H07159485A JP 5304935 A JP5304935 A JP 5304935A JP 30493593 A JP30493593 A JP 30493593A JP H07159485 A JPH07159485 A JP H07159485A
- Authority
- JP
- Japan
- Prior art keywords
- test board
- semiconductor device
- electrodes
- bumps
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置のスクリー
ニングに用いられるテストボードに関し、特に、ＣＣＢ
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ）バンプを介して外部電極と接続されるフリップ
チップ方式の半導体装置のスクリーニングに用いられる
テストボードに適用して有効な技術に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test board used for screening semiconductor devices, and more particularly to a CCB.
(Controlled Collapse Bond
The present invention relates to a technique effectively applied to a test board used for screening a flip-chip type semiconductor device connected to an external electrode through a bump.
【０００２】[0002]
【従来の技術】この種の半導体装置のスクリーニングの
場合は、テストボードを用いることによって行ってい
る。2. Description of the Related Art The screening of a semiconductor device of this kind is performed by using a test board.
【０００３】このテストボードの上面には、半導体装置
の外部接続用の突起状の電極であるＣＣＢバンプと対応
した位置に電極が設けられており、これらの電極は、そ
れぞれテストボードの下面に設けられた電極と導通して
いる。Electrodes are provided on the upper surface of the test board at positions corresponding to CCB bumps, which are projecting electrodes for external connection of the semiconductor device, and these electrodes are provided on the lower surface of the test board, respectively. Connected to the electrode.
【０００４】スクリーニング時の半導体装置とテストボ
ードとの接着は、フラックスが塗布されたテストボード
の上面の電極に、半導体装置の電極であるＣＣＢバンプ
を接合させ、半田リフローを行うことにより接着させ
る。その後、テストボードのフラックス洗浄を行い、下
面に設けられている電極に、導電性のニードル状のピン
などを接触させ、スクリーニングを行っている。The bonding of the semiconductor device and the test board at the time of screening is performed by bonding CCB bumps, which are the electrodes of the semiconductor device, to the electrodes on the upper surface of the test board coated with the flux and performing solder reflow. After that, the test board is washed with flux, and a conductive needle pin or the like is brought into contact with the electrode provided on the lower surface for screening.
【０００５】また、このスクリーニングが終了した半導
体装置には、テストボードを熱的に剥離後、半田除去を
行い、再度、新しいＣＣＢバンプが接着させられ、製品
出荷が行われる。Further, after the screening, the semiconductor device is thermally peeled off, the solder is removed, and a new CCB bump is adhered again, and the product is shipped.
【０００６】[0006]
【発明が解決しようとする課題】ところが、上記のよう
な従来技術の半導体装置のテストボードでは、半導体装
置の多ピン化が進むにつれて、半導体装置のＣＣＢバン
プとテストボードの電極とを接合させるための位置合わ
せが困難となり、位置認識カメラなどによってアライメ
ン修正を行わなければならない。However, in the above-described conventional semiconductor device test board, the CCB bumps of the semiconductor device are bonded to the electrodes of the test board as the number of pins of the semiconductor device increases. It becomes difficult to align the positions, and the alignment camera must be used to correct the alignment.
【０００７】また、半田リフローを使用することによ
り、フラックスの塗布、フラックス洗浄およびスクリー
ニング終了後の半田除去作業、半導体装置へのＣＣＢバ
ンプの付け直しなどが必要となり、工数およびコストが
増加してしまう。Further, by using solder reflow, it becomes necessary to apply flux, remove solder after flux cleaning and screening, and reattach CCB bumps to a semiconductor device, which increases man-hours and cost. .
【０００８】さらに、このテストボードの電極は、表面
に金めっきが施されたニッケルよりなり、半田を繰り返
し行うことにより、このニッケル層が半田との反応で徐
々に無くなっていってしまい、数回から十回程度で使用
することができなくなってしまう。Further, the electrodes of this test board are made of nickel whose surface is plated with gold, and when the solder is repeatedly used, the nickel layer gradually disappears due to the reaction with the solder. It will not be possible to use it after about 10 times.
【０００９】本発明の目的は、フリップチップ方式の半
導体装置に用いられるテストボードにおいて、半田リフ
ローを行うことなく、確実に電気的接続が得られること
ができるフリップチップ方式の半導体装置のテストボー
ドを提供することにある。An object of the present invention is to provide a test board used in a flip-chip type semiconductor device, which is capable of surely obtaining electrical connection without solder reflow. To provide.
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００１１】[0011]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.
【００１２】すなわち、請求項１記載の発明は、フリッ
プチップ方式の半導体装置のテストボードに、半導体装
置のＣＣＢバンプが嵌合される穴が設けられ、その穴の
下部に電極が設けられたものである。That is, according to the first aspect of the present invention, a test board of a flip-chip type semiconductor device is provided with a hole into which a CCB bump of the semiconductor device is fitted, and an electrode is provided below the hole. Is.
【００１３】また、請求項２記載の発明は、半導体装置
のＣＣＢバンプが嵌合されるポケット状の電極の表面
に、突起が設けられたものである。According to a second aspect of the present invention, the projection is provided on the surface of the pocket-shaped electrode into which the CCB bump of the semiconductor device is fitted.
【００１４】さらに、請求項３記載の発明は、その突起
が、ワイヤボンディング用のワイヤよりなるものであ
る。Further, the invention according to claim 3 is such that the protrusion is made of a wire for wire bonding.
【００１５】[0015]
【作用】上記のような構成の半導体装置のテストボード
によれば、半導体装置のＣＣＢバンブが嵌合される穴に
より、容易に半導体装置の位置決めを行うことができ
る。According to the test board of the semiconductor device having the above structure, the semiconductor device can be easily positioned by the hole into which the CCB bump of the semiconductor device is fitted.
【００１６】また、半田リフローを行わず、半導体装置
のＣＣＢバンプとテストボードの電極との機械的接触だ
けで電気的接続を行うことができる。Further, electrical connection can be made only by mechanical contact between the CCB bump of the semiconductor device and the electrode of the test board without performing solder reflow.
【００１７】それによって、フラックスの塗布、フラッ
クス洗浄およびテスト終了後の半田除去作業などが不要
となり、テストボードを何度でも再使用することがで
き、工数およびコストを削減することができる。This eliminates the need for flux application, flux cleaning, and solder removal work after the test. The test board can be reused many times, and the number of steps and cost can be reduced.
【００１８】[0018]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００１９】（実施例１）図１は、本発明の実施例１に
よるフリップチップ方式の半導体装置が搭載されたテス
トボードの電極の要部拡大断面図、図２は、本発明の実
施例１によるフリップチップ方式の半導体装置が搭載さ
れたテストボードの側面図、図３は、本発明の実施例１
によるフリップチップ方式の半導体装置が搭載されたテ
ストボードを用いたスクリーニング装置の模式側面図で
ある。(Embodiment 1) FIG. 1 is an enlarged sectional view of an essential part of an electrode of a test board on which a flip-chip type semiconductor device according to Embodiment 1 of the present invention is mounted, and FIG. 2 is an embodiment 1 of the present invention. 3 is a side view of a test board on which a flip-chip type semiconductor device according to the present invention is mounted, and FIG.
FIG. 6 is a schematic side view of a screening apparatus using a test board on which the flip-chip type semiconductor device according to the present invention is mounted.
【００２０】本実施例１において、フリップチップ方式
の半導体装置１のスクリーニング用のテストボード２
は、表面からセラミック層３、セラミック層４およびセ
ラミック層５の３層のセラミック層からなっており、セ
ラミック層３には、半導体装置１の突起状の電極である
複数のＣＣＢバンプ１ａと嵌合した位置に穴２ａが設け
られている。In the first embodiment, a test board 2 for screening the flip-chip type semiconductor device 1 is used.
Consists of three ceramic layers from the surface, ceramic layer 3, ceramic layer 4 and ceramic layer 5, and the ceramic layer 3 is fitted with a plurality of CCB bumps 1 a which are projecting electrodes of the semiconductor device 1. The hole 2a is provided at the position.
【００２１】また、それらの穴２ａの下部には、電極６
が形成されている。この電極６は、たとえばタングステ
ンにより形成され、その上部には、たとえば金めっき６
ａが施されている。Further, the electrodes 6 are provided below the holes 2a.
Are formed. The electrode 6 is formed of, for example, tungsten, and has gold plating 6 on the upper portion thereof.
a is given.
【００２２】そして、穴２ａの下部に形成されている電
極６は、セラミック層５の下面からセラミック層４上面
と同一の高さまで形成されている。The electrode 6 formed below the hole 2a is formed from the lower surface of the ceramic layer 5 to the same height as the upper surface of the ceramic layer 4.
【００２３】また、このテストボード２の製造方法は、
アルミナなどの燒結前のセラミックである３層のグリー
ンシートに、半導体装置１のＣＣＢバンプ１ａと嵌合し
た所定の位置に、所定の形状のスルーホールを設ける。The method of manufacturing the test board 2 is as follows.
A through hole having a predetermined shape is provided at a predetermined position where the CCB bump 1a of the semiconductor device 1 is fitted to a three-layer green sheet which is a ceramic such as alumina before sintering.
【００２４】次に、所定の形状のスルーホールが設けら
れたセラッミク層４およびセラミック層５のグリーンシ
ートを積層させる。この積層したセラミック層４，５の
スルーホールに、電極となるタングステンペーストなど
を埋め込む。その後、セラミック層３となるグリーンシ
ートをさらにその上層に積層し、燒結させる。Next, the green sheets of the ceramic layer 4 and the ceramic layer 5 provided with through holes having a predetermined shape are laminated. The through-holes of the laminated ceramic layers 4 and 5 are filled with a tungsten paste or the like serving as an electrode. After that, a green sheet to be the ceramic layer 3 is further laminated on the upper layer and sintered.
【００２５】そして、燒結したタングステンペーストの
表面に電解めっきなどによって、金めっき６ａを施す。
よって、セラミック層４，５のスルーホール内には電極
６が形成され、セラッミク層３のスルーホールにはＣＣ
Ｂバンプ１ａが嵌合される穴２ａが形成されたことにな
る。Then, gold plating 6a is applied to the surface of the sintered tungsten paste by electrolytic plating or the like.
Therefore, the electrodes 6 are formed in the through holes of the ceramic layers 4 and 5, and the CCs are formed in the through holes of the ceramic layer 3.
The hole 2a into which the B bump 1a is fitted is formed.
【００２６】次に、本実施例の作用について説明する。Next, the operation of this embodiment will be described.
【００２７】半導体装置１の突起状の電極であるＣＣＢ
バンプ１ａをテストボード２の表面のセラミック層３に
形成された穴２ａに落とし込むように嵌合させることに
より、ＣＣＢバンプ１ａとテストボード２の電極６とが
容易に取り付けられる。CCB which is a protruding electrode of the semiconductor device 1.
The CCB bumps 1a and the electrodes 6 of the test board 2 can be easily attached by fitting the bumps 1a so as to fall into the holes 2a formed in the ceramic layer 3 on the surface of the test board 2.
【００２８】また、この半導体装置１のスクリーニング
は、図３に示すように、スクリーニング用台７の間に設
けられた、たとえば、フッ素樹脂やセラミックのメッシ
ュ状の半導体装置固定板８上にテストボード２に嵌合さ
せた半導体装置１を置き、テストボードの裏面の電極６
を導電性のニードル９によって押さえつけるように接触
させる。Further, as shown in FIG. 3, the screening of the semiconductor device 1 is carried out by placing a test board on a semiconductor device fixing plate 8 provided between screening screens 7, which is, for example, a fluororesin or ceramic mesh-shaped semiconductor device. 2. Place the semiconductor device 1 fitted in 2 onto the electrode 6 on the back surface of the test board.
Are brought into contact so as to be pressed by the conductive needle 9.
【００２９】このニードル９はスクリーニング用のテス
タ（図示せず）に接続され、所定の信号がニードル９を
介して半導体装置１に入出力されることによりスクリー
ニングが行われる。The needle 9 is connected to a screening tester (not shown), and a predetermined signal is input to and output from the semiconductor device 1 via the needle 9 to perform screening.
【００３０】そして、ニードル９に押さえつけられるこ
とにより、ＣＣＢバンプ１ａとテストボード２およびニ
ードル９は、充分な電気的接続が得られることができ
る。また、このスクリーニング時には、半導体装置固定
板８に、不活性ガスなどの冷却用溶媒１０を吹き付ける
ことにより半導体装置１を冷却することができる。By being pressed by the needle 9, the CCB bump 1a, the test board 2, and the needle 9 can be sufficiently electrically connected. At the time of this screening, the semiconductor device 1 can be cooled by spraying a cooling solvent 10 such as an inert gas onto the semiconductor device fixing plate 8.
【００３１】それによって、本実施例１では、半田リフ
ローを行うことなく、半導体装置１とテストボード２の
電気的接続が容易に短時間で行うことができる。As a result, in the first embodiment, the electrical connection between the semiconductor device 1 and the test board 2 can be easily performed in a short time without performing the solder reflow.
【００３２】また、半導体装置１とテストボード２の接
続が機械的接続だけであるので、テストボード２を何度
でも再使用することができる。Further, since the semiconductor device 1 and the test board 2 are connected only by mechanical connection, the test board 2 can be reused many times.
【００３３】（実施例２）図４は、本発明の実施例２に
よるフリップチップ方式の半導体装置が搭載されたテス
トボードの電極の要部拡大断面図である。(Embodiment 2) FIG. 4 is an enlarged cross-sectional view of an essential part of an electrode of a test board on which a flip-chip type semiconductor device according to Embodiment 2 of the present invention is mounted.
【００３４】本実施例２においては、フリップチップ方
式の半導体装置１とテストボード２との電気的接続をさ
らに確実にするために、セラミック層４の表面まで形成
されているＣＣＢバンプ１ａと嵌合した位置に設けられ
ている電極６の中央部に突起１１を設ける。In the second embodiment, in order to further secure the electrical connection between the flip chip type semiconductor device 1 and the test board 2, the CCB bumps 1a formed up to the surface of the ceramic layer 4 are fitted. The protrusion 11 is provided at the center of the electrode 6 provided at the above position.
【００３５】この突起１１は、ワイヤボンディング技術
を用いることにより、たとえば、ボンディング用のワイ
ヤであるアルミニウム製のワイヤを電極６の中央部にボ
ンディングさせ、セラミック層３の厚みよりも短い、所
定の長さで切断を行う。By using a wire bonding technique, for example, a wire made of aluminum, which is a bonding wire, is bonded to the central portion of the electrode 6, and the protrusion 11 has a predetermined length shorter than the thickness of the ceramic layer 3. And cut it.
【００３６】そして、半導体装置１のＣＣＢバンプ１ａ
を穴２ａに落とし込むように嵌合させ、前記実施例１と
同様にニードル９により圧力を加えることによってＣＣ
Ｂバンプ１ａに突起１１が突き刺さり、電気的接続を得
ることになる。The CCB bump 1a of the semiconductor device 1
Is fitted into the hole 2a so as to be dropped, and the pressure is applied by the needle 9 in the same manner as in the first embodiment.
The protrusion 11 sticks into the B bump 1a, and an electrical connection is obtained.
【００３７】それによって、本実施例２によれば、ＣＣ
Ｂバンプ１ａの高さや位置のばらつきが大きい半導体装
置１においても、半導体装置１とテストボード２の接続
が、半田リフローを行うことなく機械的接続だけで確実
に、短時間で電気的接続を得ることができる。Therefore, according to the second embodiment, CC
Even in the semiconductor device 1 in which the heights and positions of the B bumps 1a are largely varied, the semiconductor device 1 and the test board 2 can be reliably electrically connected in a short time only by mechanical connection without solder reflow. be able to.
【００３８】また、半導体装置１とテストボード２の接
続が機械的接続だけであるので、テストボード２を何度
でも再使用することができる。Further, since the semiconductor device 1 and the test board 2 are connected only by mechanical connection, the test board 2 can be reused many times.
【００３９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものでなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.
【００４０】たとえば、テストボード２の材料は、セラ
ミック以外でも良く、ガラスエポキシなどのプリント配
線基板用の材料を用いても効果は同様である。For example, the material of the test board 2 may be other than ceramic, and the same effect can be obtained by using a material for a printed wiring board such as glass epoxy.
【００４１】また、前記実施例１，２のテストボード２
の穴２ａおよび電極６を半導体チップの電極に接着され
ているＣＣＢバンプ１ａに嵌合されるように設けること
により、パッケージ成形前の半導体チップのスクリーニ
ングを行うこともできる。Further, the test board 2 of the first and second embodiments.
The holes 2a and the electrodes 6 are provided so as to be fitted to the CCB bumps 1a adhered to the electrodes of the semiconductor chip, so that the semiconductor chips before the package molding can be screened.
【００４２】[0042]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。The effects obtained by the typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.
【００４３】（１）本発明によれば、半田リフローを行
うことなく、テストボードと半導体装置のＣＣＢバンプ
との電気的接続を容易に確実に得ることができる。(1) According to the present invention, the electrical connection between the test board and the CCB bump of the semiconductor device can be easily and surely obtained without performing solder reflow.
【００４４】（２）また、本発明では、上記（１）によ
り、ＣＣＢバンプとテストボードの電極とを接触させる
ための位置認識カメラなどによるアライメン修正および
半田リフロー工程に伴うフラックスの塗布、フラックス
洗浄およびテスト終了後の半田除去作業、ＣＣＢバンプ
の付け直し作業が不要となり、工数およびコストを削減
できる。(2) Further, in the present invention, according to the above (1), the alignment is corrected by a position recognition camera or the like for bringing the CCB bumps into contact with the electrodes of the test board, and the flux is applied and the flux is cleaned in the solder reflow process. Also, the solder removal work and the CCB bump reattachment work after the test are unnecessary, and the man-hour and cost can be reduced.
【００４５】（３）さらに、本発明においては、半田を
繰り返し行うことによる半田と電極との化学反応によっ
て電極が削減することが無くなり、テストボードを何度
でも使用することができる。(3) Further, in the present invention, the number of electrodes is not reduced due to the chemical reaction between the solder and the electrode due to the repeated soldering, and the test board can be used any number of times.
【図１】本発明の実施例１によるフリップチップ方式の
半導体装置が搭載されたテストボードの電極の要部拡大
断面図である。FIG. 1 is an enlarged sectional view of an essential part of an electrode of a test board on which a flip-chip type semiconductor device according to a first embodiment of the present invention is mounted.
【図２】本発明の実施例１によるフリップチップ方式の
半導体装置が搭載されたテストボードの側面図である。FIG. 2 is a side view of a test board on which a flip-chip type semiconductor device according to a first embodiment of the present invention is mounted.
【図３】本発明の実施例１によるフリップチップ方式の
半導体装置が搭載されたテストボードを用いたスクリー
ニング装置の模式側面図である。FIG. 3 is a schematic side view of a screening device using a test board on which a flip-chip type semiconductor device according to the first embodiment of the present invention is mounted.
【図４】本発明の実施例２によるフリップチップ方式の
半導体装置が搭載されたテストボードの電極の要部拡大
断面図である。FIG. 4 is an enlarged cross-sectional view of a main part of an electrode of a test board on which a flip-chip type semiconductor device according to a second embodiment of the present invention is mounted.
１ 半導体装置 １ａ ＣＣＢバンプ ２ テストボード ２ａ 穴 ３ セラッミク層 ４ セラッミク層 ５ セラミック層 ６ 電極 ６ａ 金めっき ７ スクリーニング用台 ８ 半導体装置固定板 ９ ニードル １０ 冷却用溶媒 １１ 突起 1 Semiconductor Device 1a CCB Bump 2 Test Board 2a Hole 3 Ceramic Layer 4 Ceramic Layer 5 Ceramic Layer 6 Electrode 6a Gold Plating 7 Screening Table 8 Semiconductor Device Fixing Plate 9 Needle 10 Cooling Solvent 11 Protrusion
Claims (3)
トボードであって、前記テストボードに、前記半導体装
置のＣＣＢバンプが嵌合される穴が設けられ、前記穴の
下部に電極が設けられたことを特徴とする半導体装置の
テストボード。1. A test board for a flip-chip type semiconductor device, wherein the test board is provided with a hole into which a CCB bump of the semiconductor device is fitted, and an electrode is provided below the hole. A test board for semiconductor devices.
設けられたことを特徴とする請求項１記載の半導体装置
のテストボード。2. The test board for a semiconductor device according to claim 1, wherein a projection is provided on a surface of the pocket-shaped electrode.
イヤよりなることを特徴とする請求項２記載の半導体装
置のテストボード。3. The test board for a semiconductor device according to claim 2, wherein the protrusion is made of a wire for wire bonding.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304935A JPH07159485A (en) | 1993-12-06 | 1993-12-06 | Test board for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304935A JPH07159485A (en) | 1993-12-06 | 1993-12-06 | Test board for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07159485A true JPH07159485A (en) | 1995-06-23 |
Family
ID=17939091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5304935A Pending JPH07159485A (en) | 1993-12-06 | 1993-12-06 | Test board for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07159485A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027492A1 (en) * | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Method for mounting bare chip and bare chip carrier |
| EP1018023A1 (en) * | 1997-02-11 | 2000-07-12 | Micron Technology, Inc. | Probe card and system for testing wafers |
| US6798224B1 (en) | 1997-02-11 | 2004-09-28 | Micron Technology, Inc. | Method for testing semiconductor wafers |
| US6914275B2 (en) | 2002-05-06 | 2005-07-05 | Micron Technology, Inc. | Semiconductor component with electrical characteristic adjustment circuitry |
| JP2008034828A (en) * | 2006-06-30 | 2008-02-14 | Ngk Spark Plug Co Ltd | Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate |
| JP2011210828A (en) * | 2010-03-29 | 2011-10-20 | Tdk Corp | Substrate for forming thin-film circuit, thin-film circuit component, and method of manufacturing the same |
-
1993
- 1993-12-06 JP JP5304935A patent/JPH07159485A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027492A1 (en) * | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Method for mounting bare chip and bare chip carrier |
| EP1018023A1 (en) * | 1997-02-11 | 2000-07-12 | Micron Technology, Inc. | Probe card and system for testing wafers |
| EP1018023A4 (en) * | 1997-02-11 | 2003-07-23 | Micron Technology Inc | Probe card and system for testing wafers |
| EP1411360A2 (en) * | 1997-02-11 | 2004-04-21 | Micron Technology, Inc. | Method and probe card for testing semiconductor system |
| EP1411360A3 (en) * | 1997-02-11 | 2004-04-28 | Micron Technology, Inc. | Method and probe card for testing semiconductor system |
| US6798224B1 (en) | 1997-02-11 | 2004-09-28 | Micron Technology, Inc. | Method for testing semiconductor wafers |
| US7250780B2 (en) | 1997-02-11 | 2007-07-31 | Micron Technology, Inc. | Probe card for semiconductor wafers having mounting plate and socket |
| US6914275B2 (en) | 2002-05-06 | 2005-07-05 | Micron Technology, Inc. | Semiconductor component with electrical characteristic adjustment circuitry |
| JP2008034828A (en) * | 2006-06-30 | 2008-02-14 | Ngk Spark Plug Co Ltd | Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate |
| JP2011210828A (en) * | 2010-03-29 | 2011-10-20 | Tdk Corp | Substrate for forming thin-film circuit, thin-film circuit component, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5029386A (en) | Hierarchical tape automated bonding method | |
| US6288559B1 (en) | Semiconductor testing using electrically conductive adhesives | |
| US6204163B1 (en) | Integrated circuit package for flip chip with alignment preform feature and method of forming same | |
| EP1279193A2 (en) | Method of forming an integrated circuit package at a wafer level | |
| JP2008544554A (en) | Flip chip die assembly using thin flexible substrate | |
| US6528352B1 (en) | Use of conductive adhesive to form temporary electrical connections for use in TCA (temporary chip attach) applications | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| JPH07159485A (en) | Test board for semiconductor device | |
| JP3612155B2 (en) | Semiconductor device and lead frame for semiconductor device | |
| JP2715793B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2894594B2 (en) | Manufacturing method of know good die having solder bump | |
| JPH11135551A (en) | Semiconductor device and method of mounting semiconductor element | |
| JP2001007236A (en) | Waferlike laminate and semiconductor element package and a method of manufacturing waferlike laminate | |
| JPH0350736A (en) | Manufacture of bump of semiconductor chip | |
| JPH09297154A (en) | Semiconductor wafer inspecting method | |
| JPH10223687A (en) | Method and device of manufacture of flip-chip mounting module | |
| JP3235192B2 (en) | Wiring board connection method | |
| JP2002094241A (en) | Built-up printed wiring board | |
| JP2918087B2 (en) | Multilayer wiring board for mounting semiconductor chips | |
| KR100196820B1 (en) | Method for forming an interconnect for testing unpackaged semiconductor dice | |
| JPH06230036A (en) | Probe base plate, manufacture thereof, and using method therefor | |
| JPH02252248A (en) | Manufacture of semiconductor device | |
| JP2555916B2 (en) | Film carrier semiconductor device | |
| JPH10270449A (en) | Bump structure and manufacture thereof | |
| JP2002324825A (en) | Electrode bonding strength inspection method |