JP2011160005A - Partially-multilayered flexible printed wiring board - Google Patents
Partially-multilayered flexible printed wiring board Download PDFInfo
- Publication number
- JP2011160005A JP2011160005A JP2011116807A JP2011116807A JP2011160005A JP 2011160005 A JP2011160005 A JP 2011160005A JP 2011116807 A JP2011116807 A JP 2011116807A JP 2011116807 A JP2011116807 A JP 2011116807A JP 2011160005 A JP2011160005 A JP 2011160005A
- Authority
- JP
- Japan
- Prior art keywords
- double
- wiring layer
- flexible printed
- wiring board
- sided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 223
- 238000000034 method Methods 0.000 description 18
- 239000010408 film Substances 0.000 description 17
- 238000007747 plating Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 101100119847 Phaeodactylum tricornutum FCPE gene Proteins 0.000 description 6
- 238000005452 bending Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000012787 coverlay film Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000002759 woven fabric Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 125000002057 carboxymethyl group Chemical group [H]OC(=O)C([H])([H])[*] 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000002431 foraging effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
この発明は、携帯電話や小型携帯端末機などに使用される多層フレキシブルプリント配
線板に関するものである。
The present invention relates to a multilayer flexible printed wiring board used for a mobile phone or a small portable terminal.
フレキシブルプリント配線板(以下この項において「FPC:Flexible Printed Circuit」という。)は、折り曲げ可能な薄い配線板として多くの電子機器に用いられている。特に、携帯電話、小型携帯端末機、デジタルカメラ等に代表される電子機器の小型化・高性能化に伴い、搭載されるFPCについても、配線の微細化の要求、高密度化の要求および薄型化の要求が高まっている。そのため、昨今は、両面FPCと両面FPC、片面FPCと片面FPC、または片面FPCと両面FPCの組み合わせで重ねて構成した多層FPCの需要が増加している。 A flexible printed wiring board (hereinafter referred to as “FPC: Flexible Printed Circuit” in this section) is used in many electronic devices as a thin wiring board that can be bent. In particular, as electronic devices represented by mobile phones, small portable terminals, digital cameras, and the like have become smaller and higher in performance, the FPCs that are mounted are also required to have finer wiring, higher density, and lower thickness. There is a growing demand for aging. Therefore, recently, there is an increasing demand for a multi-layer FPC configured by overlapping a double-sided FPC and a double-sided FPC, a single-sided FPC and a single-sided FPC, or a combination of a single-sided FPC and a double-sided FPC.
特許文献1には、多層プリント配線板を構成するにあたり、プリプレグ(prepreg:シート材)によってプリント配線板を積層して接着する構成が提案されている。特許文献1では、予めプリプレグに貫通孔を形成し導電性ペーストを充填しておくことで、プリプレグを挟んでプリント配線板を積層することにより、プリプレグによって、プリント配線板の接着と同時にインナービアホール(IVH:Inner Via Hole)の形成も行える技術が提案されている。
特許文献2には、FPCを積層するために用いることのできる接着シートが開示されて
いる。この接着シートは、織布または不織布である基材と樹脂組成物とからなり、FPC
同士の間に配置されてFPCを積層するのに適した構成を有している。
特許文献3には、FPCの積層に用いられる樹脂製の接着シートが開示されており、当
該接着シートには貫通孔が形成され、貫通孔内には導電ペーストが充填された構造が示さ
れている。
It has a configuration suitable for stacking FPCs between them.
特許文献4には、多層FPCの構成に用いるボンディングシートが開示されている。特
許文献4に開示されたボンディングシートは、エポキシ樹脂組成物を織布基材または不織
布基材に含浸したプリプレグからなる多層FPC用ボンディングシートであり、多層FP
Cの剛性を高める作用を有している。
特許文献5には、多層FPCにおいて、FPCを接続する接着シート(ボンディングシ
ート)の一部に中空部を設けることが提案されている。
It has the effect of increasing the rigidity of C.
多層フレキシブルプリント配線板(以下この項において「多層FPC」という。)は、
背景技術でも述べたように、高密度化および薄型化の要求を満たさなければならない。そ
のためには、特許文献1や特許文献3に開示されている接続シート、すなわち貫通孔を有
し、その貫通孔に導電性ペーストが充填された接続シートを用いると、積層された多層F
PCの厚みを薄くでき、しかも接続シート両側の配線層の電気的接続が良好に達成できる
という利点がある。
A multilayer flexible printed wiring board (hereinafter referred to as “multilayer FPC” in this section)
As described in the background art, the demand for higher density and thinner thickness must be satisfied. To that end, when a connection sheet disclosed in
There is an advantage that the thickness of the PC can be reduced and the electrical connection between the wiring layers on both sides of the connection sheet can be satisfactorily achieved.
しかしながら、先行技術においては、多層FPCの高密度化が充分に達成されていると
はいえず、改良すべき余地が存在する。より具体的に説明すると、多層FPCは、その表
面に露出する配線層に電子部品や電子素子が実装されるので、この表面配線層が微細回路
として形成されていなければ、電子部品等の高密度実装が困難になるという課題がある。
ところが、従来技術では、表面配線層は表面側からブラインドビアホール(BVH:Blind Via Hole)や貫通ビアホール(TVH:Through Via Hole)が形成されており、BVHやTVHの内周面と共に表面配線層もめっきされるため、表面配線層が厚くなり、表面配線層の微細回路化が妨げられているという課題があった。また、BVHやTVHが表面層、すなわち電子部品等の部品実装面にあるため、部品実装エリアを狭くするので高密度実装を阻害するという課題があった。そのため、改善された、高密度実装が可能な多層FPCが望まれていた。
However, in the prior art, it cannot be said that the density of the multilayer FPC is sufficiently increased, and there is room for improvement. More specifically, since a multilayer FPC has electronic components and electronic elements mounted on a wiring layer exposed on the surface thereof, if the surface wiring layer is not formed as a fine circuit, a high density of electronic components, etc. There is a problem that mounting becomes difficult.
However, in the conventional technology, the surface wiring layer is formed with blind via holes (BVH: Blind Via Hole) and through via holes (TVH: Through Via Hole) from the surface side, and the surface wiring layer is formed together with the inner peripheral surface of BVH and TVH. Since plating is performed, the surface wiring layer becomes thick, and there is a problem that miniaturization of the surface wiring layer is hindered. In addition, since BVH and TVH are on the surface layer, that is, on a component mounting surface such as an electronic component, the component mounting area is narrowed, which hinders high-density mounting. Therefore, an improved multilayer FPC capable of high-density mounting has been desired.
この発明は、このような背景のもとになされたものであり、高密度実装に適した部分多層FPCを提供することを主たる目的とする。 The present invention has been made based on such a background, and a main object thereof is to provide a partial multilayer FPC suitable for high-density mounting.
請求項1記載の発明は、ボンディングシート(2)を挟んで、ボンディングシートの一面側に積層された第1の両面フレキシブルプリント配線板(3)およびボンディングシートの他面側に積層された第2の両面フレキシブルプリント配線板(4)を含む多層フレキシブルプリント配線板であって、前記ボンディングシート(2)には、予め定める位置に、ボンディングシートの一面側から他面側へ貫通する穴(7、8、9、10)が形成され、その穴内に導電ペースト(11)が充填されていて、当該導電ペースト(11)によっ
て前記第1の両面フレキシブルプリント配線板(3)と第2の両面フレキシブルプリント
配線板(4)とが電気的に接続されており、前記第1の両面フレキシブルプリント配線板
(3)および前記第2の両面フレキシブルプリント配線板(4)は、共に、絶縁フィルム
(13、21)と、絶縁フィルムの両面にそれぞれ設けられた内面配線層(L2、L3)
および外面配線層(L1、L4)とを有し、前記ボンディングシート(2)に当接する面
と反対側の外面配線層(L1、L4)は、電子素子が実装され得る配線層を構成しており
、前記ボンディングシート(2)に当接する内面配線層(L2、L3)には、所定の位置
に開口が形成され、その開口に連通し、前記絶縁フィルムを貫通して前記外面配線層に臨
み、内面配線層と外面配線層とを電気的に接続するための内層側ビアホール(16、24
)が形成されており、さらに前記ボンディングシート(2)、第1の両面フレキシブルプリント配線板(3)および第2の両面フレキシブルプリント配線板(4)を含む積層領
域(53)と、前記ボンディングシート(2)および前記第1の両面フレキシブルプリン
ト配線板(3)または第2の両面フレキシブルプリント配線板(4)が存在せず、前記第
2の両面フレキシブルプリント配線板(4)または第1の両面フレキシブルプリント配線
板(3)のみが延設された非積層領域(54、55)とを含むことを特徴とする、部分多層フレキシブルプリント配線板である。
The first aspect of the invention is the first double-sided flexible printed wiring board (3) laminated on one side of the bonding sheet and the second laminated on the other side of the bonding sheet with the bonding sheet (2) interposed therebetween. A multilayer flexible printed wiring board including the double-sided flexible printed wiring board (4), wherein the bonding sheet (2) has a hole (7, penetrating from one side of the bonding sheet to the other side at a predetermined position). 8, 9, 10) and the hole is filled with a conductive paste (11), and the first double-sided flexible printed wiring board (3) and the second double-sided flexible print are filled with the conductive paste (11). The wiring board (4) is electrically connected, and the first double-sided flexible printed wiring board (3) and the second double-sided board are connected. Carboxymethyl Bull printed circuit board (4) are both insulating film and (13, 21), on both sides provided with an inner surface wiring layer of the insulating film (L2, L3)
And external wiring layers (L1, L4), and the external wiring layers (L1, L4) on the opposite side to the surface in contact with the bonding sheet (2) constitute wiring layers on which electronic elements can be mounted. The inner surface wiring layers (L2, L3) that are in contact with the bonding sheet (2) have openings at predetermined positions, communicate with the openings, pass through the insulating film, and face the outer surface wiring layers. , Inner layer side via holes (16, 24) for electrically connecting the inner wiring layer and the outer wiring layer.
) And a laminated region (53) including the bonding sheet (2), the first double-sided flexible printed wiring board (3) and the second double-sided flexible printed wiring board (4), and the bonding sheet (2) and the first double-sided flexible printed wiring board (4) or the first double-sided flexible printed wiring board (4) or the first double-sided flexible printed wiring board (4) or the second double-sided flexible printed wiring board (4) are not present. It is a partial multilayer flexible printed wiring board characterized by including the non-lamination area | region (54, 55) to which only the flexible printed wiring board (3) was extended.
なお、各構成要素に括弧書で付した参照符号は、後述する実施形態における符号を示す
。以下、この項において同じ。
請求項2記載の発明は、必要部分のみが多層に積層された部分多層フレキシブルプリント配線板であって、絶縁ベースフィルム(13)の一端側(53)の両面に設けられた第1配線層(L1)および第2配線層(L2)ならびに他端側(55)の両面に設けられた第1配線層(L1)および第2配線層(L2)を有する第1両面フレキシブルプリント配線板(52)を備え、前記第1両面フレキシブルプリント配線板(52)の前記一端側(53)における前記第2配線層(L2)には、所定の箇所に、内層側ビアホール(16)が形成されており、前記第1両面フレキシブルプリント配線板(52)の前記一端側(53)における前記第2配線層(L2)に対してだけ積層された第2両面フレキシブルプリント配線板(60)をさらに備え、前記第2両面フレキシブルプリント配線板(60)は、絶縁ベースフィルム(13)の両面に形成された第3配線層(L3)および第4配線層(L4)を有し、前記第3配線層(L3)側に内層側ビアホール(24)が形成されて第3配線層(L3)と第4配線層(L4)とが電気的に接続されており、さらに、前記第2両面フレキシブル配線板(60)と前記第1両面フレキシブル配線板(52)の前記一端側(53)における前記第2配線層(L2)との間に挟まれ、所定の位置に導電ペースト(11)が充填された貫通穴を有し、当該導電ペースト(11)により前記第2配線層(L2)と前記第3配線層(L3)とを電気的に接続するボンディングシート(2)を有することを特徴とする、部分多層フレキシブルプリント配線板である。
In addition, the reference code | symbol attached | subjected to the component in the bracket | parenthesis shows the code | symbol in embodiment mentioned later. The same applies hereinafter.
The invention according to
この発明によれば、必要に応じて部分多層構造とした多層フレキシブルプリント配線板とすることができ、内蔵される機器内において、無用なスペースをとることがなく、小スペース内に良好に組み込むことのできる多層フレキシブルプリント配線板とす
ることができる。
According to the present invention, a multilayer flexible printed wiring board having a partial multilayer structure can be provided as necessary, and it is incorporated well in a small space without taking unnecessary space in a built-in device. The multilayer flexible printed wiring board can be made.
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の参考実施形態に係る多層フレキシブルプリント配線板(以下、この項において「多層FPC」という。)の構成を構成要素である3つのブロック層に分けて示す図解的な断面図である。
この実施形態に係る多層FPC1は、構成ブロック層(構成要素)として、ボンディン
グシート2と、ボンディングシート2を挟んでその一面側に積層される第1両面FPC3
、および、その他面側に積層される第2両面FPC4を含んでいる。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is an illustrative sectional view showing a configuration of a multilayer flexible printed wiring board (hereinafter referred to as “multilayer FPC” in this section) according to a reference embodiment of the present invention divided into three block layers as constituent elements. It is.
The
And a second double-
ボンディングシート2は、プリプレグ(ガラス繊維を含浸処理したエポキシ系のシート
材)、コアフィルム(ポリイミドフィルム等)にエポキシ系等の接着剤を両面に塗布した
シート材、またはコアのない熱硬化性樹脂フィルムからなるシート材などである。
このように、ボンディングシート2を絶縁層兼接着層とすることにより、多層FPC1
の薄肉化を図ることができる。ちなみに、この実施形態では、ボンディングシート2は、
その厚みが100〜150μm程度である。
Thus, by using the
Can be made thinner. Incidentally, in this embodiment, the
Its thickness is about 100 to 150 μm.
ボンディングシート2には、予め定める位置に、ボンディングシート2の一面側5から
他面側6へ貫通する穴7、8、9、10が形成されている。各穴7〜10には、それぞれ
、導電ペースト11が充填されている。
導電ペーストとしては、導体フィラー(銀や銅、銀コート銅粉など)にエポキシ樹脂な
どから構成されるもの、例えば特許第4109156記載の導電ペーストが使用できる。
更に、導体フィラーとして低融点金属および高融点金属を用いたエポキシ樹脂などから構
成されるもの、例えば特許第4191678記載の導電ペーストが好適に使用できる。
In the
As the conductive paste, a conductive filler (silver, copper, silver-coated copper powder, etc.) made of an epoxy resin, for example, a conductive paste described in Japanese Patent No. 4109156 can be used.
Further, a conductive paste made of an epoxy resin using a low melting point metal and a high melting point metal as the conductor filler, for example, a conductive paste described in Japanese Patent No. 4191678 can be suitably used.
ボンディングシート2に形成された穴7〜10およびそれら穴7〜10に充填された導
電ペーストは、後述するように、ビアホールとして機能し、第1両面FPC3の内層回路
(第2配線層L2)と第2両面FPC4の内層回路(第3配線層L3)とを電気的に接続
する。
なお、この実施形態では、ボンディングシート2は、左右方向の中央にボンディングシ
ート不存在領域12を有しており、このボンディングシート2が存在しない領域12は、
後述するように、第1両面FPC3と第2両面FPC4とが空間を隔てて対向する中空領
域となる。
The
In this embodiment, the
As will be described later, the first double-
第1両面FPC3は、たとえばポリイミドの絶縁ベースフィルム13の両面に銅箔が貼
り合わされた銅貼積層板(CCL:Copper Clad Laminated)がサブトラクティブ法により加工されてその外面に第1配線層L1が形成され、その内面に第2配線層L2が形成されたものを用いることができる。
あるいは、絶縁ベースフィルム13の両面にスパッタリングで厚さ約数千Åのシード層を形成し、これを基に電解銅めっきで配線層パターンを形成するセミアディティブ法により第1配線層L1および第2配線層L2が形成されたものを用いることもできる。
In the first double-
Alternatively, the first wiring layer L1 and the second wiring layer may be formed by a semi-additive method in which a seed layer having a thickness of about several thousand Å is formed on both surfaces of the insulating
第1両面FPC3の構成上の特徴は、内面配線層である第2配線層L2から外面配線層
である第1配線層L1に向かって内層側ビアホール16が形成されていて、この内層側ビ
アホール16により第1両面FPC3の第1配線層L1(外面配線層)と第2配線層L2
(内面配線層)が電気的に接続されていることである。
より詳しく説明すると、内層側ビアホール16は、内面配線層である第2配線層L2側
から形成されていて、貫通ビアホール(TVH)とはなっておらず、第1配線層L1(外
面配線層)を貫通していないことである。かかる内層側ビアホール16は、たとえば第2
配線層L2(内面配線層)において、開口を形成する開口部の銅箔をエッチングで除去し
た後に、絶縁フィルム13のみをレーザで開口するコンフォーマル法により形成すること
ができる。
A structural feature of the first double-
(Inner wiring layer) is electrically connected.
More specifically, the inner layer side via
In the wiring layer L2 (inner surface wiring layer), after removing the copper foil in the opening forming the opening by etching, only the insulating
第1両面FPC3において、内面配線層である第2配線層L2側から内層側ビアホール
16が形成されていて、その内層側ビアホール16が外面配線層である第1配線層L1を
貫通していないことにより、内層側ビアホール16の内周面にめっきを施し、内層側ビア
ホール16を層間導通孔にする際に、めっきが外面配線層である第1配線層L1に付着し
ない(第1配線層L1がめっきされない)ようにして、微細加工されている第1配線層L
1がめっきで厚くなり、微細な回路形成を妨げることが無い様にできる。
In the first double-
1 can be thickened by plating so that fine circuit formation is not hindered.
また、第1配線層L1には内層側ビアホール16が現れないため、内層側ビアホール1
6により第1配線層L1の部品実装エリアが狭くならず、高密度実装が阻害されないとい
う利点もある。
このように、内面配線層である第2配線層L2側から外面配線層である第1配線層L1
に対して非貫通の内層側ビアホール16を形成することにより、内層側ビアホール16の
内周面に施すめっきは、外面配線層である第1配線層L1に全く影響を与えず、また、第
1配線層L1の部品実装領域が狭められることもないので、微細加工された第1配線層L
1に対して電子素子や電子部品の高密度実装を良好に行うことができる。
Further, since the inner layer side via
6 is advantageous in that the component mounting area of the first wiring layer L1 is not narrowed and high-density mounting is not hindered.
Thus, the first wiring layer L1 that is the outer wiring layer from the second wiring layer L2 side that is the inner wiring layer.
By forming the non-penetrating inner layer side via
1, high-density mounting of electronic elements and electronic components can be performed satisfactorily.
第1両面FPC3は、ボンディングシート2に対向する内面側に内面配線層としての第
2配線層L2を有するとともに、それに対応する外面側に外面配線層としての第1配線層
L1を有しているが、ボンディングシート不存在領域12に対向する領域は、ボンディン
グシート不存在領域12に絶縁フィルム13の内面131が対向しており、第2配線層L
2は設けられていない。そしてこの領域の絶縁フィルム13の外面側には信号ラインとし
ての第1配線層14Lが設けられている。
The first double-
2 is not provided. A
そして、信号ライン14Lの外表面は、接着剤19およびたとえばポリイミドフィルム
で構成されたカバーレイヤー17で覆われている。
第2両面FPC4の構成は、基本的には第1両面FPC3の構成と同様であり、ボンデ
ィングシート2を挟んで第1両面FPC3と対称に配置されている。第2両面FPCにお
いて、21は絶縁フィルム、L3は内面配線層としての第3配線層、L4は外面配線層と
しての第4配線層、24は第3配線層L3側から形成した内層側ビアホール、22Lは第
4配線層L4における信号ライン、20は接着剤、25はカバーレイヤーであり、これら
は、それぞれ、第1両面FPC3の絶縁フィルム13、第2配線層L2、第1配線層L1
、内層側ビアホール16、信号ライン層14L、接着剤19およびカバーレイヤー17に
対応するものであり、同等の構成であるから、重複した説明は省略する。
The outer surface of the
The configuration of the second double-
, Corresponding to the inner layer side via
第2両面FPC4においても、内層側ビアホール24の内周面にめっきが施される際に
、そのめっきが外面配線層である第4配線層L4には及ばない。よって、第4配線層L4
の微細回路形成が可能となる。また、内層側ビアホール24は、第4配線層L4には貫通
していないから、内層側ビアホール24が第4配線層L4における部品実装領域を狭める
こともない。
Also in the second double-
It is possible to form a fine circuit. Further, since the inner layer side via
図2は、図1で説明したボンディングシート2の両面に第1両面FPC3および第2両
面FPC4を当接し、加熱および加圧することにより積層構造体としたこの実施形態に係
る多層FPC1の図解的な断面図である。ボンディングシート2、第1両面FPC3およ
び第2両面FPC4の積層は、一括積層処理、すなわち第1両面FPC3、ボンディング
シート2および第2両面FPC4を同時に一括して加熱および加圧する処理により行われ
る。
FIG. 2 is a schematic view of a
一例として、積層のための加熱温度は約170℃であり、加圧の圧力は約3MPaで、
処理時間は約30分である。
ボンディングシート2を挟んで第1両面FPC3および第2両面FPC4を、一括して
、加熱および加圧により積層処理することにより、ボンディングシート2の各穴7〜10
に充填された導電ペースト11が第1両面FPC3の第2配線層L2の回路と電気的に接
続されるとともに、第2両面FPC4の第3配線層L3の回路と電気的に接続される。す
なわち、積層処理により、穴7〜10および導電ペースト11がビアホールとして機能し
、第1両面FPC3の内面配線層である第2配線層L2と第2両面FPC4の内面配線層
である第3配線層L3との電気的な接続が達成される。
As an example, the heating temperature for lamination is about 170 ° C., the pressure of pressurization is about 3 MPa,
The processing time is about 30 minutes.
By laminating the first double-
The
さらに、加熱および加圧による積層処理により、ボンディングシート2に含浸された樹
脂成分が一旦溶解し、再固化するので、ボンディングシート2により第1両面FPC3お
よび第2両面FPC4が接着される。その際、第1両面FPC3の第2配線層L2および
第2両面FPC4の第3配線層L3は、ボンディングシート2の表面から内方に埋まるよ
うに積層される。すなわち、第2配線層L2および第3配線層L3の層厚はボンディング
シート2に埋まることにより吸収され、多層FPC1の第1両面FPC3および第2両面
FPC4の層間厚みは、ほぼボンディングシート2の厚みと等しくなる。よって、薄肉化
が達成された多層FPC1とすることができる。
Further, the resin component impregnated in the
図3は、図2に示す多層FPC1の外表面にカバーコートがされ、表面処理が施された
後、下工程加工および検査工程を経て完成した完成品の図解的な断面図である。図3に示
すように、多層FPC1の完成品では、上面に露出している第1配線層L1には、部品実
装領域を除き、カバーコート27が塗布され、カバーコート27により第1配線層L1は
保護されている。同様に、第4配線層L4も、部品実装領域を除き、カバーコート28に
より覆われて、保護されている。
FIG. 3 is a schematic cross-sectional view of a finished product that has been subjected to a lower process and an inspection process after the outer surface of the
図4A、Bに、従来の多層FPCの断面構造と、この発明の参考実施形態に係る多層FPC1の断面構造との比較図を示す。
図4A、Bの対比から明らかな通り、図4Aに示す従来構造では、第2配線層L2の表
面が接着剤36で接着されたポリイミド製のカバーレイフィルム31で覆われるとともに
、第3配線層L3の表面も同じく接着剤38で接着されたカバーレイフィルム32で覆わ
れ、カバーレイフィルム31、32を介してボンディングシート33による接続がされて
いる。
4A and 4B show a comparative view of the cross-sectional structure of the conventional multilayer FPC and the cross-sectional structure of the
4A and 4B, in the conventional structure shown in FIG. 4A, the surface of the second wiring layer L2 is covered with the
このため、第2配線層L2および第3配線層L3は、ボンディングシート33内に埋ま
ってはおらず、第2配線層L2と第3配線層L3との間隔は、カバーレイフィルム31、
ボンディングシート33およびカバーレイフィルム32の厚みの合算値となる。
さらに、第1配線層L1と第2配線層L2との電気的な接続は、外層から内層へのビア
ホール、いわゆるブラインドビアホール(BVH:Blind Via Hole)34により実現され
ており、同様に、第3配線層L3および第4配線層L4の電気的な接続もBVH34で達
成されている。このため、第1配線層L1および第4配線層L4において、BVH34が
形成された領域は部品実装領域として使用することができないので、第1配線層L1およ
び第4配線層L4における部品実装領域が狭められている。
For this reason, the second wiring layer L2 and the third wiring layer L3 are not buried in the
This is the sum of the thicknesses of the
Further, the electrical connection between the first wiring layer L1 and the second wiring layer L2 is realized by a via hole from the outer layer to the inner layer, so-called blind via hole (BVH) 34. The electrical connection between the wiring layer L3 and the fourth wiring layer L4 is also achieved by the
また、貫通ビアホール(TVH:Through Via Hole)35によって第1配線層L1、第2配線層L2、第3配線層L3および第4配線層L4が電気的に接続されているため、このTVH35の存在も、第1配線層L1および第4配線層L4における部品実装領域を狭めていることがわかる。
これに対し、図4Bに示すこの発明の参考実施形態に係る多層FPC1であれば、第2配線層L2および第3配線層L3が直接ボンディングシート2と接続されており、ボンディングシート2内に埋まるように接続されているので、第1両面FPC3および第2両面FPC4の間隔がほぼボンディングシート2の厚みであり、薄肉化が図られていることがわかる。また、ボンディングシート2に予め形成された穴に充填された導電ペースト11によって第2配線層L2および第3配線層L3が電気的に接続されており、貫通ビアホール(TVH)を形成する必要がないことがわかる。
In addition, since the first wiring layer L1, the second wiring layer L2, the third wiring layer L3, and the fourth wiring layer L4 are electrically connected by a through via hole (TVH: Through Via Hole) 35, the presence of the
On the other hand, in the
さらに、第1両面FPC3および第2両面FPC4に対し、内面配線層L2、L3から
内層側ビアホール16、24を形成しているので、第1配線層L1および第4配線層L4
において、部品実装領域が狭められておらず、高密度実装が可能で、かつ、第1配線層L
1および第4配線層L4の微細化パターンがそのまま有効活用できることがわかる。
図5A、Bは、図4A、Bに示す従来の多層FPCとこの発明の参考実施形態に係る多層FPC1との製造工程を対比して示したプロセス比較図である。
Further, since the inner layer side via
The component mounting area is not narrowed, high-density mounting is possible, and the first wiring layer L
It can be seen that the miniaturized patterns of the first and fourth wiring layers L4 can be effectively used as they are.
5A and 5B are process comparison diagrams showing the manufacturing steps of the conventional multilayer FPC shown in FIGS. 4A and 4B and the
図5Aに示す従来の多層FPCの製造工程は、10工程を経て多層FPCが製造される
ことを表わしている。一方、図5Bに示すこの発明の参考実施形態に係る多層FPC1の製造工程は、8工程を経て多層FPC1が製造されることを表わしている。
すなわち、この発明の参考実施形態に係る多層FPC1は、従来の多層FPCに比べて工程数で2工程少ない工程によって製造が可能であり、製造時間の短縮が可能である。
The manufacturing process of the conventional multilayer FPC shown in FIG. 5A represents that the multilayer FPC is manufactured through 10 processes. On the other hand, the manufacturing process of the
That is, the
より具体的に対比説明すると、図5Aを参照して、従来の多層FPCでは、第1両面F
PC基板(フレキシブル銅貼積層板)および第2両面FPC基板を準備し(工程1)、こ
れら両面FPC基板に各内層回路を形成し(工程2)、内層カバーレイヤーによって内層
を覆う(工程3)。同時に、ボンディングシートを準備する(工程3)。
そして、第1両面FPC(本明細書ではFPC基板に回路が形成されたものをFPCと
いう)および第2両面FPCを、ボンディングシートを挟んで積層する(工程4)。続い
て、外層側からレーザー加工によりブラインドビアホール(BVH)を形成し(工程5)
、貫通ビアホール(TVH)をドリル処理により形成する(工程6)。そして各ビアホー
ルの内周面に銅めっきを施し(工程7)、外層回路を形成し(工程8)、カバーコートを
かけ(工程9)、金めっき等の表面処理を施し(工程10)、従来の多層FPCが完成す
る。
More specifically, referring to FIG. 5A, in the conventional multilayer FPC, the first double-sided F
A PC board (flexible copper-clad laminate) and a second double-sided FPC board are prepared (step 1), each inner layer circuit is formed on these double-sided FPC boards (step 2), and the inner layer is covered with an inner layer cover layer (step 3). . At the same time, a bonding sheet is prepared (step 3).
Then, a first double-sided FPC (in this specification, a circuit formed on an FPC board is called an FPC) and a second double-sided FPC are stacked with a bonding sheet interposed therebetween (step 4). Subsequently, a blind via hole (BVH) is formed by laser processing from the outer layer side (step 5).
A through via hole (TVH) is formed by a drilling process (step 6). Then, copper plating is performed on the inner peripheral surface of each via hole (step 7), an outer layer circuit is formed (step 8), a cover coat is applied (step 9), and surface treatment such as gold plating is performed (step 10). The multi-layer FPC is completed.
これに対し、この発明の参考実施形態に係る多層FPC1の製造工程は、次の通りである。
まず、第1両面FPC基板および第2両面FPC基板を準備し(工程1)、レーザー加
工により第2配線層L2および第3配線層L3に対して内層側ビアホールを形成する(工
程2)。そして、内層側ビアホールに対し銅めっきを施す(工程3)。続いて、内層およ
び外層の回路を形成し(工程4)、同時に、ボンディングシートを準備する(工程4)。
そして外層にカバーレイヤーを施す(工程5)。同時に、ボンディングシートに穴を開け
て導電性ペーストを充填した後、ボンディングシートを挟んで第1両面FPCおよび第2
両面FPCを積層し(工程6)、カバーコートを施し(工程7)、その後金めっき等の表
面処理を行い(工程8)、完成となる。
On the other hand, the manufacturing process of the
First, a first double-sided FPC board and a second double-sided FPC board are prepared (Step 1), and inner layer side via holes are formed in the second wiring layer L2 and the third wiring layer L3 by laser processing (Step 2). Then, copper plating is applied to the inner layer side via hole (step 3). Subsequently, inner and outer layer circuits are formed (step 4), and at the same time, a bonding sheet is prepared (step 4).
Then, a cover layer is applied to the outer layer (step 5). At the same time, after making a hole in the bonding sheet and filling the conductive paste, the first double-sided FPC and the second
A double-sided FPC is laminated (step 6), a cover coat is applied (step 7), and then a surface treatment such as gold plating is performed (step 8) to complete.
以上の対比から明らかなように、この発明の一実施形態に係る多層FPC1の製造プロ
セスは、従来の多層FPCの製造プロセスと比較して、工程数が2工程少なくなっており
、製造時間の短縮が実現できる。
図6は、この発明の一実施形態に係る多層FPC51の構成を示す図解的な断面図で
ある。
As is clear from the above comparison, the manufacturing process of the
FIG. 6 is a schematic sectional view showing the structure of the
図6に示す多層FPC51は、必要部分のみが多層に積層されたいわば部分多層FPC
である。
より具体的に述べると、第1両面FPC52は、絶縁ベースフィルム13の両面に第1
配線層L1および第2配線層L2を有する。また、図において左側に両面回路部53を有
し、片面回路部である信号ライン部54を介して右側に両面回路部55を有している。そ
して第1両面FPC52の第2配線層L2には、所定の箇所に、内層側ビアホール16が
、たとえばレーザー加工処理により形成されている。このため、内層側ビアホール16の
内周面にたとえば銅めっきが施されているが、その銅めっきは第1配線層L1には及んで
おらず、第1配線層L1の微細化された回路はめっきによる悪影響を受けてはいない。
The
It is.
More specifically, the first double-
It has a wiring layer L1 and a second wiring layer L2. In the figure, a double-
また、第1配線層L1はビアホールにより電子部品等の実装領域が狭められてはいない
。
このような第1両面FPC52の両面回路部53における第2配線層L2に対してだけ
、第2両面FPC60が積層されている。第2両面FPC60は、絶縁ベースフィルム1
3の両面に第3配線層L3および第4配線層L4が形成された構成であり、第3配線層L
3側に内層側ビアホール24が形成されて、第3配線層L3と第4配線層L4とが電気的
に接続されている。
In the first wiring layer L1, a mounting area for electronic components or the like is not narrowed by a via hole.
The second double-
The third wiring layer L3 and the fourth wiring layer L4 are formed on both surfaces of the third wiring layer L3.
An inner layer side via
そして、第2両面FPC60と第1両面FPC52の両面回路部53とがボンディング
シート2を挟んで積層されている。ボンディングシート2には、先に説明したボンディン
グシート2と同様、所定の位置に貫通穴が形成され、その貫通穴に導電ペースト11が充
填されていて、当該導電ペースト11により第2配線層L2と第3配線層L3とが電気的
に接続されている。
The second double-
このように、必要部分のみが多層構造に積層された部分多層FPC51としてもよい。
なお、図6において、27、28はカバーコートを表わしている。
図7は、この発明のさらに他の参考実施形態に係る多層FPC71の構成を示す図解的な断面図である。図7に示す多層FPC71は、基本的な構成は図3に示す多層FPC1の構成と同様であり、同一または対応する構成要素には同一の番号が付されている。
Thus, it is good also as the partial multilayer FPC51 by which only the required part was laminated | stacked on the multilayer structure.
In FIG. 6,
FIG. 7 is a schematic cross-sectional view showing a configuration of a multilayer FPC 71 according to still another reference embodiment of the present invention. The basic configuration of the multilayer FPC 71 shown in FIG. 7 is the same as that of the
図7に示す多層FPC71の特徴は、中空領域12を隔てて対向する第1両面FPC3
における信号ライン領域72の長さ(図7において左右方向に延びる長さ)と、第2両面
FPC4の信号ライン領域73の長さ(図7において左右方向に延びる長さ)とが、わず
かの長さではあるが、異ならされていることである。
その理由は、多層FPC71は、たとえば折り畳み式携帯電話に内蔵される配線板であ
る場合、信号ライン領域72、73はほぼ180°湾曲するように折り曲げられた状態と、ほぼ直線状に延びた状態とに頻繁に切り換えられる。このため、両信号ライン領域72、73が平行な状態を保ちつつ、中空部12を挟んで湾曲したり、真っ直ぐに延びたりする耐屈曲性が求められる。そこで、たとえば、信号ライン領域72が内側になり信号ライン領域73が外側になるように屈曲される場合には、内側になる信号ライン領域73の長さを、外側になる信号ライン領域73の長さに比べて短くすることにより、屈曲時に各々の領域が圧縮あるいは引張りの応力を受けにくくなり、屈曲時における屈曲性の向上が図れる。
The feature of the multilayer FPC 71 shown in FIG. 7 is that the first double-
The length of the signal line area 72 (length extending in the left-right direction in FIG. 7) and the length of the
The reason is that when the multilayer FPC 71 is, for example, a wiring board built in a foldable mobile phone, the
たとえば、内側のFPC3の長さをM1、外側のFPC4の長さをM2とし、図8に示
すように、外側のFPC4の屈曲時の曲率半径をr、中空部12の厚みをΔ、FPC3、
FPC4の厚みを、それぞれ、t3、t4とすれば、
M1=M+π×(r−t4−Δ−(1/2)×t3)
M2=M+π×(r−(1/2)×t4)
ただしMはFPC3、FPC4の基本長
となり、M1とM2との長さの差は、
M2−M1=π×((1/2)×(t3+t4)+Δ)
とすればよいことがわかる。
For example, the length of the
If the thickness of the
M1 = M + π × (r−t4−Δ− (1/2) × t3)
M2 = M + π × (r− (1/2) × t4)
However, M is the basic length of FPC3 and FPC4, and the difference in length between M1 and M2 is
M2−M1 = π × ((1/2) × (t3 + t4) + Δ)
You can see that.
この項(発明を実施するための形態)の末尾に、長さ調整を行った多層FPCの屈曲デ
ータを、表1として示す。表1によれば、長さ調整をしたものは耐屈曲性に優れているこ
とが明らかである。
図9は、この発明のさらに他の参考実施形態に係る多層FPC91の構成を示す図解的な断面図である。
Table 1 shows bending data of the multilayer FPC whose length has been adjusted at the end of this section (form for carrying out the invention). According to Table 1, it is clear that the length adjusted is excellent in bending resistance.
FIG. 9 is a schematic cross-sectional view showing a configuration of a
図9に示す多層FPC91は、配線層が6層構造の多層FPCである。すなわち、第1
両面FPC3により、第1配線層L1および第2配線層L2が形成されており、第2両面
FPC4により第5配線層L5および第6配線層L6が形成されている。
そして、両両面FPC3、4の間に、多層構造体911が積層されている。多層構造体
911は、上下2枚のボンディングシート2の間に1枚の両面FPC、すなわち第3両面
FPC92が配置された構造を有し、この第3両面FPC92により第3配線層L3およ
び第4配線層L4が形成されている。
A
The first wiring layer L1 and the second wiring layer L2 are formed by the double-sided FPC3, and the fifth wiring layer L5 and the sixth wiring layer L6 are formed by the second double-sided FPC4.
A
第1両面FPC3および第2両面FPC4の構成は、図1を参照して先に説明した第1
両面FPC3および第2両面FPCの構成と同様である。
一方、多層構造体911は、その中央部が途切れていて図において左右に分かれており
、中空領域12で隔てられている。そして、左右の両面FPC92には、それぞれ、第3
配線層L3および第4配線層L4間を電気的に接続するためのビアホール93が形成され
ている。また、第1両面FPC3と第3両面FPC92との間、および、第3両面FPC
92と第2両面FPC4との間には、それぞれ、貫通穴が形成され、導電ペースト11が
貫通穴内に充填されたボンディングシート2が配置されていて、ボンディングシート2を
挟んで第1両面FPC3、第3両面FPC92および第2両面FPC4が積層された構造
を有している。
The configurations of the first double-
The configuration is the same as that of the double-
On the other hand, the
A via
A through-hole is formed between the second double-
図9に示すように、多層構造体911を、第1両面FPC3および第2両面FPC4の
間に、N枚のボンディングシート(Nは自然数で、N≧2)およびN−1枚の両面FPC
を、ボンディングシートが外側(図において上面および下面)に位置するように、交互に
積層した構造とすることにより、配線層が6層以上の構成の多層FPC91を実現するこ
とができる。
As shown in FIG. 9, the
By adopting a structure in which the bonding sheets are alternately laminated so that the bonding sheets are located on the outer side (upper surface and lower surface in the drawing), a
また、中空領域12を備えた構成の場合は、前記第3両面FPC92の代わりに両面リ
ジッドプリント配線板または両面FPCと両面リジッド配線板を組み合わせで積層したも
のを使用してもよい。
この多層FPC91においても、第1の参考実施形態と同様、薄肉化が図れ、かつ、外層配線層L1、L6の微細回路化が妨げられず、部品実装エリアを狭くすることなく、高密度実装が可能な多層FPCを提供することができる。
In the case of the configuration including the
Also in this
この発明では第1両面FPCと第2両面FPCとボンディングシートとによる多層FP
Cの構成について説明したが、例えば、前記両面FPCの一方が片面FPC(外層回路の
み)であってもよく、この場合は、予めベースフィルムをレーザー加工して外層回路との
接続端子を設け、この接続端子とボンディングシートに充填された導電ペーストとを接続
して多層FPCを提供できるようにしてもよい。
In the present invention, a multi-layer FP using a first double-sided FPC, a second double-sided FPC, and a bonding sheet
Although the configuration of C has been described, for example, one of the double-sided FPCs may be a single-sided FPC (only the outer layer circuit). In this case, the base film is laser processed in advance to provide a connection terminal with the outer layer circuit, The connection terminal and the conductive paste filled in the bonding sheet may be connected to provide a multilayer FPC.
その他、この発明は、実施形態で説明した構成に限定されるものではなく、請求項記載
の範囲内において種々の変更が可能である。
In addition, the present invention is not limited to the configuration described in the embodiment, and various modifications can be made within the scope of the claims.
1、51、71、91 多層FPC
2 ボンディングシート
3 第1両面FPC
4 第2両面FPC
7、8、9、10 穴
11 導電ペースト
12 ボンディングシート不存在領域(中空領域)
911 多層構造体
L1 第1配線層(外面配線層)
L2 第2配線層(内面配線層)
L3 第3配線層(内面配線層)
L4 第4配線層(外面配線層)
1, 51, 71, 91 Multi-layer FPC
2
4 Second-sided FPC
7, 8, 9, 10
911 Multilayer structure L1 First wiring layer (outer wiring layer)
L2 Second wiring layer (inner wiring layer)
L3 Third wiring layer (inner wiring layer)
L4 Fourth wiring layer (outer wiring layer)
Claims (2)
レキシブルプリント配線板およびボンディングシートの他面側に積層された第2の両面フ
レキシブルプリント配線板を含む多層フレキシブルプリント配線板であって、
前記ボンディングシートには、予め定める位置に、ボンディングシートの一面側から他
面側へ貫通する穴が形成され、その穴内に導電ペーストが充填されていて、当該導電ペー
ストによって前記第1の両面フレキシブルプリント配線板と第2の両面フレキシブルプリ
ント配線板とが電気的に接続されており、
前記第1の両面フレキシブルプリント配線板および前記第2の両面フレキシブルプリン
ト配線板は、共に、絶縁フィルムと、絶縁フィルムの両面にそれぞれ設けられた内面配線
層および外面配線層とを有し、前記ボンディングシートに当接する面と反対側の外面配線
層は、電子素子が実装され得る配線層を構成しており、前記ボンディングシートに当接す
る内面配線層には、所定の位置に開口が形成され、その開口に連通し、前記絶縁フィルム
を貫通して前記外面配線層に臨み、内面配線層と外面配線層とを電気的に接続するための
内層側ビアホールが形成されており、さらに
前記ボンディングシート、第1の両面フレキシブルプリント配線板および第2の両面フレキシブルプリント配線板を含む積層領域と、前記ボンディングシートおよび前記第1の両面フレキシブルプリント配線板または第2の両面フレキシブルプリント配線板が存在せず、前記第2の両面フレキシブルプリント配線板または第1の両面フレキシブルプリント配線板のみが延設された非積層領域とを含むことを特徴とする、部分多層フレキシブルプリント配線板。 A multilayer flexible printed wiring board including a first double-sided flexible printed wiring board laminated on one side of the bonding sheet and a second double-sided flexible printed wiring board laminated on the other side of the bonding sheet with the bonding sheet interposed therebetween There,
In the bonding sheet, a hole penetrating from one side of the bonding sheet to the other side is formed at a predetermined position, and a conductive paste is filled in the hole, and the first double-sided flexible print is formed by the conductive paste. The wiring board and the second double-sided flexible printed wiring board are electrically connected,
The first double-sided flexible printed wiring board and the second double-sided flexible printed wiring board both have an insulating film and an inner surface wiring layer and an outer surface wiring layer provided on both surfaces of the insulating film, respectively, and the bonding The outer wiring layer on the opposite side to the surface in contact with the sheet constitutes a wiring layer on which electronic elements can be mounted, and the inner wiring layer in contact with the bonding sheet has an opening formed at a predetermined position. An inner layer side via hole is formed to communicate with the opening, penetrate the insulating film, face the outer surface wiring layer, and electrically connect the inner surface wiring layer and the outer surface wiring layer, and the bonding sheet, A laminated region including one double-sided flexible printed wiring board and a second double-sided flexible printed wiring board, the bonding sheet, The first double-sided flexible printed wiring board or the second double-sided flexible printed wiring board does not exist, and only the second double-sided flexible printed wiring board or the first double-sided flexible printed wiring board is extended. A partially multilayer flexible printed wiring board characterized by comprising:
絶縁ベースフィルムの一端側の両面に設けられた第1配線層および第2配線層ならびに他端側の両面に設けられた第1配線層および第2配線層を有する第1両面フレキシブルプリント配線板を備え、
前記第1両面フレキシブルプリント配線板の前記一端側における前記第2配線層には、所定の箇所に、内層側ビアホールが形成されており、
前記第1両面フレキシブルプリント配線板の前記一端側における前記第2配線層に対してだけ積層された第2両面フレキシブルプリント配線板をさらに備え、
前記第2両面フレキシブルプリント配線板は、絶縁ベースフィルムの両面に形成された第3配線層および第4配線層を有し、前記第3配線層側に内層側ビアホールが形成されて第3配線層と第4配線層とが電気的に接続されており、さらに、
前記第2両面フレキシブル配線板と前記第1両面フレキシブル配線板の前記一端側における前記第2配線層との間に挟まれ、所定の位置に導電ペーストが充填された貫通穴を有し、当該導電ペーストにより前記第2配線層と前記第3配線層とを電気的に接続するボンディングシートを有することを特徴とする、部分多層フレキシブルプリント配線板。
It is a partial multilayer flexible printed wiring board in which only necessary parts are laminated in multiple layers,
A first double-sided flexible printed wiring board having a first wiring layer and a second wiring layer provided on both surfaces on one end side of an insulating base film, and a first wiring layer and a second wiring layer provided on both surfaces on the other end side. Prepared,
In the second wiring layer on the one end side of the first double-sided flexible printed wiring board, an inner layer side via hole is formed at a predetermined location,
A second double-sided flexible printed wiring board laminated only to the second wiring layer on the one end side of the first double-sided flexible printed wiring board;
The second double-sided flexible printed wiring board has a third wiring layer and a fourth wiring layer formed on both sides of the insulating base film, and an inner layer side via hole is formed on the third wiring layer side to form a third wiring layer. And the fourth wiring layer are electrically connected, and
Sandwiched between the second double-sided flexible wiring board and the second wiring layer on the one end side of the first double-sided flexible wiring board, and having a through hole filled with a conductive paste at a predetermined position; A partial multilayer flexible printed wiring board comprising a bonding sheet for electrically connecting the second wiring layer and the third wiring layer with a paste.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011116807A JP5204871B2 (en) | 2011-05-25 | 2011-05-25 | Partial multilayer flexible printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011116807A JP5204871B2 (en) | 2011-05-25 | 2011-05-25 | Partial multilayer flexible printed wiring board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009187306A Division JP4768059B2 (en) | 2009-08-12 | 2009-08-12 | Multilayer flexible printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011160005A true JP2011160005A (en) | 2011-08-18 |
JP5204871B2 JP5204871B2 (en) | 2013-06-05 |
Family
ID=44591635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011116807A Active JP5204871B2 (en) | 2011-05-25 | 2011-05-25 | Partial multilayer flexible printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5204871B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021091224A (en) * | 2014-07-10 | 2021-06-17 | イソラ・ユーエスエイ・コーポレイションIsola USA Corp. | Thin resin film, and use thereof in layup |
CN113973443A (en) * | 2020-07-23 | 2022-01-25 | 庆鼎精密电子(淮安)有限公司 | Rigid-flexible circuit board and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204664A (en) * | 1992-12-28 | 1994-07-22 | Dai Ichi Kogyo Seiyaku Co Ltd | Multilayer substrate |
JP2000269645A (en) * | 1999-03-15 | 2000-09-29 | Matsushita Electric Works Ltd | Manufacture of multilayer printed wiring board |
JP2002064271A (en) * | 2000-06-09 | 2002-02-28 | Matsushita Electric Ind Co Ltd | Composite wiring board and manufacturing method therefor |
-
2011
- 2011-05-25 JP JP2011116807A patent/JP5204871B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204664A (en) * | 1992-12-28 | 1994-07-22 | Dai Ichi Kogyo Seiyaku Co Ltd | Multilayer substrate |
JP2000269645A (en) * | 1999-03-15 | 2000-09-29 | Matsushita Electric Works Ltd | Manufacture of multilayer printed wiring board |
JP2002064271A (en) * | 2000-06-09 | 2002-02-28 | Matsushita Electric Ind Co Ltd | Composite wiring board and manufacturing method therefor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021091224A (en) * | 2014-07-10 | 2021-06-17 | イソラ・ユーエスエイ・コーポレイションIsola USA Corp. | Thin resin film, and use thereof in layup |
CN113973443A (en) * | 2020-07-23 | 2022-01-25 | 庆鼎精密电子(淮安)有限公司 | Rigid-flexible circuit board and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5204871B2 (en) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768059B2 (en) | Multilayer flexible printed wiring board | |
JP4499126B2 (en) | Rigid flexible printed circuit board and manufacturing method thereof | |
US8052881B2 (en) | Method of manufacturing multilayer printed circuit board having buried holes | |
KR101980102B1 (en) | Method for Manufacturing Rigid-Flexible PCB | |
JP4287733B2 (en) | Multi-layer printed wiring board with built-in electronic components | |
KR20110066044A (en) | A build-up printed circuit board with odd-layer and manufacturing method of the same | |
JP4195619B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2008258357A (en) | Rigid flexible board and manufacturing method thereof | |
JP5057653B2 (en) | Flex-rigid wiring board and manufacturing method thereof | |
JP4602783B2 (en) | Manufacturing method of rigid flex buildup wiring board | |
JP2004349277A (en) | Multilayer wiring board and its production process | |
JP2006222182A (en) | Rigid flexible board | |
JP5204871B2 (en) | Partial multilayer flexible printed wiring board | |
JP2009010266A (en) | Printed circuit board and method of manufacturing same | |
JP2006059962A (en) | Rigid flex circuit board and manufacturing method thereof | |
JP2011091312A (en) | Rigid flex circuit board, method of manufacturing the same, and electronic device | |
JP5293692B2 (en) | Flex-rigid wiring board and manufacturing method thereof | |
JP4538513B2 (en) | Manufacturing method of multilayer wiring board | |
JP2010040934A (en) | Rigid flex circuit board | |
JP2007288023A (en) | Method for manufacturing rigid flex multilayer printed wiring board | |
JP6709254B2 (en) | Rigid flex multilayer wiring board | |
WO2015083216A1 (en) | Multilayer substrate and manufacturing method for same | |
KR20140148111A (en) | Rigid flexible printed circuit board and method for manufacturing thereof | |
JP2005158923A (en) | Method for manufacturing multilayer printed wiring board | |
JP2008244290A (en) | Multilayer printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5204871 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |