JP2011159682A - チップ型抵抗器の製造方法 - Google Patents

チップ型抵抗器の製造方法 Download PDF

Info

Publication number
JP2011159682A
JP2011159682A JP2010018163A JP2010018163A JP2011159682A JP 2011159682 A JP2011159682 A JP 2011159682A JP 2010018163 A JP2010018163 A JP 2010018163A JP 2010018163 A JP2010018163 A JP 2010018163A JP 2011159682 A JP2011159682 A JP 2011159682A
Authority
JP
Japan
Prior art keywords
resistor
conductor
manufacturing
chip
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010018163A
Other languages
English (en)
Inventor
Yu Sakaguchi
優 坂口
Takeshi Izeki
健 井関
Shogo Nakayama
祥吾 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010018163A priority Critical patent/JP2011159682A/ja
Publication of JP2011159682A publication Critical patent/JP2011159682A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】本発明は、基板との接続強度を向上させることができるチップ型抵抗器の製造方法を提供することを目的とするものである。
【解決手段】本発明のチップ型抵抗器の製造方法は、導電体7の上面の中央部に凹部8を形成する工程と、前記凹部8に抵抗体4を嵌め込む工程と、前記導電体7と前記抵抗体4とを接合する工程と、前記抵抗体4の下面4aが露出するように前記導電体7の下面の中央部を切削することにより、互いに分離した一対の電極5を形成する工程とを備えたものである。
【選択図】図10

Description

本発明は、各種電子機器の電流値検出等に使用されるチップ型抵抗器の製造方法に関するものである。
従来のこの種のチップ型抵抗器は、図11に示すように、金属板で構成された抵抗体1の下面の両端部に一対の電極2を形成した後、抵抗体1の下面の一対の電極2間と抵抗体1の上面に樹脂からなる保護膜3を形成するようにしていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2002−57009号公報
上記した従来のチップ型抵抗器の製造方法においては、製品の端面に露出する電極2の面積が小さくなるため、この抵抗器を実装用の基板に実装した際に電極2の端面に、はんだのフィレットを形成することができず、これにより、基板との接続強度が低下するという課題を有していた。
本発明は上記従来の課題を解決するもので、基板との接続強度を向上させることができるチップ型抵抗器の製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有するものである。
本発明の請求項1に記載の発明は、導電体の上面の中央部に凹部を形成する工程と、前記凹部に抵抗体を嵌め込む工程と、前記導電体と前記抵抗体とを接合する工程と、前記抵抗体の下面が露出するように前記導電体の下面の中央部を切削することにより、互いに分離した一対の電極を形成する工程とを備えたもので、この製造方法によれば、電極を製品の端面に形成することができるため、製品を基板に実装する際に電極の端面にはんだのフィレットを確実に形成することができ、これにより、基板との接続強度を向上させることができるという作用効果が得られるものである。
本発明の請求項2に記載の発明は、特に、導電体と抵抗体とをクラッド接合で接合するようにしたもので、この製造方法によれば、特殊な冶具を使用することがないため、生産性を向上させることができるという作用効果が得られるものである。
以上のように本発明のチップ型抵抗器の製造方法は、導電体の上面の中央部の凹部を形成した部分に、抵抗体を嵌め込んで導電体と抵抗体とを接合するようにしているため、製品の電極となる部分の全面に導電体を形成することができ、これにより、製品を基板に実装した際にはんだのフィレットを電極の端面に確実に形成することができるため、基板との接続強度を向上させることができるという優れた効果を奏するものである。
本発明の一実施の形態におけるチップ型抵抗器の斜視図 (a)同チップ型抵抗器の製造方法を示す上面図、(b)同チップ型抵抗器の製造方法を示す斜視図 (a)同チップ型抵抗器の製造方法を示す上面図、(b)同チップ型抵抗器の製造方法を示す斜視図 (a)同チップ型抵抗器の製造方法を示す上面図、(b)同チップ型抵抗器の製造方法を示す斜視図 (a)同チップ型抵抗器の製造方法を示す下面図、(b)同チップ型抵抗器の製造方法を示す斜視図 (a)同チップ型抵抗器の製造方法を示す下面図、(b)同チップ型抵抗器の製造方法を示す斜視図 (a)同チップ型抵抗器の製造方法を示す上面図、(b)同チップ型抵抗器の製造方法を示す斜視図 (a)同チップ型抵抗器の製造方法を示す上面図、(b)同チップ型抵抗器の製造方法を示す斜視図 (a)同チップ型抵抗器の製造方法を示す上面図、(b)同チップ型抵抗器の製造方法を示す斜視図 図9(b)のA−A線断面図 従来のチップ型抵抗器の斜視図
以下、本発明の一実施の形態におけるチップ型抵抗器について図面を参照しながら説明する。
図1は本発明の一実施の形態におけるチップ型抵抗器の斜視図である。
本発明の一実施の形態におけるチップ型抵抗器は、図1に示すように、金属板で構成された抵抗体4と、前記抵抗体4の下面4a及び端面4bにかけて連続して接するように形成された一対の電極5と、前記一対の電極5の間から露出した抵抗体4の下面4aに位置する部分に形成された樹脂からなる保護膜6とを備えたものである。
上記構成において、前記抵抗体4は、ニクロム、銅ニッケル、マンガニン等からなる金属板で構成され、その長さは0.4〜15mm、幅は0.05〜15mm、厚みは50〜1000μmとなっている。
また、前記一対の電極5は、抵抗体4とは別体の導電体で形成され、この抵抗体4より導電率の低い銅等の金属で構成されているもので、その長さは抵抗体4の長さの1/10〜1/3となっている。さらに、この一対の電極5の幅は抵抗体4の幅と同一であり、また、前記一対の電極5は抵抗体4の下面4aおよび端面4bとそれぞれ接するような配置になっているもので、保護膜6を除いて製品の端面の全面が導電体となるような形状になっている。
なお、抵抗体4の下面4aの全面を露出させるように導電体を研削し、抵抗体4の端面4bのみが一対の電極5と接するように形成してもよい。
そして、前記一対の電極5の周囲にはめっきまたはディップによってすずが施されているもので、これにより、チップ型抵抗器は実装用基板に実装されるものである。なお、このすずめっきと一対の電極5との間には必要に応じてニッケルめっき、銅めっき、金めっきを形成してもよい。
そしてまた、前記保護膜6は、エポキシ樹脂、ポリイミド樹脂等の絶縁材からなり、抵抗体4の下面4aにおける一対の電極5間、及び抵抗体4の上面と一対の電極5の最上面に形成されているものである。なお、この保護膜6は、少なくとも抵抗体4の下面4aにだけは形成する必要がある。
次に、本発明の一実施の形態におけるチップ型抵抗器の製造方法について、図2〜図9を参照しながら説明する。
まず、電極5の材料となる導電体7として銅からなる1本の帯状の金属プレートを用意する。この金属プレートは複数の電極5に対応するものである。
次に、図2(a)(b)に示すように、この金属プレートを研削または、プレス加工等を施すことにより、金属プレート(導電体7)に凹部8を形成する。なお、図2〜図9においては、説明を簡単にするために金属帯の先端のみを表示している。また、図2〜図9では、帯状の金属プレート(導電体7)、帯状の抵抗体4を用いるようにし、最後に個片状に切断するようにしているが、個片状の抵抗体4、導電体7を用いて製品を1個ずつ設けるようにしてもよい。
そして、前記凹部8は、本発明の一実施の形態のように、1本の金属帯に1本形成してもよいし、一定の間隔に複数本形成してもよく、凹部8を複数本形成した場合は、多数個のチップ型抵抗器を同時に得ることができるため、生産性を向上させることができ、好ましい。
なお、導電体7の凹部8の形状は長方形とは限らず、凹部8の上部の溝幅を凹部8の下部の溝幅より広くした台形の形状にし、抵抗体4を導電体7に嵌め込む際に抵抗体4を挿入し易くしてもよい。また、帯状の導電体7の全表面にすずめっきを形成してもよいものである。
次に、図3(a)(b)に示すように、ニクロム、銅ニッケル、マンガニン等からなる帯状の金属板に圧延や切断加工等を施すことにより帯状の抵抗体4を形成する。このとき、この帯状の抵抗体4を前記導電体7の凹部8に嵌め込むことができる寸法に加工する。そして、前記抵抗体4の寸法は、導電体7を凹部8に嵌め込んだ際に、凹部8と抵抗体4が接する面に隙間ができないように、抵抗体4の外形寸法を凹部8よりやや大きくすることが望ましい。
次に、図4(a)(b)に示すように、抵抗体4を導電体7の凹部8に嵌め込む。このとき、図4(b)に示すように、抵抗体4の下面4aと両端面4bは、導電体7の凹部8の底面8aと、凹部8の両側壁8bに接するようにする。
次に、抵抗体4の下面4aと抵抗体4の両端面4bを、導電体7の凹部8の底面8a、凹部8の両側壁8bに接合し接合体を形成する。
この抵抗体4と導電体7との接合は、抵抗体4と導電体7を加熱するような方法、例えばクラッド接合、レーザ溶接、超音波溶接、電気溶接、熱間接合等で行う。なお、加熱して接合する場合は、導電体7の全表面にすずめっきを形成する必要がある。このとき、導電体7の周囲の全面に形成されたすずめっきが加熱により一時的に溶融するため、抵抗体4と導電体7はこのすずによっても接合でき、これにより、両者を強固に接続することができる。なお、すずめっきではなく、銀めっき、金めっき、銅めっき、またはニッケルめっきを導電体7に形成するようにしてもよいものである。また、めっきは前記導電体7の周囲全面ではなく、抵抗体4の下面4aおよび抵抗体4の両端面4bと接する部分のみにめっきしてもよく、さらに抵抗体4と導電体7の両方にめっきしてもよい。また、クラッド接合では、特殊な冶具を使用することがないため、他の方法よりも生産性の点で有利である。
次に、図5(a)(b)に示すように、抵抗体4と接合された導電体7の下面部を抵抗体4が露出するまで研削加工等を施すことにより、連続する切欠部9を形成して導電体7を分離する。すなわち、導電体7を研削加工等することにより切欠部9を形成した部分には、導電体7が無い状態になっている。また、図5(b)では、切欠部9の長さ(一対の導電体7間の距離)を、抵抗体4の長さより短くなるように形成し、そして、抵抗体4の下面4aと両端面4bの両方が導電体7と接するように切欠部9を形成しているが、一対の導電体7間の長さを抵抗体4の長さより長くなるように導電体7を研削し、抵抗体4の下面4aの全面を露出させて、抵抗体4が導電体7の両側壁のみと接するようにしてもよい。
このとき、露出した抵抗体4の下面4aにも研削加工等して切欠部9を形成してもよい。この抵抗体4における切欠部9の深さは、目的とした抵抗値になるように調整する。
次に、図6(a)(b)に示すように、導電体7の切欠部9にエポキシ樹脂、ポリイミド樹脂等の絶縁材からなる液状のものを塗布または転写等することにより、切欠部9から露出した抵抗体4の表面に保護膜6を形成する。また、保護膜6はフィルム状の樹脂を切欠部9から露出した抵抗体4を被うように充填または貼り付けてもよいものである。
このとき、この導電体7の切欠部9に形成した保護膜6は、導電体7の下面よりも上方に位置するように形成する。
次に、図7(a)(b)に示すように、抵抗体4の上面に保護膜6を形成する。なお、図7(b)では、導電体7の両最上面と抵抗体4の上面に保護膜6を形成しているが、抵抗体4の上面のみに保護膜6を形成してもよい。また、後述するように導電体7の周囲にめっき層を形成する際に、抵抗体4の上面全面にめっきが付かないようにしたい場合は、抵抗体4の上面側のみに保護膜6を形成する。さらに、抵抗体4の上面と導電体7の切欠部9に同時に保護膜6を形成してもよいし、抵抗体4の上面に保護膜6を形成した後に導電体7の切欠部9に保護膜6を形成してもよい。
次に、図8(a)(b)に示すように、抵抗体4、保護膜6が形成されずに露出した導電体7の周囲全面に、ニッケルめっき、すずめっきからなるめっき層10を形成する。このめっき層10は、前記保護膜6を形成したものを帯状のままで電解めっきすることにより形成するものである。また、前記抵抗体4の上面に保護膜6を形成しない場合には、抵抗体4の上面全面をマスキングテープで覆った後に電解めっきをして、めっき層10を形成してもよい。
最後に、図9(a)(b)に示すように、前記めっき層10を形成した帯状の接合体を製品規定の幅寸法に切断することにより、個片状のチップ型抵抗器を得る。このとき、導電体7は個片状のチップ型抵抗器の一対の電極5となる。なお、図9(b)のA−A線断面図を図10に示す。
上記した本発明の一実施の形態におけるチップ型抵抗器の製造方法においては、図10に示すように、導電体7の上面に溝を形成して構成した凹部8に抵抗体4を嵌め込むことにより抵抗体4の下面4aから抵抗体4の端面4bにかけて導電体7を形成しているため、抵抗器の端面に位置する電極5の面積を広くすることができ、これにより、基板実装時にはんだのフィレットを大きくすることができるため、基板との接続強度を向上させることができるという効果を有するものである。
この結果、基板実装用のはんだと製品との接続部にクラックが発生したり、抵抗値の変化や断線等の不具合を引き起こしたりするのを防ぐことができる。
また、基板実装時のはんだのフィレットを大きくすることができることから、セルフアライメント効果の向上により、実装不良を低減させることができる。
さらに、図10に示すように、前記一対の電極5を抵抗体4の下面4aから端面4bにかけて接するようにして、一対の電極5をL字状に構成した場合には、電極5と抵抗体4との接触面積を広くすることができるため、電極5と抵抗体4との接合強度を強くすることができる。
そして、導電体7に抵抗体4を嵌め込むことにより、高価である抵抗体4の使用量を削減できるため、材料コストを低減させることができる。
さらに、上記本発明の一実施の形態におけるチップ型抵抗器の製造方法においては、抵抗体4および電極5を個々に加工するのではなく、連続的な帯状で加工するようにしているため、生産性を悪化させることもない。
そしてまた、前記導電体7の周囲にめっきを施しているため、個片状に分割してから個々に実装のためのめっきをする必要はなくなり、これにより、生産性を向上させることができるものである。
本発明に係るチップ型抵抗器の製造方法は、基板との接続強度を向上させることができるという効果を有するものであり、特に各種電子機器の電流値検出等に使用されるチップ型抵抗器等に適用することにより有用となるものである。
4 抵抗体
4a 抵抗体の下面
5 電極
7 導電体
8 凹部

Claims (2)

  1. 導電体の上面の中央部に凹部を形成する工程と、前記凹部に抵抗体を嵌め込む工程と、前記導電体と前記抵抗体とを接合する工程と、前記抵抗体の下面が露出するように前記導電体の下面の中央部を切削することにより、互いに分離した一対の電極を形成する工程とを備えたチップ型抵抗器の製造方法。
  2. 導電体と抵抗体とをクラッド接合で接合するようにした請求項1記載のチップ型抵抗器の製造方法。
JP2010018163A 2010-01-29 2010-01-29 チップ型抵抗器の製造方法 Pending JP2011159682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010018163A JP2011159682A (ja) 2010-01-29 2010-01-29 チップ型抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010018163A JP2011159682A (ja) 2010-01-29 2010-01-29 チップ型抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JP2011159682A true JP2011159682A (ja) 2011-08-18

Family

ID=44591412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010018163A Pending JP2011159682A (ja) 2010-01-29 2010-01-29 チップ型抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP2011159682A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089664A (ja) * 2011-10-14 2013-05-13 Rohm Co Ltd チップ抵抗器、チップ抵抗器の実装構造、およびチップ抵抗器の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089664A (ja) * 2011-10-14 2013-05-13 Rohm Co Ltd チップ抵抗器、チップ抵抗器の実装構造、およびチップ抵抗器の製造方法
US9384876B2 (en) 2011-10-14 2016-07-05 Rohm Co., Ltd. Chip resistor, mounting structure for chip resistor, and manufacturing method for chip resistor

Similar Documents

Publication Publication Date Title
KR100857961B1 (ko) 칩 저항기 및 그 제조 방법
JP5970695B2 (ja) 電流検出用抵抗器およびその実装構造
JP2000114009A (ja) 抵抗器、その実装方法および製造方法
KR100730850B1 (ko) 칩 저항기 및 그 제조 방법
JP2009302494A (ja) チップ抵抗器およびその製造方法
JP6959226B2 (ja) フレキシブルプリント配線板、接続体の製造方法及び接続体
JP4057462B2 (ja) チップ抵抗器およびその製造方法
US20160336093A1 (en) Elastic electric contact terminal adapted to small size
US7882621B2 (en) Method for making chip resistor components
US8456273B2 (en) Chip resistor device and a method for making the same
US9620267B2 (en) Resistor and manufacturing method for same
JP3848247B2 (ja) チップ抵抗器およびその製造方法
JP4735318B2 (ja) 抵抗器およびその製造方法
JP2011159682A (ja) チップ型抵抗器の製造方法
JP3955739B2 (ja) 抵抗器の製造方法
JP6193622B2 (ja) 配線基板ユニットおよびリード付き配線基板の製造方法
JP5242614B2 (ja) チップ抵抗器およびその製造方法
JP2009290184A (ja) チップ抵抗器およびその製造方法
JP2008182078A (ja) チップ型金属板抵抗器
JP5845392B2 (ja) チップ型抵抗器およびその製造方法
JP2006245195A (ja) 両面プリント配線板
JP3838560B2 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
KR20120050194A (ko) 프로브 및 프로브 제조방법
JP4457420B2 (ja) チップ抵抗器の製造方法
US10074464B2 (en) Chip resistor and manufacturing method thereof