JP2011151266A - 半導体装置 - Google Patents

Abstract

【課題】パワー素子の駆動が不当に低下することが抑制された半導体装置。
【解決手段】複数のパワー素子が同一の半導体基板に形成された半導体装置であって、半導体基板における複数のパワー素子それぞれと隣接する位置に形成された複数の検温素子と、該検温素子の出力信号に基づいて、パワー素子の駆動信号を制御する制御部と、を有し、制御部は、複数の検温素子の出力信号に基づいて、複数のパワー素子の内、他のパワー素子と比べて発熱状態が異なるパワー素子を算定し、算定したパワー素子の温度が、他のパワー素子の温度と同じになるように、駆動信号を制御する。
【選択図】図２

Description

本発明は、複数のパワー素子が半導体基板に形成された半導体装置に関するものである。

従来、例えば特許文献１に示されるように、パワートランジスタ（パワー素子）の近くに温度検出トランジスタ（検温素子）が設けられた半導体集積回路が提案されている。この半導体集積回路では、検温素子の出力信号に基づいてパワー素子を駆動制御することで、パワー素子の異常発熱を抑制している。

特開２００４−２５３９３６号公報

ところで、近年、半導体基板への高集積化が促進されるに伴い、半導体基板の回路構成によっては、パワー素子の近くに設けられた検温素子が、そのパワー素子とは異なる電子素子と隣接する場合がある。この場合、検温素子は、実際のパワー素子の温度よりも高い温度を検出する虞がある。特に、隣接するパワー素子間に検温素子が設けられる場合、この検温素子には、隣接する２つのパワー素子の熱が印加されるので、検温素子は、実際のパワー素子の温度よりも高い温度を検出する可能性が高まる。したがって、特許文献１に示されるように、検温素子の出力信号に基づいてパワー素子を駆動制御する場合、本来であれば駆動可能な温度状態であるパワー素子の駆動が不当に低下する虞がある。

そこで、本発明では、パワー素子の駆動が不当に低下することが抑制された半導体装置を提案することを目的とする。

上記した目的を達成するために、請求項１に記載の発明は、複数のパワー素子が同一の半導体基板に形成された半導体装置であって、半導体基板における複数のパワー素子それぞれと隣接する位置に形成された複数の検温素子と、該検温素子の出力信号に基づいて、パワー素子の駆動信号を制御する制御部と、を有し、制御部は、複数の検温素子の出力信号に基づいて、複数のパワー素子の内、他のパワー素子と比べて発熱状態が異なるパワー素子を算定し、算定したパワー素子の温度が、他のパワー素子の温度と同じになるように、駆動信号を制御することを特徴とする。

このように本発明によれば、１つの検温素子の出力信号ではなく、複数の検温素子の出力信号に基づいて、複数のパワー素子の内、他のパワー素子と比べて発熱状態が異なるパワー素子を算定する。これによれば、本来であれば駆動可能な温度状態であるパワー素子を、発熱状態が異常であると判定することが抑制される。したがって、パワー素子の駆動が不当に低下されることが抑制される。

また、本発明では、算定したパワー素子の温度が、他のパワー素子の温度と同じになるように、駆動信号を制御する。これによれば、一部のパワー素子による局所的な発熱が抑制され、複数のパワー素子それぞれの耐久度を同程度とすることができる。この結果、一部のパワー素子の熱損傷による、半導体装置の寿命の低下が抑制される。更に言えば、例えば、パワー素子の近くに電子素子が形成されている場合、異常発熱した一部のパワー素子から印加される熱によって、パワー素子の近くに形成された電子素子の電気的な性能が低下することが抑制される。これにより、電子素子の電気的な性能にばらつきが生じることが抑制される。

請求項２に記載のように、パワー素子それぞれは、複数のパワートランジスタからなり、制御部は、過半数の検温素子によって検出された温度が、パワートランジスタの駆動可能な温度である基準温度よりも低い場合に、全てのパワートランジスタの駆動信号を同一とするのが好ましい。これによれば、過半数のパワートランジスタの温度が、基準温度よりも低い場合に、パワートランジスタそれぞれの駆動状態が低下することが抑制される。すなわち、駆動可能な温度状態であるにも関わらず、他のパワートランジスタよりも温度が高いパワートランジスタの駆動が低下されることが抑制される。

なお、請求項２に記載の基準温度は、請求項３若しくは請求項４に記載のように、パワートランジスタの実使用最高温度若しくは動作保証限界温度である。動作保証限界温度は、パワートランジスタのリーク電流が急激に増大し始める温度であり、実使用最高温度よりも高い温度である。

請求項３に記載の発明によれば、パワートランジスタの温度が実使用最高温度以上になることが抑制されるので、パワートランジスタの動作が保証される。請求項４に記載の発明によれば、パワートランジスタの温度が動作保証限界温度以上になることが抑制されるので、リーク電流の急激な増加によって、パワートランジスタの性能が劣化することが抑制される。

なお、請求項２に記載の発明を実現する具体的な構成としては、例えば、請求項５に記載のように、検温素子は、温度変化を電圧変化に変換し、その電圧変化を出力信号として出力するものであり、制御部は、検温素子が基準温度を検出した時に出力する出力信号の電圧値に相当する基準電圧を生成する基準電圧部と、基準電圧と検温素子の出力信号の電圧レベルとの差分を算出し、その差分に応じた電圧レベルの信号を出力する差分回路と、該差分回路から出力される信号の電圧レベルに基づいて、駆動信号を生成する演算部と、を有する構成を採用することができる。

なお、請求項５に記載の構成の場合、請求項６に記載のように、差分回路は、２つの入力端子と１つの出力端子とを有し、２つの入力端子に入力される信号の電圧の差分を算出し、その差分に応じた電圧レベルの信号を出力端子から出力するものであり、該差分回路における、２つの入力端子の内の第１入力端子に、複数の検温素子それぞれと共通で電気的に接続される共通配線が電気的に接続され、２つの入力端子の内の第２入力端子に基準電圧部が電気的に接続され、差分回路の出力端子に演算部が電気的に接続され、複数の検温素子は、それぞれに対応する検温スイッチを介して、共通配線と電気的に接続されており、制御部は、複数の検温スイッチの内のいずれか１つを閉状態として、他の検温スイッチを開状態に制御するクロック信号を生成するクロック部を有し、演算部は、差分回路から順次出力される、基準電圧と検温素子の出力信号の電圧レベルとの差分に応じた電圧レベルを記憶し、その記憶された電圧レベルに応じた電気信号を順次出力する記憶部と、クロック信号のパルス周期間に、記憶部から順次出力された電気信号を読み取り、その読み取った電信信号に基づいて、過半数の検温素子によって検出された温度が、基準温度よりも低いか否かを判定する判定部と、該判定部の出力信号に基づいて、駆動信号を生成する駆動信号生成部と、を有する構成が好ましい。

これによれば、複数の検温素子に対して、基準電圧部と差分回路とが１つずつ用意される。したがって、例えば、１つの検温素子に対して、基準電圧部と差分回路とが１つずつ用意され、１つの差分回路に１つの基準電圧部と１つの検温素子が電気的に接続される構成と比べて、制御部の構成が簡素化される。

請求項７に記載のように、パワー素子それぞれは、複数のパワートランジスタからなり、１つのパワー素子の少なくとも一部を構成する、複数のパワートランジスタは、一方向に並んで配置され、その両端に位置するパワートランジスタそれぞれは、少なくとも１つの検温素子と隣接しており、制御部は、パワー素子の両端に位置する一方の検温素子において、一方の検温素子とは異なる複数の検温素子によって検出された温度と比べて高い温度が検出された場合、パワー素子の両端に位置する他方の検温素子から、パワー素子の両端に位置する一方の検温素子に向かうに従って、複数のパワートランジスタそれぞれの駆動状態が漸次低下するように、複数のパワートランジスタそれぞれの駆動信号を制御する構成が好ましい。

これによれば、異常発熱が検出された検温素子側のパワートランジスタの発熱を抑制しつつ、異常発熱が検出された検温素子から離れた場所に位置するパワートランジスタの駆動、すなわち、異常発熱していないパワートランジスタの駆動が不当に低下することが抑制される。更に言えば、パワー素子の温度分布を均等化することができるので、例えば、パワー素子の近くに電子素子が形成されている場合、パワー素子の近くに形成された各電子素子の電気特性が温度によってばらつくことを抑制することができる。

請求項８に記載のように、検温素子は、半導体基板における、隣接するパワー素子間の領域と、隣接するパワー素子間とは異なる領域とに形成された構成が好ましい。

これによれば、隣接する２つのパワー素子の熱が足し合わさった温度だけではなく、隣接する２つのパワー素子の一方の温度を検出することができる。したがって、上記した２つの温度に基づいて、隣接したパワー素子の他方の温度を検出することができる。

なお、駆動信号の値を調整する具体的な構成としては、例えば、請求項９に記載のように、駆動信号が印加される制御配線に可変抵抗が設けられ、制御部が、複数の検温素子の出力信号に基づいて、可変抵抗の抵抗値を制御する構成を採用することができる。上記した可変抵抗としては、例えば、請求項１０に記載のように、制御配線に設けられた第１スイッチと、制御配線において、第１スイッチに並列接続された少なくとも１つの並列配線と、該並列配線において、互いに直列接続された第２スイッチ及び抵抗と、を有する構成を採用することができる。若しくは、請求項１３に記載のように、可変抵抗は、制御配線に設けられた少なくとも１つの抵抗と、制御配線において、抵抗と並列接続された並列配線と、該並列配線に設けられた第３スイッチと、を有する構成を採用することができる。

なお、請求項１０に記載の構成の場合、請求項１１に記載のように、第２スイッチ及び抵抗が互いに直列接続された並列配線は２つ以上あり、並列配線それぞれに設けられた抵抗の値は異なる構成とすると良い。請求項１０又は請求項１１に記載の構成の場合、請求項１２に記載のように、制御部が、複数の検温素子の出力信号に基づいて、第１スイッチ及び第２スイッチのいずれかを開状態として、可変抵抗の抵抗値を制御する。これにより、駆動信号が制御される。

また、請求項１３に記載の構成の場合、請求項１４に記載のように、制御部が、複数の検温素子の出力信号に基づいて、第３スイッチの開閉状態を制御することで、可変抵抗の抵抗値を制御する。これによっても、駆動信号が制御される。

請求項１５に記載のように、電源とグランドとを接続する電源配線に、駆動信号が印加される制御配線の一端が電気的に接続され、電源配線における、制御配線との接続部位と、グランドとの接続部位の間に、電源とグランドとの接続を制御する調整スイッチが設けられた構成が好ましい。この場合、請求項１６に記載のように、制御部が、複数の検温素子の出力信号に基づいて、調整スイッチの開閉状態を制御することで、制御配線に流れる駆動信号を制御することができる。

第１実施形態に係る半導体装置の概略構成を示すブロック図である。 図１に示す半導体装置の概略構成を示す回路図である。 検温素子の概略構成を示す回路図である。 ダイオードの順方向電圧の温度特性を示すグラフ図である。 制御部の概略構成を示すブロック図である。 検温スイッチと判定部に入力されるクロック信号を示す波形図である。 可変抵抗の概略構成を示す回路図である。 記憶部の各ビットに記憶される電圧レベルを示しており、（ａ）は全てのビットが０の場合、（ｂ）は３つのビットが０の場合、（ｃ）は２つのビットが０の場合、（ｄ）は１つのビットが０の場合、（ｅ）は全てのビットが１の場合を示す。 記憶部に記憶された値に応じて、各パワートランジスタに印加される駆動電流を示しており、（ａ）は図８の（ａ）〜（ｃ）に対応し、（ｂ）は図８の（ｄ）に対応し、（ｃ）は図８の（ｅ）に対応する。 可変抵抗の変形例を示す回路図である。

以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の概略構成を示すブロック図である。図２は、図１に示す半導体装置の概略構成を示す回路図である。図３は、検温素子の概略構成を示す回路図である。図４は、ダイオードの順方向電圧の温度特性を示すグラフ図である。図５は、制御部の概略構成を示すブロック図である。図６は、検温スイッチと判定部に入力されるクロック信号を示す波形図である。図７は、可変抵抗の概略構成を示す回路図である。図８は、記憶部の各ビットに記憶される電圧レベルを示しており、（ａ）は全てのビットが０の場合、（ｂ）は３つのビットが０の場合、（ｃ）は２つのビットが０の場合、（ｄ）は１つのビットが０の場合、（ｅ）は全てのビットが１の場合を示す。図９は、記憶部のビットに記憶された値に応じて、各パワートランジスタに印加される駆動電流を示しており、（ａ）は図８の（ａ）〜（ｃ）に対応し、（ｂ）は図８の（ｄ）に対応し、（ｃ）は図８の（ｅ）に対応する。

先ず、図１に基づいて、半導体装置１００の概略構成を説明する。半導体装置１００は、半導体基板（図示略）に複数の電子素子が形成され、その電子素子によって所定の回路が構成されたものである。半導体装置１００は、要部として、パワー素子１０と、検温素子３０と、制御部５０と、可変抵抗７０と、を有する。パワー素子１０と検温素子３０とが所定の間隔を置いて隣接しており、検温素子３０と制御部５０とが電気的に接続され、電源とパワー素子１０の制御電極とが、可変抵抗７０を介して電気的に接続されている。検温素子３０は、パワー素子１０と検温素子３０との間の半導体基板を介して伝達されるパワー素子１０の熱を検知して、その熱に応じた出力信号を制御部５０に出力する。制御部５０は、検温素子３０の出力信号に基づいて可変抵抗７０の抵抗値を調整することで、パワー素子１０に印加される駆動信号を制御する。このように、本実施形態に係る半導体装置１００では、検温素子３０の出力信号に基づいて、パワー素子１０の駆動が制御される。

以下、図２に基づいて、半導体装置１００の各構成要素を説明する。パワー素子１０は、第１パワー素子１１と第２パワー素子１２とを有し、これら第１パワー素子１１と第２パワー素子１２とが所定の間隔を置いて形成されている。以下、第１パワー素子１１と第２パワー素子１２とが並ぶ方向を並列方向と示す。

第１パワー素子１１は、３つのパワートランジスタ１３〜１５を有し、第２パワー素子１２は、３つのパワートランジスタ１６〜１８を有する。これら６つのパワートランジスタ１３〜１８は、電流によって駆動が制御されるバイポーラトランジスタであり、並列方向に順次並んで配置されている。パワートランジスタ１３〜１８それぞれのベース電極は、対応する制御配線１９〜２４と電気的に接続され、コレクタ電極は電源配線（図示略）と電気的に接続され、エミッタ電極は出力端子２５と電気的に接続されている。

パワートランジスタ１３〜１８それぞれに対応する制御配線１９〜２４それぞれには、対応する可変抵抗７０（可変抵抗７１〜７６のいずれか）が設けられており、対応する可変抵抗７０を介して、パワートランジスタ１３〜１８それぞれのベース電極と電源配線８１とが電気的に接続されている。この電源配線８１には、制御配線１９〜２１（２２〜２４）に流れる電流量を調整する調整スイッチ８０が設けられており、この調整スイッチ８０の開閉、及び可変抵抗７０の抵抗値が調整されることで、ベース電極に流れる電流量が制御される。

なお、図示しないが、制御部５０の出力端子が、後述する検温スイッチ、可変抵抗７０のスイッチ、及び上記した調整スイッチ８０それぞれの制御電極と電気的に接続されており、上記した各種スイッチは、制御部５０から出力される駆動信号によって開閉制御される。上記した各種スイッチは、Ｎｃｈ型ＭＯＳＦＥＴであり、上記した制御電極は、ゲート電極である。

検温素子３０は、図２に示すように、並列方向における、第１パワー素子１１の一端側に設けられた第１検温素子３１と、第１パワー素子１１の他端側に設けられた第２検温素子３２と、第２パワー素子１２の一端側に設けられた第３検温素子３３と、第２パワー素子１２の他端側に設けられた第４検温素子３４と、を有する。検温素子３１〜３４それぞれは、ＰＮ接合部を有するダイオードであり、これらダイオードは、対応する検温スイッチを介して、共通配線３５（制御部５０）と電気的に接続されている。

なお、検温素子３１〜３４それぞれの電気的な接続構成は同一なので、以下、第１検温素子３１の電気的な接続構成を４つの検温素子３１〜３４の代表として説明し、検温素子３２〜３４それぞれの電気的な接続構成の説明を省略する。また、説明の便宜上、検温素子３０をダイオード３０、第１検温素子３１を第１ダイオード３１、第２検温素子３２を第２ダイオード３２、第３検温素子３３を第３ダイオード３３、第４検温素子３４を第４ダイオード３４と示す。そして、図３に示すように、第１ダイオード３１に対応する検温スイッチを第１検温スイッチ３１ａと示す。また、図示しないが、第２ダイオード３２に対応する検温スイッチを第２検温スイッチ３２ａ、第３ダイオード３３に対応する検温スイッチを第３検温スイッチ３３ａ、第４ダイオード３４に対応する検温スイッチを第４検温スイッチ３４ａと示す。

図３に示すように、第１ダイオード３１のカソード電極３１ｂはグランドと電気的に接続され、アノード電極３１ｃは第１検温スイッチ３１ａを介して共通配線３５（制御部５０）と電気的に接続されている。そして、第１ダイオード３１のアノード電極３１ｃと第１検温スイッチ３１ａのグランド側の端部とを接続する配線に、定電流回路３６が電気的に接続されている。このように、定電流回路３６から出力される定電流が、第１ダイオード３１を介して、グランドに流れるようになっている。

第１ダイオード３１のアノード電極３１ｃからカソード電極３１ｂに順電流が流れると、第１ダイオード３１に順方向電圧が生じ、この順方向電圧が第１検温スイッチ３１ａに印加される。この順方向電圧は、第１検温スイッチ３１ａが閉状態の場合、第１検温スイッチ３１ａと共通配線３５とを介して、制御部５０に印加される。この順方向電圧が、第１ダイオード３１（第１検温素子３１）の出力信号に相当する。

図４に示すように、上記した順方向電圧は、温度の上昇に伴って減少する性質を有している。例えば、第１ダイオード３１がシリコンによって形成されている場合、順方向電圧は、温度が１℃上昇するたびに２．５ｍＶ低下する。このように、第１ダイオード３１は、温度に応じた電圧レベルの信号を出力する機能を奏する。なお、もちろんではあるが、第２ダイオード３２〜第４ダイオード３４それぞれの順方向電圧も、図４に示す温度特性を有する。検温スイッチ３１ａ〜３４ａの開閉に応じて、ダイオード３１〜３４それぞれの温度に応じた順方向電圧が、制御部５０に印加される。

図４に示す温度Ｔ_１〜Ｔ_３それぞれは、パワートランジスタ１３〜１８それぞれの実使用最低温度、実使用最高温度、動作保証限界温度を示している。そして、電圧Ｖ_１〜Ｖ_３それぞれは、ダイオード３１〜３４それぞれの実使用最低温度Ｔ_１時の順方向電圧、実使用最高温度Ｔ_２時の順方向電圧、動作保証限界温度Ｔ_３時の順方向電圧を示している。実使用最低温度Ｔ_１は、半導体装置１００の使用環境温度と、パワートランジスタ１３〜１８の使用最低温度との和を示している。実使用最高温度Ｔ_２は、パワートランジスタ１３〜１８の使用を保証する最高温度を示している。動作保証限界温度Ｔ_３は、パワートランジスタ１３〜１８の動作を保証する限界温度を示している。上記した動作保証限界温度Ｔ_３は、パワートランジスタ１３〜１８のリーク電流が急激に上昇する温度を示している。パワートランジスタ１３〜１８が動作保証限界温度Ｔ_３を超えた場合、リーク電流の急激な上昇によってパワートランジスタ１３〜１８の性能が劣化する虞がある。

実使用最低温度Ｔ_１は、使用環境温度によって様々に変化する。例えば、使用環境温度が８０℃程度の場合、パワートランジスタ１３〜１８の使用最低温度は４５℃程度なので、実使用最低温度Ｔ_１は、１２５℃程度となる。これに対して、実使用最高温度Ｔ_２及び動作保証限界温度Ｔ_３は、使用環境温度に左右されず、１５０℃、１８５℃程度である。したがって、上記した環境温度の場合、パワートランジスタ１３〜１８の使用が保証される温度範囲は、約２５度であり、パワートランジスタ１３〜１８の動作及び性能劣化が保証される温度範囲は、約６０度である。本実施形態に係る半導体装置１００は、パワートランジスタ１３〜１８それぞれの温度が、動作保証限界温度Ｔ_３を超えないように、パワートランジスタ１３〜１８それぞれの駆動が制御される。なお、上記した使用環境温度は、半導体装置１００を車両に搭載した場合の一例である。

制御部５０は、ダイオード３０の出力信号に基づいて、パワー素子１０の駆動信号を制御するものである。図２に示すように、制御部５０は、正相入力端子と逆相入力端子とに入力された電気信号の電圧レベルの差分に応じた電気信号を出力する差分回路５１と、基準電圧を印加する基準電圧部５２と、差分回路５１の出力信号に基づいて、可変抵抗７０、及び調整スイッチ８０の駆動信号を生成して出力する演算部５３と、該演算部５３と検温スイッチ３１ａ〜３４ａにクロック信号を入力するクロック部５４と、を有する。

差分回路５１は、コンパレータであり、基準電圧部５２は、電荷量が一定とされたコンデンサである。図５に示すように、差分回路５１の正相入力端子に基準電圧部５２が接続され、逆相入力端子に共通配線３５が接続されている。上記したように、共通配線３５には、ダイオード３０が電気的に接続されている。したがって、差分回路５１の出力端子からは、基準電圧からダイオード３０の順方向電圧が引かれた電圧レベルの信号に、差動電圧利得が乗算された信号が出力される。本実施形態に係る基準電圧は、ダイオード３０の温度が実使用最高温度Ｔ_２時に出力する順方向電圧Ｖ_２に相当する。なお、正相入力端子が、特許請求の範囲に記載の第２入力端子に相当し、逆相入力端子が、特許請求の範囲に記載の第１入力端子に相当する。

演算部５３は、差分回路５１から出力される、基準電圧とダイオード３０の順方向電圧との差分に応じた電圧レベルを記憶し、且つ記憶した電圧レベルに応じた電気信号を順次出力する記憶部５５と、記憶部５５から順次出力される電圧レベルを読み取り、その読み取った電圧レベルに基づいて、過半数のダイオードによって検出された温度が、基準温度よりも低いか否かを判定する判定部５６と、該判定部５６の指示信号に基づいて、パワー素子１０の駆動信号を生成して出力する駆動信号生成部５７と、を有する。

記憶部５５は、４ビットのシフトレジスタであり、差分回路５１から電圧レベルがＨｉレベルの信号が入力された場合に１を記憶し、差分回路５１から電圧レベルがＬｏレベルの信号が入力された場合に０を記憶する。記憶部５５は、差分回路５１から信号が入力される度に、記憶された電圧レベルの情報を、判定部５６に順次出力する。判定部５６は、自身に入力されるクロック信号のパルス周期の間、記憶部５５から順次出力される電圧レベルの情報を読み取り、その読み取った情報に基づく指示信号を駆動振動生成部５７に出力する。駆動信号生成部５７は、判定部５６の指示信号に基づいて、可変抵抗７０のスイッチと、調整スイッチ８０とを制御する駆動信号を生成して、出力する。なお、図示しないが、駆動信号生成部５７の出力端子と、上記したスイッチそれぞれのゲート電極は、電気的に接続されている。

クロック部５４は、クロック信号を生成する発振回路５８と、該発振回路５８のクロック信号を所定時間遅らせる遅延回路５９と、発振回路５８のクロック信号のパルス幅を変換するパルス幅変換回路６０と、を有する。第１検温スイッチ３１ａには、発振回路５８から直接クロック信号が入力され、検温スイッチ３２ａ〜３４ａそれぞれには、遅延回路５９を介して発振回路５８のクロック信号が入力され、判定部５６には、パルス幅変換回路６０を介して発振回路５８のクロック信号が入力される。なお、パルス幅変換回路６０から出力されるクロック信号のパルス周期と、発振回路５８から出力されるクロック信号のパルス周期とは、同一となっている。

図６に示すように、第１検温スイッチ３１ａにパルス（電圧レベルがＨｉレベルの信号）が入力された後に、パルス幅が縮められたパルスが判定部５６に入力され、検温スイッチ３１ａ〜３４ａそれぞれに入力されるクロック信号のパルスの入力タイミングは、所定時間ずれている。このように、検温スイッチ３１ａ〜３４ａのいずれかにパルスが入力されている場合、他の検温スイッチには電圧レベルがＬｏレベルの信号が入力される。また、図６に示すように、１パルス周期の間に、検温スイッチ３１ａ〜３４ａそれぞれに１つのパルスが入力される。これによれば、１パルス周期の間に、検温スイッチ３１ａ〜３４ａが１度だけ閉状態となる。したがって、１パルス周期の間に、差分回路５１からは、第１ダイオード３１〜第４ダイオード３４それぞれの順方向電圧と基準電圧との差分に差動電圧利得が乗算された信号が出力される。この結果、記憶部５５には、１パルス周期の間に、第１ダイオード３１〜第４ダイオード３４それぞれの順方向電圧と基準電圧との差分に応じた電圧レベルが記憶される。上記したように、判定部５６は、クロック信号のパルス周期の間、記憶部５５から順次出力される電圧レベルの情報を読み取るので、判定部５６は、１パルス周期の間に、第１ダイオード３１〜第４ダイオード３４それぞれの順方向電圧に依存した電圧レベルを読み込む。判定部５６は、これら４つの電圧レベルに基づいて、駆動信号生成部５７に入力する指示信号を生成する。以下、電圧レベルがＨｉレベルの信号をＨｉ信号と示し、電圧レベルがＬｏレベルの信号をＬｏ信号と示す。

例えば、第１検温スイッチ３１ａにＨｉ信号が入力されているタイミングでは、第２検温スイッチ３２ａ〜第４検温スイッチ３４ａにＬｏ信号が入力されるので、第１ダイオード３１のみが共通配線３５と電気的に接続される。この場合、差分回路５１の逆相入力端子に第１ダイオード３１の順方向電圧が入力され、差分回路５１からは、基準電圧から第１ダイオード３１の順方向電圧を引いた値に差動電圧利得が乗算された信号が出力される。上記したように、本実施形態に係る基準電圧は、ダイオードの温度が実使用最高温度Ｔ_２時に出力する順方向電圧Ｖ_２に相当する。したがって、第１ダイオード３１の温度が、実使用最高温度Ｔ_２よりも低い場合、差分回路５１から電圧レベルがＬｏレベルの電気信号が出力され、実使用最高温度Ｔ_２よりも高い場合、差分回路５１から電圧レベルがＨｉレベルの電気信号が出力される。上記したように、記憶部５５は、電圧レベルがＨｉレベルの信号が入力された場合に１を記憶し、電圧レベルがＬｏレベルの信号が入力された場合に０を記憶する。したがって、第１ダイオード３１の温度が実使用最高温度Ｔ_２よりも低い場合、記憶部５５に０が記憶され、第１ダイオード３１の温度が実使用最高温度Ｔ_２よりも高い場合、記憶部５５に１が記憶される。

パワー素子１０の制御を詳細に説明する前に、先ず、可変抵抗７０と、調整スイッチ８０とを説明する。

可変抵抗７０は、図２に示すように、第１制御配線１９に設けられた第１可変抵抗７１と、第２制御配線２０に設けられた第２可変抵抗７２と、第３制御配線２１に設けられた第３可変抵抗７３と、第４制御配線２２に設けられた第４可変抵抗７４と、第５制御配線２３に設けられた第５可変抵抗７５と、第６制御配線２４に設けられた第６可変抵抗７６と、を有する。

可変抵抗７１〜７６それぞれは、電源配線８１とパワー素子１０の制御電極との接続を制御するスイッチと、複数の抵抗と、を有する。可変抵抗７１〜７６それぞれの構成要素は同一なので、以下、第１可変抵抗７１を６つの可変抵抗７１〜７６の代表として説明し、可変抵抗７２〜７６の構成要素の説明を省略する。

図７に示すように、第１可変抵抗７１は、第１制御配線１９に並列接続された第１並列配線７１ｇと、第１制御配線１９及び第１並列配線７１ｇに並列接続された第２並列配線７１ｈと、を有する。そして、第１可変抵抗７１は、上記したスイッチとして、第１制御配線１９に設けられた第１スイッチ７１ａと、第１並列配線７１ｇに設けられた第２スイッチ７１ｂと、第２並列配線７１ｈに設けられた第３スイッチ７１ｃと、を有する。また、第１可変抵抗７１は、上記した抵抗として、第１制御配線１９に設けられた第１抵抗７１ｄと、第１並列配線７１ｇに設けられた第２抵抗７１ｅと、第２並列配線７１ｈに設けられた第３抵抗７１ｆと、を有する。図７に示すように、上記した第１並列配線７１ｇは、スイッチ７１ａ，７１ｃ及び抵抗７１ｄ，ｆと並列接続され、第２並列配線７１ｈは、スイッチ７１ａ，７１ｂ及び抵抗７１ｄ，７１ｅと並列接続されている。なお、第１抵抗７１ｄは配線抵抗に相当し、第１抵抗７１ｄは第２抵抗７１ｅよりも抵抗値が低く、第２抵抗７１ｅは第３抵抗７１ｆよりも抵抗値が低い。

例えば、スイッチ７１ａ〜７１ｃの内、第１スイッチ７１ａのみが閉状態となった場合、第１パワートランジスタ１３の制御電極には、電源電圧Ｖｃｃと第１抵抗７１ｄとに依存する駆動電流Ｉ_１が印加される。これに対して、第２スイッチ７１ｂのみが閉状態となった場合、第１パワートランジスタ１３の制御電極には、駆動電流Ｉ_１よりも電流値が小さい、電源電圧Ｖｃｃと第２抵抗７１ｅとに依存する駆動電流Ｉ_２が印加される。また、第３スイッチ７１ｃのみが閉状態となった場合、第１パワートランジスタ１３の制御電極には、駆動電流Ｉ_２よりも電流値が小さい、電源電圧Ｖｃｃと第３抵抗７１ｆとに依存する駆動電流Ｉ_３が印加される。このように、スイッチ７１ａ〜７１ｃのいずれかを閉状態とすることで、第１パワートランジスタ１３の制御電極に印加される駆動電流の電流値が変動される。

調整スイッチ８０は、制御配線１９〜２４に流れる電流量を調整するものである。図２に示すように、調整スイッチ８０は、電源配線８１における、制御配線１９〜２１（２２〜２４）との電気的な接続部位とグランドとの間に設けられている。各パワートランジスタ１３〜１８の駆動を停止する場合、調整スイッチ８０が閉状態とされ、各パワートランジスタ１３〜１８を駆動する場合、調整スイッチ８０が開状態とされる。

次に、図８及び図９に基づいて、パワー素子１０の制御について説明する。先ず、初期状態として、調整スイッチ８０が開状態とされ、可変抵抗７１〜７６のスイッチの内、第１スイッチのみが閉状態とされて、パワー素子１０が通常駆動している場合を考える。この初期状態において、例えば、１パルス周期の間に、差分回路５１から、Ｌｏ信号が４回出力された場合、図８の（ａ）に示すように、記憶部５５の全てのビットに０が記憶される。この記憶部５５に記憶された電圧レベルの信号が判定部５６に入力されると、判定部５６は、各パワートランジスタ１３〜１８が発熱していないと判断（算定）して、駆動信号生成部５７に、調整スイッチ８０の開状態、及び可変抵抗７１〜７６の第１スイッチの閉状態を維持する指示信号を駆動信号生成部５７に入力する。この場合、図９の（ａ）に示すように、パワートランジスタ１３〜１８の制御電極それぞれには、駆動電流Ｉ_１が入力される。このように、判定部５６は、全てのダイオードの温度が基準温度より低い場合、パワー素子１０が発熱していないと判断して、全ての駆動電流を同一とする。

また、１パルス周期の間に、差分回路５１から、Ｌｏ信号が１回出力された後に、Ｈｉレベル信号が１回出力され、その後にＬｏ信号が２回出力された場合、図８の（ｂ）に示すように、記憶部５５の第２番目のビットに１が記憶される。この記憶部５５に記憶された電圧レベルの信号が判定部５６に入力されると、判定部５６は、各パワートランジスタ１３〜１８が発熱していないと判断して、駆動信号生成部５７に、調整スイッチ８０の開状態、及び可変抵抗７１〜７６の第１スイッチの閉状態を維持する指示信号を駆動信号生成部５７に入力する。この場合においても、図９の（ａ）に示すように、パワートランジスタ１３〜１８の制御電極それぞれには、駆動電流Ｉ_１が入力される。このように、判定部５６は、過半数のダイオードの温度が基準温度より低い場合、パワー素子１０が発熱していないと判断して、全ての駆動電流を同一とする。

また、１パルス周期の間に、差分回路５１から、Ｌｏ信号が１回出力された後に、Ｈｉレベル信号が２回出力され、その後にＬｏ信号が１回出力された場合、図８の（ｃ）に示すように、記憶部５５の第２番目と第３番目のビットに１が記憶される。この記憶部５５に記憶された電圧レベルの信号が判定部５６に入力されると、判定部５６は、各パワートランジスタ１３〜１８が発熱していないと判断して、駆動信号生成部５７に、調整スイッチ８０の開状態、及び可変抵抗７１〜７６の第１スイッチの閉状態を維持する指示信号を駆動信号生成部５７に入力する。この場合においても、図９の（ａ）に示すように、パワートランジスタ１３〜１８の制御電極それぞれには、駆動電流Ｉ_１が入力される。このように、判定部５６は、半数のダイオードの温度が基準温度より低い場合、パワー素子１０が発熱していないと判断して、全ての駆動電流を同一とする。

しかしながら、１パルス周期の間に、差分回路５１から、Ｈｉレベル信号が３回出力された後に、Ｌｏ信号が１回出力された場合、図８の（ｄ）に示すように、記憶部５５の第１〜第３番目のビットに１が記憶される。この記憶部５５に記憶された電圧レベルの信号が判定部５６に入力されると、判定部５６は、過半数の検温素子の温度が基準温度を超えているので、パワー素子１０が発熱していると判断する。そして、判定部５６は、第１パワー素子１１の両隣に位置する第１ダイオード３１と第２ダイオード３２とが基準温度を超えているので、第１パワー素子１１が発熱していると判断する。また、判定部５６は、第１パワー素子１１と第２パワー素子１２との間に位置する第３ダイオード３３の温度も基準温度を超えており、且つ第２パワー素子１２とのみ隣接する第４ダイオード３４の温度が基準温度よりも低いために、第２パワー素子１２の構成要素の内、第４パワートランジスタ１６が特に発熱し、第４パワートランジスタ１６と隣接する第５パワートランジスタ１７も発熱し、且つ第５パワートランジスタ１７と隣接する第６パワートランジスタ１８は発熱していないと判断する。この場合、判定部５６は、制御配線１９〜２１と電気的に接続されている調整スイッチ８０を閉状態とし、且つ、可変抵抗７１〜７３の各スイッチを開状態とする指示信号を駆動信号生成部５７に入力する。また、判定部５６は、制御配線２２〜２４と電気的に接続されている調整スイッチ８０の開状態を維持し、第４可変抵抗７４の第３スイッチ（図示略）、第５可変抵抗７５の第２スイッチ（図示略）それぞれを閉状態とし、第６可変抵抗７６の第１スイッチ（図示略）の閉状態を維持する指示信号を駆動信号生成部５７に入力する。この場合、図９の（ｂ）に示すように、第１パワー素子１１の構成要素であるパワートランジスタ１３〜１５の制御電極に流入する電流がゼロとなり、第１パワー素子１１の駆動が停止する。また、第４パワートランジスタ１６の制御電極に駆動電流Ｉ_３が入力され、第５パワートランジスタ１７の制御電極に駆動電流Ｉ_２が入力され、第６パワートランジスタ１８の制御電極に駆動電流Ｉ_１が入力される。このように、第６パワートランジスタ１８から第４パワートランジスタ１６に向かうに従って、各パワートランジスタ１６〜１８の制御電極に入力される駆動電流の電流量が、漸次低下される。以上により、第１パワー素子１１、及び、第２パワー素子１２の構成要素であるパワートランジスタ１６，１７の発熱が抑制され、且つ、第６パワートランジスタ１８の駆動が低下することが抑制される。このように、判定部５６は、過半数のダイオードの温度が基準温度を超えている場合、パワー素子１０が発熱していると判断して、基準温度以上の温度が検出された検温素子の近くに位置するパワートランジスタの駆動を低下する。

また、１パルス周期の間に、差分回路５１から、Ｈｉ信号が４回出力された場合、図８の（ｅ）に示すように、記憶部５５の全てのビットに１が記憶される。この記憶部５５に記憶された電圧レベルの信号が判定部５６に入力されると、判定部５６は、パワー素子１０が発熱していると判断して、駆動信号生成部５７に、調整スイッチ８０を閉状態とし、且つ、可変抵抗７１〜７６の全てのスイッチを開状態とする指示信号を駆動信号生成部５７に入力する。この場合、図９の（ｃ）に示すように、パワートランジスタ１３〜１８それぞれの制御電極に入力される電流がゼロとなり、パワー素子１０の駆動が停止する。このように、判定部５６は、全てのダイオードの温度が基準温度を超えている場合、パワー素子１０が発熱していると判断して、パワー素子１０の駆動を停止する。

なお、パワー素子１０の駆動が停止されている状態においても、判定部５６は、記憶部５５から順次出力される信号に基づいて、パワー素子１０の駆動を制御する演算を絶えず行っている。したがって、パワー素子１０の駆動が停止している状態から、例えば、図８の（ｄ）に示される信号が記憶部５５から判定部５６に入力された場合、判定部５６は、制御配線１９〜２１と電気的に接続されている調整スイッチ８０の閉状態を維持し、且つ、可変抵抗７１〜７３の各スイッチの開状態を維持する指示信号を駆動信号生成部５７に入力する。また、判定部５６は、制御配線２２〜２４と電気的に接続されている調整スイッチ８０を開状態とし、第４可変抵抗７４の第３スイッチ、第５可変抵抗７５の第２スイッチ、及び第６可変抵抗７６の第１スイッチを閉状態とする指示信号を駆動信号生成部５７に入力する。このように、判定部５６は、パワートランジスタ１３〜１８それぞれの温度が基準温度を超えないように、パワートランジスタ１３〜１８の駆動を制御する。

次に、本実施形態に係る半導体装置１００の作用効果を説明する。上記したように、判定部５６は、１つのダイオードの出力信号ではなく、複数のダイオード３１〜３４の出力信号に基づいて、パワートランジスタ１３〜１８の発熱を判断（算定）している。これによれば、本来であれば駆動可能な温度状態であるパワートランジスタを、発熱状態が異常であると判定することが抑制される。したがって、パワートランジスタの駆動が不当に低下されることが抑制される。

また、判定部５６は、発熱状態のパワートランジスタの温度が、基準温度以下となるように、駆動信号の値を制御している。これによれば、一部のパワートランジスタによる局所的な発熱が抑制されるので、複数のパワートランジスタそれぞれの耐久度を同程度とすることができる。この結果、一部のパワートランジスタの熱損傷による、半導体装置１００の寿命の低下が抑制される。また、異常発熱した一部のパワートランジスタから印加される熱によって、パワートランジスタの近くに形成された電子素子（図示略）の電気的な性能が低下することが抑制される。これにより、電子素子の電気的な性能にばらつきが生じることが抑制される。

また、判定部５６は、過半数のダイオードの温度が基準温度より低い場合、パワー素子１０が発熱していないと判断して、全ての駆動電流を同一（電流Ｉ_１）としている。これによれば、過半数のダイオードの温度が基準温度よりも低い場合に、パワー素子１０の駆動状態が低下することが抑制される。すなわち、駆動可能な温度状態であるにも関わらず、パワー素子１０の駆動が低下されることが抑制される。

本実施形態では、基準温度として、実使用最高温度Ｔ_２を採用している。これによれば、パワー素子１０の温度が実使用最高温度Ｔ_２以上になること、すなわち、動作保証限界温度Ｔ_３を超えることが抑制されるので、パワー素子１０の動作が保証される。なお、基準温度としては、動作保証限界温度Ｔ_３を採用しても良い。この場合、パワー素子１０の動作は必ずしも保証されないが、リーク電流の急激な増大によって、パワー素子１０の性能が劣化することが抑制される。

本実施形態では、複数のダイオード３１〜３４それぞれが、自身に対応する検温スイッチ３１ａ〜３４ａと共通配線３５とを介して、差分回路５１の逆相入力端子に接続され、差分回路５１の正相入力端子に基準電圧部５２が接続されている。このように、複数のダイオード３１〜３４に対して、差分回路５１と基準電圧部５２とが１つずつ用意される。したがって、例えば、１つのダイオードに対して、基準電圧部と差分回路とが１つずつ用意され、１つの差分回路に１つの基準電圧部と１つの検温素子が電気的に接続される構成と比べて、制御部５０の構成が簡素化される。

図８の（ｄ）に示すように、過半数のダイオードの温度が基準電圧を超え、且つ、第３ダイオード３３の温度が基準温度を超えているにも関わらず、第４ダイオード３４の温度が基準温度を超えていない場合、判定部５６は、第２パワー素子１２の構成要素の内、第４パワートランジスタ１６が特に発熱し、第４パワートランジスタ１６と隣接する第５パワートランジスタ１７が発熱し、第５パワートランジスタ１７と隣接する第６パワートランジスタ１８を発熱していないと判断する。そして、判定部５６は、制御配線２２〜２４と電気的に接続されている調整スイッチ８０を開状態とし、第４可変抵抗７４の第３スイッチ、第５可変抵抗７５の第２スイッチ、及び第６可変抵抗７６の第１スイッチを閉状態とする指示信号を駆動信号生成部５７に入力する。これにより、第４パワートランジスタ１６の制御電極に駆動電流Ｉ_３を入力し、第５パワートランジスタ１７の制御電極に駆動電流Ｉ_２を入力し、第６パワートランジスタ１８の制御電極に駆動電流Ｉ_１を入力している。

このように、異常発熱が検出されたダイオード側のパワートランジスタに流れる制御電流の電流量を低減し、且つ、異常発熱が検出されたダイオードから離れた場所に位置するパワートランジスタ、すなわち、異常発熱していないパワートランジスタに流れる制御電流の電流量を保持することで、異常発熱していないパワートランジスタの駆動が不当に低下することが抑制される。また、パワー素子１０の温度分布を均等化することができるので、パワー素子１０の近くに形成された各電子素子の電気特性が、温度によってばらつくことを抑制することができる。

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

本実施形態では、パワー素子１０が、２つのパワー素子１１，１２を有する例を示した。しかしながら、パワー素子１０は、３つ以上のパワー素子を有しても良い。

本実施形態では、第１パワー素子１１が、３つのパワートランジスタ１３〜１５から構成される例を示した。しかしながら、第１パワー素子１１が、４つ以上のパワートランジスタから構成されても良い。同じく、第２パワー素子１２が、３つのパワートランジスタ１６〜１８から構成される例を示した。しかしながら、第２パワー素子１２が、４つ以上のパワートランジスタから構成されても良い。もちろん、パワー素子１１，１２それぞれが、１つ若しくは２つのパワートランジスタから構成されても良い。

本実施形態では、第１パワー素子１１が、一方向に並んで配置された３つのパワートランジスタ１３〜１５によって構成される例を示した。しかしながら、第１パワー素子１１を、マトリックス状に配置された複数のパワートランジスタによって構成しても良い。この場合、検温素子３０は、マトリックスの一行、若しくは、一列を構成する複数のパワートランジスタにおける、端に位置するパワートランジスタと隣接するように設けられる。同じく、第２パワー素子１２が、一方向に並んで配置された３つのパワートランジスタ１６〜１８によって構成される例を示した。しかしながら、第２パワー素子１２を、マトリックス状に配置された複数のパワートランジスタによって構成しても良い。この場合、検温素子３０は、マトリックスの一行、若しくは、一列を構成する複数のパワートランジスタにおける、端に位置するパワートランジスタと隣接するように設けられる。

本実施形態では、パワートランジスタ１３〜１８が、バイポーラトランジスタである例を示した。しかしながら、パワートランジスタ１３〜１８としては、上記例に限定されず、例えば、パワーＭＯＳＦＥＴなどを採用することもできる。なお、パワートランジスタ１３〜１８としてパワーＭＯＳＦＥＴを採用した場合、パワーＭＯＳＦＥＴの制御電極（ゲート電極）には、駆動信号として、駆動電圧が印加される。

本実施形態では、２つのパワー素子１１，１２の間に、２つの検温素子３２，３３が設けられた例を示した。しかしながら、検温素子３２，３３にて検出される温度は、ほぼ同一となることが期待されるので、２つのパワー素子１１，１２間に、１つの検温素子が設けられた構成を採用することもできる。これによれば、検温素子の数を減少することができる。

本実施形態では、検温素子３１〜３４それぞれが、ダイオードから構成される例を示した。しかしながら、検温素子３１〜３４それぞれが、バイポーラトランジスタから構成されても良い。バイポーラトランジスタのベース−エミッタ間は、ダイオードと同一の構造を有しており、ベース−エミッタ間電圧は、ダイオードの順方向電圧と同様の温度特性を有する。したがって、上記変形例の場合、ベース−エミッタ間電圧の温度特性に基づいて、パワー素子１０の温度を検出することができる。

本実施形態では、可変抵抗７０の抵抗値を調整することで、制御電流の電流量を調整する例を示した。しかしながら、可変抵抗７０の抵抗値を調整するだけではなく、調整スイッチ８０の開度を調整することで、制御電流の電流量を調整しても良い。

本実施形態では、可変抵抗７１〜７６それぞれの構成要素が同一なので、第１可変抵抗７１を６つの可変抵抗７１〜７６の代表として説明した。そして、第１可変抵抗７１は、図７に示すように、３つのスイッチ７１ａ〜７１ｃと、３つの抵抗７１ｄ〜７１ｆと、２つの並列配線７１ｇ，７１ｈと、から構成される例を示した。これに対して、第１可変抵抗７１を、例えば図１０に示すように構成しても良い。図１０に示される第１可変抵抗７１は、第１制御配線１９に、電源配線８１から第１パワートランジスタ１３に向かって順次設けられた３つの抵抗７１ｄ〜７１ｆと、第２抵抗７１ｅに並列接続された第１並列配線７１ｇに設けられた第１スイッチ７１ａと、第３抵抗７１ｆに並列接続された第２並列配線７１ｈに設けられた第２スイッチ７１ｂと、から構成される。なお、もちろんではあるが、他の可変抵抗７２〜７６を、図１０に示す構成と同様に構成しても良い。図１０は、可変抵抗の変形例を示す回路図である。

上記した変形例に示されるスイッチ７１ａ，７１ｂは、特許請求の範囲に記載の第３スイッチに相当する。また、第１抵抗７１ｄは、配線抵抗に相当し、第２抵抗７１ｂ及び第３抵抗７１ｃそれぞれの抵抗値は、同じである。なお、下記に示すように第１可変抵抗７１を制御する場合、第２抵抗７１ｂと第３抵抗７１ｃそれぞれの抵抗値は異なっても良い。

図１０に示される構成において、スイッチ７１ａ，７１ｂの両方が閉状態となった場合、第１パワートランジスタ１３の制御電極には、電源電圧Ｖｃｃと第１抵抗７１ｄとに依存する駆動電流Ｉ_１が印加される。これに対して、第１スイッチ７１ａのみが閉状態となった場合、第１パワートランジスタ１３の制御電極には、駆動電流Ｉ_１よりも電流値が小さい、電源電圧Ｖｃｃと第１抵抗７１ｄと第３抵抗７１ｆとに依存する駆動電流Ｉ_２が印加される。また、スイッチ７１ａ，７１ｂの両方が開状態となった場合、第１パワートランジスタ１３の制御電極には、駆動電流Ｉ_２よりも電流値が小さい、電源電圧Ｖｃｃと抵抗７１ｄ〜７１ｆに依存する駆動電流Ｉ_３が印加される。

本実施形態では、制御部５０が、差分回路５１と、基準電圧部５２と、演算部５３と、クロック部５４と、を有し、演算部５３が、記憶部５５と、判定部５６と、駆動信号生成部５７と、を有する例を示した。上記構成例の場合、各検温素子３１〜３４と電気的に接続された共通配線３５が差分回路５１に接続され、差分回路５１の出力信号の電圧レベルが記憶部５５に入力され、記憶部５５に記憶された電圧レベルが、判定部５６に順次入力される。そして、判定部５６は、１パルス周期の間に入力された電圧レベルの情報に基づく指示信号を駆動信号生成部５７に出力する。最後に、駆動信号生成部５７が、指示信号に基づいた駆動信号を生成して、各種スイッチに出力することで、パワートランジスタ１３〜１８それぞれの駆動が制御される。

しかしながら、判定部５６の入力端子に共通配線３５が接続され、判定部５６が以下に示す機能を果たす場合、差分回路５１と、基準電圧部５２と、記憶部５５とを省略することができる。上記変形例の場合、１パルス周期の間に、検温素子３１〜３４それぞれの順方向電圧が判定部５６に入力される。この場合、判定部５６は、１パルス周期の間に入力される４つの順方向電圧の平均値を算出し、その平均値が、基準電圧よりも高いか否か検討する。そして、判定部５６は、平均値が基準電圧よりも高い場合に、各パワートランジスタ１３〜１８が発熱していないと判断して、調整スイッチ８０を開状態とし、可変抵抗７１〜７６の第１スイッチを閉状態とする指示信号を駆動信号生成部５７に入力する。これとは反対に、平均値が基準電圧よりも低い場合、判定部５６は、各パワートランジスタ１３〜１８のいずれかが発熱していると判断する。そして、判定部５６は、平均値よりも低い順方向電圧を出力している検温素子を、順方向電圧とクロック信号のパルスの入力タイミングとから算定して、算定された検温素子と隣接するパワートランジスタを特定する。最後に、判定部５６は、特定したパワートランジスタの駆動を低減する指示信号を駆動信号生成部５７に入力する。判定部５６が上記した機能を果たす場合においても、本来であれば駆動可能な温度状態であるパワー素子１０を、発熱状態が異常であると判定することが抑制され、パワー素子１０の駆動が不当に低下されることが抑制される。

１０・・・パワー素子
１３〜１８・・・パワートランジスタ
３０・・・検温素子（ダイオード）
３１・・・第１検温素子（第１ダイオード）
３１ａ・・・第１検温スイッチ
５０・・・制御部
５１・・・差分回路
５２・・・基準電圧部
５３・・・演算部
５４・・・クロック部
７０・・・可変抵抗
８０・・・調整スイッチ
１００・・・半導体装置

Claims (16)

1. 複数のパワー素子が同一の半導体基板に形成された半導体装置であって、
   前記半導体基板における複数の前記パワー素子それぞれと隣接する位置に形成された複数の検温素子と、
   該検温素子の出力信号に基づいて、前記パワー素子の駆動信号を制御する制御部と、を有し、
   前記制御部は、複数の前記検温素子の出力信号に基づいて、複数の前記パワー素子の内、他のパワー素子と比べて発熱状態が異なるパワー素子を算定し、算定したパワー素子の温度が、他のパワー素子の温度と同じになるように、前記駆動信号を制御することを特徴とする半導体装置。
2. 前記パワー素子それぞれは、複数のパワートランジスタからなり、
   前記制御部は、過半数の前記検温素子によって検出された温度が、前記パワートランジスタの駆動可能な温度である基準温度よりも低い場合に、全ての前記パワートランジスタの駆動信号を同一とすることを特徴とする請求項１に記載の半導体装置。
3. 前記基準温度は、前記パワートランジスタの実使用最高温度であることを特徴とする請求項２に記載の半導体装置。
4. 前記基準温度は、前記パワートランジスタの動作保証限界温度であることを特徴とする請求項２に記載の半導体装置。
5. 前記検温素子は、温度変化を電圧変化に変換し、その電圧変化を出力信号として出力するものであり、
   前記制御部は、
   前記検温素子が前記基準温度を検出した時に出力する出力信号の電圧値に相当する基準電圧を生成する基準電圧部と、
   前記基準電圧と前記検温素子の出力信号の電圧レベルとの差分を算出し、その差分に応じた電圧レベルの信号を出力する差分回路と、
   該差分回路から出力される信号の電圧レベルに基づいて、前記駆動信号を生成する演算部と、を有することを特徴とする請求項２〜４いずれか１項に記載の半導体装置。
6. 前記差分回路は、２つの入力端子と１つの出力端子とを有し、２つの前記入力端子に入力される信号の電圧の差分を算出し、その差分に応じた電圧レベルの信号を前記出力端子から出力するものであり、
   該差分回路における、２つの前記入力端子の内の第１入力端子に、複数の前記検温素子それぞれと共通で電気的に接続される共通配線が電気的に接続され、２つの前記入力端子の内の第２入力端子に前記基準電圧部が電気的に接続され、前記差分回路の出力端子に前記演算部が電気的に接続され、
   複数の前記検温素子は、それぞれに対応する検温スイッチを介して、前記共通配線と電気的に接続されており、
   前記制御部は、複数の前記検温スイッチの内のいずれか１つを閉状態として、他の検温スイッチを開状態に制御するクロック信号を生成するクロック部を有し、
   前記演算部は、
   前記差分回路から順次出力される、前記基準電圧と前記検温素子の出力信号の電圧レベルとの差分に応じた電圧レベルを記憶し、その記憶された電圧レベルに応じた電気信号を順次出力する記憶部と、
   前記クロック信号のパルス周期間に、前記記憶部から順次出力された電気信号を読み取り、その読み取った電信信号に基づいて、過半数の前記検温素子によって検出された温度が、前記基準温度よりも低いか否かを判定する判定部と、
   該判定部の出力信号に基づいて、前記駆動信号を生成する駆動信号生成部と、を有することを特徴とする請求項５に記載の半導体装置。
7. 前記パワー素子それぞれは、複数のパワートランジスタからなり、
   １つの前記パワー素子の少なくとも一部を構成する、複数の前記パワートランジスタは、一方向に並んで配置され、その両端に位置するパワートランジスタそれぞれは、少なくとも１つの検温素子と隣接しており、
   前記制御部は、前記パワー素子の両端に位置する一方の検温素子において、一方の前記検温素子とは異なる複数の検温素子によって検出された温度と比べて高い温度が検出された場合、前記パワー素子の両端に位置する他方の検温素子から、前記パワー素子の両端に位置する一方の検温素子に向かうに従って、複数の前記パワートランジスタそれぞれの駆動状態が漸次低下するように、複数の前記パワートランジスタそれぞれの駆動信号を制御することを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
8. 前記検温素子は、前記半導体基板における、隣接するパワー素子間の領域と、隣接するパワー素子間とは異なる領域と、に形成されていることを特徴とする請求項１〜７いずれか１項に記載の半導体装置。
9. 前記駆動信号が印加される制御配線に可変抵抗が設けられており、
   前記制御部は、複数の前記検温素子の出力信号に基づいて、前記可変抵抗の抵抗値を制御することを特徴とする請求項１〜８いずれか１項に記載の半導体装置。
10. 前記可変抵抗は、
    前記制御配線に設けられた第１スイッチと、
    前記制御配線において、前記第１スイッチに並列接続された少なくとも１つの並列配線と、
    該並列配線において、互いに直列接続された第２スイッチ及び抵抗と、を有することを特徴とする請求項９に記載の半導体装置。
11. 前記第２スイッチ及び前記抵抗が互いに直列接続された並列配線は２つ以上あり、前記並列配線それぞれに設けられた抵抗の値は異なることを特徴とする請求項１０に記載の半導体装置。
12. 前記制御部は、複数の前記検温素子の出力信号に基づいて、前記第１スイッチ及び前記第２スイッチのいずれかを開状態として、前記可変抵抗の抵抗値を制御することを特徴とする請求項１０又は請求項１１に記載の半導体装置。
13. 前記可変抵抗は、
    前記制御配線に設けられた少なくとも１つの抵抗と、
    前記制御配線において、前記抵抗に並列接続された並列配線と、
    該並列配線に設けられた第３スイッチと、を有することを特徴とする請求項９に記載の半導体装置。
14. 前記制御部は、複数の前記検温素子の出力信号に基づいて、前記第３スイッチの開閉状態を制御することで、前記可変抵抗の抵抗値を制御することを特徴とする請求項１３に記載の半導体装置。
15. 電源とグランドとを接続する電源配線に、前記駆動信号が印加される制御配線の一端が電気的に接続され、
    前記電源配線における、前記制御配線との接続部位と、グランドとの接続部位の間に、電源とグランドとの接続を制御する調整スイッチが設けられていることを特徴とする請求項１〜１４いずれか１項に記載の半導体装置。
16. 前記制御部は、複数の前記検温素子の出力信号に基づいて、前記調整スイッチの開閉状態を制御することで、前記制御配線に流れる駆動信号を制御することを特徴とする請求項１５に記載の半導体装置。

Images