JP2011151149A - Method for manufacturing laminated electronic component - Google Patents

Method for manufacturing laminated electronic component Download PDF

Info

Publication number
JP2011151149A
JP2011151149A JP2010010414A JP2010010414A JP2011151149A JP 2011151149 A JP2011151149 A JP 2011151149A JP 2010010414 A JP2010010414 A JP 2010010414A JP 2010010414 A JP2010010414 A JP 2010010414A JP 2011151149 A JP2011151149 A JP 2011151149A
Authority
JP
Japan
Prior art keywords
green
polishing
green chip
electronic component
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010010414A
Other languages
Japanese (ja)
Inventor
Yoshitomo Matsushita
慶友 松下
Hisaya Suzuki
久也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010010414A priority Critical patent/JP2011151149A/en
Publication of JP2011151149A publication Critical patent/JP2011151149A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a laminated electronic component such as a laminated ceramic capacitor in which structural defects such as cracks caused in a polishing step are suppressed. <P>SOLUTION: The method for manufacturing a laminated electronic component having an element body in which a ceramic layer and an electrode layer are laminated includes a step of cutting a green laminate in which a green sheet and an electrode pattern are laminated to obtain a green chip including at least a binder resin, a solvent, and a plasticizer, a step of heat-treating the green chip in an atmosphere as a depressurized atmosphere having a pressure lower than an atmospheric pressure and in which the oxygen partial pressure in the atmosphere is ≥10 Pa and lower than the oxygen partial pressure in the air at the atmospheric pressure, a step of polishing the green chip subjected to the heat treatment, and a step of applying de-bindering and baking to the green chip after polishing to obtain an element body. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、積層セラミックコンデンサなどの積層型電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer electronic component such as a multilayer ceramic capacitor.

近年の電子機器の小型化に伴い、積層セラミックコンデンサなどの積層型電子部品の小型化および大容量化が求められてきている。積層セラミックコンデンサの小型化および大容量化を実現するには、1層あたりの誘電体層の厚みをできるだけ薄くし(薄層化)、所定サイズにおける誘電体層の積層数をできるだけ増やす(多層化)ことが必要である。   With recent miniaturization of electronic devices, there has been a demand for miniaturization and large capacity of multilayer electronic components such as multilayer ceramic capacitors. In order to reduce the size and increase the capacity of a multilayer ceramic capacitor, the thickness of each dielectric layer is made as thin as possible (thinning), and the number of dielectric layers in a given size is increased as much as possible (multilayering) )It is necessary.

しかしながら、誘電体層の薄層化および多層化が進むにつれ、得られるコンデンサに構造欠陥(クラックやノンラミネーション)が発生しやすくなった。コンデンサ内部に構造欠陥を生じると、コンデンサとしての使用に耐えられず、不良品となってしまう。   However, as the dielectric layer becomes thinner and multilayered, structural defects (cracks and non-lamination) are likely to occur in the obtained capacitor. If a structural defect occurs inside the capacitor, it cannot be used as a capacitor, resulting in a defective product.

構造欠陥の原因の一つとして、グリーン積層体を切断して得られるグリーンチップを研磨する工程において、研磨時の衝撃力が大きいことなどが挙げられる。   As one of the causes of the structural defect, there is a large impact force at the time of polishing in the step of polishing the green chip obtained by cutting the green laminate.

クラックの発生を抑制する手段として、たとえば特許文献1では、予備積層した積層体を乾燥させ、その後にさらに積層して最終積層体を形成し、これを切断して、グリーンチップを得て固化乾燥を行っている。そして、固化乾燥時の溶剤量を特定の範囲とすることで、クラックの発生を抑制していることが記載されている。   As a means for suppressing the occurrence of cracks, for example, in Patent Document 1, a pre-laminated laminate is dried, and then further laminated to form a final laminate, which is cut to obtain a green chip and solidified and dried It is carried out. And it is described that the occurrence of cracks is suppressed by setting the amount of solvent during solidification drying to a specific range.

しかしながら、特許文献1では、研磨時の衝撃力に起因して発生する構造欠陥は考慮されていなかった。   However, Patent Document 1 does not consider structural defects that occur due to the impact force during polishing.

特開2007−294886号公報JP 2007-294886 A

積層型電子部品は、通常直方体形状を有しているため、製造工程において部品同士の衝突に起因する部品の欠陥(割れ、欠け)が生じてしまう。これに対して、グリーンチップあるいは焼結体を研磨し、角部を丸めることで上記の欠陥を抑制している。   Since the multilayer electronic component usually has a rectangular parallelepiped shape, a component defect (cracking or chipping) due to collision between components occurs in the manufacturing process. On the other hand, the above-mentioned defects are suppressed by polishing a green chip or a sintered body and rounding corners.

また、グリーンチップには、バインダ樹脂、溶剤および可塑剤等の有機成分が含まれているため、比較的硬度が低く、さらにチップ同士が付着しやすい状態となっている。そのため、研磨前に熱処理を行って有機成分を除去することにより、グリーンチップの硬度を高めて、付着防止や研磨効率の向上を図っている。このとき、残存する有機成分が多いと、脱バインダ工程等において、クラックが発生することがあった。   In addition, since the green chip contains organic components such as a binder resin, a solvent, and a plasticizer, the green chip has a relatively low hardness and the chips are more likely to adhere to each other. Therefore, heat treatment is performed before polishing to remove organic components, thereby increasing the hardness of the green chip to prevent adhesion and improve polishing efficiency. At this time, if there are many remaining organic components, cracks may occur in the binder removal step or the like.

さらに、本発明者等は、このような研磨工程において、直接的に生じるクラックだけではなくチップ内部に微細な構造欠陥(クラック発生源)が導入されることを見いだした。このクラック発生源は製造工程においてクラックとして生じるものではないが、製品とされた電子部品を使用する際あるいは使用中に、実装時のはんだ応力、実装される基板の撓み、製品自体の内部応力等により、クラック発生源が進行(成長)し、クラックやノンラミネーションとして顕在化してしまうことが判明した。   Furthermore, the present inventors have found that in such a polishing process, not only a directly generated crack but also a fine structural defect (crack generation source) is introduced into the chip. This source of cracks does not occur as a crack in the manufacturing process, but when using or during the use of electronic parts made as products, solder stress during mounting, bending of the mounted substrate, internal stress of the product itself, etc. As a result, it was found that the crack generation source progresses (grows) and manifests itself as a crack or non-lamination.

本発明の目的は、製造工程(研磨工程、脱バインダ工程等)に起因して生じる直接的なクラックなどの構造欠陥の発生の抑制に加え、製品とされた電子部品を使用する際あるいは使用中に誘発されるクラックも抑制された積層セラミックコンデンサなどの積層型電子部品を製造する方法を提供することである。   The object of the present invention is to suppress the occurrence of structural defects such as direct cracks caused by the manufacturing process (polishing process, debinder process, etc.), and when using electronic parts made as products. It is an object of the present invention to provide a method of manufacturing a multilayer electronic component such as a multilayer ceramic capacitor in which cracks induced by the crack are suppressed.

上記目的を達成するために、本発明に係る積層型電子部品の製造方法は、
セラミック層と電極層とが積層された素子本体を有する積層型電子部品を製造する方法であって、
グリーンシートと電極パターンとが積層されたグリーン積層体を切断して、バインダ樹脂、溶剤および可塑剤を少なくとも含むグリーンチップを得る工程と、
大気圧未満の圧力とした減圧雰囲気であって、かつ該雰囲気中の酸素分圧が、10Pa以上、大気圧における空気中の酸素分圧未満である雰囲気において、前記グリーンチップを熱処理する工程と、
熱処理後の前記グリーンチップを研磨する工程と、
研磨後の前記グリーンチップを、脱バインダ処理および焼成して、前記素子本体を得る工程と、を有する。
In order to achieve the above object, a manufacturing method of a multilayer electronic component according to the present invention includes
A method of manufacturing a multilayer electronic component having an element body in which a ceramic layer and an electrode layer are laminated,
Cutting a green laminate in which a green sheet and an electrode pattern are laminated to obtain a green chip containing at least a binder resin, a solvent, and a plasticizer;
Heat-treating the green chip in a reduced-pressure atmosphere having a pressure lower than atmospheric pressure and an oxygen partial pressure in the atmosphere being 10 Pa or higher and lower than an oxygen partial pressure in air at atmospheric pressure;
Polishing the green chip after heat treatment;
A step of removing the binder and baking the green chip after polishing to obtain the element body.

本発明では、雰囲気圧力および酸素分圧を上記の範囲に制御している。このようにすることで、熱処理工程におけるバインダ樹脂の分解を抑制しつつ、バインダ樹脂以外の有機成分(溶剤や可塑剤)を十分に除去できる。その結果、チップの保形性を保ちつつ、チップにおける各層間の接着性も確保される。したがって、研磨工程において、直接的なクラックや製品とされた電子部品を使用する際あるいは使用中に誘発されるクラックの起因となるチップ内部のクラック発生源(マイクロクラック)を効果的に抑制できる。しかも、焼成後の素子本体において、剥離強度のバラツキを小さくすることができる。   In the present invention, the atmospheric pressure and the oxygen partial pressure are controlled within the above ranges. By doing in this way, organic components (solvent and plasticizer) other than binder resin can fully be removed, suppressing decomposition | disassembly of binder resin in a heat treatment process. As a result, the adhesion between the layers of the chip is ensured while maintaining the shape retention of the chip. Therefore, it is possible to effectively suppress crack generation sources (microcracks) inside the chip that cause direct cracks or cracks induced during use in the polishing process. In addition, variations in peel strength can be reduced in the element body after firing.

好ましくは、前記減圧雰囲気における雰囲気圧力が、40Pa以上大気圧未満である。雰囲気圧力を上記の範囲に制御することで、本発明の効果をより高めることができる。   Preferably, the atmospheric pressure in the reduced pressure atmosphere is 40 Pa or more and less than atmospheric pressure. By controlling the atmospheric pressure within the above range, the effect of the present invention can be further enhanced.

好ましくは、熱処理後の前記グリーンチップ100重量%に対して、該グリーンチップに残存している残存カーボン量が3.5〜5.0重量%である。残存カーボン量を上記の範囲に制御することで、本発明の効果をより高めることができる。   Preferably, the amount of carbon remaining in the green chip is 3.5 to 5.0% by weight with respect to 100% by weight of the green chip after the heat treatment. The effect of the present invention can be further enhanced by controlling the residual carbon amount within the above range.

好ましくは、湿式バレル研磨により、前記グリーンチップを研磨する。このようにすることで、本発明の効果をより高めることができる。   Preferably, the green chip is polished by wet barrel polishing. By doing in this way, the effect of the present invention can be raised more.

好ましくは、前記素子本体表面に端子電極を形成する工程をさらに有し、
前記端子電極が、前記素子本体表面に付与される端子電極用塗料を焼き付けて形成される焼き付け層と、前記焼き付け層の上に形成されるめっき層と、から構成される。このようにすることで、本発明の効果をより高めることができる。
Preferably, the method further includes a step of forming a terminal electrode on the surface of the element body,
The terminal electrode includes a baking layer formed by baking a terminal electrode coating applied to the surface of the element body, and a plating layer formed on the baking layer. By doing in this way, the effect of the present invention can be raised more.

本発明により製造される積層型電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップバリスタ、チップサーミスタ、チップインダクタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品などが例示される。   The multilayer electronic component manufactured according to the present invention is not particularly limited, but includes a multilayer ceramic capacitor, a piezoelectric element, a chip varistor, a chip thermistor, a chip inductor, a chip resistor, and other surface mount (SMD) chip electronic components. Illustrated.

図1は本発明の一実施形態に係る積層型電子部品の製造方法により製造される積層セラミックコンデンサの概略断面図である。FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor manufactured by a method for manufacturing a multilayer electronic component according to an embodiment of the present invention. 図2(A)〜図2(B)はグリーンシートと電極パターンとの積層工程の一例を示す要部断面図である。FIG. 2A to FIG. 2B are cross-sectional views illustrating the main part of an example of a lamination process of a green sheet and an electrode pattern. 図3(A)〜図3(B)は図2(B)の続きの工程を示す要部断面図である。FIG. 3A to FIG. 3B are cross-sectional views showing the main part of the process subsequent to FIG.

以下、本発明を、図面に示す実施形態に基づき説明する。   Hereinafter, the present invention will be described based on embodiments shown in the drawings.

積層セラミックコンデンサの全体構成
まず、本発明に係る方法により製造される積層型電子部品の一例として、積層セラミックコンデンサの全体構成について説明する。
Overall Configuration of Multilayer Ceramic Capacitor First, the overall configuration of a multilayer ceramic capacitor will be described as an example of a multilayer electronic component manufactured by the method according to the present invention.

図1に示すように、本実施形態に係る積層セラミックコンデンサ2は、コンデンサ素体4と、第1端子電極6と第2端子電極8とを有する。コンデンサ素体4は、セラミック層としての誘電体層10と、内部電極層12とを有し、誘電体層10の間に、これらの内部電極層12が交互に積層してある。交互に積層される一方の内部電極層12は、コンデンサ素体4の一方の端部4aの外側に形成してある第1端子電極6の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層12は、コンデンサ素体4の他方の端部4bの外側に形成してある第2端子電極8の内側に対して電気的に接続してある。   As shown in FIG. 1, the multilayer ceramic capacitor 2 according to this embodiment includes a capacitor body 4, a first terminal electrode 6, and a second terminal electrode 8. The capacitor body 4 includes dielectric layers 10 as ceramic layers and internal electrode layers 12, and the internal electrode layers 12 are alternately stacked between the dielectric layers 10. One internal electrode layer 12 that is alternately stacked is electrically connected to the inside of the first terminal electrode 6 that is formed outside the one end 4 a of the capacitor body 4. The other internal electrode layers 12 stacked alternately are electrically connected to the inside of the second terminal electrode 8 formed outside the other end 4 b of the capacitor body 4.

誘電体層10の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムまたはこれらの混合物などの誘電体材料で構成される。各誘電体層10の厚みは、特に限定されないが、数μm〜数百μmのものが一般的である。本実施形態では、好ましくは1.0〜5.0μmである。   The material of the dielectric layer 10 is not particularly limited, and is made of a dielectric material such as calcium titanate, strontium titanate, barium titanate, or a mixture thereof. The thickness of each dielectric layer 10 is not particularly limited, but is generally several μm to several hundred μm. In the present embodiment, it is preferably 1.0 to 5.0 μm.

内部電極層12に含有される導電体材料は特に限定されないが、誘電体層10の構成材料が耐還元性を有する場合には、比較的安価な卑金属を用いることができる。卑金属としては、NiまたはNi合金が好ましい。Ni合金としては、Mn,Cr,CoおよびAlから選択される1種以上の元素とNiとの合金が好ましく、合金中のNi含有量は95重量%以上であることが好ましい。なお、NiまたはNi合金中には、P等の各種微量成分が0.1重量%程度以下含まれていてもよい。また、内部電極層12は、市販の電極用ペーストを使用して形成してもよい。内部電極層12の厚みは用途等に応じて適宜決定すればよい。   Although the conductor material contained in the internal electrode layer 12 is not particularly limited, a relatively inexpensive base metal can be used when the constituent material of the dielectric layer 10 has reduction resistance. As the base metal, Ni or Ni alloy is preferable. The Ni alloy is preferably an alloy of Ni and one or more elements selected from Mn, Cr, Co and Al, and the Ni content in the alloy is preferably 95% by weight or more. In addition, in Ni or Ni alloy, various trace components, such as P, may be contained about 0.1 wt% or less. The internal electrode layer 12 may be formed using a commercially available electrode paste. What is necessary is just to determine the thickness of the internal electrode layer 12 suitably according to a use etc.

端子電極6および8の材質も特に限定されず、通常、銅や銅合金、ニッケルやニッケル合金などが用いられるが、銀や銀とパラジウムの合金なども使用することができる。端子電極6および8の厚みも特に限定されないが、通常10〜50μm程度である。   The material of the terminal electrodes 6 and 8 is not particularly limited, and usually copper, a copper alloy, nickel, a nickel alloy, or the like is used, but silver, an alloy of silver and palladium, or the like can also be used. The thickness of the terminal electrodes 6 and 8 is not particularly limited, but is usually about 10 to 50 μm.

積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2が直方体形状の場合は、通常、縦(0.6〜5.6mm、好ましくは0.6〜3.2mm)×横(0.3〜5.0mm、好ましくは0.3〜1.6mm)×厚み(0.1〜1.9mm、好ましくは0.3〜1.6mm)程度である。   The shape and size of the multilayer ceramic capacitor 2 may be appropriately determined according to the purpose and application. When the multilayer ceramic capacitor 2 has a rectangular parallelepiped shape, it is usually vertical (0.6 to 5.6 mm, preferably 0.6 to 3.2 mm) × horizontal (0.3 to 5.0 mm, preferably 0.3 to 1.6 mm) × thickness (0.1 to 1.9 mm, preferably 0.3 to 1.6 mm).

積層セラミックコンデンサの製造方法
次に、本実施形態に係る製造方法の一例として、積層セラミックコンデンサ2を製造する方法について説明する。
Method for Manufacturing Multilayer Ceramic Capacitor Next, a method for manufacturing the multilayer ceramic capacitor 2 will be described as an example of the manufacturing method according to the present embodiment.

まず、焼成後に図1に示す誘電体層10を構成することになるグリーンシートを形成するために、グリーンシート用塗料を準備する。   First, in order to form a green sheet that will constitute the dielectric layer 10 shown in FIG. 1 after firing, a green sheet paint is prepared.

グリーンシート用塗料は、本実施形態では、誘電体材料の原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。   In this embodiment, the green sheet paint is composed of an organic solvent-based paste or a water-based paste obtained by kneading a dielectric material and an organic vehicle.

誘電体材料の原料としては、上述した複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。誘電体材料の原料は、通常、平均粒子径が好ましくは0.2〜0.5μmの粉末として用いられる。なお、きわめて薄いグリーンシートを形成するためには、グリーンシート厚みよりも細かい粉末を使用することが望ましい。   As a raw material of the dielectric material, various compounds that become composite oxides and oxides as described above, for example, carbonates, nitrates, hydroxides, organometallic compounds, and the like can be appropriately selected and mixed for use. The raw material for the dielectric material is usually used as a powder having an average particle diameter of preferably 0.2 to 0.5 μm. In order to form a very thin green sheet, it is desirable to use a powder finer than the thickness of the green sheet.

有機ビヒクルとは、バインダ樹脂を有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダ樹脂としては、特に限定されず、エチルセルロース、ポリビニルブチラール、アクリル樹脂などの通常の各種バインダ樹脂が例示される。   An organic vehicle is obtained by dissolving a binder resin in an organic solvent. The binder resin used for the organic vehicle is not particularly limited, and examples thereof include various usual binder resins such as ethyl cellulose, polyvinyl butyral, and acrylic resin.

また、有機ビヒクルに用いられる有機溶剤も特に限定されず、アルコール、アセトン、メチルエチルケトン(MEK)、トルエン、キシレン、酢酸エチル、ステアリン酸ブチル、ターピネオール、ブチルカルビトール、イソボニルアセテートなどの通常の有機溶剤が例示される。   Also, the organic solvent used in the organic vehicle is not particularly limited, and usual organic solvents such as alcohol, acetone, methyl ethyl ketone (MEK), toluene, xylene, ethyl acetate, butyl stearate, terpineol, butyl carbitol, isobornyl acetate, etc. Is exemplified.

なお、グリーンシート用塗料が水系ペーストである場合には、バインダ樹脂としてたとえばポリビニルアルコールなどの水溶性のものを用いればよい。   When the green sheet paint is an aqueous paste, a water-soluble material such as polyvinyl alcohol may be used as the binder resin.

また、グリーンシート用塗料中には、必要に応じて各種分散剤、可塑剤、帯電除剤、誘電体、ガラスフリット、絶縁体などから選択される添加物が含有されても良い。可塑剤はグリーンシートの成形性やスタック性を向上させるため、可塑剤が含有されていることが好ましい。ただし、これらの総含有量は、10重量部以下とすることが望ましい。   The green sheet paint may contain additives selected from various dispersants, plasticizers, antistatic agents, dielectrics, glass frit, insulators, and the like, if necessary. In order to improve the moldability and stackability of the green sheet, the plasticizer preferably contains a plasticizer. However, the total content of these is preferably 10 parts by weight or less.

可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。可塑剤を配合する場合の塗料中における可塑剤の重量割合は、特に限定されず、バインダ100重量部に対して、好ましくは40〜70重量部である。可塑剤が少なすぎると、グリーンシートが脆くなる傾向にあり、多すぎると、可塑剤が滲み出し、取り扱いが困難である。   Examples of the plasticizer include phthalate esters such as dioctyl phthalate and benzylbutyl phthalate, adipic acid, phosphate esters, glycols, and the like. The weight ratio of the plasticizer in the paint in the case of blending the plasticizer is not particularly limited, and is preferably 40 to 70 parts by weight with respect to 100 parts by weight of the binder. If the amount of the plasticizer is too small, the green sheet tends to be brittle. If the amount is too large, the plasticizer oozes out and is difficult to handle.

グリーンシートの形成
次に、上述のグリーンシート用塗料を用いて、図2(A)に示すように、支持体としてのキャリアシート20上に、好ましくは2.0〜7.0μm程度の厚みで、グリーンシート10aを形成する。
Formation of Green Sheet Next, as shown in FIG. 2 (A), using the above-described green sheet coating material, the carrier sheet 20 as a support is preferably formed to a thickness of about 2.0 to 7.0 μm. The green sheet 10a is formed.

キャリアシート20としては、たとえばPETフィルムなどが用いられ、剥離性を改善するために、シリコーンなどがコーティングしてあるものが好ましい。   As the carrier sheet 20, for example, a PET film or the like is used, and a film coated with silicone or the like is preferable in order to improve peelability.

グリーンシート10aは、キャリアシート20に形成された後に乾燥される。グリーンシート10aの乾燥温度は、好ましくは50〜100℃であり、乾燥時間は、好ましくは1〜5分である。   The green sheet 10 a is dried after being formed on the carrier sheet 20. The drying temperature of the green sheet 10a is preferably 50 to 100 ° C., and the drying time is preferably 1 to 5 minutes.

また、グリーンシート10a上にさらにグリーンシート10aを形成し、グリーンシート10aが複数枚積層された外層用グリーンシートを準備しておく。   Further, a green sheet 10a is further formed on the green sheet 10a, and an outer layer green sheet in which a plurality of green sheets 10a are stacked is prepared.

電極パターンの形成
次に、図2(B)に示すように、グリーンシート10aの一方の表面には、焼成後に図1に示す内部電極層12を構成することとなる電極パターン12aが形成される。電極パターン12aの形成方法としては、特に限定されないが、印刷法、転写法、薄膜法などが例示される。本実施形態では、スクリーン印刷により、グリーンシート10a上に内部電極層用塗料が所定パターンで塗布される。その後乾燥され、電極パターン12aが形成される。
Formation of Electrode Pattern Next, as shown in FIG. 2B, an electrode pattern 12a that will form the internal electrode layer 12 shown in FIG. 1 after firing is formed on one surface of the green sheet 10a. . A method for forming the electrode pattern 12a is not particularly limited, and examples thereof include a printing method, a transfer method, and a thin film method. In the present embodiment, the internal electrode layer coating material is applied in a predetermined pattern on the green sheet 10a by screen printing. Thereafter, the electrode pattern 12a is formed by drying.

内部電極層用塗料は、各種導電性金属や合金からなる導電体材料、あるいは焼成後に上記した導電体材料となる各種酸化物、有機金属化合物、レジネート等と、有機ビヒクルとを混練して調製する。   The coating material for the internal electrode layer is prepared by kneading a conductive material made of various conductive metals and alloys, or various oxides, organometallic compounds, resinates, and the like that become the conductive material described above after firing with an organic vehicle. .

本実施形態では、内部電極層用塗料を製造する際に用いる導電体材料としては、NiやNi合金、さらにはこれらの混合物を用いることが好ましい。このような導電体材料は、球状、リン片状等、その形状に特に制限はなく、また、これらの形状のものが混合したものであってもよい。   In the present embodiment, it is preferable to use Ni, Ni alloy, or a mixture thereof as the conductor material used when manufacturing the internal electrode layer coating material. There are no particular restrictions on the shape of such a conductor material, such as a spherical shape or a flake shape, and a mixture of these shapes may be used.

有機ビヒクルは、グリーンシート用塗料のそれと同様に、バインダ樹脂および有機溶剤を含有するものである。バインダ樹脂としては、たとえばエチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン、または、これらの共重合体などが例示される。バインダ樹脂は、内部電極層用塗料中に、導電体材料(金属または合金粉体)100重量部に対して、好ましくは8〜20重量部含まれる。   The organic vehicle contains a binder resin and an organic solvent, similar to that of the green sheet paint. Examples of the binder resin include ethyl cellulose, acrylic resin, polyvinyl butyral, polyvinyl acetal, polyvinyl alcohol, polyolefin, polyurethane, polystyrene, and copolymers thereof. The binder resin is preferably included in the internal electrode layer coating material in an amount of 8 to 20 parts by weight with respect to 100 parts by weight of the conductor material (metal or alloy powder).

また、溶剤としては、たとえばテルピネオール、ブチルカルビトール、ケロシン等公知のものはいずれも使用可能である。溶剤の含有量は、ペースト全体に対して、好ましくは20〜55重量部程度とする。   As the solvent, any known solvent such as terpineol, butyl carbitol, or kerosene can be used. The content of the solvent is preferably about 20 to 55 parts by weight with respect to the entire paste.

また、内部電極層用塗料中には、必要に応じて各種分散剤、可塑剤、帯電除剤、誘電体、ガラスフリット、絶縁体などから選択される添加物が含有されても良い。ただし、これらの総含有量は、10重量部以下とすることが望ましい。   The internal electrode layer coating material may contain additives selected from various dispersants, plasticizers, antistatic agents, dielectrics, glass frit, insulators, and the like as required. However, the total content of these is preferably 10 parts by weight or less.

本実施形態では、可塑剤は電極パターンの成形性やスタック性を向上させるため、内部電極層用塗料に可塑剤が含有されていることが好ましい。可塑剤としては、フタル酸ベンジルブチル(BBP)などのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。可塑剤の含有量は、内部電極層用塗料中に、バインダ樹脂100重量部に対して、好ましくは10〜300重量部、さらに好ましくは10〜200重量部である。なお、可塑剤の含有量が多すぎると、電極パターン12aの強度が著しく低下する傾向にある。   In the present embodiment, since the plasticizer improves the moldability and stackability of the electrode pattern, the internal electrode layer paint preferably contains a plasticizer. Examples of the plasticizer include phthalic acid esters such as benzylbutyl phthalate (BBP), adipic acid, phosphoric acid esters, glycols, and the like. The content of the plasticizer is preferably 10 to 300 parts by weight, more preferably 10 to 200 parts by weight with respect to 100 parts by weight of the binder resin in the internal electrode layer coating material. In addition, when there is too much content of a plasticizer, it exists in the tendency for the intensity | strength of the electrode pattern 12a to fall remarkably.

なお、内部電極層用塗料には、必要に応じて、共材としてのセラミック粉末が含まれていても良い。共材は、焼成工程において導電体材料の焼結を抑制する作用を奏する。   Note that the internal electrode layer coating material may contain ceramic powder as a co-material, if necessary. The common material has an effect of suppressing the sintering of the conductor material in the firing step.

なお、グリーンシートと電極パターンとの段差が積層工程に悪影響を及ぼす場合には、グリーンシート10aの表面に、所定パターンの電極パターン12aを印刷法で形成した後、またはその前に、電極パターン12aが形成されていないグリーンシート10aの表面に、電極パターン12aと実質的に同じ厚みの余白パターンを形成してもよい。   When the step between the green sheet and the electrode pattern adversely affects the lamination process, the electrode pattern 12a is formed after or before the electrode pattern 12a having a predetermined pattern is formed on the surface of the green sheet 10a by the printing method. A blank pattern having substantially the same thickness as that of the electrode pattern 12a may be formed on the surface of the green sheet 10a on which no is formed.

グリーン積層体の形成
その後、図3(A)に示すように、内部電極パターン12aが形成されたグリーンシート10a(内層用グリーンシート)をキャリアシート20から剥離し、内部電極パターン12aが形成されていないグリーンシート10aを複数枚積層したもの(外層用グリーンシート)の上に、積層する。そして、図3(B)に示すように、この作業を繰り返し、内層用グリーンシートを所望の積層数まで交互に積層し、最後に複数枚積層した外層用グリーンシートを積層して、積層方向の両側から外層用グリーンシートで内層用グリーンシートを挟み込んだ構成を有するグリーン積層体を作製する。
After forming the green laminate , as shown in FIG. 3A, the green sheet 10a (inner layer green sheet) on which the internal electrode pattern 12a is formed is peeled from the carrier sheet 20 to form the internal electrode pattern 12a. A plurality of green sheets 10a that are not stacked are stacked on an outer layer green sheet (outer layer green sheet). Then, as shown in FIG. 3 (B), this operation is repeated, and the inner layer green sheets are alternately stacked up to the desired number of layers, and finally the outer layer green sheets are stacked in the stacking direction. A green laminate having a configuration in which the green sheet for the inner layer is sandwiched between the green sheets for the outer layer from both sides is produced.

その後、このグリーン積層体を最終加圧する。最終加圧時の圧力は、好ましくは10〜200MPaである。また、加熱温度は、40〜100℃が好ましい。この積層体を所定サイズに切断し、グリーンチップを得る。得られたグリーンチップは熱処理(固化乾燥)される。   Thereafter, the green laminate is finally pressurized. The pressure at the time of final pressurization is preferably 10 to 200 MPa. Moreover, 40-100 degreeC is preferable for heating temperature. The laminate is cut into a predetermined size to obtain a green chip. The obtained green chip is heat-treated (solidified and dried).

固化乾燥
固化乾燥処理は、雰囲気圧力を大気圧未満の圧力とした減圧雰囲気であって、かつ該雰囲気中の酸素分圧が10Pa以上、大気圧における空気中の酸素分圧未満である雰囲気で行う。雰囲気圧力は、40Pa以上大気圧未満であることが好ましく、50〜5000Paであることがより好ましい。また、酸素分圧は、1000Pa以下であることが好ましく、10〜1000Paであることがより好ましい。
Solidification drying The solidification drying treatment is performed in a reduced-pressure atmosphere in which the atmospheric pressure is less than atmospheric pressure, and the oxygen partial pressure in the atmosphere is 10 Pa or more and less than the oxygen partial pressure in air at atmospheric pressure. . The atmospheric pressure is preferably 40 Pa or more and less than atmospheric pressure, and more preferably 50 to 5000 Pa. Moreover, it is preferable that oxygen partial pressure is 1000 Pa or less, and it is more preferable that it is 10-1000 Pa.

雰囲気圧力が低すぎると、焼結後のチップの剥離強度のバラツキが大きくなる傾向にある。逆に高すぎると、バインダ樹脂以外の有機成分(溶剤や可塑剤)が十分に除去されない傾向にある。その結果、脱バインダ工程において、これらの有機成分が急激に除去され、クラックが多く発生する傾向にある。また、チップの保形性が低下するため、研磨時の効率が低下する傾向にある。   If the atmospheric pressure is too low, the variation in peel strength of the chip after sintering tends to increase. On the other hand, if it is too high, organic components other than the binder resin (solvent and plasticizer) tend not to be sufficiently removed. As a result, in the binder removal process, these organic components are rapidly removed, and many cracks tend to occur. In addition, since the shape retention of the tip is lowered, the efficiency during polishing tends to be lowered.

また、酸素分圧が低すぎると、バインダ樹脂以外の有機成分(溶剤や可塑剤)が十分に除去されない傾向にある。その結果、脱バインダ工程において、これらの有機成分が急激に除去され、クラックが多く発生する傾向にある。また、チップの保形性が低下する傾向にある。逆に酸素分圧が高すぎると、バインダ樹脂の分解を抑制できない傾向にある。   If the oxygen partial pressure is too low, organic components (solvents and plasticizers) other than the binder resin tend not to be sufficiently removed. As a result, in the binder removal process, these organic components are rapidly removed, and many cracks tend to occur. In addition, the shape retention of the tip tends to decrease. On the contrary, if the oxygen partial pressure is too high, decomposition of the binder resin tends not to be suppressed.

なお、雰囲気圧力と酸素分圧とを上記の範囲内とするには、固化乾燥処理で使用される加熱装置内を減圧してもよいし、たとえば不活性ガスを装置内に導入して酸素をパージしてもよい。   In order to set the atmospheric pressure and the oxygen partial pressure within the above ranges, the inside of the heating device used in the solidification drying process may be depressurized. For example, an inert gas may be introduced into the device to introduce oxygen. It may be purged.

固化乾燥処理の具体的な条件としては、たとえば以下のように設定すればよい。   Specific conditions for the solidification drying process may be set as follows, for example.

保持温度は、好ましくは140〜180℃であり、保持時間は、好ましくは2〜10時間である。保持温度が低いあるいは保持時間が短すぎると、脱バインダ工程において、クラックが多く発生する傾向にある。逆に、保持温度が高いあるいは保持時間が長すぎると、バインダ樹脂の分解を抑制できず、製造工程においてクラックが発生するだけではなく、製品としての使用中に誘発されるクラックが増加する傾向にある。   The holding temperature is preferably 140 to 180 ° C., and the holding time is preferably 2 to 10 hours. If the holding temperature is low or the holding time is too short, many cracks tend to occur in the binder removal step. Conversely, if the holding temperature is high or the holding time is too long, the decomposition of the binder resin cannot be suppressed, and not only cracks are generated in the manufacturing process, but also cracks induced during use as a product tend to increase. is there.

また、固化乾燥後のグリーンチップ100重量%に対して、該グリーンチップに残存している残存カーボン量(有機成分)は、好ましくは3.5〜5.0重量%、より好ましくは4.0〜4.5重量%である。残存カーボン量が少なすぎると、バインダ樹脂の分解を抑制できず、製造工程においてクラックが発生するだけではなく、製品としての使用中に誘発されるクラックが増加する傾向にある。逆に、残存カーボン量が多すぎると、脱バインダ時に誘発されるクラックが増加する傾向にある。また、チップの保形性が低下する傾向にある。   The amount of carbon remaining in the green chip (organic component) is preferably 3.5 to 5.0% by weight, more preferably 4.0%, with respect to 100% by weight of the green chip after solidification and drying. -4.5 wt%. If the amount of residual carbon is too small, decomposition of the binder resin cannot be suppressed, and cracks are not only generated in the manufacturing process but also cracks induced during use as a product tend to increase. On the other hand, when the amount of residual carbon is too large, cracks induced at the time of binder removal tend to increase. In addition, the shape retention of the tip tends to decrease.

このように、固化乾燥工程における雰囲気圧力と酸素分圧とを上記の範囲内に制御することで、バインダ樹脂の分解を抑制しつつ、バインダ樹脂以外の有機成分を除去することができる。すなわち、各層間の接着性を十分に確保した状態でグリーンチップを硬化させることができる。その結果、後述する研磨工程において、直接的なクラックの発生あるいは製品使用時に顕在化するクラックの発生源となるマイクロクラックの発生を抑制できる。また、脱バインダ時クラックの発生も抑制することができる。   Thus, by controlling the atmospheric pressure and the oxygen partial pressure in the solidification drying step within the above ranges, organic components other than the binder resin can be removed while suppressing the decomposition of the binder resin. That is, the green chip can be cured in a state where sufficient adhesion between the layers is ensured. As a result, it is possible to suppress generation of direct cracks or generation of microcracks that become a source of cracks that are manifested when the product is used in a polishing process described later. In addition, the occurrence of cracks during binder removal can be suppressed.

研磨
固化乾燥後、グリーンチップに対し研磨を行う。研磨方法は特に制限されず、また、乾式であるか湿式であるかは問わない。本実施形態では、湿式バレル研磨を行う。湿式バレル研磨では、バレル容器にメディアおよび水とともにグリーンチップを投入し、公知のバレル機により所定時間研磨を行う。なお、メディアとしては、アルミナ、ジルコニア等のボールまたはビーズを用いればよい。本実施形態のように研磨を湿式バレル研磨とした場合には、弱い衝撃力で研磨できるため、グリーンチップに欠陥が生じにくくすることができる。また、液体がグリーンチップに浸入した場合にも、クラックの成長を防止することができる。
After polishing solidified drying and polishing to the green chip. The polishing method is not particularly limited, and it does not matter whether it is dry or wet. In this embodiment, wet barrel polishing is performed. In wet barrel polishing, green chips are put into a barrel container together with media and water, and polishing is performed for a predetermined time with a known barrel machine. As the medium, balls or beads such as alumina or zirconia may be used. When the wet barrel polishing is used as in the present embodiment, since the polishing can be performed with a weak impact force, defects in the green chip can be made difficult to occur. Also, crack growth can be prevented when liquid enters the green chip.

また、上記の固化乾燥により、固化乾燥後のグリーンチップから溶剤や可塑剤等のグリーンチップの硬度を低下させる成分が除去されているため、研磨を効率的に行うことができる。   Moreover, since the component which lowers | hangs the hardness of green chips, such as a solvent and a plasticizer, is removed from the green chip after solidification drying by said solidification drying, grinding | polishing can be performed efficiently.

脱バインダ、焼成など
研磨後に脱バインダ処理を行う。本実施形態では、内部電極層12を形成するための導電体材料としてNiが含有されているため、脱バインダ処理における雰囲気は、空気中または窒素雰囲気にすることが好ましい。また、それ以外の脱バインダ条件としては、昇温速度を好ましくは5〜300℃/時間、保持温度を好ましくは200〜400℃、温度保持時間を好ましくは0.5〜20時間とする。
A binder removal treatment is performed after polishing such as binder removal and firing . In this embodiment, since Ni is contained as a conductor material for forming the internal electrode layer 12, the atmosphere in the debinding process is preferably an air atmosphere or a nitrogen atmosphere. As other binder removal conditions, the rate of temperature rise is preferably 5 to 300 ° C./hour, the holding temperature is preferably 200 to 400 ° C., and the temperature holding time is preferably 0.5 to 20 hours.

続いて、本実施形態では、グリーンチップの焼成を、好ましくは1000〜1400℃の温度で行う。焼成温度が低すぎると、焼結後の誘電体層10の緻密化が不十分となり、静電容量が不足する傾向にあり、また、高すぎると、誘電体層10が過焼成となり、直流電界印加時の容量経時変化が大きくなる傾向にある。   Subsequently, in the present embodiment, the green chip is preferably fired at a temperature of 1000 to 1400 ° C. If the firing temperature is too low, densification of the dielectric layer 10 after sintering tends to be insufficient and the capacitance tends to be insufficient, and if it is too high, the dielectric layer 10 will be overfired, resulting in a direct current electric field. There is a tendency that the change with time of the capacitance during application tends to increase.

また、本実施形態では、焼成雰囲気は還元性雰囲気とすることが好ましく、グリーンチップを好ましくは10−10 〜10−2Paの酸素分圧を持つ雰囲気中で焼成する。焼成時の酸素分圧が低すぎると、内部電極層12の導電材が異常焼結を起こし、途切れてしまうことがあり、逆に酸素分圧が高すぎると、内部電極層12が酸化する傾向がある。雰囲気ガスとしてはたとえば、加湿したNとHとの混合ガスを用いればよい。 In the present embodiment, the firing atmosphere is preferably a reducing atmosphere, and the green chip is preferably fired in an atmosphere having an oxygen partial pressure of 10 −10 to 10 −2 Pa. If the oxygen partial pressure during firing is too low, the conductive material of the internal electrode layer 12 may be abnormally sintered and may be interrupted. Conversely, if the oxygen partial pressure is too high, the internal electrode layer 12 tends to oxidize. There is. As the atmospheric gas, for example, a humidified mixed gas of N 2 and H 2 may be used.

これ以外の焼成条件としては、昇温速度を好ましくは50〜500℃/時間、温度保持時間を好ましくは0.5〜8時間、冷却速度を好ましくは50〜500℃/時間とする。   As other firing conditions, the heating rate is preferably 50 to 500 ° C./hour, the temperature holding time is preferably 0.5 to 8 hours, and the cooling rate is preferably 50 to 500 ° C./hour.

本実施形態では、焼成後の素子本体にはアニールを施すことが好ましい。アニールは、誘電体層10を再酸化するための処理であり、これにより絶縁抵抗(IR)の加速寿命を著しく長くすることができ、信頼性が向上する。アニールは、焼成時の還元雰囲気よりも高い酸素分圧下で行うことが好ましく、具体的には、酸素分圧が好ましくは10−2〜100Paの雰囲気で行う。アニール時の酸素分圧が低すぎると、誘電体層10の再酸化が困難であり、逆に高すぎると、内部電極層12が酸化して絶縁化する傾向にある。 In this embodiment, it is preferable to anneal the element body after firing. Annealing is a process for re-oxidizing the dielectric layer 10, whereby the accelerated life of the insulation resistance (IR) can be remarkably increased, and the reliability is improved. The annealing is preferably performed under an oxygen partial pressure higher than the reducing atmosphere at the time of firing. Specifically, the annealing is preferably performed in an atmosphere having an oxygen partial pressure of preferably 10 −2 to 100 Pa. If the oxygen partial pressure during annealing is too low, it is difficult to re-oxidize the dielectric layer 10, while if it is too high, the internal electrode layer 12 tends to be oxidized and insulated.

本実施形態では、アニール時の保持温度または最高温度を、好ましくは1200℃以下の温度とする。また、保持時間は好ましくは0.5〜4時間とする。なお、アニールは昇温過程および降温過程だけから構成してもよい。すなわち、温度保持時間を零としてもよい。この場合、保持温度は最高温度と同義である。   In the present embodiment, the holding temperature or maximum temperature during annealing is preferably set to a temperature of 1200 ° C. or lower. The holding time is preferably 0.5 to 4 hours. Note that annealing may be composed of only a temperature raising process and a temperature lowering process. That is, the temperature holding time may be zero. In this case, the holding temperature is synonymous with the maximum temperature.

これ以外のアニール条件としては、冷却速度を好ましくは50〜500℃/時間とする。また、アニールの雰囲気ガスとしては、たとえば、加湿したNガス等を用いることが好ましい。なお、脱バインダ処理、焼成およびアニールは、連続して行っても、独立に行ってもよい。 As other annealing conditions, the cooling rate is preferably 50 to 500 ° C./hour. Further, as the annealing atmosphere gas, for example, humidified N 2 gas or the like is preferably used. The binder removal treatment, firing and annealing may be performed continuously or independently.

このようにして得られた焼結体(素子本体4)には、例えばバレル研磨、サンドブラスト等にて端面研磨を施し、端子電極用塗料を焼きつけて下地電極(焼き付け層)が形成される。端子電極用塗料の焼成条件は、例えば、加湿したNとHとの混合ガス中で600〜800℃にて10分間〜1時間程度とすることが好ましい。そして、焼き付け層上にめっきを行い、端子電極6,8を形成する。このとき、素子本体中にマイクロクラックが存在していると、マイクロクラック内にめっき液が浸入し、製品の使用時において、マイクロクラックが進行(成長)し、クラックが顕在化してしまうことがある。本実施形態に係る発明によれば、端子電極が焼き付け層およびめっき層から構成されていても、上記のようなめっき液の浸入により誘発されるクラックを効果的に抑制できる。なお、端子電極用塗料は、上記した内部電極層用塗料と同様にして調製すればよい。 The sintered body (element body 4) thus obtained is subjected to end face polishing by, for example, barrel polishing, sand blasting or the like, and terminal electrode paint is baked to form a base electrode (baked layer). The terminal electrode coating condition is preferably set, for example, to about 10 minutes to 1 hour at 600 to 800 ° C. in a humidified mixed gas of N 2 and H 2 . Then, plating is performed on the baking layer to form the terminal electrodes 6 and 8. At this time, if there is a microcrack in the element body, the plating solution may enter the microcrack, and the microcrack may progress (grow) and become apparent when the product is used. . According to the invention according to the present embodiment, even if the terminal electrode is composed of a baking layer and a plating layer, cracks induced by the penetration of the plating solution as described above can be effectively suppressed. In addition, what is necessary is just to prepare the coating material for terminal electrodes like the above-mentioned coating material for internal electrode layers.

このようにして製造された本発明の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。   The multilayer ceramic capacitor of the present invention thus manufactured is mounted on a printed circuit board by soldering or the like and used for various electronic devices.

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。   The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention.

たとえば、上述した実施形態では、印刷法により、グリーンシートの表面に電極パターンを直接形成しているが、転写法を用いて、グリーンシートの表面に電極パターンを形成してもよい。   For example, in the above-described embodiment, the electrode pattern is directly formed on the surface of the green sheet by a printing method. However, the electrode pattern may be formed on the surface of the green sheet by using a transfer method.

また、電極パターン12aが形成されたグリーンシート10aを、接着層を介して外層用グリーンシート上に積層してもよい。あるいは、電極パターン12aが形成されたグリーンシート10aを積層して所定の積層数とした積層体ブロックを形成し、これを、接着層を介して積層してもよい。   Alternatively, the green sheet 10a on which the electrode pattern 12a is formed may be laminated on the outer layer green sheet via an adhesive layer. Alternatively, a green body block 10a on which the electrode pattern 12a is formed may be laminated to form a laminated body block having a predetermined number of laminated layers, which may be laminated via an adhesive layer.

また、上述した実施形態では、端子電極6、8を有する2端子型の積層セラミックコンデンサを製造しているが、多端子型の積層型電子部品の製造に適用してもよい。   In the above-described embodiment, the two-terminal multilayer ceramic capacitor having the terminal electrodes 6 and 8 is manufactured. However, the present invention may be applied to the manufacture of multi-terminal multilayer electronic components.

さらに、本発明に係る方法は、積層セラミックコンデンサの製造方法に限らず、その他の積層型電子部品の製造方法としても適用することが可能である。   Furthermore, the method according to the present invention is not limited to a method for manufacturing a multilayer ceramic capacitor, but can also be applied as a method for manufacturing other multilayer electronic components.

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。   Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.

実施例1
グリーンシート用塗料の作製
セラミック粉末としてのBaTiO系粉末:100重量部と、バインダ樹脂としてのアクリル樹脂:4.8重量部と、溶剤としての酢酸エチル:100重量部、溶剤としてのトルエン:4重量部と、可塑剤としてのフタル酸ジオクチル(DOP):2.4重量部と、をボールミルでスラリー化してグリーンシート用塗料とした。
Example 1
Preparation of paint for green sheet BaTiO 3 system powder as ceramic powder: 100 parts by weight, acrylic resin as binder resin: 4.8 parts by weight, ethyl acetate as solvent: 100 parts by weight, toluene as solvent: 4 Part by weight and dioctyl phthalate (DOP) as plasticizer: 2.4 parts by weight were slurried with a ball mill to obtain a green sheet paint.

内部電極層用塗料
平均粒径が0.2μmのNi粒子100重量部と、有機ビヒクル(エチルセルロース8重量部をブチルカルビトール92重量部に溶解したもの)40重量部、ブチルカルビトール10重量部とを3本ロールにより混練し、スラリー化して内部電極層用塗料とした。
100 parts by weight of Ni particles having an average particle diameter of the internal electrode layer coating of 0.2 μm, 40 parts by weight of an organic vehicle (8 parts by weight of ethyl cellulose dissolved in 92 parts by weight of butyl carbitol), 10 parts by weight of butyl carbitol, Was kneaded with three rolls and slurried to obtain a coating for the internal electrode layer.

グリーンシートおよびグリーン積層体の形成
上記のグリーンシート用塗料を用いて、PETフィルム上に、厚み3.0μmのグリーンシートを形成し、乾燥することでグリーンシート10aを作製した。乾燥条件は、乾燥炉内の温度が60℃〜70℃、乾燥時間が2分であった。次に、形成したグリーンシートの表面に、電極パターン12aを形成した。電極パターン12aは、上記の内部電極層用塗料を用いた印刷法により、1.5μmの厚みで形成した。続いて、図3に示す方法で、次々に、電極パターン12aが形成されたグリーンシート10a(内層用グリーンシート)を外層用グリーンシートの上に積層し、グリーン積層体を形成した。このグリーン積層体を、所定サイズに切断し、グリーンチップを得た。
Formation of Green Sheet and Green Laminate Using the above green sheet coating material, a green sheet having a thickness of 3.0 μm was formed on a PET film and dried to prepare a green sheet 10a. As drying conditions, the temperature in the drying furnace was 60 ° C. to 70 ° C., and the drying time was 2 minutes. Next, an electrode pattern 12a was formed on the surface of the formed green sheet. The electrode pattern 12a was formed with a thickness of 1.5 μm by the printing method using the internal electrode layer coating material. Subsequently, by the method shown in FIG. 3, the green sheets 10a (inner layer green sheets) on which the electrode patterns 12a were formed were laminated on the outer layer green sheets to form a green laminate. This green laminate was cut into a predetermined size to obtain a green chip.

固化乾燥
次に、得られたグリーンチップに対して固化乾燥を行った。固化乾燥は、昇温速度:50℃/時間、保持温度:180℃、保持時間:10時間で行った。固化乾燥時の雰囲気圧力および酸素分圧は表1に示す圧力とした。
Solidification drying Next, the obtained green chip was solidified and dried. Solidification drying was performed at a temperature rising rate: 50 ° C./hour, a holding temperature: 180 ° C., and a holding time: 10 hours. The atmospheric pressure and oxygen partial pressure during solidification drying were set to the pressures shown in Table 1.

湿式バレル研磨
次に、固化乾燥後のグリーンチップに対して、湿式バレル研磨を行った。グリーンチップは、メディアおよび水とともにバレル容器内に投入され、公知のバレル機により、1.0時間バレル研磨された。バレル研磨後のグリーンチップは、水で洗浄後乾燥された。
Wet barrel polishing Next, wet barrel polishing was performed on the solidified and dried green chip. The green chip was put into a barrel container together with media and water, and barrel-polished by a known barrel machine for 1.0 hour. The green chip after barrel polishing was washed with water and dried.

脱バインダ、焼成、アニール
次に、バレル研磨後のグリーンチップに対して、脱バインダ処理を行った。
脱バインダは、昇温速度:15℃/時間、保持温度:600℃、保持時間:2時間、雰囲気ガス:空気中、で行った。
Binder removal, firing, annealing Next, the green chip after barrel polishing was subjected to binder removal treatment.
The binder removal was performed at a temperature rising rate: 15 ° C./hour, a holding temperature: 600 ° C., a holding time: 2 hours, and an atmospheric gas: in the air.

次に、脱バインダ処理後のグリーンチップに対して、焼成およびアニール(熱処理)を行って、チップ形状の焼結体を作製した。焼成は、昇温速度:300℃/時間、保持温度:1200℃、保持時間:2時間、冷却速度:200℃/時間、雰囲気ガス:NとH(5%)との混合ガス、で行った。 Next, the green chip after the binder removal treatment was fired and annealed (heat treatment) to produce a chip-shaped sintered body. Firing is performed at a heating rate of 300 ° C./hour, a holding temperature of 1200 ° C., a holding time of 2 hours, a cooling rate of 200 ° C./hour, and an atmospheric gas: a mixed gas of N 2 and H 2 (5%). went.

アニール(再酸化)は、昇温速度:300℃/時間、保持温度:1050℃、保持時間:2時間、冷却速度:300℃/時間、雰囲気ガス:Nガス、で行った。雰囲気ガスの加湿には、ウェッターを用い、水温0〜75℃にて行った。 Annealing (reoxidation) was performed at a temperature rising rate: 300 ° C./hour, a holding temperature: 1050 ° C., a holding time: 2 hours, a cooling rate: 300 ° C./hour, and an atmospheric gas: N 2 gas. The humidification of the atmospheric gas was performed using a wetter at a water temperature of 0 to 75 ° C.

次に、チップ形状の焼結体の端面をバレル研磨にて研磨したのち、Cuペーストを端部に塗布し、その後、焼付処理を行ったのち、Niめっき、Snめっき処理を施して端子電極を形成し、図1に示す積層セラミックコンデンサのサンプルを得た。なお、各チップの焼成後のサイズは、3.2mm×1.6mm×0.6mmであった。   Next, after polishing the end face of the chip-shaped sintered body by barrel polishing, a Cu paste is applied to the end portion, and after that, after baking treatment, Ni plating and Sn plating treatment are performed to form the terminal electrode. The multilayer ceramic capacitor sample shown in FIG. 1 was obtained. In addition, the size after baking of each chip | tip was 3.2 mm x 1.6 mm x 0.6 mm.

クラック発生率
得られた積層セラミックコンデンサのサンプルを試験基板に実装し、約240℃まで加熱後冷却することにより耐熱衝撃試験を行った。耐熱衝撃試験後のサンプルについて、クラックの発生率を評価した。耐熱衝撃試験は、コンデンサの製造工程で生じたクラックや、製品として使用する際あるいは使用中に誘発されるクラックを顕著に発生させるために行った。
Implement samples of a multilayer ceramic capacitor obtained cracking incidence to the test substrate was subjected to heat shock test by cooling after heating to about 240 ° C.. About the sample after a thermal shock test, the crack generation rate was evaluated. The thermal shock test was conducted in order to remarkably generate cracks generated in the capacitor manufacturing process and cracks induced during or during use as a product.

試験後の100万個のコンデンサ試料の外観を、光学顕微鏡により、それぞれ観察してクラックの有無を確認し、クラック発生率(ppm)を算出した。結果を表1に示す。   The appearance of 1 million capacitor samples after the test was observed with an optical microscope to confirm the presence or absence of cracks, and the crack generation rate (ppm) was calculated. The results are shown in Table 1.

なお、外観観察において、内層と外層との境界部分あるいは誘電体層と内部電極層との界面において、積層面に平行な方向に直線状のクラックが観察された場合には、このようなクラックをクラックAに分類した。クラックAは主に脱バインダ時に生じたクラックと推定される。また、内層と外層との境界部分あるいは誘電体層と内部電極層との界面において、積層面に対し、斜め方向にクラックが観察された場合には、このようなクラックをクラックBに分類した。クラックBには、コンデンサの製造工程で生じたクラックに加え、製品として使用する際あるいは使用中に誘発されるクラックが主に含まれると推定される。   In the appearance observation, when a linear crack is observed in the direction parallel to the laminated surface at the boundary portion between the inner layer and the outer layer or at the interface between the dielectric layer and the inner electrode layer, such a crack is removed. Classified as crack A. It is presumed that the crack A is a crack mainly generated at the time of binder removal. In addition, when cracks were observed obliquely with respect to the laminated surface at the boundary between the inner layer and the outer layer or at the interface between the dielectric layer and the inner electrode layer, such cracks were classified as crack B. It is presumed that the crack B mainly includes cracks induced during use or during use in addition to cracks generated in the capacitor manufacturing process.

剥離強度
得られた積層セラミックコンデンサのサンプルについて、剥離強度を評価した。まず、得られた積層セラミックコンデンサの各サンプル50個について、剥離強度を測定し、その平均値を剥離強度とした。剥離強度は、以下のようにして測定した。コンデンササンプルにおいて、内部電極が露出している面(4a、4b)の一方の面の一部が治具と接触するように固定し、内部電極が露出している面の他方の面に対して、積層面に平行な方向に1mm/minの速度でサンプルに荷重を加えた。すなわち、コンデンササンプルの長手方向に剪断力が作用するようにした。剥離し始めた時点での強度を剥離強度とした。結果を表1に示す。
Peel strength The peel strength of the obtained multilayer ceramic capacitor sample was evaluated. First, the peel strength was measured for 50 samples of the obtained multilayer ceramic capacitor, and the average value was taken as the peel strength. The peel strength was measured as follows. In the capacitor sample, a part of one of the surfaces (4a, 4b) where the internal electrode is exposed is fixed so as to contact the jig, and the other surface of the surface where the internal electrode is exposed A load was applied to the sample at a speed of 1 mm / min in a direction parallel to the laminated surface. That is, a shearing force is applied in the longitudinal direction of the capacitor sample. The strength at the time of starting to peel was defined as the peel strength. The results are shown in Table 1.

Figure 2011151149
Figure 2011151149

評価1
表1より、固化乾燥時の酸素分圧が低すぎる場合には(試料番号1)、剥離強度は大きいものの、バインダ樹脂以外の有機成分(溶剤や可塑剤)が十分に除去されなかったため、クラックAが多く発生したと考えられる。
Evaluation 1
From Table 1, if the oxygen partial pressure during solidification drying is too low (Sample No. 1), the peel strength is high, but organic components (solvents and plasticizers) other than the binder resin are not sufficiently removed. It is considered that a large amount of A occurred.

また、固化乾燥時の雰囲気を大気中とした場合には(試料番号5)、剥離強度が小さいことに加え、固化乾燥時にチップ中のバインダ樹脂が分解・除去されてしまい、各層間の接着性、特に、外層と内層との接着性が低下した。その結果、バレル研磨時にチップ内部にマイクロクラック等が生じ、これが熱衝撃試験によりクラックとして顕在化したと考えられる。   In addition, when the atmosphere at the time of solidification drying is in the air (Sample No. 5), in addition to low peel strength, the binder resin in the chip is decomposed and removed at the time of solidification drying, resulting in adhesion between each layer. In particular, the adhesion between the outer layer and the inner layer was lowered. As a result, it is considered that micro-cracks or the like were generated inside the chip during barrel polishing, and this was manifested as cracks by the thermal shock test.

また、固化乾燥時の雰囲気圧力が本発明の範囲内であるが、酸素分圧が本発明の範囲外である場合(試料番号6)、剥離強度は大きいものの、酸素分圧が低すぎるため、試料番号1と同様に、クラックAが発生する傾向にあった。   Moreover, although the atmospheric pressure at the time of solidification drying is within the range of the present invention, but the oxygen partial pressure is outside the range of the present invention (Sample No. 6), although the peel strength is large, the oxygen partial pressure is too low. Like Sample No. 1, there was a tendency for crack A to occur.

一方、固化乾燥時の雰囲気圧力および酸素分圧を本発明の範囲内とした場合には(試料番号2〜4)、チップ中のバインダ樹脂が分解されずに残存しており、かつ溶剤や可塑剤は除去されている。その結果、各層間の接着性を十分に確保した状態で、バレル研磨に供されたため、バレル研磨時にマイクロクラックが生じず、熱衝撃試験後であってもクラックBがほとんど発生しなかったと考えられる。また、クラックAもほとんど発生しなかったと考えられる。しかも、固化乾燥において、溶剤や可塑剤は十分除去されているため、研磨効率が向上した。   On the other hand, when the atmospheric pressure and oxygen partial pressure during solidification drying are within the scope of the present invention (Sample Nos. 2 to 4), the binder resin in the chip remains without being decomposed, and the solvent or plastic The agent has been removed. As a result, since it was used for barrel polishing in a state where the adhesion between each layer was sufficiently secured, it was considered that microcracks were not generated during barrel polishing, and cracks B were hardly generated even after the thermal shock test. . Further, it is considered that almost no crack A occurred. Moreover, since the solvent and the plasticizer are sufficiently removed in the solidification drying, the polishing efficiency is improved.

実施例2
固化乾燥後のチップ中における残存カーボン量を表2に示す量とした以外は、実施例1の試料番号2と同様にして、積層セラミックコンデンサを作製し、実施例1と同様の評価を行った。結果を表2に示す。
Example 2
A multilayer ceramic capacitor was produced and evaluated in the same manner as in Example 1 except that the amount of carbon remaining in the chip after solidification drying was changed to the amount shown in Table 2 in the same manner as Sample No. 2 in Example 1. . The results are shown in Table 2.

Figure 2011151149
Figure 2011151149

評価2
表2より、残存カーボン量が本発明の好ましい範囲よりも少ない場合には(試料番号11および12)、主としてクラックBが観察され、クラック発生率が若干高くなる傾向にあることが確認できた。これは、バインダ樹脂の分解が若干多くなったためだと考えられる。
Evaluation 2
From Table 2, it was confirmed that when the amount of residual carbon was less than the preferred range of the present invention (sample numbers 11 and 12), cracks B were mainly observed and the crack generation rate tended to be slightly higher. This is thought to be due to a slight increase in the decomposition of the binder resin.

また、残存カーボン量が本発明の好ましい範囲よりも多い場合には(試料番号17)、主としてクラックAが観察された。これは、バインダ樹脂以外の有機成分も多く残存していたため、脱バインダ工程において、これらの有機成分が急激に除去されたためだと考えられる。したがって、残存カーボン量は本発明の好ましい範囲内であることが好ましい。   Further, when the amount of residual carbon was larger than the preferred range of the present invention (Sample No. 17), crack A was mainly observed. This is probably because many organic components other than the binder resin remained, and these organic components were rapidly removed in the binder removal step. Therefore, the amount of residual carbon is preferably within the preferred range of the present invention.

2… 積層セラミックコンデンサ
4… コンデンサ素子本体
6,8… 端子電極
10… 誘電体層
10a… グリーンシート
12… 内部電極層
12a… 電極パターン
20… キャリアシート
2 ... Multilayer ceramic capacitor 4 ... Capacitor element body 6, 8 ... Terminal electrode 10 ... Dielectric layer 10a ... Green sheet 12 ... Internal electrode layer 12a ... Electrode pattern 20 ... Carrier sheet

Claims (5)

セラミック層と電極層とが積層された素子本体を有する積層型電子部品を製造する方法であって、
グリーンシートと電極パターンとが積層されたグリーン積層体を切断して、バインダ樹脂、溶剤および可塑剤を少なくとも含むグリーンチップを得る工程と、
大気圧未満の圧力とした減圧雰囲気であって、かつ該雰囲気中の酸素分圧が、10Pa以上、大気圧における空気中の酸素分圧未満である雰囲気において、前記グリーンチップを熱処理する工程と、
熱処理後の前記グリーンチップを研磨する工程と、
研磨後の前記グリーンチップを、脱バインダ処理および焼成して、前記素子本体を得る工程と、を有する積層型電子部品の製造方法。
A method of manufacturing a multilayer electronic component having an element body in which a ceramic layer and an electrode layer are laminated,
Cutting a green laminate in which a green sheet and an electrode pattern are laminated to obtain a green chip containing at least a binder resin, a solvent, and a plasticizer;
Heat-treating the green chip in a reduced-pressure atmosphere having a pressure lower than atmospheric pressure and an oxygen partial pressure in the atmosphere being 10 Pa or higher and lower than an oxygen partial pressure in air at atmospheric pressure;
Polishing the green chip after heat treatment;
A step of removing the binder and baking the green chip after polishing to obtain the element body.
前記減圧雰囲気における雰囲気圧力が、40Pa以上であって大気圧未満である請求項1に記載の積層型電子部品の製造方法。   The method for manufacturing a multilayer electronic component according to claim 1, wherein an atmospheric pressure in the reduced-pressure atmosphere is 40 Pa or more and less than atmospheric pressure. 熱処理後の前記グリーンチップ100重量%に対して、該グリーンチップに残存している残存カーボン量が3.5〜5.0重量%である請求項1または2に記載の積層型電子部品の製造方法。   3. The multilayer electronic component according to claim 1, wherein the amount of carbon remaining in the green chip is 3.5 to 5.0% by weight with respect to 100% by weight of the green chip after heat treatment. Method. 湿式バレル研磨により、前記グリーンチップを研磨する請求項1〜3のいずれかに記載の積層型電子部品の製造方法。   The method for manufacturing a multilayer electronic component according to claim 1, wherein the green chip is polished by wet barrel polishing. 前記素子本体表面に端子電極を形成する工程をさらに有し、
前記端子電極が、前記素子本体表面に付与される端子電極用塗料を焼き付けて形成される焼き付け層と、前記焼き付け層の上に形成されるめっき層と、から構成される請求項1〜4のいずれかに記載の積層型電子部品の製造方法。
Further comprising forming a terminal electrode on the surface of the element body;
The terminal electrode is composed of a baking layer formed by baking a terminal electrode coating applied to the surface of the element body, and a plating layer formed on the baking layer. The manufacturing method of the multilayer electronic component in any one.
JP2010010414A 2010-01-20 2010-01-20 Method for manufacturing laminated electronic component Pending JP2011151149A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010010414A JP2011151149A (en) 2010-01-20 2010-01-20 Method for manufacturing laminated electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010010414A JP2011151149A (en) 2010-01-20 2010-01-20 Method for manufacturing laminated electronic component

Publications (1)

Publication Number Publication Date
JP2011151149A true JP2011151149A (en) 2011-08-04

Family

ID=44537883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010010414A Pending JP2011151149A (en) 2010-01-20 2010-01-20 Method for manufacturing laminated electronic component

Country Status (1)

Country Link
JP (1) JP2011151149A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2624292A1 (en) 2012-02-06 2013-08-07 Nitto Denko Corporation Substrate transport method and substrate transport apparatus
WO2024095720A1 (en) * 2022-10-31 2024-05-10 京セラ株式会社 Method for producing multilayer ceramic capacitor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328813A (en) * 1991-04-30 1992-11-17 Matsushita Electric Ind Co Ltd Manufacture of laminated ceramic capacitor
JPH07106187A (en) * 1993-10-07 1995-04-21 Murata Mfg Co Ltd Manufacture of laminated ceramic electronic component
JP2001076965A (en) * 1999-06-30 2001-03-23 Taiyo Yuden Co Ltd Manufacture of laminated ceramic electronic component
JP2003077777A (en) * 2001-09-06 2003-03-14 Murata Mfg Co Ltd Method for firing multilayer ceramic electronic component
JP2004079556A (en) * 2002-08-09 2004-03-11 Murata Mfg Co Ltd Method of manufacturing laminated ceramic electronic component
JP2004103909A (en) * 2002-09-11 2004-04-02 Murata Mfg Co Ltd Method for designing degreasing step in manufacturing method for laminated ceramic capacitor
JP2006100358A (en) * 2004-09-28 2006-04-13 Tdk Corp Method of manufacturing laminated chip component
JP2007294886A (en) * 2006-03-27 2007-11-08 Tdk Corp Method of manufacturing stacked electronic component

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328813A (en) * 1991-04-30 1992-11-17 Matsushita Electric Ind Co Ltd Manufacture of laminated ceramic capacitor
JPH07106187A (en) * 1993-10-07 1995-04-21 Murata Mfg Co Ltd Manufacture of laminated ceramic electronic component
JP2001076965A (en) * 1999-06-30 2001-03-23 Taiyo Yuden Co Ltd Manufacture of laminated ceramic electronic component
JP2003077777A (en) * 2001-09-06 2003-03-14 Murata Mfg Co Ltd Method for firing multilayer ceramic electronic component
JP2004079556A (en) * 2002-08-09 2004-03-11 Murata Mfg Co Ltd Method of manufacturing laminated ceramic electronic component
JP2004103909A (en) * 2002-09-11 2004-04-02 Murata Mfg Co Ltd Method for designing degreasing step in manufacturing method for laminated ceramic capacitor
JP2006100358A (en) * 2004-09-28 2006-04-13 Tdk Corp Method of manufacturing laminated chip component
JP2007294886A (en) * 2006-03-27 2007-11-08 Tdk Corp Method of manufacturing stacked electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2624292A1 (en) 2012-02-06 2013-08-07 Nitto Denko Corporation Substrate transport method and substrate transport apparatus
WO2024095720A1 (en) * 2022-10-31 2024-05-10 京セラ株式会社 Method for producing multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
JP5077393B2 (en) Ceramic electronic component and manufacturing method thereof
JP2007103453A (en) Method of manufacturing laminated ceramic electronic part
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2007173480A (en) Laminated electronic component and its manufacturing method
JP5221059B2 (en) Electrode step absorbing printing paste and method for producing multilayer ceramic electronic component
JP2007234829A (en) Method for manufacturing laminated ceramic electronic component
JP5169316B2 (en) Manufacturing method of multilayer electronic component
JP4788434B2 (en) Manufacturing method of multilayer ceramic electronic component
JP5177452B2 (en) Manufacturing method of multilayer electronic component
JP4735071B2 (en) Electronic component manufacturing method and electronic component
JP4788323B2 (en) Multilayer electronic component and manufacturing method thereof
JP2011151149A (en) Method for manufacturing laminated electronic component
JP5071493B2 (en) Manufacturing method of multilayer electronic component
JP4858233B2 (en) Green sheet lamination unit, method for manufacturing electronic component, and electronic component
JP4506755B2 (en) Green sheet, green sheet manufacturing method, and electronic component manufacturing method
JP4432882B2 (en) Multilayer electronic component and manufacturing method thereof
JP2007149780A (en) Multilayered ceramic electronic component and its manufacturing method
JP2007294886A (en) Method of manufacturing stacked electronic component
JP4403733B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2008098312A (en) Green sheet, paint therefor, and method of manufacturing laminated ceramic electronic component
JP2007157769A (en) Laminated electronic part
JP5023744B2 (en) Green sheet paint and method for producing multilayer ceramic electronic component
JP4983307B2 (en) Multilayer electronic component and manufacturing method thereof
JP2008186933A (en) Method for manufacturing laminated electronic component
JP4088428B2 (en) Manufacturing method of multilayer electronic component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130515