JP2008186933A - Method for manufacturing laminated electronic component - Google Patents

Method for manufacturing laminated electronic component Download PDF

Info

Publication number
JP2008186933A
JP2008186933A JP2007018080A JP2007018080A JP2008186933A JP 2008186933 A JP2008186933 A JP 2008186933A JP 2007018080 A JP2007018080 A JP 2007018080A JP 2007018080 A JP2007018080 A JP 2007018080A JP 2008186933 A JP2008186933 A JP 2008186933A
Authority
JP
Japan
Prior art keywords
conductive material
internal electrode
electrode
firing
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007018080A
Other languages
Japanese (ja)
Inventor
要 ▲崎▼山
Kaname Sakiyama
Kazutaka Suzuki
和孝 鈴木
Shigeki Sato
佐藤  茂樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007018080A priority Critical patent/JP2008186933A/en
Publication of JP2008186933A publication Critical patent/JP2008186933A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a highly reliable laminated electronic component which method suppresses the growth of conductor grains at a stage of baking to effectively prevent globing and electrode severance even if an internal electrode layer reduces in thickness, and improves a product crack occurrence rate. <P>SOLUTION: The manufacturing method is used to manufacture the laminated electronic component which has an element body composed of internal electrode layers and dielectric layers that are laminated alternately, and a pair of terminal electrodes formed on both ends of the element body. Paste containing a first conductive material mainly made of nickel and a second conductive material mainly made of rhenium (Re) at a given ratio is used as an electrode paste for forming electrode pattern films that are turned into the internal electrode layers by baking. A lamination made by alternately laminating green sheets that are turned into the dielectric layers by baking and electrode pattern films that are turned into the internal electrode layer by baking is subjected to defatting under temperatures of 850 to 1,000°C. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、たとえば積層セラミックコンデンサなどの積層型電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer electronic component such as a multilayer ceramic capacitor.

積層型電子部品の一例としての積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数配置された積層構造の素子本体と、この素子本体の両端部に形成された一対の外部端子電極とで構成される。   A multilayer ceramic capacitor as an example of a multilayer electronic component includes an element body having a multilayer structure in which a plurality of dielectric layers and internal electrode layers are alternately arranged, and a pair of external terminal electrodes formed at both ends of the element body. It consists of.

この積層セラミックコンデンサを製造するには、まず、焼成前誘電体層と焼成前内部電極層とを必要枚数だけ交互に複数積層させて焼成前素子本体とし、これを焼成することにより製造される。すなわち、積層セラミックコンデンサの製造に際しては、焼成前誘電体層と焼成前内部電極層とを同時に焼成することになる。   In order to manufacture this multilayer ceramic capacitor, first, a plurality of pre-fired dielectric layers and pre-fired internal electrode layers are alternately laminated in a necessary number to form a pre-fired element body, which is fired. That is, when manufacturing the multilayer ceramic capacitor, the pre-fired dielectric layer and the pre-fired internal electrode layer are fired simultaneously.

そのため、焼成前内部電極層に含まれる導電材には、焼成前誘電体層に含まれる誘電体粉末の焼結温度よりも高い融点を持つこと、誘電体粉末と反応しないこと、焼成後誘電体層に拡散しないこと、などが要求される。従来は、これらの要求を満足させるために、焼成前内部電極層に含まれる導電材としては、PtやPdなどの貴金属が使用されている。しかしながら、貴金属は、それ自体が高価であり、結果として最終的に得られる積層セラミックコンデンサがコスト高になるという欠点がある。そこで、従来では、誘電体粉末の焼結温度を900〜1100℃に低下させ、焼成前内部電極層に含まれる導電材としてAg−Pd合金を用いたり、Niなどの安価な卑金属を用いている。   Therefore, the conductive material contained in the internal electrode layer before firing has a melting point higher than the sintering temperature of the dielectric powder contained in the dielectric layer before firing, does not react with the dielectric powder, and the dielectric after firing. It is required not to diffuse into the layer. Conventionally, in order to satisfy these requirements, noble metals such as Pt and Pd are used as the conductive material contained in the internal electrode layer before firing. However, the precious metal has a disadvantage that it is expensive per se, and the resulting multilayer ceramic capacitor is expensive. Therefore, conventionally, the sintering temperature of the dielectric powder is lowered to 900 to 1100 ° C., and an Ag—Pd alloy is used as the conductive material included in the internal electrode layer before firing, or an inexpensive base metal such as Ni is used. .

しかしながら、焼成前内部電極層に含まれる導電材にNiを用いた場合には、次のような問題が発生していた。すなわち、Niは、焼成前誘電体層に含まれる誘電体粉末と比較して融点が低いため、これらを同時焼成した場合、両者の焼結温度の間で大きな差が生じる。焼結温度に大きな差がある場合に高い温度で焼結させると、内部電極層の割れや剥離が生じ、一方、低い温度で焼結させると、誘電体粉末の焼成不良を生じることがある。   However, when Ni is used for the conductive material included in the internal electrode layer before firing, the following problems have occurred. That is, since Ni has a lower melting point than the dielectric powder contained in the dielectric layer before firing, when these are fired simultaneously, a large difference occurs between the sintering temperatures of the two. If there is a large difference in sintering temperature, sintering at a high temperature will cause cracking and peeling of the internal electrode layer, while sintering at a low temperature may cause firing failure of the dielectric powder.

また、積層セラミックコンデンサの小型化および大容量化を図るために、焼成前内部電極層の厚みを薄くしていくと、還元雰囲気での焼成中に、導電材に含まれるNi粒子は粒成長により球状化してしまうことがあった。そして、その結果、焼成前には連結していた隣接するNi粒子同士の間隔が開いて任意の箇所に空孔を生じ、その結果、焼成後内部電極層を連続的に形成することが困難となってしまう。焼成後の内部電極層が連続していない場合、積層セラミックコンデンサの静電容量が低下するという問題がある。   In addition, if the thickness of the internal electrode layer before firing is reduced in order to reduce the size and increase the capacity of the multilayer ceramic capacitor, Ni particles contained in the conductive material are caused by grain growth during firing in a reducing atmosphere. It sometimes spheroidized. And as a result, the interval between adjacent Ni particles that were connected before firing is widened to create vacancies at arbitrary locations, and as a result, it is difficult to continuously form the internal electrode layer after firing. turn into. When the internal electrode layers after firing are not continuous, there is a problem that the capacitance of the multilayer ceramic capacitor is lowered.

これに対して、本出願人は、上記問題を解決するために、積層セラミックコンデンサにおいて、内部電極層を、Niと、Ru等の貴金属と、の合金で形成することを提案している(特許文献1)。内部電極を、このようなNiとRu等の貴金属との合金で構成することにより、特に内部電極層の厚みを薄層化した場合でも、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れを有効に防止し、静電容量の低下を効果的に抑制することが可能となった。   On the other hand, in order to solve the above problem, the present applicant has proposed that the internal electrode layer is formed of an alloy of Ni and a noble metal such as Ru in the multilayer ceramic capacitor (patent). Reference 1). By constituting the internal electrode with such an alloy of Ni and a noble metal such as Ru, even when the thickness of the internal electrode layer is reduced, the grain growth of Ni particles in the firing stage is suppressed, and the spherical shape is reduced. And the electrode breakage can be effectively prevented, and the decrease in capacitance can be effectively suppressed.

一方で、近年、各種電子機器の小型化が進んでおり、電子機器の内部に装着される積層セラミックコンデンサについても、更なる小型化および大容量化が求められている。そして、小型化および大容量化を図るために、たとえば特許文献1において、内部電極層の厚みを1μm以下とし、誘電体層および内部電極層の積層数を増加させると、信頼性が低下してしまうという新たな課題が発生していた。   On the other hand, in recent years, various electronic devices have been miniaturized, and further reduction in size and increase in capacity are demanded for multilayer ceramic capacitors mounted inside electronic devices. In order to reduce the size and increase the capacity, for example, in Patent Document 1, if the thickness of the internal electrode layer is 1 μm or less and the number of laminated dielectric layers and internal electrode layers is increased, the reliability decreases. There was a new problem that would occur.

国際公開第2004/070748号パンフレットInternational Publication No. 2004/070748 Pamphlet

本発明は、このような実状に鑑みてなされ、その目的は、特に内部電極層の厚みが薄層化した場合でも、焼成段階での導電体粒子の粒成長を抑制し、球状化、電極途切れを有効に防止しつつ、しかも、製品のクラック発生率の改善された信頼性の高い積層型電子部品の製造方法を提供することを目的とする。   The present invention has been made in view of such a situation, and the object thereof is to suppress the grain growth of the conductor particles in the firing stage, in particular, even when the thickness of the internal electrode layer is thinned, spheroidization, electrode breakage It is an object of the present invention to provide a method for manufacturing a highly reliable multilayer electronic component having an improved crack occurrence rate of products while effectively preventing the occurrence of cracks.

上記目的を達成するために、本発明者等は、焼成時における、焼成後に誘電体層となるグリーンシートおよび焼成後に内部電極層となる電極パターン膜に含有される残留溶剤および残留バインダの影響に着目し、焼成前に、残留溶剤および残留バインダを効果的に除去することにより、上記目的を達成できることを見出し、本発明を完成させるに至った。   In order to achieve the above object, the present inventors have affected the influence of the residual solvent and the residual binder contained in the green sheet serving as the dielectric layer after firing and the electrode pattern film serving as the internal electrode layer after firing during firing. Attention has been made and it has been found that the above object can be achieved by effectively removing the residual solvent and residual binder before firing, and the present invention has been completed.

すなわち、本発明によれば、内部電極層と誘電体層とが交互に積層してある素子本体と、前記素子本体の両端部に形成された一対の端子電極と、を有する積層型電子部品を製造する方法であって、
焼成後に前記誘電体層となるグリーンシートを形成する工程と、
電極ペーストを用いて、焼成後に前記内部電極層となる電極パターン膜を形成する工程と、
前記グリーンシートと前記電極パターン膜とを交互に積層し、積層体を得る工程と、
前記積層体の脱脂処理を行う脱バインダ工程と、
脱脂処理を行った前記積層体の両端部に一対の端子電極を形成する工程と、
端子電極を形成した前記積層体を焼成する工程と、を有し、
前記脱バインダ工程における脱脂処理の温度を850〜1000℃とし、かつ、
前記電極パターン膜を形成するための電極ペーストとして、
ニッケルを主成分とする第1導電材と、
レニウム(Re)を主成分とする第2導電材と、を含有し、
前記第1導電材と前記第2導電材との合計を100重量%とした場合に、これらの比率が、
第1導電材:80重量%以上、100重量%未満、
第2導電材:0重量%より多く、20重量%以下、
である電極ペーストを用いる積層型電子部品の製造方法が提供される。
That is, according to the present invention, there is provided a multilayer electronic component having an element body in which internal electrode layers and dielectric layers are alternately laminated, and a pair of terminal electrodes formed at both ends of the element body. A method of manufacturing comprising:
Forming a green sheet to be the dielectric layer after firing;
Using an electrode paste to form an electrode pattern film that becomes the internal electrode layer after firing;
Alternately stacking the green sheet and the electrode pattern film to obtain a laminate;
A binder removal step for degreasing the laminate;
Forming a pair of terminal electrodes at both ends of the laminate that has been degreased;
Firing the laminate on which the terminal electrode is formed, and
The temperature of the degreasing process in the binder removal step is 850 to 1000 ° C., and
As an electrode paste for forming the electrode pattern film,
A first conductive material mainly composed of nickel;
A second conductive material mainly composed of rhenium (Re),
When the total of the first conductive material and the second conductive material is 100% by weight, these ratios are:
First conductive material: 80 wt% or more, less than 100 wt%,
Second conductive material: more than 0% by weight and 20% by weight or less,
A method for manufacturing a multilayer electronic component using the electrode paste is provided.

本発明においては、前記脱バインダ工程の後に、前記積層体の端面の研磨を行い、端面の研磨を行った後に、前記端子電極を形成することが好ましい。   In the present invention, it is preferable that after the binder removal step, the end surface of the laminated body is polished and the terminal electrode is formed after the end surface is polished.

好ましくは、前記端子電極を構成する導電材が、NiまたはNi合金である。なお、Ni合金を用いる場合における、合金中のNi量は、好ましくは95重量%以上とする。   Preferably, the conductive material constituting the terminal electrode is Ni or a Ni alloy. In the case of using a Ni alloy, the amount of Ni in the alloy is preferably 95% by weight or more.

好ましくは、前記内部電極層の厚みが、1μm以下であり、より好ましくは0.6μm以下である。内部電極層を薄層化することにより、積層型電子部品の小型、大容量化が可能となる。   Preferably, the internal electrode layer has a thickness of 1 μm or less, more preferably 0.6 μm or less. By reducing the thickness of the internal electrode layer, the multilayer electronic component can be reduced in size and capacity.

前記電極ペーストに含有される第1導電材および第2導電材としては、たとえば、第1導電材と第2導電材とからなる合金粉末としてペースト中に含有させても良いし、あるいは、別々の粉末、すなわち、第1導電材粉末と第2導電材粉末とを、混合して用いても良い。   As the first conductive material and the second conductive material contained in the electrode paste, for example, it may be contained in the paste as an alloy powder composed of the first conductive material and the second conductive material, or separately. You may mix and use powder, ie, 1st electrically conductive material powder, and 2nd electrically conductive material powder.

本発明に係る積層型電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品が例示される。   The multilayer electronic component according to the present invention is not particularly limited, and examples thereof include multilayer ceramic capacitors, piezoelectric elements, chip inductors, chip varistors, chip thermistors, chip resistors, and other surface mount (SMD) chip electronic components. .

本発明によれば、焼成後に内部電極層となる電極パターン膜を、Niを主成分として含む第1導電材と、レニウム(Re)を主成分とする第2導電材と、を含有する電極ペーストを用いて形成する。そのため、内部電極層の厚みを薄層化した場合でも、Ni等の卑金属を単独で用いていた場合において問題となっていた焼成段階での導電粒子の粒成長を抑制することができ、これにより、球状化、電極途切れを有効に防止し、静電容量の低下を有効に防止することができる。   According to the present invention, the electrode pattern film that becomes the internal electrode layer after firing includes an electrode paste containing a first conductive material containing Ni as a main component and a second conductive material containing rhenium (Re) as a main component. It forms using. Therefore, even when the thickness of the internal electrode layer is reduced, it is possible to suppress the grain growth of the conductive particles at the firing stage, which has been a problem when a base metal such as Ni is used alone. In addition, it is possible to effectively prevent spheroidization and electrode breakage, and to effectively prevent a decrease in capacitance.

しかも、本発明においては、焼成前の積層体に対して、焼成後に誘電体層となるグリーンシートおよび焼成後に内部電極層となる電極パターン膜に含有される残留溶剤およびバインダを除去するための脱バインダ処理を850〜1000℃と比較的に高い温度で行っている。そのため、脱バインダ処理後の残留溶剤および残留バインダの量を低減することができ、その結果、脱バインダ後に焼成を行った際に、残留溶剤および残留バインダに含有されている残留炭素分が酸化され二酸化炭素ガスとなることにより、素子内に気泡が生成し、これによりクラックが発生してしまうという不具合を有効に防止できる。すなわち、クラック発生率を低減でき、信頼性の高い積層型電子部品を提供できる。   In addition, in the present invention, the laminated body before firing is removed to remove the residual solvent and binder contained in the green sheet that becomes the dielectric layer after firing and the electrode pattern film that becomes the internal electrode layer after firing. The binder treatment is performed at a relatively high temperature of 850 to 1000 ° C. Therefore, the amount of residual solvent and residual binder after the binder removal treatment can be reduced. As a result, when firing is performed after the binder removal, the residual solvent and residual carbon contained in the residual binder are oxidized. By using carbon dioxide gas, it is possible to effectively prevent a problem that bubbles are generated in the element and thereby cracks are generated. That is, the crack generation rate can be reduced, and a highly reliable multilayer electronic component can be provided.

なお、本発明においては、焼成後に内部電極層となる電極パターン膜を、上述した第1導電材と第2導電材とを用いて形成し、これらの比率を所定の範囲としているため、電極パターン膜の耐酸化性を向上させることができ、その結果、脱バインダ処理の温度を850〜1000℃と比較的に高い温度とした場合でも、内部電極層の酸化を有効に防止することができ、そのため、このような温度での脱バインダ処理が可能となる。   In the present invention, the electrode pattern film that becomes the internal electrode layer after firing is formed using the first conductive material and the second conductive material described above, and these ratios are within a predetermined range. The oxidation resistance of the film can be improved. As a result, even when the temperature of the binder removal treatment is set to a relatively high temperature of 850 to 1000 ° C., the oxidation of the internal electrode layer can be effectively prevented, Therefore, the binder removal process at such a temperature is possible.

以下、本発明を、図面に示す実施形態に基づき説明する。
図1は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図、
図2(A)〜図2(C)は内部電極層用膜の転写方法を示す要部断面図、
図3(A)〜図3(C)は図2の続きの工程を示す要部断面図である。
Hereinafter, the present invention will be described based on embodiments shown in the drawings.
FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.
2 (A) to 2 (C) are main part cross-sectional views showing a transfer method of the internal electrode layer film,
FIG. 3A to FIG. 3C are cross-sectional views of relevant parts showing a step subsequent to FIG.

まず、本発明に係る積層型電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。   First, an overall configuration of a multilayer ceramic capacitor will be described as an embodiment of the multilayer electronic component according to the present invention.

図1に示すように、本実施形態に係る積層セラミックコンデンサ2は、コンデンサ素体(素子本体)4と、第1端子電極6と、第2端子電極8とを有する。コンデンサ素体4は、誘電体層10と、内部電極層12とを有し、誘電体層10の間に、これらの内部電極層12が交互に積層してある。交互に積層される一方の内部電極層12は、コンデンサ素体4の一方の端部の外側に形成してある第1端子電極6の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層12は、コンデンサ素体4の他方の端部の外側に形成してある第2端子電極8の内側に対して電気的に接続してある。   As shown in FIG. 1, the multilayer ceramic capacitor 2 according to the present embodiment includes a capacitor body (element body) 4, a first terminal electrode 6, and a second terminal electrode 8. The capacitor body 4 includes dielectric layers 10 and internal electrode layers 12, and the internal electrode layers 12 are alternately stacked between the dielectric layers 10. One internal electrode layer 12 that is alternately stacked is electrically connected to the inside of the first terminal electrode 6 that is formed outside one end of the capacitor body 4. The other internal electrode layers 12 stacked alternately are electrically connected to the inside of the second terminal electrode 8 formed outside the other end of the capacitor body 4.

内部電極層12は、導電材として、卑金属としてのニッケルを主成分とする第1導電材と、レニウム(Re)を主成分とする第2導電材と、を含んでなるものである。内部電極層12においては、第1導電材と第2導電材とは、これらの合金の形で存在すると考えられる。   The internal electrode layer 12 includes, as a conductive material, a first conductive material whose main component is nickel as a base metal and a second conductive material whose main component is rhenium (Re). In the internal electrode layer 12, it is considered that the first conductive material and the second conductive material exist in the form of these alloys.

内部電極層12における第1導電材の含有比率は、第1導電材と第2導電材との合計を100重量%とした場合に、80重量%以上、100重量%未満であり、好ましくは、90重量%以上、95重量%以下である。また、第2導電材の含有比率は、0重量%より多く、20重量%以下であり、好ましくは5重量%以上、20重量%以下である。第2導電材を含有させないと、脱バインダ処理時に、内部電極の端部酸化が発生してしまい、得られる積層セラミックコンデンサの容量バラツキが大きくなり、製品としての信頼性が低下してしまう。一方、第2導電材の含有比率が多すぎると、誘電損失や抵抗率が上昇するなどの不都合を生じる傾向にある。   The content ratio of the first conductive material in the internal electrode layer 12 is 80 wt% or more and less than 100 wt% when the total of the first conductive material and the second conductive material is 100 wt%, preferably, 90% by weight or more and 95% by weight or less. The content ratio of the second conductive material is more than 0% by weight and 20% by weight or less, preferably 5% by weight or more and 20% by weight or less. If the second conductive material is not included, the end oxidation of the internal electrode occurs during the binder removal process, resulting in a large capacity variation of the obtained multilayer ceramic capacitor, and the reliability as a product is lowered. On the other hand, if the content ratio of the second conductive material is too large, inconveniences such as an increase in dielectric loss and resistivity tend to occur.

内部電極層12は、後で詳細に説明するように、図2〜図3に示すように、電極パターン膜12aをセラミックグリーンシート10aに転写して形成される。内部電極層12は、電極パターン膜12aと同じ材質で構成されるが、その厚みは、焼成による水平方向の収縮分だけ電極パターン膜12aよりも厚くなる。内部電極層12の厚みは、好ましくは1μm以下であり、より好ましくは0.6μm以下、さらに好ましくは0.3μm以下である。内部電極層を薄層化することにより、積層セラミックコンデンサ2の小型・大容量化を図ることができる。特に、本実施形態では、内部電極層12を、上述した第1導電材および第2導電材を所定の比率で含有させた構成とするため、焼成段階での導電粒子の粒成長を抑制することができ、その結果、内部電極層をこのように薄層化することができる。   As will be described in detail later, the internal electrode layer 12 is formed by transferring the electrode pattern film 12a to the ceramic green sheet 10a as shown in FIGS. The internal electrode layer 12 is made of the same material as that of the electrode pattern film 12a, but its thickness is larger than that of the electrode pattern film 12a by the amount of horizontal contraction caused by firing. The thickness of the internal electrode layer 12 is preferably 1 μm or less, more preferably 0.6 μm or less, and still more preferably 0.3 μm or less. By reducing the thickness of the internal electrode layer, the multilayer ceramic capacitor 2 can be reduced in size and capacity. In particular, in this embodiment, the internal electrode layer 12 is configured to contain the first conductive material and the second conductive material described above at a predetermined ratio, so that the growth of conductive particles in the firing stage is suppressed. As a result, the internal electrode layer can be thinned in this way.

誘電体層10の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料で構成される。また、これらの誘電体材料に加えて、必要に応じて各種副成分をさらに添加しても良い。たとえば、焼成温度の低下を図るための副成分として、SiO、B、Liなどを主成分とするガラス成分が挙げられる。また、耐還元性や温度特性を調整するための副成分として、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luなどの希土類元素を含む酸化物や、Sc、Ti、V、Cr、Mn、Fe、Co、Niなどの遷移金属を含む酸化物などが挙げられる。 The material of the dielectric layer 10 is not particularly limited, and is made of a dielectric material such as calcium titanate, strontium titanate and / or barium titanate. In addition to these dielectric materials, various subcomponents may be further added as necessary. For example, a glass component mainly composed of SiO 2 , B 2 O 3 , Li 2 O 3 or the like can be cited as an auxiliary component for reducing the firing temperature. In addition, as subcomponents for adjusting reduction resistance and temperature characteristics, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, etc. Examples thereof include oxides containing rare earth elements and oxides containing transition metals such as Sc, Ti, V, Cr, Mn, Fe, Co, and Ni.

誘電体層10の厚みは、特に限定されないが、数μm〜数百μmのものが一般的である。特に本実施形態では、好ましくは5μm以下、より好ましくは3μm以下に薄層化されている。   The thickness of the dielectric layer 10 is not particularly limited, but is generally several μm to several hundred μm. In particular, in this embodiment, the thickness is preferably 5 μm or less, more preferably 3 μm or less.

端子電極6および8を構成する導電材としては、本実施形態では、NiまたはNi合金が好ましく用いられる。Ni合金を用いる場合における、合金中のNi量は、95重量%以上とすることが好ましい。また、端子電極6および8の厚みも特に限定されないが、通常10〜50μm程度である。これらの導電性材料の形状は特に限定されるものではなく、球状、鱗片状などであってもよく、またこれらの形状の混合物であってもよい。   As the conductive material constituting the terminal electrodes 6 and 8, Ni or Ni alloy is preferably used in the present embodiment. In the case of using a Ni alloy, the amount of Ni in the alloy is preferably 95% by weight or more. The thickness of the terminal electrodes 6 and 8 is not particularly limited, but is usually about 10 to 50 μm. The shape of these conductive materials is not particularly limited, and may be spherical, scale-like, or a mixture of these shapes.

積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2が直方体形状の場合は、通常、縦(0.6〜5.6mm)×横(0.3〜5.0mm)×厚み(0.1〜3.2mm)程度である。   The shape and size of the multilayer ceramic capacitor 2 may be appropriately determined according to the purpose and application. When the multilayer ceramic capacitor 2 has a rectangular parallelepiped shape, it is usually about vertical (0.6 to 5.6 mm) × horizontal (0.3 to 5.0 mm) × thickness (0.1 to 3.2 mm).

次に、積層セラミックコンデンサ2の製造方法の一例を説明する。
まず、焼成後に図1に示す誘電体層10を構成することになるセラミックグリーンシートを製造するために、誘電体ペーストを準備する。
誘電体ペーストは、通常、誘電体原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
Next, an example of a method for manufacturing the multilayer ceramic capacitor 2 will be described.
First, a dielectric paste is prepared in order to manufacture a ceramic green sheet that will form the dielectric layer 10 shown in FIG. 1 after firing.
The dielectric paste is usually composed of an organic solvent-based paste obtained by kneading a dielectric material and an organic vehicle, or an aqueous paste.

誘電体原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。誘電体原料は、通常、平均粒子径が0.1〜3.0μm程度の粉末として用いられる。なお、きわめて薄いグリーンシートを形成するためには、グリーンシート厚みよりも細かい粉末を使用することが望ましい。   As the dielectric material, various compounds to be complex oxides and oxides, for example, carbonates, nitrates, hydroxides, organometallic compounds, and the like are appropriately selected and used by mixing. The dielectric material is usually used as a powder having an average particle size of about 0.1 to 3.0 μm. In order to form a very thin green sheet, it is desirable to use a powder finer than the thickness of the green sheet.

なお、誘電体原料としては、たとえば、誘電体層10を構成することとなる原料の一部または全部を、ボールミル等により湿式混合し、次いで、スプレードライヤー等により乾燥させ、その後仮焼し、仮焼原料として用いても良い。仮焼は、通常800〜1300℃の条件で、2〜10時間程度とする。また、仮焼原料は、ジェットミルあるいはボールミル等にて所定粒径となるまで粉砕して用いても良い。   As the dielectric material, for example, a part or all of the material constituting the dielectric layer 10 is wet-mixed by a ball mill or the like, then dried by a spray dryer or the like, and then calcined, You may use as a baking raw material. Calcination is usually performed at a temperature of 800 to 1300 ° C. for about 2 to 10 hours. The calcined raw material may be pulverized with a jet mill or a ball mill until a predetermined particle size is obtained.

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダとしては、特に限定されず、たとえば、アビチエン酸レジン、ポリビニルブチラール、エチルセルロース、アクリル樹脂などが用いられるが、なかでも、ポリビニルブチラールなどのブチラール系樹脂が好ましい。   An organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and for example, abitienic acid resin, polyvinyl butyral, ethyl cellulose, acrylic resin, and the like are used. Of these, butyral resins such as polyvinyl butyral are preferable.

また、有機ビヒクルに用いられる有機溶剤も特に限定されず、エタノール、テルピネオール、ブチルカルビトール、アセトン、トルエン、ケロシン、酢酸エチルなどの有機溶剤が用いられる。また、水系ペーストにおけるビヒクルは、水に水溶性バインダを溶解させたものである。水溶性バインダとしては特に限定されず、ポリビニルアルコール、メチルセルロース、ヒドロキシエチルセルロース、水溶性アクリル樹脂、エマルジョンなどが用いられる。誘電体ペースト中の各成分の含有量は特に限定されず、通常の含有量、たとえば、誘電体原料は30〜80重量%程度、バインダは2〜5重量%程度、溶剤(または水)は20〜70重量%程度とすればよい。   Further, the organic solvent used in the organic vehicle is not particularly limited, and organic solvents such as ethanol, terpineol, butyl carbitol, acetone, toluene, kerosene, and ethyl acetate are used. Further, the vehicle in the aqueous paste is obtained by dissolving a water-soluble binder in water. The water-soluble binder is not particularly limited, and polyvinyl alcohol, methyl cellulose, hydroxyethyl cellulose, water-soluble acrylic resin, emulsion and the like are used. The content of each component in the dielectric paste is not particularly limited, and the usual content, for example, the dielectric material is about 30 to 80% by weight, the binder is about 2 to 5% by weight, and the solvent (or water) is 20%. What is necessary is just about 70 weight%.

誘電体ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などから選択される添加物が含有されても良い。
たとえば、可塑剤としては、フタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが挙げられる。また、分散剤としては、たとえば、マレイン酸系分散剤、ポリエチレングリコール系分散剤、アリルエーテルコポリマー分散剤などが挙げられる。可塑剤の含有量は0.1〜5重量%程度である。可塑剤が少なすぎるとグリーンシートが脆くなる傾向にあり、多すぎると可塑剤が滲み出し、取り扱いが困難である。また、分散剤の含有量は0.1〜5重量%程度である。
The dielectric paste may contain additives selected from various dispersants, plasticizers, dielectrics, glass frit, insulators and the like as required.
For example, examples of the plasticizer include phthalic acid ester, adipic acid, phosphoric acid ester, and glycols. Examples of the dispersant include a maleic acid dispersant, a polyethylene glycol dispersant, and an allyl ether copolymer dispersant. The content of the plasticizer is about 0.1 to 5% by weight. If the amount of the plasticizer is too small, the green sheet tends to become brittle. If the amount is too large, the plasticizer oozes out and is difficult to handle. Moreover, content of a dispersing agent is about 0.1 to 5 weight%.

誘電体ペーストは、誘電体原料と、有機ビヒクルと、必要に応じて添加される各種添加物とをバスケットミル、ボールミル、ビーズミルなどを用いて調製することができる。   The dielectric paste can be prepared by using a dielectric material, an organic vehicle, and various additives added as necessary using a basket mill, a ball mill, a bead mill, or the like.

次に、上記誘電体ペーストを用いて、図3(A)に示すように、第2支持シートとしてのキャリアシート30上に、好ましくは0.5〜20μm、より好ましくは1〜10μm程度の厚みで、グリーンシート10aを形成する。グリーンシートは、たとえば、ドクターブレード、リップコーター、ダイコーター、リバースコーターなどを用いた塗布法により形成することができる。グリーンシート10aは、キャリアシート30に形成された後に乾燥される。グリーンシート10aの乾燥温度は、好ましくは50〜100℃であり、乾燥時間は、好ましくは1〜5分である。   Next, using the above-mentioned dielectric paste, as shown in FIG. 3A, the thickness is preferably about 0.5 to 20 μm, more preferably about 1 to 10 μm on the carrier sheet 30 as the second support sheet. Thus, the green sheet 10a is formed. The green sheet can be formed by, for example, a coating method using a doctor blade, a lip coater, a die coater, a reverse coater, or the like. The green sheet 10 a is dried after being formed on the carrier sheet 30. The drying temperature of the green sheet 10a is preferably 50 to 100 ° C., and the drying time is preferably 1 to 5 minutes.

次に、上記のキャリアシート30とは別に、図2(A)に示すように、第1支持シートとしてのキャリアシート20を準備し、その上に、剥離層22を形成する。次に、剥離層22の表面に、焼成後に内部電極層12を構成することになる電極パターン膜12aを所定パターンで形成する。   Next, separately from the carrier sheet 30, as shown in FIG. 2A, a carrier sheet 20 as a first support sheet is prepared, and a release layer 22 is formed thereon. Next, an electrode pattern film 12 a that will form the internal electrode layer 12 after firing is formed in a predetermined pattern on the surface of the release layer 22.

形成される電極パターン膜12aの厚さは、好ましくは0.1〜1μm、より好ましくは0.1〜0.5μm程度である。電極パターン膜12aは、単一の層で構成してあってもよく、あるいは2以上の組成の異なる複数の層で構成してあってもよい。   The thickness of the formed electrode pattern film 12a is preferably about 0.1 to 1 μm, more preferably about 0.1 to 0.5 μm. The electrode pattern film 12a may be composed of a single layer, or may be composed of two or more layers having different compositions.

電極パターン膜12aは、たとえば電極ペーストを用いたスクリーン印刷などの印刷法により形成される。印刷法の1種であるスクリーン印刷法により、剥離層22の表面に電極パターン膜12aを形成する場合には、以下のようにして行う。   The electrode pattern film 12a is formed by a printing method such as screen printing using an electrode paste, for example. When the electrode pattern film 12a is formed on the surface of the release layer 22 by a screen printing method, which is one type of printing method, the following is performed.

まず、電極パターン膜12aを形成するための電極ペーストを準備する。電極ペーストとしては、上記した第1導電材原料および第2導電材原料を、有機ビヒクルとともに混練してペースト化することにより製造することができる。第1導電材原料としては、Ni粉末、あるいは焼成後にNiとなる各種酸化物、有機金属化合物、またはレジネート等が挙げられる。また、同様に、第2導電材原料としては、Re元素の粉末、またはReを主成分とする合金、さらには焼成後にこれらの金属となる各種酸化物、有機金属化合物、またはレジネート等が挙げられる。   First, an electrode paste for forming the electrode pattern film 12a is prepared. The electrode paste can be manufactured by kneading the first conductive material raw material and the second conductive material raw material together with an organic vehicle into a paste. Examples of the first conductive material raw material include Ni powder, various oxides that become Ni after firing, organometallic compounds, or resinates. Similarly, as the second conductive material raw material, a powder of Re element or an alloy containing Re as a main component, and various oxides, organometallic compounds, or resinates that become these metals after firing can be used. .

なお、第1導電材原料と第2導電材原料とは、それぞれ別々の原料粉末の状態で用いても良いし、あるいは第1導電材と第2導電材とを予め合金化した合金粉末を用いても良く、本実施形態では、合金粉末を用いることが好ましい。このような第1導電材と第2導電材とからなる合金粉末としては、所望の組成比を有する粉末を、適宜、用いれば良い。   The first conductive material raw material and the second conductive material raw material may be used in the form of separate raw material powders, or an alloy powder obtained by previously alloying the first conductive material and the second conductive material is used. In this embodiment, it is preferable to use an alloy powder. As such an alloy powder composed of the first conductive material and the second conductive material, a powder having a desired composition ratio may be appropriately used.

得られた電極ペーストを、図2(A)に示すように、たとえばスクリーン印刷により、剥離層22の表面に所定パターンで形成することで、所定パターンの電極パターン膜12aを形成する。   As shown in FIG. 2A, the obtained electrode paste is formed in a predetermined pattern on the surface of the release layer 22, for example, by screen printing, thereby forming an electrode pattern film 12a having a predetermined pattern.

本実施形態では、電極パターン膜12aを形成した後、あるいは形成前に、剥離層22の電極パターン膜12aが形成されていない部分に、電極パターン膜12aと実質的に同じ厚みの余白パターン層14を形成する。余白パターン層14は、グリーンシート10aと同様な材質で構成される。余白パターン層14は、電極パターン膜12aと同様に、印刷法により形成すれば良い。余白パターン層14を形成することで、所定パターンの電極パターン膜12aによる表面の段差が解消され、段差に起因する積層時または焼成後の不都合を解消することができる。   In the present embodiment, the blank pattern layer 14 having substantially the same thickness as the electrode pattern film 12a is formed on the portion of the release layer 22 where the electrode pattern film 12a is not formed after or before the electrode pattern film 12a is formed. Form. The blank pattern layer 14 is made of the same material as that of the green sheet 10a. The blank pattern layer 14 may be formed by a printing method similarly to the electrode pattern film 12a. By forming the blank pattern layer 14, the surface level difference due to the electrode pattern film 12a having a predetermined pattern is eliminated, and the inconvenience at the time of stacking or after firing due to the level difference can be eliminated.

次に、上記のキャリアシート20および30とは別に、図2(A)に示すように、第3支持シートとしてのキャリアシート26の表面に接着層28が形成してある接着層転写用シートを準備する。キャリアシート26は、キャリアシート20および30と同様なシートで構成される。   Next, separately from the carrier sheets 20 and 30, the adhesive layer transfer sheet in which the adhesive layer 28 is formed on the surface of the carrier sheet 26 as the third support sheet as shown in FIG. prepare. The carrier sheet 26 is composed of a sheet similar to the carrier sheets 20 and 30.

図2(A)に示す電極パターン膜12aの表面に、接着層を形成するために、本実施形態では、転写法を採用している。すなわち、図2(B)に示すように、キャリアシート26の接着層28を、電極パターン膜12aの表面に押し付け、加熱加圧して、その後キャリアシート26を剥がすことにより、図2(C)に示すように、接着層28を、電極パターン膜12aの表面に転写する。   In this embodiment, a transfer method is employed in order to form an adhesive layer on the surface of the electrode pattern film 12a shown in FIG. That is, as shown in FIG. 2 (B), the adhesive layer 28 of the carrier sheet 26 is pressed against the surface of the electrode pattern film 12a, heated and pressurized, and then the carrier sheet 26 is peeled off. As shown, the adhesive layer 28 is transferred to the surface of the electrode pattern film 12a.

その時の加熱温度は、40〜100℃が好ましく、また、加圧力は、0.2〜15MPaが好ましい。加圧は、プレスによる加圧でも、カレンダロールによる加圧でも良いが、一対のロールにより行うことが好ましい。   The heating temperature at that time is preferably 40 to 100 ° C., and the pressure is preferably 0.2 to 15 MPa. The pressurization may be a pressurization or a calender roll, but is preferably performed by a pair of rolls.

その後に、電極パターン膜12aおよび余白パターン層14を、図3(A)に示すキャリアシート30の表面に形成してあるグリーンシート10aの表面に転写する。本実施形態では、図3(B)に示すように、キャリアシート20の電極パターン膜12aおよび余白パターン層14を、接着層28を介して、グリーンシート10aの表面にキャリアシート20と共に押し付け、加熱加圧して、図3(C)に示すように、電極パターン膜12aおよび余白パターン層14を、接着層28を介して、グリーンシート10aの表面に転写する。ただし、グリーンシート10a側のキャリアシート30が引き剥がされることから、グリーンシート10a側から見れば、グリーンシート10aが電極パターン膜12aおよび余白パターン層14に接着層28を介して転写される。   Thereafter, the electrode pattern film 12a and the blank pattern layer 14 are transferred to the surface of the green sheet 10a formed on the surface of the carrier sheet 30 shown in FIG. In the present embodiment, as shown in FIG. 3B, the electrode pattern film 12a and the blank pattern layer 14 of the carrier sheet 20 are pressed against the surface of the green sheet 10a together with the carrier sheet 20 through the adhesive layer 28, and heated. As shown in FIG. 3C, the electrode pattern film 12a and the blank pattern layer 14 are transferred to the surface of the green sheet 10a through the adhesive layer 28 by applying pressure. However, since the carrier sheet 30 on the green sheet 10a side is peeled off, the green sheet 10a is transferred to the electrode pattern film 12a and the blank pattern layer 14 through the adhesive layer 28 when viewed from the green sheet 10a side.

この転写時の加熱および加圧は、プレスによる加圧・加熱でも、カレンダロールによる加圧・加熱でも良いが、一対のロールにより行うことが好ましい。その加熱温度および加圧力は、接着層28を転写するときと同様である。   The heating and pressurization at the time of transfer may be pressurization / heating with a press or pressurization / heating with a calender roll, but is preferably performed with a pair of rolls. The heating temperature and pressure are the same as when the adhesive layer 28 is transferred.

このような図2(A)〜図3(C)に示す工程により、単一のグリーンシート10a上に、所定パターンの電極パターン膜12aおよび余白パターン層14が形成される。これを用いて、電極パターン膜12aおよび余白パターン層14と、グリーンシート10aと、が交互に多数積層された積層体を得る。   2A to 3C, the electrode pattern film 12a and the blank pattern layer 14 having a predetermined pattern are formed on the single green sheet 10a. Using this, a laminated body in which a large number of electrode pattern films 12a and blank pattern layers 14 and green sheets 10a are alternately laminated is obtained.

その後、この積層体を最終加圧した後、キャリアシート20を引き剥がす。最終加圧時の圧力は、好ましくは10〜200MPaである。また、加熱温度は、40〜100℃が好ましい。   Thereafter, the final pressure is applied to the laminate, and then the carrier sheet 20 is peeled off. The pressure at the time of final pressurization is preferably 10 to 200 MPa. Moreover, 40-100 degreeC is preferable for heating temperature.

その後に、積層体を所定サイズに切断し、グリーンチップを形成する。そして、グリーンチップに対し、まず、脱バインダ処理(脱脂処理)を施す。   Thereafter, the laminate is cut into a predetermined size to form a green chip. The green chip is first subjected to a binder removal process (degreasing process).

本実施形態では、脱バインダ処理は、保持温度(脱脂処理温度)を850〜1000℃、好ましくは900〜950℃と、比較的に高い温度とする。本実施形態では、焼成後に内部電極層12を構成することとなる、電極パターン膜12aを、上記した第1導電材および第2導電材で構成しているため、このように比較的に高い温度での脱脂処理が可能となる。すなわち、電極パターン膜12aを耐酸化性に優れたものとしているため、比較的に高い温度で脱脂処理を行った場合でも、内部電極層の酸化を有効に防止することができる。そして、これにより脱脂処理を十分に行うことができ、後の焼成の際における、チップ内の残留溶剤および残留バインダの量(残炭素量)を低減することができる。そのため、結果として、残留溶剤および残留バインダに含有されている残留炭素分が、焼成時に酸化され二酸化炭素ガスとなることにより、素子内に気泡が生成し、これによりクラックが発生してしまうという不具合を有効に防止できる。   In the present embodiment, the binder removal treatment is performed at a relatively high temperature, ie, a holding temperature (degreasing treatment temperature) of 850 to 1000 ° C., preferably 900 to 950 ° C. In the present embodiment, since the electrode pattern film 12a, which will constitute the internal electrode layer 12 after firing, is composed of the first conductive material and the second conductive material described above, such a relatively high temperature. The degreasing process can be performed at That is, since the electrode pattern film 12a is excellent in oxidation resistance, the internal electrode layer can be effectively prevented from being oxidized even when the degreasing treatment is performed at a relatively high temperature. Thus, the degreasing treatment can be sufficiently performed, and the amount of residual solvent and residual binder (residual carbon amount) in the chip during subsequent firing can be reduced. Therefore, as a result, the residual carbon contained in the residual solvent and the residual binder is oxidized at the time of firing to become carbon dioxide gas, thereby generating bubbles in the element, thereby causing cracks. Can be effectively prevented.

上記以外の脱バインダ処理条件は下記の条件が好ましい。
昇温速度:5〜300℃/時間、特に10〜60℃/時間、
保持時間:0.5〜20時間、特に1〜10時間、
雰囲気 :加湿したN雰囲気等の不活性ガス雰囲気等。
The binder removal treatment conditions other than the above are preferably the following conditions.
Temperature increase rate: 5 to 300 ° C./hour, particularly 10 to 60 ° C./hour,
Retention time: 0.5 to 20 hours, especially 1 to 10 hours,
Atmosphere: Inert gas atmosphere such as humidified N 2 atmosphere.

次いで、脱バインダ処理を行ったチップの端面研磨を行う。端面研磨は、たとえば、バレル研磨、サンドブラスト等が挙げられる。端面研磨を行うことにより、脱バインダ処理後のチップに、コーナー部を形成できるとともに、電極端部(電極パターン膜の端部)をチップ表面に露出させることができる。電極端部を露出させることにより、焼成後に内部電極層12となる電極パターン膜の端部と、後述する端子電極6,8との電気的な接続を良好なものとすることができる。   Next, the end face of the chip subjected to the binder removal processing is polished. Examples of the end face polishing include barrel polishing and sand blasting. By performing end face polishing, the corner portion can be formed in the chip after the binder removal treatment, and the electrode end portion (end portion of the electrode pattern film) can be exposed to the chip surface. By exposing the electrode end portions, the electrical connection between the end portions of the electrode pattern film that becomes the internal electrode layer 12 after firing and the terminal electrodes 6 and 8 described later can be improved.

次いで、端面研磨を行ったチップに対し、端子電極6,8を形成するための端子電極用ペーストを塗布する。端子電極用ペーストに含有させる導電材としては、NiまたはNi合金を用いる。端子電極用ペーストは、上記した電極ペーストと同様にして調製すればよい。また、端子電極用ペーストを塗布した後に、端子電極用ペースト中に含有されている溶剤を除去するために、必要に応じて乾燥処理を行っても良い。   Next, a terminal electrode paste for forming the terminal electrodes 6 and 8 is applied to the end-polished chip. Ni or Ni alloy is used as the conductive material to be included in the terminal electrode paste. The terminal electrode paste may be prepared in the same manner as the above electrode paste. Moreover, after apply | coating the paste for terminal electrodes, in order to remove the solvent contained in the paste for terminal electrodes, you may perform a drying process as needed.

次いで、端子電極用ペーストを塗布したチップに対し、焼成およびアニール(熱処理)を行う。   Next, firing and annealing (heat treatment) are performed on the chip coated with the terminal electrode paste.

焼成は、下記の条件で行うことが好ましい。
昇温速度:50〜1000℃/時間、特に200〜300℃/時間、
保持温度:1100〜1300℃、特に1150〜1250℃、
保持時間:0.5〜8時間、特に1〜3時間、
冷却速度:50〜500℃/時間、特に200〜300℃/時間、
雰囲気ガス:加湿したNとHとの混合ガス等。
Firing is preferably performed under the following conditions.
Temperature rising rate: 50 to 1000 ° C./hour, particularly 200 to 300 ° C./hour,
Holding temperature: 1100-1300 ° C., in particular 1150-1250 ° C.
Retention time: 0.5-8 hours, especially 1-3 hours,
Cooling rate: 50 to 500 ° C./hour, particularly 200 to 300 ° C./hour,
Atmospheric gas: A mixed gas of humidified N 2 and H 2 or the like.

ただし、焼成時の空気雰囲気中の酸素分圧は、1Pa以下、特に10−2〜10−8 Paにて行うことが好ましい。前記範囲を超えると、内部電極層が酸化する傾向にあり、また、酸素分圧があまり低すぎると、内部電極層の電極材料が異常焼結を起こし、途切れてしまう傾向にある。 However, the oxygen partial pressure in the air atmosphere during firing is preferably 1 Pa or less, particularly 10 −2 to 10 −8 Pa. If the above range is exceeded, the internal electrode layer tends to oxidize, and if the oxygen partial pressure is too low, the electrode material of the internal electrode layer tends to abnormally sinter and tend to break.

アニール(熱処理)は、誘電体層を再酸化するための処理であり、これにより絶縁抵抗(IR)の加速寿命を著しく長くすることができ、信頼性が向上する。
このような焼成を行った後のアニール(熱処理)は、保持温度または最高温度を、好ましくは800℃以上として行うことが好ましい。熱処理時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のNiが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。熱処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは10−3Pa〜10Pa、より好ましくは10−2Pa〜10Paである。前記範囲未満では、誘電体層2の再酸化が困難であり、前記範囲を超えると内部電極層12が酸化する傾向にある。
Annealing (heat treatment) is a process for re-oxidizing the dielectric layer, whereby the accelerated lifetime of the insulation resistance (IR) can be remarkably increased, and the reliability is improved.
The annealing (heat treatment) after such firing is preferably performed at a holding temperature or a maximum temperature of preferably 800 ° C. or higher. If the holding temperature or maximum temperature during heat treatment is less than the above range, the dielectric material is insufficiently oxidized and the insulation resistance life tends to be shortened. In addition to a decrease, it tends to react with the dielectric substrate and shorten its lifetime. The oxygen partial pressure during the heat treatment is higher than the reducing atmosphere during firing, and is preferably 10 −3 Pa to 10 Pa, more preferably 10 −2 Pa to 10 Pa. If it is less than the above range, reoxidation of the dielectric layer 2 is difficult, and if it exceeds the above range, the internal electrode layer 12 tends to be oxidized.

なお、本実施形態においては、焼成およびアニールの前に、チップ端面に端子電極を形成するという工程を採用しているため、内部電極層が露出していない状態で、焼成およびアニールを行うことができる。そのため、比較的に高い温度あるいは比較的に高い酸素分圧で、焼成およびアニールを行うことができる。特に、アニールを比較的に高い温度や、高い酸素分圧で行うことにより、絶縁抵抗(IR)や、絶縁抵抗(IR)の加速寿命をより優れたものとすることができ、信頼性のさらなる向上を図ることができる。
本実施形態においては、焼成とアニール処理とは連続して行うことが好ましい。この場合においては、焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、熱処理の保持温度に達したときに雰囲気を変更して熱処理を行なうことが好ましい。
In this embodiment, since the step of forming a terminal electrode on the chip end face is employed before firing and annealing, firing and annealing can be performed in a state where the internal electrode layer is not exposed. it can. Therefore, firing and annealing can be performed at a relatively high temperature or a relatively high oxygen partial pressure. In particular, by performing annealing at a relatively high temperature and high oxygen partial pressure, the insulation resistance (IR) and the accelerated life of the insulation resistance (IR) can be improved, and the reliability can be further improved. Improvements can be made.
In the present embodiment, it is preferable to perform the firing and the annealing process continuously. In this case, it is preferable to raise the temperature to the holding temperature at the time of baking, perform baking, then cool, and perform the heat treatment by changing the atmosphere when the heat treatment holding temperature is reached.

焼成とアニール処理とを連続して行う場合における、上記以外のアニール条件は下記の条件が好ましい。
保持時間:0〜6時間、特に0.5〜5時間、
冷却速度:50〜500℃/時間、特に100〜300℃/時間、
雰囲気用ガス:加湿したNガス等。
In the case where the firing and the annealing treatment are continuously performed, the following annealing conditions other than the above are preferable.
Retention time: 0-6 hours, especially 0.5-5 hours,
Cooling rate: 50 to 500 ° C./hour, in particular 100 to 300 ° C./hour,
Atmospheric gas: humidified N 2 gas or the like.

なお、Nガスを加湿するには、例えばウェッター等を使用すればよい。この場合、水温は0〜75℃程度が好ましい。 Note that to wet the N 2 gas may be used, for example, a wetter or the like. In this case, the water temperature is preferably about 0 to 75 ° C.

そして、必要に応じて端子電極にNiめっきやSnめっきを施すことにより、図1に示す積層セラミックコンデンサを得ることができる。このようにして得られた本実施形態の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。   Then, the multilayer ceramic capacitor shown in FIG. 1 can be obtained by performing Ni plating or Sn plating on the terminal electrode as necessary. The multilayer ceramic capacitor of the present embodiment thus obtained is mounted on a printed circuit board by soldering or the like and used for various electronic devices.

以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得る。
たとえば、本発明は、積層セラミックコンデンサに限らず、その他の電子部品に適用することが可能である。
As mentioned above, although embodiment of this invention was described, this invention is not limited to such embodiment at all, In the range which does not deviate from the summary of this invention, it can implement with a various aspect.
For example, the present invention is not limited to a multilayer ceramic capacitor and can be applied to other electronic components.

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。   Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.

実施例1
誘電体ペーストの作製
まず、BaTiO粉末(BT−02/堺化学工業(株))と、MgCO、MnCO、(Ba0.6Ca0.4)SiOおよび希土類酸化物(Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y)から選択された粉末とを、ボールミルにより16時間、湿式混合し、乾燥させることにより誘電体材料とした。これら原料粉末の平均粒径は0.1〜1μmであった。(Ba0.6Ca0.4)SiOは、BaCO、CaCOおよびSiOをボールミルにより、16時間、湿式混合し、乾燥後に1150℃にて空気中で焼成したものをボールミルにより、100時間湿式粉砕して作製した。
Example 1
Preparation of Dielectric Paste First, BaTiO 3 powder (BT-02 / Sakai Chemical Industry Co., Ltd.), MgCO 3 , MnCO 3 , (Ba 0.6 Ca 0.4 ) SiO 3 and rare earth oxide (Gd 2 O 3 , Tb 4 O 7 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Yb 2 O 3 , Lu 2 O 3 , Y 2 O 3 ) A dielectric material was obtained by wet mixing with a ball mill for 16 hours and drying. These raw material powders had an average particle size of 0.1 to 1 μm. (Ba 0.6 Ca 0.4 ) SiO 3 was obtained by wet-mixing BaCO 3 , CaCO 3 and SiO 2 with a ball mill for 16 hours, and firing in air at 1150 ° C. after drying using a ball mill. It was produced by wet milling for a period of time.

得られた誘電体材料をペースト化するために、有機ビヒクルを誘電体材料に加え、ボールミルで混合し、誘電体ペーストを得た。有機ビヒクルは、誘電体材料100重量部に対して、バインダとしてポリビニルブチラール:6重量部、可塑剤としてフタル酸ビス(2エチルヘキシル)(DOP):3重量部、酢酸エチル:55重量部、トルエン:10重量部、剥離剤としてパラフィン:0.5重量部の配合比である。   In order to paste the obtained dielectric material, an organic vehicle was added to the dielectric material and mixed by a ball mill to obtain a dielectric paste. The organic vehicle is based on 100 parts by weight of the dielectric material, polyvinyl butyral: 6 parts by weight as a binder, bis (2-ethylhexyl) phthalate (DOP): 3 parts by weight, ethyl acetate: 55 parts by weight, toluene: The blending ratio is 10 parts by weight and 0.5 parts by weight of paraffin as a release agent.

電極ペーストの作製
電極ペーストを形成するための導電材料として、Ni/Re合金粉末を準備した。次いで、Ni/Re合金粉末:100重量部に対して、BaTiO:20重量部、有機ビヒクル(エチルセルロース:ターピネオール=5:200(重量比)):205重量部を添加し、三本ロールで混練、分散することにより電極ペーストを調製した。
Preparation of electrode paste Ni / Re alloy powder was prepared as a conductive material for forming the electrode paste. Next, BaTiO 3 : 20 parts by weight, organic vehicle (ethyl cellulose: terpineol = 5: 200 (weight ratio)): 205 parts by weight are added to Ni / Re alloy powder: 100 parts by weight, and kneaded with three rolls. The electrode paste was prepared by dispersing.

なお、本実施例では、表1に示すようにNi/Re比を変化させた複数の合金粉末を準備し、Ni/Re比の異なる導電材料を用いた複数の電極ペーストを調製した。   In this example, as shown in Table 1, a plurality of alloy powders having different Ni / Re ratios were prepared, and a plurality of electrode pastes using conductive materials having different Ni / Re ratios were prepared.

端子電極用ペーストの作製
端子電極用ペーストを形成するための導電材料として、Ni粉末を準備した。次いで、Ni粉末:100重量部に対して、BaTiO:20重量部、有機バインダとしてのエチルセルロース:5重量部、溶剤としてのターピネオール:15重量部を添加し、三本ロールで混練、分散することにより端子電極用ペーストを調製した。
Preparation of Terminal Electrode Paste Ni powder was prepared as a conductive material for forming the terminal electrode paste. Next, 20 parts by weight of BaTiO 3 , 5 parts by weight of ethyl cellulose as an organic binder, and 15 parts by weight of terpineol as a solvent are added to 100 parts by weight of Ni powder, and kneaded and dispersed with a three-roll. Thus, a terminal electrode paste was prepared.

グリーンシートの形成
上記にて得られた誘電体ペーストを用いて、PETフィルム(第2支持シート)上に、ワイヤーバーコーターを用いて、厚み1.0μmのグリーンシートを形成した。
Formation of Green Sheet Using the dielectric paste obtained above, a 1.0 μm thick green sheet was formed on a PET film (second support sheet) using a wire bar coater.

電極パターン膜、余白パターン層の形成
まず、上記にて作製した誘電体ペーストをエタノール/トルエン(55/10)によって重量比で2倍に希釈し、これを剥離層用ペーストとした。そして、この剥離層用ペーストを、別のPETフィルム(第1支持シート)上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.3μmの剥離層を形成した。
Formation of Electrode Pattern Film and Blank Pattern Layer First, the dielectric paste prepared above was diluted 2 times by weight with ethanol / toluene (55/10) to obtain a release layer paste. Then, this release layer paste was applied and dried on another PET film (first support sheet) with a wire bar coater to form a release layer having a thickness of 0.3 μm.

次いで、剥離層の上に、上記にて作製した電極ペーストをスクリーン印刷機により所定パターンで印刷し、乾燥することにより、電極パターン膜を形成した。なお、乾燥後の電極パターン膜の厚みは0.7μmであった。   Next, an electrode pattern film was formed on the release layer by printing the electrode paste prepared above in a predetermined pattern with a screen printer and drying it. Note that the thickness of the electrode pattern film after drying was 0.7 μm.

次いで、剥離層の電極パターン膜が形成されていない部分に、上記にて作製した誘電体ペーストを、スクリーン印刷機により印刷し、乾燥することにより、余白パターン層を形成した。余白パターンの印刷には、上記電極パターン膜を印刷する際に使用したパターンと、相補的なパターンとなっているスクリーン製版を使用した。余白パターンは、乾燥時の膜厚が内部電極層と同じ厚みとなるように形成した。   Next, the blank pattern layer was formed by printing the dielectric paste prepared above on a portion of the release layer where the electrode pattern film was not formed, using a screen printer and drying. For the printing of the blank pattern, a screen plate making which is a pattern complementary to the pattern used when printing the electrode pattern film was used. The blank pattern was formed so that the film thickness at the time of drying was the same as that of the internal electrode layer.

接着層の形成
誘電体粒子および剥離剤を入れない以外は、上記にて作製した誘電体ペーストと同様にして得られたペーストを、トルエンによって重量比で4倍に希釈し、これを接着層用ペーストとした。そして、この接着層用ペーストを、別の、表面にシリコーン系樹脂による剥離処理を施したPETフィルム(第3支持シート)の上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.2μmの接着層28を形成した。
Formation of adhesive layer Except for not containing dielectric particles and release agent, the paste obtained in the same manner as the dielectric paste prepared above was diluted 4 times by weight with toluene, and this was used for adhesive layer A paste was used. Then, this adhesive layer paste is coated and dried by a wire bar coater on another PET film (third support sheet) whose surface has been subjected to a release treatment with a silicone-based resin, and has a thickness of 0.2 μm. Layer 28 was formed.

グリーンチップの形成
まず、内部電極層用膜12aの表面に、図2に示す方法で接着層28を転写した。転写時には、一対のロールを用い、その加圧力は0.1MPa、温度は80℃とした。
Formation of Green Chip First, the adhesive layer 28 was transferred to the surface of the internal electrode layer film 12a by the method shown in FIG. At the time of transfer, a pair of rolls were used, the pressure was 0.1 MPa, and the temperature was 80 ° C.

次に、図3に示す方法で、接着層28を介してグリーンシート10aの表面に電極パターン膜12aを接着(転写)した。転写時には、一対のロールを用い、その加圧力は0.1MPa、温度は80℃とした。   Next, the electrode pattern film 12a was adhered (transferred) to the surface of the green sheet 10a through the adhesive layer 28 by the method shown in FIG. At the time of transfer, a pair of rolls were used, the pressure was 0.1 MPa, and the temperature was 80 ° C.

次に、次々に電極パターン膜12aおよびグリーンシート10aを積層し、最終的に、400層の電極パターン膜12aが積層されたグリーンチップを得た。積層条件は、加圧力は50MPa、温度は120℃とした。   Next, the electrode pattern film 12a and the green sheet 10a were laminated one after another, and finally, a green chip on which 400 layers of the electrode pattern film 12a were laminated was obtained. The lamination conditions were a pressure of 50 MPa and a temperature of 120 ° C.

脱バインダ処理、バレル研磨、端子電極の形成、焼成およびアニール
得られたグリーンチップに対し、以下の条件で脱バインダ処理(脱脂処理)を行った。
昇温速度:60℃/時間、
保持温度:950℃、
保持時間:1時間、
冷却速度:60℃/時間、
雰囲気ガス:加湿したNガス、
で行った。なお、後述するように、脱バインダ処理を行ったチップのうちの一部を用いて、残留炭素量の測定を行った。
Debinding treatment (degreasing treatment) was performed on the obtained green chip under the following conditions for binder removal , barrel polishing, terminal electrode formation, firing and annealing .
Temperature increase rate: 60 ° C./hour,
Holding temperature: 950 ° C.
Retention time: 1 hour
Cooling rate: 60 ° C./hour,
Atmospheric gas: humidified N 2 gas,
I went there. As will be described later, the amount of residual carbon was measured using a part of the chips subjected to the binder removal treatment.

次に、脱バインダ処理を行ったチップに対して、バレル研磨を行った。そして、バレル研磨を行ったチップの電極端部の露出端面に端子電極用ペーストを転写し、溶剤を除去するために乾燥を行った。   Next, barrel polishing was performed on the chip subjected to the binder removal treatment. Then, the terminal electrode paste was transferred to the exposed end surface of the electrode end of the chip subjected to barrel polishing, and drying was performed to remove the solvent.

次に、端子電極を形成したチップに対し、以下の条件で焼成およびアニール(熱処理)を行った。   Next, firing and annealing (heat treatment) were performed on the chip on which the terminal electrode was formed under the following conditions.

すなわち、焼成は、
昇温速度:100℃/時間、
保持温度:1260℃、
保持時間:2時間、
冷却速度:100℃/時間、
雰囲気ガス:加湿したNとHの混合ガス、
酸素分圧:10−4Pa
で行った。
That is, firing is
Temperature increase rate: 100 ° C / hour,
Holding temperature: 1260 ° C
Retention time: 2 hours
Cooling rate: 100 ° C./hour,
Atmosphere gas: humidified mixed gas of N 2 and H 2 ,
Oxygen partial pressure: 10 -4 Pa
I went there.

アニール(熱処理)は、
保持温度:800℃、
保持時間:0.5時間、
冷却速度:100℃/時間、
雰囲気ガス:加湿したNガス、
酸素分圧:10−1Pa、
で行った。
なお、本実施例では、焼成の保持温度(1260℃)で2時間保持した後、冷却速度100℃/時間で、アニール(熱処理)の保持温度(800℃)まで冷却し、次いで、雰囲気ガスおよび酸素分圧を変更して、アニール(熱処理)を行った。
また、焼成およびアニール(熱処理)における雰囲気ガスの加湿には、水温を0〜75℃としたウェッターを用いた。
Annealing (heat treatment)
Holding temperature: 800 ° C.
Retention time: 0.5 hours
Cooling rate: 100 ° C./hour,
Atmospheric gas: humidified N 2 gas,
Oxygen partial pressure: 10 −1 Pa,
I went there.
In this example, after holding at the firing holding temperature (1260 ° C.) for 2 hours, cooling to the annealing (heat treatment) holding temperature (800 ° C.) at a cooling rate of 100 ° C./hour, Annealing (heat treatment) was performed by changing the oxygen partial pressure.
Further, a wetter with a water temperature of 0 to 75 ° C. was used for humidifying the atmospheric gas in firing and annealing (heat treatment).

以上のようにして、図1に示す構成の積層セラミックコンデンサのサンプルを得た。このようにして得られた各サンプルのサイズは、2.0mm×1.2mm×0.8mmであり、内部電極層に挟まれた誘電体層の数は400、その厚さは0.7μmであった。なお、本実施例では、内部電極層を形成する導電材として、Ni/Re合金を用い、表1に示すように、それぞれNiとReとの比率(重量比)の異なる複数のサンプルを作製した。   As described above, a sample of the multilayer ceramic capacitor having the configuration shown in FIG. 1 was obtained. The size of each sample thus obtained is 2.0 mm × 1.2 mm × 0.8 mm, the number of dielectric layers sandwiched between internal electrode layers is 400, and the thickness is 0.7 μm. there were. In this example, a Ni / Re alloy was used as the conductive material for forming the internal electrode layer, and a plurality of samples having different ratios (weight ratios) of Ni and Re were prepared as shown in Table 1. .

得られた各サンプルについて、残留炭素量、容量バラツキ、誘電損失tanδ、端部酸化率およびクラック発生率の各評価を以下に示す方法により行った。   About each obtained sample, each evaluation of residual carbon amount, capacity | capacitance variation, dielectric loss tan-delta, edge part oxidation rate, and crack generation rate was performed by the method shown below.

残留炭素量
脱バインダ処理工程後のチップを粉砕し、酸素気流中において、燃焼−赤外吸収法(LECO社製CS−600)にて発生したCOの量を測定し、これにより、残留炭素量を測定した。結果を表1に示す。
Residual carbon amount The chip after the binder removal step was pulverized, and the amount of CO 2 generated by the combustion-infrared absorption method (CS-600 manufactured by LECO) was measured in an oxygen stream. The amount was measured. The results are shown in Table 1.

容量バラツキ
まず、基準温度25℃でデジタルLCRメータ(YHP社製4284A)を用い、周波数1kHz,入力信号レベル(測定電圧)1Vrmsの条件下で、各コンデンササンプルの静電容量を測定した。この静電容量の測定を50個のサンプルについて行い、50個のサンプルの測定結果を標本とする標準偏差、および平均値を求めた。そして、測定結果より算出した標準偏差を平均値で除すことにより変動係数(%)を求めることにより、容量バラツキを評価した。変動係数(%)が低い程、容量バラツキが小さいものと評価できる。結果を表1に示す。
Capacitance variation First, the capacitance of each capacitor sample was measured using a digital LCR meter (4284A manufactured by YHP) at a reference temperature of 25 ° C. under the conditions of a frequency of 1 kHz and an input signal level (measurement voltage) of 1 Vrms. The capacitance was measured for 50 samples, and the standard deviation and the average value using the measurement results of the 50 samples as samples were obtained. Then, the variation in capacity was evaluated by obtaining the coefficient of variation (%) by dividing the standard deviation calculated from the measurement result by the average value. It can be evaluated that the smaller the coefficient of variation (%), the smaller the capacity variation. The results are shown in Table 1.

誘電損失tanδ
誘電損失tanδの測定は、得られたコンデンササンプルに対し、基準温度25℃でデジタルLCRメータ(HP社製 HP4284A)を用い、周波数1kHz、入力信号レベル(測定電圧)1Vrmsの条件下で行った。
Dielectric loss tan δ
The dielectric loss tan δ was measured using a digital LCR meter (HP 4284A manufactured by HP) at a reference temperature of 25 ° C. and a frequency of 1 kHz and an input signal level (measurement voltage) of 1 Vrms with respect to the obtained capacitor sample.

端部酸化率
得られたコンデンササンプルについて、電子線プローブマイクロアナライザ(日本電子(株)製 JXA8500F型FE−EPMA)を用い、端子電極と内部電極層との界面付近の元素マップデータの収集を行った。測定は50層の内部電極層に対して行い、測定の結果、酸素原子の存在が確認できるものを「端部酸化」とし、端部酸化の発生割合を求め、これを端部酸化率(%)とした。結果を表1に示す。
For the obtained capacitor sample, the element map data near the interface between the terminal electrode and the internal electrode layer was collected using an electron probe microanalyzer (JXA8500F type FE-EPMA manufactured by JEOL Ltd.). It was. The measurement is performed on 50 internal electrode layers. As a result of the measurement, the one where the presence of oxygen atoms can be confirmed is defined as “end oxidation”, and the generation rate of end oxidation is obtained. ). The results are shown in Table 1.

クラック発生率
得られたコンデンササンプルについて、顕微鏡による概観検査を行い、クラックの発生の有無を測定した。測定は、200,000個のサンプルについて行い、200,000個のサンプルにおける、クラックの発生したサンプルの割合を求め、これをクラック発生率(ppm)とした。結果を表1に示す。
About the capacitor | condenser sample which the crack generation rate was obtained, the external appearance inspection by the microscope was performed and the presence or absence of the generation | occurrence | production of a crack was measured. The measurement was performed on 200,000 samples, and the ratio of the cracked samples in 200,000 samples was obtained, and this was defined as the crack occurrence rate (ppm). The results are shown in Table 1.

Figure 2008186933
表1中、試料番号1は、内部電極層を形成する導電材として、Ni/Re合金の代わりに、Niを用いた。
Figure 2008186933
In Table 1, Sample No. 1 used Ni instead of the Ni / Re alloy as the conductive material forming the internal electrode layer.

評価1
表1より、内部電極層を形成する導電材として、Ni(第1導電材)とRe(第2導電材)とを本発明所定の割合とし、脱バインダ処理を950℃で行うことにより、容量バラツキ、誘電損失および端部酸化率を低く保ちながら、脱バインダ処理工程後のチップ中における残留炭素量を低減でき、これによりクラック発生率の低減が可能となることが確認できる。
Evaluation 1
From Table 1, as a conductive material for forming the internal electrode layer, Ni (first conductive material) and Re (second conductive material) are set to a predetermined ratio of the present invention, and the binder removal treatment is performed at 950 ° C. It can be confirmed that the amount of residual carbon in the chip after the binder removal process can be reduced while keeping the variation, dielectric loss, and edge oxidation rate low, thereby reducing the crack generation rate.

一方、内部電極層を形成する導電材として、Ni/Re合金の代わりに、Niを用いた試料番号1においては、端部酸化率が高くなり、容量バラツキが大きくなる結果となった。この試料番号1においては、主に脱バインダ処理時に端部酸化が起こったものと考えられる。また、試料番号7の結果より、内部電極層中におけるRe(第2導電材)の割合が多すぎると、誘電損失が悪化してしまうことが確認できる。   On the other hand, in the sample number 1 using Ni instead of the Ni / Re alloy as the conductive material for forming the internal electrode layer, the end portion oxidation rate was increased and the capacity variation was increased. In Sample No. 1, it is considered that end oxidation occurred mainly during the binder removal treatment. Further, from the result of sample number 7, it can be confirmed that when the ratio of Re (second conductive material) in the internal electrode layer is too large, the dielectric loss is deteriorated.

実施例2
脱バインダ処理時における保持温度(脱脂処理温度)を、表1に示すように変化させた以外は、実施例1の試料番号3と同様にしてコンデンササンプルを作製し、同様に評価を行った。結果を表2に示す。
Example 2
A capacitor sample was prepared and evaluated in the same manner as Sample No. 3 in Example 1 except that the holding temperature (degreasing temperature) during the binder removal treatment was changed as shown in Table 1. The results are shown in Table 2.

Figure 2008186933
表2中、試料番号16は、実施例1の試料番号3と同じサンプルである。
Figure 2008186933
In Table 2, sample number 16 is the same sample as sample number 3 of Example 1.

評価2
表2より、Ni(第1導電材)とRe(第2導電材)とを本発明所定の割合とし、脱バインダ処理を850〜1000℃の範囲で変化させた場合においても、実施例1と同様に、容量バラツキ、誘電損失および端部酸化率を低く保ちながら、脱バインダ処理工程後のチップ中における残留炭素量を低減でき、これによりクラック発生率の低減が可能となることが確認できる。
Evaluation 2
From Table 2, even when Ni (first conductive material) and Re (second conductive material) are set to a predetermined ratio of the present invention and the binder removal treatment is changed in the range of 850 to 1000 ° C., Example 1 and Similarly, it can be confirmed that the amount of residual carbon in the chip after the binder removal process can be reduced while keeping the capacity variation, the dielectric loss, and the edge oxidation rate low, thereby reducing the crack generation rate.

一方、脱バインダ処理を800℃以下の温度で行った場合には、脱バインダ処理後のチップ中における残留炭素量が多くなってしまい、結果としてクラック発生率が高くなる結果となった。また、脱バインダ処理を1050℃で行った場合には、端部酸化率が高くなり、容量バラツキが大きくなる結果となった。   On the other hand, when the binder removal process was performed at a temperature of 800 ° C. or less, the amount of residual carbon in the chip after the binder removal process increased, resulting in an increased crack generation rate. Further, when the binder removal treatment was performed at 1050 ° C., the end portion oxidation rate was increased, resulting in increased capacity variation.

実施例3
焼成後の内部電極層の厚みを表1に示すように変化させた以外は、実施例1の試料番号3と同様にしてコンデンササンプルを作製し、同様に評価を行った。結果を表3に示す。
Example 3
A capacitor sample was produced in the same manner as Sample No. 3 in Example 1 except that the thickness of the internal electrode layer after firing was changed as shown in Table 1, and was similarly evaluated. The results are shown in Table 3.

比較例1
焼成後の内部電極層の厚みを0.9μmとした以外は、実施例1の試料番号1と同様にしてコンデンササンプルを作製し、同様に評価を行った。結果を表3に示す。
Comparative Example 1
A capacitor sample was prepared and evaluated in the same manner as Sample No. 1 in Example 1 except that the thickness of the internal electrode layer after firing was 0.9 μm. The results are shown in Table 3.

比較例2
脱バインダ処理における保持温度(脱脂処理温度)を、600℃とした以外は、実施例1の試料番号1と同様にしてコンデンササンプルを作製し、同様に評価を行った。結果を表3に示す。
Comparative Example 2
A capacitor sample was prepared and evaluated in the same manner as Sample No. 1 in Example 1 except that the holding temperature (degreasing temperature) in the debinding process was 600 ° C. The results are shown in Table 3.

Figure 2008186933
表3中、試料番号24,25は、内部電極層を形成する導電材として、Ni/Re合金の代わりに、Niを用いた。
Figure 2008186933
In Table 3, sample numbers 24 and 25 used Ni instead of the Ni / Re alloy as the conductive material for forming the internal electrode layer.

評価3
表3の試料番号21〜23の結果より、内部電極層厚みを表3に示すように変化させた場合にも、同様の結果が得られることが確認できる。
Evaluation 3
From the results of sample numbers 21 to 23 in Table 3, it can be confirmed that the same results are obtained even when the internal electrode layer thickness is changed as shown in Table 3.

一方、内部電極層を形成する導電材として、Ni/Re合金の代わりに、Niを用いた試料番号24においては、内部電極層厚みを0.9μmと比較的に厚くした場合においても、同様に端部酸化率が高くなり、容量バラツキが大きくなる結果となった。また、内部電極層を形成する導電材として、Ni/Re合金の代わりにNiを用い、かつ、脱バインダ処理を600℃で行った試料番号25においては、端部酸化率が高くなり、容量バラツキが大きくなることに加え、脱バインダ処理工程後のチップ中における残留炭素量も多くなり、クラック発生率も悪化する結果となった。   On the other hand, in the sample number 24 using Ni instead of the Ni / Re alloy as the conductive material for forming the internal electrode layer, even when the internal electrode layer thickness is relatively thick as 0.9 μm, the same applies. As a result, the edge oxidation rate increased and the capacity variation increased. In addition, in Sample No. 25 in which Ni was used instead of the Ni / Re alloy as a conductive material for forming the internal electrode layer and the binder removal treatment was performed at 600 ° C., the end portion oxidation rate was high, resulting in capacitance variation. As a result, the amount of residual carbon in the chip after the binder removal process increased and the crack generation rate deteriorated.

図1は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図2(A)〜図2(C)は内部電極層用膜の転写方法を示す要部断面図である。2 (A) to 2 (C) are cross-sectional views showing the main part of the method for transferring the internal electrode layer film. 図3(A)〜図3(C)は図2の続きの工程を示す要部断面図である。FIG. 3A to FIG. 3C are cross-sectional views of relevant parts showing a step subsequent to FIG.

符号の説明Explanation of symbols

2… 積層セラミックコンデンサ
4… コンデンサ素体
6,8… 端子電極
10… 誘電体層
10a… グリーンシート
12… 内部電極層
12a… 電極パターン膜
14… 余白パターン層
20… キャリアシート(第1支持シート)
22… 剥離層
26… キャリアシート(第3支持シート)
28… 接着層
30… キャリアシート(第2支持シート)
2 ... Multilayer ceramic capacitor 4 ... Capacitor body 6, 8 ... Terminal electrode 10 ... Dielectric layer 10a ... Green sheet 12 ... Internal electrode layer 12a ... Electrode pattern film 14 ... Blank pattern layer 20 ... Carrier sheet (first support sheet)
22 ... Release layer 26 ... Carrier sheet (third support sheet)
28 ... Adhesive layer 30 ... Carrier sheet (second support sheet)

Claims (4)

内部電極層と誘電体層とが交互に積層してある素子本体と、前記素子本体の両端部に形成された一対の端子電極と、を有する積層型電子部品を製造する方法であって、
焼成後に前記誘電体層となるグリーンシートを形成する工程と、
電極ペーストを用いて、焼成後に前記内部電極層となる電極パターン膜を形成する工程と、
前記グリーンシートと前記電極パターン膜とを交互に積層し、積層体を得る工程と、
前記積層体の脱脂処理を行う脱バインダ工程と、
脱脂処理を行った前記積層体の両端部に一対の端子電極を形成する工程と、
端子電極を形成した前記積層体を焼成する工程と、を有し、
前記脱バインダ工程における脱脂処理の温度を850〜1000℃とし、かつ、
前記電極パターン膜を形成するための電極ペーストとして、
ニッケルを主成分とする第1導電材と、
レニウム(Re)を主成分とする第2導電材と、を含有し、
前記第1導電材と前記第2導電材との合計を100重量%とした場合に、これらの比率が、
第1導電材:80重量%以上、100重量%未満、
第2導電材:0重量%より多く、20重量%以下、
である電極ペーストを用いる積層型電子部品の製造方法。
A method of manufacturing a multilayer electronic component having an element body in which internal electrode layers and dielectric layers are alternately laminated, and a pair of terminal electrodes formed at both ends of the element body,
Forming a green sheet to be the dielectric layer after firing;
Using an electrode paste to form an electrode pattern film that becomes the internal electrode layer after firing;
Alternately stacking the green sheet and the electrode pattern film to obtain a laminate;
A binder removal step for degreasing the laminate;
Forming a pair of terminal electrodes at both ends of the laminate that has been degreased;
Firing the laminate on which the terminal electrode is formed, and
The temperature of the degreasing process in the binder removal step is 850 to 1000 ° C., and
As an electrode paste for forming the electrode pattern film,
A first conductive material mainly composed of nickel;
A second conductive material mainly composed of rhenium (Re),
When the total of the first conductive material and the second conductive material is 100% by weight, these ratios are:
First conductive material: 80 wt% or more, less than 100 wt%,
Second conductive material: more than 0% by weight and 20% by weight or less,
A method for manufacturing a multilayer electronic component using the electrode paste.
前記脱バインダ工程の後に、前記積層体の端面の研磨を行い、端面の研磨を行った後に、前記端子電極を形成する請求項1に記載の積層型電子部品の製造方法。   2. The method for manufacturing a multilayer electronic component according to claim 1, wherein after the binder removal step, the end surface of the multilayer body is polished, and the terminal electrode is formed after the end surface is polished. 前記端子電極を構成する導電材が、NiまたはNi合金である請求項1または2に記載の積層型電子部品の製造方法。   The method for manufacturing a multilayer electronic component according to claim 1, wherein the conductive material constituting the terminal electrode is Ni or a Ni alloy. 前記内部電極層の厚みが、1μm以下である請求項1〜3のいずれかに記載の積層型電子部品の製造方法。   The method for manufacturing a multilayer electronic component according to claim 1, wherein the internal electrode layer has a thickness of 1 μm or less.
JP2007018080A 2007-01-29 2007-01-29 Method for manufacturing laminated electronic component Withdrawn JP2008186933A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007018080A JP2008186933A (en) 2007-01-29 2007-01-29 Method for manufacturing laminated electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007018080A JP2008186933A (en) 2007-01-29 2007-01-29 Method for manufacturing laminated electronic component

Publications (1)

Publication Number Publication Date
JP2008186933A true JP2008186933A (en) 2008-08-14

Family

ID=39729779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007018080A Withdrawn JP2008186933A (en) 2007-01-29 2007-01-29 Method for manufacturing laminated electronic component

Country Status (1)

Country Link
JP (1) JP2008186933A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014036219A (en) * 2012-08-08 2014-02-24 Samsung Electro-Mechanics Co Ltd Multilayer ceramic electronic component and manufacturing method therefor
JP2017168488A (en) * 2016-03-14 2017-09-21 株式会社村田製作所 Manufacturing method of multilayer ceramic capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014036219A (en) * 2012-08-08 2014-02-24 Samsung Electro-Mechanics Co Ltd Multilayer ceramic electronic component and manufacturing method therefor
JP2017168488A (en) * 2016-03-14 2017-09-21 株式会社村田製作所 Manufacturing method of multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
JP5434407B2 (en) Ceramic electronic component and manufacturing method thereof
JPWO2005117041A1 (en) Electronic component, multilayer ceramic capacitor, and method for manufacturing the same
JP2007173480A (en) Laminated electronic component and its manufacturing method
JP2008247656A (en) Method for producing dielectric porcelain composition and method for manufacturing electronic component
JP2012033556A (en) Laminate ceramic electronic component
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP5293951B2 (en) Electronic components
JP5221059B2 (en) Electrode step absorbing printing paste and method for producing multilayer ceramic electronic component
JP2007063040A (en) Method for producing dielectric porcelain composition, and electronic component
JP3924286B2 (en) Manufacturing method of multilayer ceramic electronic component
JPWO2005117040A1 (en) Electronic component, multilayer ceramic capacitor, and method for manufacturing the same
JP4182009B2 (en) Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof
JP2006324637A (en) Co-existent material particle and its method for manufacturing, method for manufacturing electrode paste, electronic parts
JP4735071B2 (en) Electronic component manufacturing method and electronic component
JP2007234588A (en) Conductive paste, electronic component, laminated ceramic capacitor, and manufacturing method therefor
JP4661203B2 (en) Ceramic electronic component and manufacturing method thereof
JP4888572B2 (en) Conductive paste and method for manufacturing electronic component
JP2001217137A (en) Laminated ceramic electronic component and manufacturing method therefor
JP4432882B2 (en) Multilayer electronic component and manufacturing method thereof
JP4867948B2 (en) Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof
JP2001284161A (en) Method for manufacturing nickel powder, paste for electrode and electronic component
JP2007149780A (en) Multilayered ceramic electronic component and its manufacturing method
JP2008186933A (en) Method for manufacturing laminated electronic component
JP5803688B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
JP2005255461A (en) Electronic part, dielectric porcelain composition and its manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100406