JP2011141346A - Display device and display driving method - Google Patents

Display device and display driving method Download PDF

Info

Publication number
JP2011141346A
JP2011141346A JP2010000886A JP2010000886A JP2011141346A JP 2011141346 A JP2011141346 A JP 2011141346A JP 2010000886 A JP2010000886 A JP 2010000886A JP 2010000886 A JP2010000886 A JP 2010000886A JP 2011141346 A JP2011141346 A JP 2011141346A
Authority
JP
Japan
Prior art keywords
voltage
drive
transistor
gate
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010000886A
Other languages
Japanese (ja)
Inventor
Kiwamu Miura
究 三浦
Katsuhide Uchino
勝秀 内野
Tetsuo Yamamoto
哲郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010000886A priority Critical patent/JP2011141346A/en
Publication of JP2011141346A publication Critical patent/JP2011141346A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To suppress variation in a driving current to light-emitting elements, caused by a leakage current when a sampling transistor is turned off. <P>SOLUTION: In a light emission period when the sampling transistor is not energized and the current corresponding to a video signal voltage is applied by the drive transistor to the light-emitting element, a first driving voltage and a second driving voltage lower than the first driving voltage are applied to the drive transistor. The second driving voltage is applied when a signal line has a threshold correction reference voltage. The gate voltage of the drive transistor is temporality reduced by applying the second driving voltage, and the drain-source voltage of the sampling transistor is reduced when the signal line has the threshold correction reference voltage, and accordingly, the leakage current is suppressed. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子(有機EL(Electroluminescence)素子)を用いた表示装置に関する。   The present invention relates to a display device having a pixel array in which pixel circuits are arranged in a matrix, and a display driving method thereof, for example, a display device using an organic electroluminescence element (organic EL (Electroluminescence) element) as a light emitting element. About.

特開2003−255856号公報JP 2003-255856 A 特開2003−271095号公報JP 2003-271095 A 特開2008−33193号公報JP 2008-33193 A 特開2008−281671号公報JP 2008-281671 A 特開2001−222256号公報JP 2001-222256 A

例えば上記特許文献1,2に見られるように、有機EL素子を画素に用いた画像表示装置が開発されている。有機EL素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能である(いわゆる電流制御型)。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
For example, as can be seen in Patent Documents 1 and 2, image display devices using organic EL elements as pixels have been developed. Since the organic EL element is a self-luminous element, it has advantages such as higher image visibility than a liquid crystal display, no need for a backlight, and high response speed. Further, the luminance level (gradation) of each light emitting element can be controlled by the value of the current flowing therethrough (so-called current control type).
In the organic EL display, similarly to the liquid crystal display, there are a simple matrix method and an active matrix method as driving methods. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display. Therefore, the active matrix method is actively developed at present. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor: TFT) provided in the pixel circuit.

アクティブマトリクス方式の場合、有機EL素子を有する画素回路に階調値となる映像信号電圧を与えるため、画素内部に設けた薄膜トランジスタを、映像信号のサンプリング用のスイッチングトランジスタ(以下、サンプリングトランジスタという)として使用している。
有機EL素子を発光させる際には、信号線に供給される映像信号電圧を、サンプリングトランジスタを導通させることで駆動トランジスタのゲート端(制御入力端子)に設けられた保持容量に取り込む。そして駆動トランジスタが、取り込んだ映像信号電圧に応じた駆動信号を有機EL素子に供給する。たとえば、有機EL表示装置では、入力された映像信号電圧を駆動トランジスタで電流信号に変換して、その駆動電流を有機EL素子に供給する。
このとき、有機EL素子の発光輝度が不変であるためには、保持容量に取り込まれ保持される映像信号電圧が一定であることが重要となる。たとえば、有機EL素子の発光輝度が不変であるためには、入力された映像信号電圧に応じた駆動電流が一定であることが重要となる。
このため、有機EL素子用の画素回路として、駆動電流を一定にするための仕組みが種々検討されている(例えば上記特許文献3参照)。
In the case of the active matrix method, a thin film transistor provided inside a pixel is used as a switching transistor for sampling a video signal (hereinafter referred to as a sampling transistor) in order to apply a video signal voltage as a gradation value to a pixel circuit having an organic EL element. I use it.
When the organic EL element emits light, the video signal voltage supplied to the signal line is taken into a storage capacitor provided at the gate end (control input terminal) of the drive transistor by making the sampling transistor conductive. Then, the drive transistor supplies a drive signal corresponding to the captured video signal voltage to the organic EL element. For example, in an organic EL display device, an input video signal voltage is converted into a current signal by a driving transistor, and the driving current is supplied to an organic EL element.
At this time, in order that the light emission luminance of the organic EL element is unchanged, it is important that the video signal voltage taken in and held in the holding capacitor is constant. For example, in order for the light emission luminance of the organic EL element to be unchanged, it is important that the drive current corresponding to the input video signal voltage is constant.
For this reason, various mechanisms for making the drive current constant have been studied as pixel circuits for organic EL elements (see, for example, Patent Document 3 above).

ここで、有機EL素子を用いる画素回路では、映像信号電圧を保持容量に書き込んだ後、ブートストラップ動作を行い、発光する。このため、駆動トランジスタのゲート電圧は入力された映像信号電圧以上の電位になっている。
上記のように駆動トランジスタのゲート端に対しては、サンプリングトランジスタを介して映像信号電圧が取り込まれ、保持容量に保持される。
しかし、駆動トランジスタのゲート端子側に設けられるサンプリングトランジスタ(及びスイッチング動作を行う各種のトランジスタ)のリーク電流が大きいと、駆動トランジスタのゲート端子から信号線に向かってリーク電流が流れる。これによって保持容量に保持されている電圧がリーク電流の大小によって変動してしまう。
その結果、有機EL素子に対する駆動電流が変動してしまい、発光輝度を一定に維持することができなくなる。
Here, in a pixel circuit using an organic EL element, after a video signal voltage is written in a storage capacitor, a bootstrap operation is performed to emit light. For this reason, the gate voltage of the drive transistor is higher than the input video signal voltage.
As described above, the video signal voltage is taken into the gate terminal of the driving transistor through the sampling transistor and held in the holding capacitor.
However, when the leakage current of the sampling transistor (and the various transistors performing the switching operation) provided on the gate terminal side of the driving transistor is large, the leakage current flows from the gate terminal of the driving transistor toward the signal line. As a result, the voltage held in the storage capacitor varies depending on the leakage current.
As a result, the drive current for the organic EL element varies, and the light emission luminance cannot be maintained constant.

また、スイッチング動作を実行させる薄膜トランジスタの特性としては、ドレイン・ソース間電圧が高いほど、オフ領域でのリーク電流は大きくなっている。このため、信号線の電圧が低くなっている期間はサンプリングトランジスタのリーク電流が流れやすくなる。この現象のレベルが、画素ごとに異なると、全画素を同一階調で発光させる場合でも、表示画像としては、図9のようなザラツキのある画像になってしまう。   Further, as a characteristic of the thin film transistor that performs the switching operation, the higher the drain-source voltage, the larger the leakage current in the off region. For this reason, the leakage current of the sampling transistor easily flows during the period when the voltage of the signal line is low. If the level of this phenomenon is different for each pixel, even if all the pixels emit light at the same gradation, the display image becomes a rough image as shown in FIG.

この対策が上記特許文献4,5に開示されているが、LDD(Lightly Doped Drain)構造を変えることでプロセス工程が複雑化したり、画素回路そのものが複雑化してしまうことで、コストや歩留まりの点で不利であるという問題が残されている。   This countermeasure is disclosed in the above-mentioned Patent Documents 4 and 5, but the process steps become complicated by changing the LDD (Lightly Doped Drain) structure, and the pixel circuit itself becomes complicated, resulting in cost and yield points. The problem remains that it is disadvantageous.

そこで本発明は、画素回路内におけるスイッチング動作に用いるトランジスタの発光時におけるリーク電流を抑制し、発光輝度を一定に保つことができるようにする。   Therefore, the present invention suppresses a leakage current at the time of light emission of a transistor used for a switching operation in the pixel circuit, so that the light emission luminance can be kept constant.

本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナとを備える。そして上記駆動制御スキャナは、上記サンプリングトランジスタが非導通とされ、上記駆動トランジスタが上記発光素子に対して映像信号電圧に応じた電流印加を行う発光期間に、上記駆動トランジスタに与える上記駆動電圧として、第1の駆動電圧と、該第1の駆動電圧より低い第2の駆動電圧を与える。
特に上記駆動制御スキャナは、上記発光期間において、上記信号セレクタが上記信号線に上記閾値補正基準電圧を供給しているときに、上記第2の駆動電圧を上記駆動トランジスタに印加する。
また上記画素回路において、上記駆動トランジスタのドレイン・ゲート間に、補助容量が接続されている構成とする。
The display device of the present invention is electrically connected to a light emitting element and a driving transistor that applies a current corresponding to a gate-source voltage to the light emitting element by applying a driving voltage between the drain and the source. A sampling transistor that inputs a signal line voltage to the gate of the drive transistor, and a storage capacitor that is connected between the gate and source of the drive transistor and holds the threshold voltage of the drive transistor and the input video signal voltage. A pixel circuit having a pixel circuit having a matrix circuit and a threshold correction reference voltage and a video signal voltage as the signal line voltage are supplied to a pixel array arranged in a matrix and each signal line arranged in a column on the pixel array. A power supply pulse is applied to the signal selector and each power control line arranged in a row on the pixel array, and the drive transistor of the pixel circuit is supplied. A drive control scanner for applying a drive voltage to the pixel array, and a scanning pulse is applied to each write control line arranged in a row on the pixel array to control the sampling transistor of the pixel circuit and to each pixel circuit And a writing scanner for executing input of the threshold correction reference voltage and the video signal voltage. In the drive control scanner, as the drive voltage applied to the drive transistor during a light emission period in which the sampling transistor is non-conductive and the drive transistor applies a current corresponding to a video signal voltage to the light emitting element, A first drive voltage and a second drive voltage lower than the first drive voltage are applied.
In particular, the drive control scanner applies the second drive voltage to the drive transistor when the signal selector supplies the threshold correction reference voltage to the signal line during the light emission period.
In the pixel circuit, an auxiliary capacitor is connected between the drain and gate of the driving transistor.

本発明の表示駆動方法は、上記サンプリングトランジスタが非導通とされ、上記駆動トランジスタが上記発光素子に対して映像信号電圧に応じた電流印加を行う発光期間に、上記駆動制御スキャナが、上記駆動トランジスタに上記駆動電圧として、第1の駆動電圧と、該第1の駆動電圧より低い第2の駆動電圧を与える表示駆動方法である。   In the display driving method of the present invention, the drive control scanner is configured so that the drive transistor is in a light emission period in which the sampling transistor is non-conductive and the drive transistor applies a current corresponding to a video signal voltage to the light emitting element. In the display driving method, the first driving voltage and the second driving voltage lower than the first driving voltage are applied as the driving voltage.

本発明では、発光期間において、駆動トランジスタに第2の駆動電圧を与えることで、駆動トランジスタのゲート電位を一時的に下げる。これは発光期間におけるサンプリングトランジスタのドレイン側の電位を下げることとなる。
ここで、有機EL表示装置等では、発光前に駆動トランジスタの閾値電圧を補正するために閾値補正基準電圧を信号線から画素回路の供給する場合がある。この場合、例えば1H期間に映像信号電圧と閾値補正基準電圧が信号線に与えられる。
各画素回路において発光素子が発光しているときはサンプリングトランジスタはオフである。しかし、比較的低い電圧である閾値補正基準電圧が信号線(つまり発光期間におけるサンプリングトランジスタのソース側)に与えられているときは、サンプリングトランジスタのドレイン・ソース間電圧が高くなる。これに対し上記のように、一時的に駆動トランジスタのゲート電位を下げることで、サンプリングトランジスタのドレイン・ソース間電圧を低くすることができる。これはサンプリングトランジスタのリーク電流の動作点を緩和させ、リーク電流を抑制できるものとなる。そしてリーク電流を抑制することで、リーク電流に起因する駆動電流の変動を抑制する。
In the present invention, the gate potential of the drive transistor is temporarily lowered by applying the second drive voltage to the drive transistor during the light emission period. This lowers the potential on the drain side of the sampling transistor during the light emission period.
Here, in an organic EL display device or the like, a threshold correction reference voltage may be supplied from a signal line to a pixel circuit in order to correct a threshold voltage of a driving transistor before light emission. In this case, for example, the video signal voltage and the threshold correction reference voltage are applied to the signal line during the 1H period.
When the light emitting element emits light in each pixel circuit, the sampling transistor is off. However, when the threshold correction reference voltage, which is a relatively low voltage, is applied to the signal line (that is, the source side of the sampling transistor during the light emission period), the drain-source voltage of the sampling transistor increases. On the other hand, as described above, by temporarily lowering the gate potential of the driving transistor, the drain-source voltage of the sampling transistor can be lowered. This alleviates the operating point of the leakage current of the sampling transistor and can suppress the leakage current. By suppressing the leak current, fluctuations in the drive current due to the leak current are suppressed.

本発明によれば、サンプリングトランジスタがオフとされている発光期間において、駆動トランジスタに対して第2の駆動電圧を与える期間を設け、その期間、サンプリングトランジスタのリーク電流の動作点を緩和させる。特に、信号線に閾値補正基準電圧が供給されている期間に第2の駆動電圧を与える。
これによってサンプリングトランジスタのリーク電流を抑制し、リーク電流に起因する駆動電流の変動を抑制することが出来る。その結果、表示画面のザラツキなどのリーク電流起因の劣化のない、均一な画質の表示装置を提供できる。
According to the present invention, in the light emission period in which the sampling transistor is off, the period for applying the second drive voltage to the drive transistor is provided, and during that period, the operating point of the leakage current of the sampling transistor is relaxed. In particular, the second drive voltage is applied during a period in which the threshold correction reference voltage is supplied to the signal line.
As a result, the leakage current of the sampling transistor can be suppressed, and fluctuations in the drive current due to the leakage current can be suppressed. As a result, it is possible to provide a display device with uniform image quality that does not deteriorate due to leakage current such as roughness of the display screen.

本発明の実施の形態の表示装置の構成の説明図である。It is explanatory drawing of a structure of the display apparatus of embodiment of this invention. 実施の形態の画素回路の回路図である。It is a circuit diagram of a pixel circuit of an embodiment. 通常の画素回路動作の説明図である。It is explanatory drawing of normal pixel circuit operation | movement. 発光期間におけるリーク電流の説明図である。It is explanatory drawing of the leakage current in the light emission period. 発光期間におけるリーク電流の影響の説明図である。It is explanatory drawing of the influence of the leakage current in the light emission period. 実施の形態の画素回路の動作の説明図である。FIG. 11 is an explanatory diagram of the operation of the pixel circuit of the embodiment. 実施の形態のゲート電圧変動の説明図である。It is explanatory drawing of the gate voltage fluctuation | variation of embodiment. 実施の形態のサンプリングトランジスタの動作点の説明図である。It is explanatory drawing of the operating point of the sampling transistor of embodiment. ザラツキのある表示状態の説明図である。It is explanatory drawing of the display state with roughness.

以下、本発明の実施の形態について次の順序で説明する。
[1.表示装置及び画素回路の構成]
[2.本発明に至る過程で考慮された画素回路動作]
[3.第1の実施の形態の画素回路動作]
[4.第2の実施の形態]
Hereinafter, embodiments of the present invention will be described in the following order.
[1. Configuration of Display Device and Pixel Circuit]
[2. Pixel circuit operation considered in the process leading to the present invention]
[3. Pixel Circuit Operation of First Embodiment]
[4. Second Embodiment]

[1.表示装置及び画素回路の構成]

図1に実施の形態の有機EL表示装置の構成を示す。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
[1. Configuration of Display Device and Pixel Circuit]

FIG. 1 shows a configuration of an organic EL display device according to an embodiment.
This organic EL display device includes a pixel circuit 10 that uses an organic EL element as a light emitting element and performs light emission driving by an active matrix method.
As illustrated, the organic EL display device includes a pixel array 20 in which a large number of pixel circuits 10 are arranged in a matrix in the column direction and the row direction (m rows × n columns). Each of the pixel circuits 10 is a light emitting pixel of any one of R (red), G (green), and B (blue), and a color display device is configured by arranging the pixel circuits 10 of each color according to a predetermined rule. .

各画素回路10を発光駆動するための構成として、水平セレクタ11、ドライブスキャナ12、ライトスキャナ13を備える。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・DTL(n)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・DTL(n)は、画素アレイ20においてマトリクス配置された画素回路10の列数分(n列)だけ配される。
As a configuration for driving each pixel circuit 10 to emit light, a horizontal selector 11, a drive scanner 12, and a write scanner 13 are provided.
Also, signal lines DTL1, DTL2,... DTL (n), which are selected by the horizontal selector 11 and supply a voltage corresponding to the signal value (gradation value) of the luminance signal as display data to the pixel circuit 10, are on the pixel array. It is arranged in the column direction. The signal lines DTL1, DTL2,... DTL (n) are arranged by the number of columns (n columns) of the pixel circuits 10 arranged in a matrix in the pixel array 20.

また画素アレイ20上において、行方向に書込制御線WSL1,WSL2・・・WSL(m)、電源制御線DSL1,DSL2・・・DSL(m)が配されている。これらの書込制御線WSL及び電源制御線DSLは、それぞれ、画素アレイ20においてマトリクス配置された画素回路10の行数分(m行)だけ配される。   On the pixel array 20, write control lines WSL1, WSL2,... WSL (m) and power supply control lines DSL1, DSL2,. These write control lines WSL and power supply control lines DSL are arranged by the number of rows (m rows) of the pixel circuits 10 arranged in a matrix in the pixel array 20, respectively.

書込制御線WSL(WSL1〜WSL(m))はライトスキャナ13により駆動される。
ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1〜WSL(m)に順次、走査パルスWS(WS1,WS2・・・WS(m))を供給して、画素回路10を行単位で線順次走査する。
Write control lines WSL (WSL1 to WSL (m)) are driven by the write scanner 13.
The write scanner 13 sequentially supplies scanning pulses WS (WS1, WS2,... WS (m)) to each of the write control lines WSL1 to WSL (m) arranged in rows at a predetermined timing set. Then, the pixel circuit 10 is line-sequentially scanned in units of rows.

電源制御線DSL(DSL1〜DSL(m))はドライブスキャナ12により駆動される。ドライブスキャナ12は、ライトスキャナ13による線順次走査に合わせて、行状に配設された各電源制御線DSL1〜DSL(m)に電源パルスDS(DS1,DS2・・・DS(m))を供給する。
本実施の形態では、電源パルスDS(DS1,DS2・・・DS(m))は第1の駆動電圧Vcc、第2の駆動電圧Vcc2、初期電圧Viniの3値に切り替わるパルス電圧とされる。
なおドライブスキャナ12,ライトスキャナ13は、クロックck及びスタートパルスspに基づいて、走査パルスWS、電源パルスDSのタイミングを設定する。
The power supply control lines DSL (DSL1 to DSL (m)) are driven by the drive scanner 12. The drive scanner 12 supplies power pulses DS (DS1, DS2,... DS (m)) to the power supply control lines DSL1 to DSL (m) arranged in a row in accordance with the line sequential scanning by the write scanner 13. To do.
In the present embodiment, the power supply pulse DS (DS1, DS2... DS (m)) is a pulse voltage that switches to three values of the first drive voltage Vcc, the second drive voltage Vcc2, and the initial voltage Vini.
The drive scanner 12 and the write scanner 13 set the timing of the scanning pulse WS and the power supply pulse DS based on the clock ck and the start pulse sp.

水平セレクタ11は、ライトスキャナ13による線順次走査に合わせて、列方向に配された信号線DTL1、DTL2・・・に対して、画素回路10に対する入力信号としての信号線電圧を供給する。
水平セレクタ11は、各信号線に対し、信号線電圧として、閾値補正基準電圧Vofsと映像信号電圧Vsigを供給する。
The horizontal selector 11 supplies a signal line voltage as an input signal to the pixel circuit 10 to the signal lines DTL1, DTL2,... Arranged in the column direction in accordance with the line sequential scanning by the write scanner 13.
The horizontal selector 11 supplies a threshold correction reference voltage Vofs and a video signal voltage Vsig as signal line voltages to each signal line.

なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ11であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ13となる。   In the display device of this embodiment, an example of a signal selector referred to in the present invention is the horizontal selector 11, an example of a drive control scanner is a drive scanner, and an example of a writing scanner is a write scanner 13. Become.

図2に画素回路10の構成例を示している。この画素回路10が、図1の構成における画素回路10のようにマトリクス配置される。
なお、図2では簡略化のため、信号線DTLと、書込制御線WSL及び電源制御線DSLが交差する部分に配される1つの画素回路10のみを示している。
FIG. 2 shows a configuration example of the pixel circuit 10. The pixel circuits 10 are arranged in a matrix like the pixel circuits 10 in the configuration of FIG.
In FIG. 2, only one pixel circuit 10 arranged at a portion where the signal line DTL intersects with the write control line WSL and the power supply control line DSL is shown for simplification.

この画素回路10は、発光素子である有機EL素子1と、保持容量Csと、サンプリングトランジスタTs、駆動トランジスタTdとしてのnチャネルの薄膜トランジスタ(TFT)とで構成されている。なお容量Coledは有機EL素子1の寄生容量である。   The pixel circuit 10 includes an organic EL element 1 that is a light emitting element, a storage capacitor Cs, a sampling transistor Ts, and an n-channel thin film transistor (TFT) as a driving transistor Td. Note that the capacitance Coled is a parasitic capacitance of the organic EL element 1.

保持容量Csは、一方の端子が駆動トランジスタTdのソース(ノードND2)に接続され、他方の端子が同じく駆動トランジスタTdのゲート(ノードND1)に接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
The storage capacitor Cs has one terminal connected to the source (node ND2) of the drive transistor Td and the other terminal connected to the gate (node ND1) of the drive transistor Td.
The light emitting element of the pixel circuit 10 is, for example, the organic EL element 1 having a diode structure, and includes an anode and a cathode. The anode of the organic EL element 1 is connected to the source of the drive transistor Td, and the cathode is connected to a predetermined wiring (cathode potential Vcat).

サンプリングトランジスタTsは、そのドレインとソースの一端が信号線DTLに接続され、他端が駆動トランジスタTdのゲートに接続される。
またサンプリングトランジスタTsのゲートは書込制御線WSLに接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
The sampling transistor Ts has one end of its drain and source connected to the signal line DTL and the other end connected to the gate of the driving transistor Td.
The gate of the sampling transistor Ts is connected to the write control line WSL.
The drain of the drive transistor Td is connected to the power supply control line DSL.

有機EL素子1の発光駆動は、基本的には次のようになる。
信号線DTLに映像信号電圧Vsigが印加されたタイミングで、サンプリングトランジスタTsが、書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの映像信号電圧Vsigが保持容量Csに書き込まれる。
The light emission driving of the organic EL element 1 is basically as follows.
At the timing when the video signal voltage Vsig is applied to the signal line DTL, the sampling transistor Ts is turned on by the scanning pulse WS supplied from the write scanner 13 by the write control line WSL. As a result, the video signal voltage Vsig from the signal line DTL is written to the storage capacitor Cs.

駆動トランジスタTdは、ドライブスキャナ12によって駆動電圧Vccが与えられている電源制御線DSLからの電流供給により電流Idsを有機EL素子1に流し、有機EL素子1を発光させる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値(保持容量Csに保持された電圧に応じた値)となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路10の場合、保持容量Csに信号線DTLからの映像信号電圧Vsigを書き込むことによって、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発光の階調を得る。
The drive transistor Td causes the current Ids to flow through the organic EL element 1 by supplying current from the power supply control line DSL to which the drive voltage Vcc is applied by the drive scanner 12, and causes the organic EL element 1 to emit light.
At this time, the current Ids becomes a value corresponding to the gate-source voltage Vgs of the driving transistor Td (a value corresponding to the voltage held in the holding capacitor Cs), and the organic EL element 1 emits light with luminance corresponding to the current value. To do.
That is, in the case of this pixel circuit 10, by writing the video signal voltage Vsig from the signal line DTL to the storage capacitor Cs, the gate applied voltage of the drive transistor Td is changed, thereby controlling the value of the current flowing through the organic EL element 1. To obtain the gradation of light emission.

駆動トランジスタTdは、常に飽和領域で動作するように設計されているので、駆動トランジスタTdは次の式1に示した値を持つ定電流源となる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
Since the drive transistor Td is designed to always operate in the saturation region, the drive transistor Td becomes a constant current source having a value represented by the following expression 1.
Ids = (1/2) · μ · (W / L) · Cox · (Vgs−Vth) 2 (Equation 1)
Where Ids is the current flowing between the drain and source of a transistor operating in the saturation region, μ is the mobility, W is the channel width, L is the channel length, Cox is the gate capacitance, and Vth is the threshold voltage of the driving transistor Td. Yes.
As apparent from Equation 1, the drain current Ids is controlled by the gate-source voltage Vgs in the saturation region. Since the gate-source voltage Vgs is kept constant, the drive transistor Td operates as a constant current source, and can emit the organic EL element 1 with constant luminance.

このように基本的には、各フレーム期間において、画素回路10に映像信号値(階調値)Vsigが保持容量Csに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタTdのゲート・ソース間電圧Vgsが決まる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流すことで、各フレーム期間に有機EL素子1では映像信号の階調値に応じた輝度の発光が行われる。
In this way, basically, in each frame period, an operation is performed in which the video signal value (gradation value) Vsig is written in the storage capacitor Cs in the pixel circuit 10, and thereby the driving transistor is selected according to the gradation to be displayed. The gate-source voltage Vgs of Td is determined.
The drive transistor Td functions as a constant current source for the organic EL element 1 by operating in the saturation region, and a current corresponding to the gate-source voltage Vgs is supplied to the organic EL element 1 so that each frame period is The organic EL element 1 emits light with a luminance corresponding to the gradation value of the video signal.

[2.本発明に至る過程で考慮された画素回路動作]

ここで、後述する本実施の形態の動作の理解のため、まず本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。なお閾値補正動作としては1発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
[2. Pixel circuit operation considered in the process leading to the present invention]

Here, in order to understand the operation of the present embodiment to be described later, the pixel circuit operation considered in the process leading to the present invention will be described first. This is a circuit operation including a threshold correction operation and a mobility correction operation for compensating for uniformity deterioration due to variations in the threshold and mobility of the driving transistor Td of each pixel circuit 10. The threshold correction operation is an example in which divided threshold correction is performed a plurality of times by dividing within one light emission cycle.

なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
In the pixel circuit operation, the threshold value correction operation and the mobility correction operation itself have been performed conventionally. This necessity will be briefly described.
For example, in a pixel circuit using a polysilicon TFT or the like, the threshold voltage Vth of the drive transistor Td and the mobility μ of the semiconductor thin film constituting the channel of the drive transistor Td may change over time. Further, the transistor characteristics of the threshold voltage Vth and the mobility μ are different for each pixel due to variations in the manufacturing process.
If the threshold voltage and mobility of the drive transistor Td differ from pixel to pixel, the current value flowing through the drive transistor Td varies from pixel to pixel. For this reason, even if the same video signal value (video signal voltage Vsig) is given to all the pixel circuits 10, the light emission luminance of the organic EL element 1 varies from pixel to pixel. As a result, the screen uniformity (uniformity) ) Is damaged.
For this reason, the pixel circuit operation is provided with a correction function for fluctuations in the threshold voltage Vth and the mobility μ.

図3に画素回路10の1発光サイクル(1フレーム期間)の動作のタイミングチャートを示す。
図3では、水平セレクタ11が信号線DTLに与える信号線電圧を示している。この動作例の場合、水平セレクタ11は信号線電圧として、1水平期間(1H)に、閾値補正基準電圧Vofs及び映像信号電圧Vsigとしてのパルス電圧を信号線DTLに与える。
また図3には、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図3には、書込制御線WSLを介してライトスキャナ13によってサンプリングトランジスタTsのゲートに与えられる走査パルスWSを示している。nチャネルのサンプリングトランジスタTsは、走査パルスWSがHレベルとされることで導通され、走査パルスWSがLレベルとされることで非導通となる。
また図3には、図2に示したノードND1、ND2の電圧として、駆動トランジスタTdのゲート電圧Vgとソース電圧Vsの変化を示している。
FIG. 3 shows a timing chart of the operation of the pixel circuit 10 in one light emission cycle (one frame period).
FIG. 3 shows the signal line voltage that the horizontal selector 11 applies to the signal line DTL. In the case of this operation example, the horizontal selector 11 supplies the signal line DTL with the pulse voltage as the threshold correction reference voltage Vofs and the video signal voltage Vsig in one horizontal period (1H) as the signal line voltage.
FIG. 3 shows a power pulse DS supplied from the drive scanner 12 via the power control line DSL. The drive voltage Vcc or the initial voltage Vini is given as the power supply pulse DS.
FIG. 3 shows a scan pulse WS applied to the gate of the sampling transistor Ts by the write scanner 13 via the write control line WSL. The n-channel sampling transistor Ts is turned on when the scanning pulse WS is set to the H level, and is turned off when the scanning pulse WS is set to the L level.
FIG. 3 shows changes in the gate voltage Vg and the source voltage Vs of the drive transistor Td as the voltages of the nodes ND1 and ND2 shown in FIG.

図3のタイミングチャートにおける時点tsは、発光素子である有機EL素子1が発光駆動される1サイクル、例えば画像表示の1フレーム期間の開始タイミングとなる。
この時点tsに至る前(期間LT1)は、前フレームの発光が行われている。
即ち、有機EL素子1の発光状態は、電源パルスDSが駆動電圧Vccであり、サンプリングトランジスタTsがオフした状態である。この時、駆動トランジスタTdは飽和領域で動作するように設定されているため、有機EL素子1に流れる駆動電流Idsは駆動トランジスタTdのゲート・ソース間電圧Vgsに応じて、上述した式1に示される値となる。
A time point ts in the timing chart of FIG. 3 is a start timing of one cycle in which the organic EL element 1 as a light emitting element is driven to emit light, for example, one frame period of image display.
Before reaching this time point ts (period LT1), light emission of the previous frame is performed.
That is, the light emission state of the organic EL element 1 is a state where the power supply pulse DS is the drive voltage Vcc and the sampling transistor Ts is turned off. At this time, since the drive transistor Td is set to operate in the saturation region, the drive current Ids flowing through the organic EL element 1 is expressed by the above-described equation 1 according to the gate-source voltage Vgs of the drive transistor Td. Value.

時点tsで今回のフレームの発光のための動作が開始される。
まず電源パルスDS=初期電位Viniとされる。
このとき、初期電位Viniが有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和よりも小さい、つまりVini ≦Vthel+Vcatであることで、有機EL素子1は消光し、非発光期間が開始される。このとき電源制御線DSLが駆動トランジスタTdのソースとなる。また有機EL素子1のアノード(ノードND2)は初期電位Viniに充電される。
The operation for light emission of the current frame is started at time ts.
First, the power supply pulse DS is set to the initial potential Vini.
At this time, when the initial potential Vini is smaller than the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, that is, Vini ≦ Vthel + Vcat, the organic EL element 1 is extinguished and a non-light emitting period is started. At this time, the power supply control line DSL becomes the source of the drive transistor Td. The anode (node ND2) of the organic EL element 1 is charged to the initial potential Vini.

そして閾値補正のための準備が行われる(期間LT2)。
即ち期間LT2では、信号線DTLの電位が閾値補正基準電圧Vofsとなった時に走査パルスWSがHレベルとされ、サンプリングトランジスタTsがオンとされる。このため駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsとなる。これにより駆動トランジスタTdのゲート・ソース間電圧Vgs=Vofs−Viniとなる。
このVofs−Viniが駆動トランジスタTdの閾値電圧Vthよりも大きくないと閾値補正動作を行うことができないために、Vofs−Vini>Vthとなるように、初期電位Vini、基準電圧Vofsが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
Then, preparation for threshold correction is performed (period LT2).
That is, in the period LT2, when the potential of the signal line DTL becomes the threshold correction reference voltage Vofs, the scanning pulse WS is set to the H level, and the sampling transistor Ts is turned on. Therefore, the gate (node ND1) of the drive transistor Td becomes the threshold correction reference voltage Vofs. As a result, the gate-source voltage Vgs of the drive transistor Td becomes Vgs = Vofs−Vini.
Since the threshold value correction operation cannot be performed unless this Vofs−Vini is larger than the threshold voltage Vth of the drive transistor Td, the initial potential Vini and the reference voltage Vofs are set so that Vofs−Vini> Vth. .
That is, as a preparation for threshold correction, the gate-source voltage of the drive transistor is sufficiently widened than the threshold voltage Vth.

続いて閾値補正(Vth補正)が行われる(期間LT3)。ここでは期間LT3a〜LT3dとして4回の閾値補正が行われる例としている。
まず期間LT3aとして1回目の閾値補正(Vth補正)が行われる。
この場合、信号線電圧が閾値補正基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、またドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。
この場合、有機EL素子1のアノード(ノードND2)が駆動トランジスタTdのソースとなり電流が流れる。このため、駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。
有機EL素子1のアノード電位(ノードND2の電位)が、Vcat+Vthel(有機EL素子1の閾値電圧)以下である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。有機EL素子1のアノード電位がVcat+Vthel以下である限りとは、有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さいという意味である。
このためノードND2の電位(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
Subsequently, threshold correction (Vth correction) is performed (period LT3). Here, an example is shown in which threshold correction is performed four times during the periods LT3a to LT3d.
First, during the period LT3a, the first threshold correction (Vth correction) is performed.
In this case, at the timing when the signal line voltage becomes the threshold correction reference voltage Vofs, the write scanner 13 sets the scanning pulse WS to the H level, and the drive scanner 12 sets the power supply pulse DS to the driving voltage Vcc.
In this case, the anode (node ND2) of the organic EL element 1 serves as the source of the drive transistor Td, and a current flows. Therefore, the source node rises while the gate (node ND1) of the drive transistor Td is fixed to the threshold correction reference voltage Vofs.
As long as the anode potential of the organic EL element 1 (potential of the node ND2) is equal to or lower than Vcat + Vthel (threshold voltage of the organic EL element 1), the current of the drive transistor Td is used to charge the storage capacitor Cs and the capacitor Coled. “As long as the anode potential of the organic EL element 1 is equal to or lower than Vcat + Vthel” means that the leakage current of the organic EL element 1 is considerably smaller than the current flowing through the drive transistor Td.
For this reason, the potential of the node ND2 (the source potential of the driving transistor Td) increases with time.

この閾値補正は、基本的には、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthとする動作と言える。従って駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなるまで、駆動トランジスタTdのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Vofsに固定できるのは、信号線電圧=Vofsの期間のみである。するとフレームレート等によっては1回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Vthに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
This threshold correction is basically an operation of setting the gate-source voltage of the drive transistor Td to the threshold voltage Vth. Therefore, the source potential of the drive transistor Td only needs to be raised until the gate-source voltage of the drive transistor Td reaches the threshold voltage Vth.
However, the gate node can be fixed to the threshold correction reference voltage Vofs only during the period of the signal line voltage = Vofs. Then, depending on the frame rate or the like, sufficient time for the source potential to rise cannot be taken by the threshold correction operation once until the gate-source voltage reaches the threshold voltage Vth. Therefore, the threshold value correction is performed in a plurality of times.

このため、信号線電圧=映像信号電圧Vsigとなる前に、期間LT3aとしての閾値補正を終了させる。即ち、ライトスキャナ13が一旦、走査パルスWSをLレベルとし、サンプリングトランジスタTsをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
For this reason, the threshold correction as the period LT3a is ended before the signal line voltage = the video signal voltage Vsig. That is, the write scanner 13 once sets the scanning pulse WS to L level and turns off the sampling transistor Ts.
At this time, since both the gate and the source are floating, a current flows between the drain and the source in accordance with the gate-source voltage Vgs and bootstraps. That is, the gate potential and the source potential rise as shown.

次に期間LT3bとして、2回目の閾値補正を行う。即ち信号線電圧=閾値補正基準電圧Vofsのときに、再びライトスキャナ13が走査パルスWSをHレベルとし、サンプリングトランジスタTsをオンとする。これにより、駆動トランジスタTdのゲート電圧=閾値補正基準電圧Vofsとされ、またソース電位が上昇される。
さらに閾値補正動作を休止する。なお、2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間より小さくなる。
また期間LT3cで3回目の閾値補正を行い、さらに休止を経て、期間LT3dで4回目の閾値補正を行う。
そして最終的に駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる。
この時、ソース電位(ノードND2:有機EL素子1のアノード電位)=Vofs−Vth≦Vcat+Vthelとなっている。(Vcatはカソード電位、Vthelは有機EL素子1の閾値電圧)
この図3の場合では、4回目の閾値補正の期間LT3dの後、走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
Next, in the period LT3b, the second threshold correction is performed. That is, when signal line voltage = threshold correction reference voltage Vofs, the write scanner 13 sets the scanning pulse WS to H level again and turns on the sampling transistor Ts. As a result, the gate voltage of the drive transistor Td = the threshold correction reference voltage Vofs, and the source potential is increased.
Further, the threshold correction operation is paused. Since the gate-source voltage of the drive transistor Td is closer to the threshold voltage Vth in the second threshold correction, the bootstrap amount in the second pause period is smaller than that in the first pause period.
Further, the third threshold correction is performed in the period LT3c, and after a pause, the fourth threshold correction is performed in the period LT3d.
Finally, the gate-source voltage of the drive transistor Td becomes the threshold voltage Vth.
At this time, the source potential (node ND2: anode potential of the organic EL element 1) = Vofs−Vth ≦ Vcat + Vthel. (Vcat is the cathode potential, Vthel is the threshold voltage of the organic EL element 1)
In the case of FIG. 3, after the fourth threshold correction period LT3d, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, and the threshold correction operation is completed.

その後、信号線電圧が映像信号電圧Vsigとなっている期間LT4に、ライトスキャナ13が走査パルスWSがHレベルとし、映像信号電圧Vsigの書込及び移動度補正が行われる。即ち駆動トランジスタTdのゲートに映像信号電圧Vsigが入力される。   Thereafter, during a period LT4 in which the signal line voltage is the video signal voltage Vsig, the write scanner 13 sets the scanning pulse WS to the H level, and writing of the video signal voltage Vsig and mobility correction are performed. That is, the video signal voltage Vsig is input to the gate of the drive transistor Td.

駆動トランジスタTdのゲート電位は映像信号電圧Vsigの電位となるが、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するのに使用される。つまり有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタTdの閾値補正動作は完了しているため、駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスWSがHレベルとなる期間LT4として、サンプリングトランジスタTsがオンしてから、駆動トランジスタTdのソース電圧Vsは上昇し、サンプリングトランジスタTsがオフしたときには、ソース電圧Vsは移動度μを反映した電圧Vs0となる。駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度を反映して小さくなり(Vgs=Vsig−Vs0)、一定時間経過後に完全に移動度を補正する電圧となる。
The gate potential of the drive transistor Td becomes the potential of the video signal voltage Vsig, but current flows because the power supply control line DSL is at the drive voltage Vcc, and the source potential rises with time.
At this time, if the source voltage of the driving transistor Td does not exceed the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, the current of the driving transistor Td is used to charge the holding capacitor Cs and the capacitor Coled. That is, the condition is that the leakage current of the organic EL element 1 should be much smaller than the current flowing through the drive transistor Td.
At this time, since the threshold value correcting operation of the drive transistor Td is completed, the current flowing through the drive transistor Td reflects the mobility μ.
Specifically, those with high mobility have a large current amount at this time, and the source rises quickly. On the other hand, when the mobility is low, the amount of current is small and the source rises slowly.
As a result, during the period LT4 when the scanning pulse WS is at the H level, the source voltage Vs of the drive transistor Td rises after the sampling transistor Ts is turned on, and when the sampling transistor Ts is turned off, the source voltage Vs becomes the mobility μ The voltage Vs0 reflects the above. The gate-source voltage Vgs of the drive transistor Td is reduced to reflect the mobility (Vgs = Vsig−Vs0), and becomes a voltage that completely corrects the mobility after a predetermined time has elapsed.

このように映像信号電圧Vsig書込及び移動度補正を行った後、ゲート・ソース間電圧Vgsを確定させ、ブートストラップ、発光状態(期間LT5)へと移行する。
即ち走査パルスWSをLレベルとしてサンプリングトランジスタTsをオフして書き込みが終了し、有機EL素子1を発光させる。この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた駆動電流Idsが流れ、ノードND2の電位は、有機EL素子1にその電流が流れる電圧VELまで上昇し、有機EL素子1は発光する。このときサンプリングトランジスタTsがオフであり、ノードND2の電位の上昇と同時に駆動トランジスタTdのゲート(ノードND1)も同様に上昇するため、ゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
After writing the video signal voltage Vsig and correcting the mobility in this way, the gate-source voltage Vgs is determined, and the process proceeds to the bootstrap and light emission state (period LT5).
That is, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, writing is completed, and the organic EL element 1 is caused to emit light. In this case, the drive current Ids according to the gate-source voltage Vgs of the drive transistor Td flows, the potential of the node ND2 rises to the voltage VEL through which the current flows in the organic EL element 1, and the organic EL element 1 emits light. . At this time, the sampling transistor Ts is off, and the gate of the drive transistor Td (node ND1) rises at the same time as the potential of the node ND2 rises, so the gate-source voltage Vgs remains constant. (Bootstrap operation)

このように画素回路10は1フレーム期間における1サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機EL素子1の発光のための動作が行われる。
閾値補正動作によって、各画素回路10での駆動トランジスタTdの閾値電圧Vthのバラツキや、経時変動による閾値電圧Vth変動などに関わらず、信号電位Vsigに応じた電流を有機EL素子1に与えることができる。つまり製造上或いは経時変化による閾値電圧Vthのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタTdの移動度によってもドレイン電流は変動するため、画素回路10毎の駆動トランジスタTdの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタTdの移動度の大小に応じてソース電位Vsが得られる。結果として各画素回路10の駆動トランジスタTdの移動度のバラツキを吸収するようなゲート・ソース間電圧Vgsに調整されるため、移動度のバラツキによる画質低下も解消される。
As described above, the pixel circuit 10 performs the operation for light emission of the organic EL element 1 including the threshold value correction operation and the mobility correction operation as the light emission drive operation of one cycle in one frame period.
By the threshold correction operation, a current corresponding to the signal potential Vsig can be supplied to the organic EL element 1 regardless of variations in the threshold voltage Vth of the driving transistor Td in each pixel circuit 10 and variations in the threshold voltage Vth due to temporal variation. it can. That is, variations in the threshold voltage Vth due to manufacturing or changes over time can be canceled, and high image quality can be maintained without causing uneven brightness on the screen.
In addition, since the drain current varies depending on the mobility of the driving transistor Td, the image quality deteriorates due to variations in the mobility of the driving transistor Td for each pixel circuit 10, but the mobility correction increases or decreases the mobility of the driving transistor Td. In response to this, the source potential Vs is obtained. As a result, the gate-source voltage Vgs is adjusted so as to absorb the variation in mobility of the drive transistor Td of each pixel circuit 10, so that the deterioration in image quality due to the variation in mobility is also eliminated.

また1サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高速化(高周波数化)の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間(信号線電圧=閾値補正基準電圧Vofsの期間)を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthに収束させるものである。
Further, the threshold correction operation is divided and performed a plurality of times as one cycle of pixel circuit operation because of the demand for higher speed (higher frequency) of the display device.
As the frame rate is increased, the operation time of the pixel circuit is relatively shortened, so that it is difficult to secure a continuous threshold correction period (signal line voltage = threshold correction reference voltage Vofs period). . Thus, by performing the threshold correction operation in a time-sharing manner as described above, a necessary period is secured as the threshold correction period, and the gate-source voltage of the drive transistor Td is converged to the threshold voltage Vth.

例えば以上の図3のように1サイクルの発光駆動動作が行われるが、次の点が問題となる。
上述のように、画素回路動作としては、映像信号電圧Vsigを保持容量Csに書き込んだ後、ブートストラップ動作を行い、発光する。
このため発光期間LT5の開始時点で、駆動トランジスタTdのゲート電圧は図3からわかるように、映像信号電圧Vsig以上の電位になる。
ここで、発光期間LT5ではサンプリングトランジスタTsはオフとされている。しかし、図4(a)のように、サンプリングトランジスタTsのオフ時のリーク電流Ileakが存在する。
そして駆動トランジスタTdのゲート端子から信号線DTLに向かってリーク電流Ileakが流れることで、保持容量Csに保持されている電圧が変動する。
このため駆動トランジスタTdのゲート・ソース間電圧の変動が生じ、駆動電流Idsが変動してしまい、発光輝度を一定に維持することができなくなる。
図3は理想状態で示したが、実際には図5に示すように、発光期間LT5において、リーク電流Ileakの影響で、駆動トランジスタTdのゲート電圧Vgの変動が生ずる。
For example, as shown in FIG. 3, one cycle of light emission driving operation is performed, but the following points are problematic.
As described above, as the pixel circuit operation, after the video signal voltage Vsig is written in the storage capacitor Cs, the bootstrap operation is performed to emit light.
Therefore, at the start of the light emission period LT5, the gate voltage of the drive transistor Td becomes a potential equal to or higher than the video signal voltage Vsig, as can be seen from FIG.
Here, in the light emission period LT5, the sampling transistor Ts is turned off. However, as shown in FIG. 4A, there is a leakage current Ileak when the sampling transistor Ts is off.
The leakage current Ileak flows from the gate terminal of the driving transistor Td toward the signal line DTL, so that the voltage held in the holding capacitor Cs varies.
For this reason, the gate-source voltage of the drive transistor Td fluctuates, the drive current Ids fluctuates, and the light emission luminance cannot be kept constant.
Although FIG. 3 shows an ideal state, actually, as shown in FIG. 5, the gate voltage Vg of the drive transistor Td varies due to the influence of the leak current Ileak in the light emission period LT5.

また、図4(b)には、サンプリングトランジスタTsのゲート電圧・ドレイン電流の特性を示している。
図4(b)では、直線と破線で、ドレイン・ソース間電圧(Vds)が異なる場合を示しているが、ドレイン・ソース間電圧(Vds)が高いほど、オフ領域でのドレイン電流Id(つまりリーク電流)は大きくなる。
上記のように発光期間LT5では、駆動トランジスタTdのゲート電圧Vgは映像信号電圧Vsigの書込後のブートストラップにより、映像信号電圧Vsigより高くなる。そのため、図4(a)に示すように、サンプリングトランジスタTsは、ノードND1側がドレイン(D)となり、信号線DTL側がソース(S)となる。
発光期間LT5においても、信号線DTLには、他のラインの画素回路のために1H期間毎に閾値補正基準電圧Vofsと映像信号電圧Vsigが供給されている。
FIG. 4B shows the gate voltage / drain current characteristics of the sampling transistor Ts.
FIG. 4B shows a case where the drain-source voltage (Vds) is different between the straight line and the broken line. However, the higher the drain-source voltage (Vds), the higher the drain current Id (that is, (Leakage current) increases.
As described above, in the light emission period LT5, the gate voltage Vg of the drive transistor Td becomes higher than the video signal voltage Vsig due to bootstrap after writing the video signal voltage Vsig. Therefore, as shown in FIG. 4A, the sampling transistor Ts has a drain (D) on the node ND1 side and a source (S) on the signal line DTL side.
Also in the light emission period LT5, the threshold value correction reference voltage Vofs and the video signal voltage Vsig are supplied to the signal line DTL every 1H period for the pixel circuits of other lines.

すると、サンプリングトランジスタTsのドレイン・ソース間電圧(Vds)は、信号線DTLが映像信号電圧Vsigのときよりも、閾値補正基準電圧Vofsのときに高くなる。もちろん映像信号電圧Vsigは、表示すべき階調値によってことなるため一概には言えないが、代表例として、図4(b)の実線は、信号線DTL=映像信号電圧Vsigのとき、破線は信号線DTL=閾値補正基準電圧Vofsのとき、と考えることができる。
そして信号線DTL=閾値補正基準電圧Vofsのとき、サンプリングトランジスタTsのドレイン・ソース間電圧Vdsは最も大きくなり、このとき、リーク電流Ileakは最も多くなる。
図5では、発光期間LT5において、信号線DTLの電圧が映像信号電圧Vsigのときより、閾値補正基準電圧Vofsのときの方がリーク量が多く、駆動トランジスタTdのゲート電圧変化が大きい状態で示している。
Then, the drain-source voltage (Vds) of the sampling transistor Ts becomes higher when the signal line DTL is at the threshold correction reference voltage Vofs than when the signal line DTL is at the video signal voltage Vsig. Of course, the video signal voltage Vsig cannot be generally described because it varies depending on the gradation value to be displayed. However, as a representative example, the solid line in FIG. It can be considered that signal line DTL = threshold correction reference voltage Vofs.
When the signal line DTL = the threshold correction reference voltage Vofs, the drain-source voltage Vds of the sampling transistor Ts becomes the largest, and at this time, the leakage current Ileak becomes the largest.
In FIG. 5, in the light emission period LT5, the leakage amount is larger when the voltage of the signal line DTL is the video signal voltage Vsig, and the change in the gate voltage of the drive transistor Td is larger than when the threshold correction reference voltage Vofs. ing.

このようにサンプリングトランジスタTsのリーク電流Ileakによって、駆動トランジスタTdのゲート電圧変化が生じ、駆動トランジスタTdのゲート・ソース間電圧Vgsが変動する。そのため有機EL素子1への駆動電流Idsが変動し、発光期間LT5に映像信号電圧Vsigに応じた一定輝度を保つことが困難となる。   As described above, the gate current of the driving transistor Td changes due to the leakage current Ileak of the sampling transistor Ts, and the gate-source voltage Vgs of the driving transistor Td varies. Therefore, the drive current Ids to the organic EL element 1 fluctuates, and it becomes difficult to maintain a constant luminance according to the video signal voltage Vsig during the light emission period LT5.

またリーク電流量は、サンプリングトランジスタTs毎の特性による。画素回路10毎に、サンプリングトランジスタTsの特性が異なると、仮に、全画素に同一階調の映像信号電圧Vsigによる発光を行わせても、各画素回路10でリーク電流量が異なることで、各画素回路10での発光輝度が一定とはならなくなる。
その結果、表示画像としては、図9のようなザラツキのある画像になってしまう。
The amount of leakage current depends on the characteristics of each sampling transistor Ts. If the characteristics of the sampling transistor Ts are different for each pixel circuit 10, even if all the pixels emit light by the video signal voltage Vsig of the same gradation, the amount of leak current differs in each pixel circuit 10, The light emission luminance in the pixel circuit 10 does not become constant.
As a result, the display image becomes a rough image as shown in FIG.

[3.第1の実施の形態の画素回路動作]

本実施の形態では、このようなリーク電流による発光輝度変動を防止するため、図6のような画素回路10の駆動を行う。
これは、ドライブスキャナ12が、駆動電圧Vcc、初期電圧Viniに加えて、第2の駆動電圧Vcc2を電源制御線DSLに与えるようにし、各ラインの画素回路10に対して、発光期間LT5の間で、駆動電圧Vcc,Vcc2を与える駆動方式である。
[3. Pixel Circuit Operation of First Embodiment]

In the present embodiment, the pixel circuit 10 as shown in FIG. 6 is driven in order to prevent light emission luminance fluctuation due to such a leakage current.
This is because the drive scanner 12 applies the second drive voltage Vcc2 to the power supply control line DSL in addition to the drive voltage Vcc and the initial voltage Vini, and the pixel circuit 10 of each line is subjected to the light emission period LT5. Thus, this is a drive system that applies drive voltages Vcc and Vcc2.

図6では上記図3と同様に画素回路10の1発光サイクル(1フレーム期間)の動作のタイミングチャートを示している。図3と同様、信号線電圧、走査パルスWS、電源パルスDS、ノードND1(駆動トランジスタTdのゲート電圧Vg)、ND2(駆動トランジスタTdのソース電圧Vs)を示している。
なお、水平セレクタ11による信号線DTLの駆動(信号線電圧)、及びライトスキャナ13による走査パルスWSは、図3と同様である。
この図6の場合、ドライブスキャナ12による電源パルスDSが図3と異なる。
6 shows a timing chart of the operation of one light emission cycle (one frame period) of the pixel circuit 10 as in FIG. As in FIG. 3, the signal line voltage, the scan pulse WS, the power supply pulse DS, the node ND1 (gate voltage Vg of the drive transistor Td), and ND2 (source voltage Vs of the drive transistor Td) are shown.
The driving of the signal line DTL (signal line voltage) by the horizontal selector 11 and the scanning pulse WS by the write scanner 13 are the same as in FIG.
In the case of FIG. 6, the power pulse DS by the drive scanner 12 is different from that in FIG.

図6の動作を説明する。但し、図6の期間LT1〜LT4は、図3と同様であるため重複説明を避ける。
期間LT4で映像信号電圧Vsig書込及び移動度補正を行った後、走査パルスWSをLレベルとしゲート・ソース間電圧Vgsを確定させ、ブートストラップ、発光状態(期間LT5)へと移行する。
この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた駆動電流Idsが流れ、ノードND2の電位は、有機EL素子1にその電流が流れる電圧VELまで上昇し、有機EL素子1は発光する。このときサンプリングトランジスタTsがオフであり、ノードND2の電位の上昇と同時に駆動トランジスタTdのゲート(ノードND1)も同様に上昇するため、ゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
The operation of FIG. 6 will be described. However, the periods LT1 to LT4 in FIG. 6 are the same as those in FIG.
After writing the video signal voltage Vsig and correcting the mobility in the period LT4, the scanning pulse WS is set to L level to determine the gate-source voltage Vgs, and the process proceeds to the bootstrap and light emission state (period LT5).
In this case, the drive current Ids according to the gate-source voltage Vgs of the drive transistor Td flows, the potential of the node ND2 rises to the voltage VEL through which the current flows in the organic EL element 1, and the organic EL element 1 emits light. . At this time, the sampling transistor Ts is off, and the gate of the drive transistor Td (node ND1) rises at the same time as the potential of the node ND2 rises, so the gate-source voltage Vgs remains constant. (Bootstrap operation)

ここで、発光期間LT5が、次のフレームについての画素回路動作の開始タイミング(図6の時点ts相当のタイミング)まで継続されるわけであるが、このときにドライブスキャナ12は、図示のように駆動電圧Vcc、Vcc2を電源制御線DSLに与える。
即ちドライブスキャナ12は、基本的には駆動電圧Vccを電源制御線DSLに与え、駆動トランジスタTdに印加するが、信号線DTLの電圧が閾値補正基準電圧Vofsとなる期間内に、駆動電圧Vcc2を与えるようにする。
Here, the light emission period LT5 is continued until the start timing of the pixel circuit operation for the next frame (timing corresponding to the time ts in FIG. 6). At this time, the drive scanner 12 is as shown in the figure. Drive voltages Vcc and Vcc2 are applied to the power supply control line DSL.
That is, the drive scanner 12 basically applies the drive voltage Vcc to the power supply control line DSL and applies it to the drive transistor Td, but the drive voltage Vcc2 is applied within the period when the voltage of the signal line DTL becomes the threshold correction reference voltage Vofs. To give.

第2の駆動電圧Vcc2を駆動トランジスタTdに印加する期間では、図示のように駆動電圧Vccのゲート電圧Vg、ソース電圧Vsは一時的に低下する。
このときのゲート電圧Vgの低下量をΔVgとする。
また図7(a)のように、駆動トランジスタTdのゲート・ドレイン間の寄生容量をCgd、ゲート・ソース間の寄生容量をCgsとする。するとゲート電圧低下量ΔVgは、
ΔVg={Cgd/(C+Cgd)}×(Vcc2−Vcc) ・・・(式2)
となる。
なお、この式2において「C」は、ノードND1からカソード電位Vcatの間の直列容量であり、
C={(Cs+Cgs)Coled}/(Cs+Cgs+Coled) ・・(式3)
である。
During the period in which the second drive voltage Vcc2 is applied to the drive transistor Td, the gate voltage Vg and the source voltage Vs of the drive voltage Vcc temporarily decrease as shown in the figure.
The amount of decrease in the gate voltage Vg at this time is represented by ΔVg.
Further, as shown in FIG. 7A, the gate-drain parasitic capacitance of the driving transistor Td is Cgd, and the gate-source parasitic capacitance is Cgs. Then, the gate voltage drop amount ΔVg is
ΔVg = {Cgd / (C + Cgd)} × (Vcc2−Vcc) (Expression 2)
It becomes.
In Equation 2, “C” is a series capacitance between the node ND1 and the cathode potential Vcat.
C = {(Cs + Cgs) Coled} / (Cs + Cgs + Coled) (Equation 3)
It is.

上述したように、サンプリングトランジスタTsのリーク電流は、そのドレイン・ソース間電圧が高いと、リーク電流量が多くなる。
そして、発光期間LT5において、サンプリングトランジスタTsのドレイン・ソース間電圧Vdsが高くなるときとは、信号線DTLに閾値補正基準電圧Vofsが与えられているときである。
実際上、信号線DTLに閾値補正基準電圧Vofsが与えられているときのリークによって、図5のような駆動トランジスタTdのゲート電圧Vg、ソース電圧Vsの変動が大きく生じ、これが発光輝度を一定に保てない支配的な要因となっている。
As described above, the leakage current of the sampling transistor Ts increases when the drain-source voltage is high.
In the light emission period LT5, the drain-source voltage Vds of the sampling transistor Ts becomes high when the threshold correction reference voltage Vofs is applied to the signal line DTL.
In practice, the gate voltage Vg and source voltage Vs of the drive transistor Td as shown in FIG. 5 greatly vary due to leakage when the threshold correction reference voltage Vofs is applied to the signal line DTL, and this makes the emission luminance constant. It is a dominant factor that cannot be maintained.

そこで本実施の形態では、発光期間LT5における、信号線DTLの電圧が閾値補正基準電圧Vofsとなる期間に、電源パルスDSの電圧値を、通常の駆動電圧Vccよりも低い電圧となる第2の駆動電圧Vcc2とする。これにより、駆動トランジスタTdの寄生容量Cgdを用いて、上記式2に示すカップリング量(ΔVg)を駆動トランジスタTdのゲートに入れ、一時的に駆動トランジスタTdのゲート電圧Vgを下げる。   Therefore, in the present embodiment, during the period in which the voltage of the signal line DTL is the threshold correction reference voltage Vofs in the light emission period LT5, the voltage value of the power supply pulse DS becomes a voltage lower than the normal drive voltage Vcc. The driving voltage is Vcc2. Thus, using the parasitic capacitance Cgd of the drive transistor Td, the coupling amount (ΔVg) shown in the above equation 2 is input to the gate of the drive transistor Td, and the gate voltage Vg of the drive transistor Td is temporarily lowered.

これにより、サンプリングトランジスタTsのドレイン・ソース間にかかる電圧差を減少させ、図8のようにリーク電流が流れる動作点を緩和させることが出来る。つまり図8において電圧VWSLは、走査パルスWSのLレベル電位であるとしており、オフ時のサンプリングトランジスタTsの動作点はP1からP2に移動されるものとなる。   Thereby, the voltage difference applied between the drain and source of the sampling transistor Ts can be reduced, and the operating point where the leakage current flows can be relaxed as shown in FIG. That is, in FIG. 8, the voltage VWSL is assumed to be the L level potential of the scanning pulse WS, and the operating point of the sampling transistor Ts when off is moved from P1 to P2.

このためサンプリングトランジスタTsのリーク電流は抑制され、リーク電流に起因する有機EL素子1に対する駆動電流Idsの変動を抑制することができる。
その結果、画面表示上のザラツキなどのリーク電流起因の劣化のない、均一な画質の有機EL表示装置を提供できる。
For this reason, the leakage current of the sampling transistor Ts is suppressed, and the fluctuation of the drive current Ids with respect to the organic EL element 1 due to the leakage current can be suppressed.
As a result, it is possible to provide an organic EL display device with uniform image quality that is free from deterioration due to leakage current such as roughness on the screen display.

なお、図6に示すように、ドライブスキャナ12は、第2の駆動電圧Vcc2を印加した後、信号線DTLが映像信号電圧Vsigとなる期間には第1の駆動電圧Vccに戻すようにしている。
第2の駆動電圧Vcc2を印加しているときは、上記のように寄生容量Cgdに応じたカップリング量で駆動トランジスタTdのゲート電圧Vgが低下し、また駆動トランジスタTdのソース電圧Vsについても容量比に応じた低下が生ずる。
しかし、第1の駆動電圧Vccに戻った時点で、元のゲート電圧Vg、ソース電圧Vsに戻ることになり、ゲート・ソース間電圧Vgsは保たれる。
As shown in FIG. 6, after applying the second drive voltage Vcc2, the drive scanner 12 returns to the first drive voltage Vcc during the period when the signal line DTL becomes the video signal voltage Vsig. .
When the second drive voltage Vcc2 is applied, the gate voltage Vg of the drive transistor Td is lowered by a coupling amount according to the parasitic capacitance Cgd as described above, and the source voltage Vs of the drive transistor Td is also a capacitance. A reduction in proportion occurs.
However, when returning to the first drive voltage Vcc, the original gate voltage Vg and source voltage Vs are restored, and the gate-source voltage Vgs is maintained.

つまり本実施の形態の動作は、発光輝度の維持について問題となるレベルのリークが生ずると想定される、信号線DTL=閾値補正基準電圧Vofsのときに、第2の駆動電圧Vcc2を与えて駆動トランジスタTdのゲート電圧Vgを下げる。これによりサンプリングトランジスタTsのリークを抑え、駆動トランジスタTdのゲート・ソース間電圧Vgsを維持するものである。
またこのことから、第2の駆動電圧Vcc2は、上記式2で導かれる駆動トランジスタTdのゲート電圧低下量ΔVgと、閾値補正基準電圧Vofsの電位を考慮して、サンプリングトランジスタTsのオフ領域の動作点がリーク電流が問題のないレベルとなる動作点となるように設定すべきものとなる。
That is, the operation of the present embodiment is driven by applying the second drive voltage Vcc2 when the signal line DTL = threshold correction reference voltage Vofs, which is assumed to cause a level of leakage that is problematic for maintaining the light emission luminance. The gate voltage Vg of the transistor Td is lowered. This suppresses the leakage of the sampling transistor Ts and maintains the gate-source voltage Vgs of the driving transistor Td.
Also, from this, the second drive voltage Vcc2 is an operation in the off region of the sampling transistor Ts in consideration of the gate voltage drop amount ΔVg of the drive transistor Td derived by the above equation 2 and the potential of the threshold correction reference voltage Vofs. The point should be set so that the leakage current becomes an operating point at which there is no problem.

[4.第2の実施の形態]

図7(b)に第2の実施の形態としての画素回路10を示す。
これは図2、図7に示した第1の実施の形態の画素回路構成に、駆動トランジスタTdのゲート・ドレイン間に、補助容量Caを加えたものとなる。
画素回路に対する1サイクルの発光駆動動作は図6と同様となる。
[4. Second Embodiment]

FIG. 7B shows a pixel circuit 10 as a second embodiment.
This is obtained by adding an auxiliary capacitance Ca between the gate and drain of the drive transistor Td to the pixel circuit configuration of the first embodiment shown in FIGS.
The light emission driving operation for one cycle for the pixel circuit is the same as in FIG.

この場合、第2の駆動電圧Vcc2を印加することによる駆動トランジスタTdのゲート電圧低下量ΔVgは、次のようになる。
ΔVg={(Cgd+Ca)/(C+Cgd+Ca)}×(Vcc2−Vcc)
・・・(式4)
In this case, the gate voltage drop amount ΔVg of the drive transistor Td by applying the second drive voltage Vcc2 is as follows.
ΔVg = {(Cgd + Ca) / (C + Cgd + Ca)} × (Vcc2−Vcc)
... (Formula 4)

つまり、ゲート電圧低下量ΔVgを決めるパラメータの1つとして補助容量Caが加えられる。
これは、駆動トランジスタのゲートに入るカップリング量を補助容量Caで調整できることを意味する。即ち補助容量Caの容量値の選定により、各電源電圧(Vofs,Vcc2等)の設定の容易性や自由度を高めることができ、設計上好適となる。
That is, the auxiliary capacitor Ca is added as one of the parameters that determine the gate voltage drop amount ΔVg.
This means that the coupling amount entering the gate of the driving transistor can be adjusted by the auxiliary capacitor Ca. That is, by selecting the capacitance value of the auxiliary capacitor Ca, it is possible to increase the ease and flexibility of setting each power supply voltage (Vofs, Vcc2, etc.), which is preferable in design.

以上、実施の形態について説明したが、本発明は上記各例に限定されるものではない。
図6の発光駆動例では1発光サイクル内に4回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば2回、3回、5回以上という例もある。
第2の駆動電圧Vcc2の電圧値は、上述のように、発光輝度の一定化のためにリーク電流を抑えるという観点で適切に決められればよい。
また第2の駆動電圧Vcc2を印加するタイミングを、完全に信号線DTLにおける閾値補正基準電圧Vofsの期間と一致させることなども考えられる。
Although the embodiments have been described above, the present invention is not limited to the above examples.
In the light emission driving example of FIG. 6, the threshold value correction is performed four times within one light emission cycle. However, how many times the threshold value correction operation is performed can be appropriately determined according to the configuration and operation of the display device. For example, there are examples of 2 times, 3 times, 5 times or more.
As described above, the voltage value of the second drive voltage Vcc2 may be appropriately determined from the viewpoint of suppressing the leakage current in order to make the light emission luminance constant.
It is also conceivable that the timing at which the second drive voltage Vcc2 is applied completely coincides with the period of the threshold correction reference voltage Vofs in the signal line DTL.

1 有機EL素子、10 画素回路、11 水平セレクタ、12 ドライブスキャナ、13 ライトスキャナ、20 画素アレイ部、Cs 保持容量、Ts サンプリングトランジスタ、Td 駆動トランジスタ、Cgd,Cgs 駆動トランジスタの寄生容量、Ca 補助容量   DESCRIPTION OF SYMBOLS 1 Organic EL element, 10 pixel circuit, 11 horizontal selector, 12 drive scanner, 13 light scanner, 20 pixel array part, Cs holding capacity, Ts sampling transistor, Td drive transistor, parasitic capacity of Cgd, Cgs drive transistor, Ca auxiliary capacity

Claims (4)

発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナと、
を備えるとともに、
上記駆動制御スキャナは、上記サンプリングトランジスタが非導通とされ、上記駆動トランジスタが上記発光素子に対して映像信号電圧に応じた電流印加を行う発光期間に、上記駆動トランジスタに与える上記駆動電圧として、第1の駆動電圧と、該第1の駆動電圧より低い第2の駆動電圧を与える表示装置。
The driving voltage is applied between the light-emitting element and the drain-source to apply a current corresponding to the gate-source voltage to the light-emitting element, and the signal line voltage is driven to be electrically connected to the light-emitting element. A pixel circuit having a sampling transistor that is input to the gate of a transistor and a storage capacitor that is connected between the gate and source of the drive transistor and that holds the threshold voltage of the drive transistor and the input video signal voltage A pixel array arranged in
A signal selector for supplying a threshold correction reference voltage and a video signal voltage as the signal line voltage to each signal line arranged in a row on the pixel array;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A scanning pulse is applied to each write control line arranged in a row on the pixel array to control the sampling transistor of the pixel circuit, and a threshold correction reference voltage and a video signal voltage are input to each pixel circuit. A writing scanner to
With
In the drive control scanner, as the drive voltage to be applied to the drive transistor during a light emission period in which the sampling transistor is non-conductive and the drive transistor applies a current according to a video signal voltage to the light emitting element, A display device that provides a driving voltage of 1 and a second driving voltage lower than the first driving voltage.
上記駆動制御スキャナは、上記発光期間において、上記信号セレクタが上記信号線に上記閾値補正基準電圧を供給しているときに、上記第2の駆動電圧を上記駆動トランジスタに印加する請求項1に記載の表示装置。   2. The drive control scanner applies the second drive voltage to the drive transistor when the signal selector supplies the threshold correction reference voltage to the signal line during the light emission period. Display device. 上記画素回路において、上記駆動トランジスタのドレイン・ゲート間に、補助容量が接続されている請求項2に記載の表示装置。   The display device according to claim 2, wherein in the pixel circuit, an auxiliary capacitor is connected between a drain and a gate of the driving transistor. 発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナとを備えた表示装置の表示駆動方法として、
上記サンプリングトランジスタが非導通とされ、上記駆動トランジスタが上記発光素子に対して映像信号電圧に応じた電流印加を行う発光期間に、上記駆動制御スキャナが、上記駆動トランジスタに上記駆動電圧として、第1の駆動電圧と、該第1の駆動電圧より低い第2の駆動電圧を与える表示駆動方法。
The driving voltage is applied between the light-emitting element and the drain-source to apply a current corresponding to the gate-source voltage to the light-emitting element, and the signal line voltage is driven to be electrically connected to the light-emitting element. A pixel circuit having a sampling transistor that is input to the gate of a transistor and a storage capacitor that is connected between the gate and source of the drive transistor and that holds the threshold voltage of the drive transistor and the input video signal voltage A pixel array arranged in
A signal selector for supplying a threshold correction reference voltage and a video signal voltage as the signal line voltage to each signal line arranged in a row on the pixel array;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A scanning pulse is applied to each write control line arranged in a row on the pixel array to control the sampling transistor of the pixel circuit, and a threshold correction reference voltage and a video signal voltage are input to each pixel circuit. As a display driving method of a display device provided with a writing scanner to be
In a light emission period in which the sampling transistor is turned off and the drive transistor applies a current corresponding to a video signal voltage to the light emitting element, the drive control scanner uses the drive transistor as the drive voltage as a first voltage. And a display driving method for providing a second driving voltage lower than the first driving voltage.
JP2010000886A 2010-01-06 2010-01-06 Display device and display driving method Pending JP2011141346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010000886A JP2011141346A (en) 2010-01-06 2010-01-06 Display device and display driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010000886A JP2011141346A (en) 2010-01-06 2010-01-06 Display device and display driving method

Publications (1)

Publication Number Publication Date
JP2011141346A true JP2011141346A (en) 2011-07-21

Family

ID=44457250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010000886A Pending JP2011141346A (en) 2010-01-06 2010-01-06 Display device and display driving method

Country Status (1)

Country Link
JP (1) JP2011141346A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393430B2 (en) 2020-05-28 2022-07-19 Canon Kabushiki Kaisha Light emission apparatus and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393430B2 (en) 2020-05-28 2022-07-19 Canon Kabushiki Kaisha Light emission apparatus and electronic device

Similar Documents

Publication Publication Date Title
JP2007133282A (en) Pixel circuit
JP2007316454A (en) Image display device
JP2008032863A (en) Display device and its driving method
JP2006227237A (en) Display device and display method
JP2008281671A (en) Pixel circuit and display device
JP2008026466A (en) Display device
JP2010002498A (en) Panel and drive control method
JP2005202255A (en) Display device and its driving method
JP2004361518A (en) Pixel circuit, display device, and drive method of pixel circuit
JP2006243526A (en) Display device, and pixel driving method
JP2010266493A (en) Driving method for pixel circuit and display apparatus
KR101641381B1 (en) Display apparatus and display driving method
JP2009163275A (en) Pixel circuit, driving method for pixel circuit, display device, and driving method for display device
JP2006243525A (en) Display device
JP2010048866A (en) Display and display driving method
JP4687026B2 (en) Display device and driving method of display device
JP4747528B2 (en) Pixel circuit and display device
JP4639674B2 (en) Display device and driving method of display device
JP2011145481A (en) Display device, and display driving method
JP2011209370A (en) Display apparatus and display driving method
JP2005181920A (en) Pixel circuit, display device and its driving method
JP2010048865A (en) Display and display driving method
JP5477004B2 (en) Display device and display driving method
JP2008310033A (en) Display device and pixel-driving method
JP2011141346A (en) Display device and display driving method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110616