JP2011129606A - Method of processing semiconductor wafer - Google Patents

Method of processing semiconductor wafer Download PDF

Info

Publication number
JP2011129606A
JP2011129606A JP2009284732A JP2009284732A JP2011129606A JP 2011129606 A JP2011129606 A JP 2011129606A JP 2009284732 A JP2009284732 A JP 2009284732A JP 2009284732 A JP2009284732 A JP 2009284732A JP 2011129606 A JP2011129606 A JP 2011129606A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
tape
wafer
adhesive layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009284732A
Other languages
Japanese (ja)
Inventor
Akira Akutsu
晃 阿久津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2009284732A priority Critical patent/JP2011129606A/en
Publication of JP2011129606A publication Critical patent/JP2011129606A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of processing a semiconductor wafer, capable of reducing chip warpage when dividing the semiconductor wafer in an expansion process and reducing chip recognition defects owing to the chip warpage in a pickup process. <P>SOLUTION: The method of processing the semiconductor wafer includes a step of sticking a surface protection tape to the pattern surface of the semiconductor wafer whose backside is stuck to a tape for wafer processing and which has the origins of dicing or cutting formed by a chip unit. Preferably, the method may have the expansion step of expanding the tape for wafer working by elevating an upthrust member from the lower surface of the tape for wafer processing, and also dividing the semiconductor wafer into semiconductor chips. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、エキスパンド工程を有する半導体装置の製造工程において使用する半導体ウエハの加工方法に関する。   The present invention relates to a method for processing a semiconductor wafer used in a manufacturing process of a semiconductor device having an expanding process.

近年開発された新しい技術による半導体装置の製造工程では、半導体ウエハに伸縮性のあるウエハ加工用テープを貼り付けた後、半導体ウエハをチップ単位でダイシングする工程、ウエハ加工用テープをエキスパンドする工程、さらにダイシングされたチップをピックアップする工程、さらにダイボンディング工程が実施される。   In the manufacturing process of a semiconductor device by a new technology developed in recent years, after attaching a stretchable wafer processing tape to a semiconductor wafer, a step of dicing the semiconductor wafer in units of chips, a step of expanding the wafer processing tape, Further, a step of picking up the diced chip and a die bonding step are performed.

上記半導体装置の製造工程に使用されるウエハ加工用テープとして、基材フィルム上に粘着剤層が設けられたウエハ加工用テープや、粘着剤層の上にさらに接着剤層が積層された構造を有するウエハ加工用テープが提案され、既に実用化されている
一般的な半導体ウエハのダイシング工程、エキスパンド工程、及びピックアップ工程について図6を参照して説明する。図6(a)に示すように、まず、基材フィルム93aとその上に形成された粘着剤層93bと接着剤層94がこの順に積層されているウエハ加工用テープ90に、半導体ウエハ91とリングフレーム92とを貼り合わせる。ここで、リングフレーム92は粘着剤層93bに貼り合わされ、半導体ウエハ91は接着剤層94に貼り合わされる。
As a wafer processing tape used in the manufacturing process of the semiconductor device, a wafer processing tape in which an adhesive layer is provided on a base film, or a structure in which an adhesive layer is further laminated on the adhesive layer. A general semiconductor wafer dicing process, expanding process, and pick-up process that have been proposed and already put into practical use will be described with reference to FIG. As shown in FIG. 6A, first, a semiconductor wafer 91 and a wafer processing tape 90 in which a base film 93a, an adhesive layer 93b formed thereon, and an adhesive layer 94 are laminated in this order. The ring frame 92 is bonded together. Here, the ring frame 92 is bonded to the pressure-sensitive adhesive layer 93 b, and the semiconductor wafer 91 is bonded to the adhesive layer 94.

次に、図6(b)に示すように、吸着ステージ96により、ウエハ加工用テープ90を基材フィルム93a側から吸着支持する。そして、ダイシングブレード95によって半導体ウエハ91と接着剤層94を半導体チップ97単位にダイシングして個片化する。   Next, as shown in FIG. 6B, the wafer processing tape 90 is sucked and supported by the suction stage 96 from the base film 93a side. Then, the semiconductor wafer 91 and the adhesive layer 94 are diced into units of semiconductor chips 97 by the dicing blade 95 and separated into individual pieces.

その後、図6(c)に示すように、ダイシングされた半導体チップ97及び接着剤層94を保持したウエハ加工用テープ90をリングフレーム92の径方向および周方向に引き伸ばすエキスパンド工程を実施する。具体的には、ダイシングされた複数の半導体チップ97及び接着剤層94を保持した状態のウエハ加工用テープ90に対して、中空円筒形状の突き上げ部材98を、ウエハ加工用テープ90の下面側から上昇させ、ウエハ加工用テープ90をリングフレーム92の径方向および周方向に引き伸ばす。エキスパンド工程により、チップ同士の間隔を広げ、CCDカメラ等によるチップの認識性を高めるとともに、ピックアップの際に隣接するチップ同士が接触することによって生じるチップ同士の再接着を防止することができる。   Thereafter, as shown in FIG. 6C, an expanding process is performed in which the wafer processing tape 90 holding the diced semiconductor chip 97 and the adhesive layer 94 is stretched in the radial direction and the circumferential direction of the ring frame 92. Specifically, with respect to the wafer processing tape 90 in a state where the plurality of diced semiconductor chips 97 and the adhesive layer 94 are held, a hollow cylindrical push-up member 98 is provided from the lower surface side of the wafer processing tape 90. Then, the wafer processing tape 90 is stretched in the radial direction and the circumferential direction of the ring frame 92. By the expanding step, it is possible to widen the distance between the chips and improve the chip recognizability by a CCD camera or the like, and to prevent re-adhesion of the chips caused by contact between adjacent chips during pickup.

エキスパンド工程を実施した後、ウエハ加工用テープ90をエキスパンドした状態のままで、半導体チップ97及び接着剤層94をピックアップするピックアップ工程を実施する。   After performing the expanding process, a pick-up process for picking up the semiconductor chip 97 and the adhesive layer 94 is performed while the wafer processing tape 90 is expanded.

また、半導体ウエハの分断方法として、レーザー加工装置を用いて、非接触でウエハを分断する方法が提案されている。   As a method for dividing a semiconductor wafer, there has been proposed a method for dividing a wafer in a non-contact manner using a laser processing apparatus.

例えば、特許文献1には、ダイボンド樹脂層(接着剤層)を介在させたシートウエハ加工用テープが貼り付けられた半導体基板の内部に焦点を合わせてレーザー光を照射することにより、半導体基板の内部に多光子吸収による改質領域を形成し、この改質領域で分断予定部を形成する工程と、シートをエキスパンドさせることにより、分断予定部に沿って半導体基板及びダイボンド樹脂層を分断する工程とを備えた半導体基板の分断方法が開示されている。   For example, Patent Document 1 discloses that a semiconductor substrate is irradiated with a laser beam focused on the inside of a semiconductor substrate on which a sheet wafer processing tape with a die bond resin layer (adhesive layer) interposed is attached. A step of forming a modified region by multiphoton absorption inside, forming a portion to be divided at the modified region, and a step of dividing the semiconductor substrate and the die bond resin layer along the portion to be divided by expanding the sheet A method for dividing a semiconductor substrate comprising:

特許文献1の半導体基板の分断方法では、レーザー光の照射とウエハ加工用テープのエキスパンドによって、非接触で半導体ウエハとダイボンド樹脂層(接着剤層)を分断することができるので、ダイシングブレードを用いる場合のようなチッピングを発生させることなく半導体ウエハの分断が可能である。   In the method for dividing a semiconductor substrate disclosed in Patent Document 1, a semiconductor wafer and a die bond resin layer (adhesive layer) can be divided in a non-contact manner by laser light irradiation and wafer processing tape expansion, so a dicing blade is used. The semiconductor wafer can be divided without causing chipping as in the case.

特開2003−338467号公報JP 2003-338467 A

上述のように、エキスパンド工程は、ダイシングブレードによって個片化された半導体チップ(以下、チップという)同士の間隔を広げるため、あるいは、レーザー光の照射された半導体ウエハ及び接着剤層をチップ単位に分断するために実施される。しかしながら図6において説明したようなウエハ加工用テープのエキスパンドにおいて、個片化されたチップは蒸着されている酸化膜などを起因としたパターン面側の応力によりチップ反りが発生し、ピックアップ工程においてCCDカメラ等によるチップ認識不良を生じ、チップをピックアップする際に隣接するチップ同士が接触することによるチップの破損が生じるという問題があった。   As described above, the expanding process is performed in order to widen the distance between semiconductor chips separated by a dicing blade (hereinafter referred to as “chips”), or the semiconductor wafer and the adhesive layer irradiated with laser light in units of chips. Implemented to break up. However, in the wafer processing tape expand as described with reference to FIG. 6, the chip that has been singulated is warped due to the stress on the pattern surface caused by the deposited oxide film, etc. There is a problem that chip recognition failure by a camera or the like occurs, and chip breakage occurs due to contact between adjacent chips when picking up a chip.

そこで、本発明は、以上のような問題点を解決するためになされたもので、エキスパンド工程において、半導体ウエハの分断により個片化されたチップの反りを防止することが可能で、チップを良好にピックアップするために十分なチップ認識性を得ることが可能な半導体ウエハの加工方法を提供することを目的とする。   Therefore, the present invention has been made to solve the above-described problems, and in the expanding process, it is possible to prevent warping of chips separated by dividing the semiconductor wafer, and to improve the chip quality. An object of the present invention is to provide a semiconductor wafer processing method capable of obtaining sufficient chip recognizability for pick-up.

本発明は、
(1)半導体ウエハの裏面にウエハ加工用テープが貼合されており、チップ単位にダイシングあるいは切断の起点が形成された半導体ウエハのパターン面に、チップ単位にハーフカットまたは切断の起点が形成された表面保護テープを貼合する工程と、前記ウエハ加工用テープの下面より突き上げ部材を上昇させることで、前記ウエハ加工用テープを引き伸ばすとともに、前記半導体ウエハを半導体チップに分断し、同時に前記表面保護テープを分断するエキスパンド工程と、を備えることを特徴とする半導体ウエハの加工方法、
(2)半導体ウエハの裏面にウエハ加工用テープが貼合されており、チップ単位にダイシングあるいは切断の起点が形成された半導体ウエハのパターン面に、表面保護テープを貼合する工程と、前記ウエハ加工用テープの下面より突き上げ部材を上昇させることで、前記ウエハ加工用テープと前記表面保護テープを引き伸ばすとともに、前記半導体ウエハを半導体チップに分断するエキスパンド工程と、を備えることを特徴とする半導体ウエハの加工方法、
(3)半導体ウエハのパターン面に、表面保護テープを貼合する工程と、前記半導体ウエハの裏面を研削する工程と、前記ウエハ加工用テープに、研削した前記半導体ウエハの裏面とリングフレームを貼着する工程と、前記表面保護テープを剥離せずに、前記半導体ウエハをチップ単位にダイシングする工程と、前記表面保護テープを剥離せずに、前記ウエハ加工用テープの下面より突き上げ部材を上昇させることで、前記ウエハ加工用テープを引き延ばすとともに、前記半導体ウエハを半導体チップに分断するエキスパンド工程と、を備えることを特徴とする半導体ウエハの加工方法、
(4)前記ウエハ加工用テープが、基材フィルムと粘着剤層と接着剤層を有し、前記粘着剤層によりリングフレームの下面に貼付されており、前記半導体ウエハの裏面は、前記接着剤層に接着されていることを特徴とする(1)ないし(3)のいずれか1項に記載の半導体ウエハの加工方法、
(5)前記表面保護テープが基材フィルムと粘着剤層を積層してなり、前記粘着剤層が単層または複層からなり、前記粘着剤層の少なくとも1層が放射線硬化型であることを特徴とする(1)ないし(4)のいずれか1項に記載の半導体ウエハの加工方法、
(6)リングフレームの下面に貼合されたウエハ加工用テープを、半導体ウエハのパターン面に貼合する工程と、チップ単位に前記半導体ウエハにダイシングあるいは切断の起点を形成する工程と、前記ウエハ加工用テープの下面より突き上げ部材を上昇させることで、前記ウエハ加工用テープを引き延ばすとともに、前記半導体ウエハを半導体チップに分断するエキスパンド工程と、を備えることを特徴とする半導体ウエハの加工方法、
を提供するものである。
The present invention
(1) A wafer processing tape is bonded to the back surface of a semiconductor wafer, and a starting point for half-cutting or cutting is formed for each chip on the pattern surface of the semiconductor wafer on which a starting point for dicing or cutting is formed for each chip. A step of pasting the surface protection tape, and by raising the push-up member from the lower surface of the wafer processing tape, the wafer processing tape is stretched and the semiconductor wafer is divided into semiconductor chips, and at the same time, the surface protection An expanding step of dividing the tape, and a method for processing a semiconductor wafer, comprising:
(2) A step of bonding a surface protective tape to a pattern surface of a semiconductor wafer in which a wafer processing tape is bonded to the back surface of the semiconductor wafer, and a starting point of dicing or cutting is formed on a chip basis, and the wafer A semiconductor wafer comprising: an expanding step for extending the wafer processing tape and the surface protection tape by raising a push-up member from a lower surface of the processing tape, and dividing the semiconductor wafer into semiconductor chips. Processing method,
(3) A step of bonding a surface protection tape to the pattern surface of the semiconductor wafer, a step of grinding the back surface of the semiconductor wafer, and affixing the back surface of the ground semiconductor wafer and the ring frame to the tape for wafer processing. A step of dicing the semiconductor wafer in units of chips without peeling off the surface protective tape, and raising a push-up member from the lower surface of the wafer processing tape without peeling off the surface protective tape. An expanding step of stretching the wafer processing tape and dividing the semiconductor wafer into semiconductor chips, and a method for processing a semiconductor wafer,
(4) The wafer processing tape has a base film, a pressure-sensitive adhesive layer, and an adhesive layer, and is adhered to the lower surface of the ring frame by the pressure-sensitive adhesive layer. The method for processing a semiconductor wafer according to any one of (1) to (3), wherein the semiconductor wafer is bonded to a layer,
(5) The surface protection tape is formed by laminating a base film and a pressure-sensitive adhesive layer, the pressure-sensitive adhesive layer is composed of a single layer or multiple layers, and at least one of the pressure-sensitive adhesive layers is a radiation curable type. The method for processing a semiconductor wafer according to any one of (1) to (4),
(6) A step of bonding a wafer processing tape bonded to the lower surface of the ring frame to a pattern surface of a semiconductor wafer, a step of forming a starting point of dicing or cutting on the semiconductor wafer in units of chips, and the wafer A semiconductor wafer processing method comprising: an expanding step of extending the wafer processing tape by extending a push-up member from a lower surface of the processing tape and dividing the semiconductor wafer into semiconductor chips,
Is to provide.

本発明により、エキスパンド工程において、半導体ウエハの分断時のチップ反りを低減し、ピックアップ工程でのチップ反りによるチップ認識不良を低減することが可能な半導体ウエハの加工方法を提供することができる。   According to the present invention, it is possible to provide a semiconductor wafer processing method capable of reducing chip warpage when a semiconductor wafer is divided in an expanding process and reducing chip recognition failure due to chip warpage in a pickup process.

(a)〜(c)第1の実施形態に係る半導体ウエハの加工方法を説明する概略断面図。(A)-(c) The schematic sectional drawing explaining the processing method of the semiconductor wafer which concerns on 1st Embodiment. リングフレームに固定された半導体ウエハの斜視図。The perspective view of the semiconductor wafer fixed to the ring frame. (a)〜(b)第1の実施形態に係る半導体ウエハの加工方法の別の例を説明する概略断面図。(A)-(b) The schematic sectional drawing explaining another example of the processing method of the semiconductor wafer which concerns on 1st Embodiment. (a)〜(e)第2の実施形態に係る半導体ウエハの加工方法を説明する概略断面図。(A)-(e) The schematic sectional drawing explaining the processing method of the semiconductor wafer which concerns on 2nd Embodiment. (a)〜(b)第3の実施形態に係る半導体ウエハの加工方法を説明する概略断面図。(A)-(b) The schematic sectional drawing explaining the processing method of the semiconductor wafer which concerns on 3rd Embodiment. (a)〜(c)半導体ウエハのダイシング工程、エキスパンド工程、及びピックアップ工程を説明する概略断面図。(A)-(c) The schematic sectional drawing explaining the dicing process of a semiconductor wafer, an expanding process, and a pick-up process.

以下図面に基づいて、本発明に係る実施形態を詳細に説明する。尚、以下の説明および図面において、略同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略することにする。   Embodiments according to the present invention will be described below in detail with reference to the drawings. In the following description and drawings, components having substantially the same functional configuration will be denoted by the same reference numerals, and redundant description will be omitted.

(第1の実施形態)
最初に、図1〜3を参照しながら、本発明に係る半導体ウエハの加工方法の第1の実施形態について説明する。
図1は、第1の実施形態に係る半導体ウエハの加工方法を示す概略断面図、図2は、リングフレーム13に固定された半導体ウエハ1の斜視図、図3は、第1の実施形態に係る半導体ウエハの加工方法の別の例を示す図である。
(First embodiment)
First, a first embodiment of a semiconductor wafer processing method according to the present invention will be described with reference to FIGS.
FIG. 1 is a schematic cross-sectional view showing a method for processing a semiconductor wafer according to the first embodiment, FIG. 2 is a perspective view of the semiconductor wafer 1 fixed to a ring frame 13, and FIG. 3 shows the first embodiment. It is a figure which shows another example of the processing method of the semiconductor wafer which concerns.

本発明に係る半導体ウエハ1は、回路などが形成されたパターン面3を一方に有するシリコンウエハなどであり、既に裏面研削(バックグラインド)工程と、ダイシング工程が完了しており、半導体ウエハの薄層化と、チップ単位に個片化あるいは、切断の起点となる部位の形成がされている。   A semiconductor wafer 1 according to the present invention is a silicon wafer or the like having a pattern surface 3 on which a circuit or the like is formed on one side, and a back grinding process and a dicing process have already been completed. Layering is performed, and a part serving as a starting point of cutting or cutting is formed for each chip.

半導体ウエハ1のパターン面3の裏面には、ウエハ加工用テープ11の接着剤層9が貼合されており、ウエハ加工用テープ11の粘着剤層7は、リングフレーム13の下面に貼合されている。リングフレーム13は、環状の平板であり、金属製や樹脂製、特にステンレス製である。   The adhesive layer 9 of the wafer processing tape 11 is bonded to the back surface of the pattern surface 3 of the semiconductor wafer 1, and the adhesive layer 7 of the wafer processing tape 11 is bonded to the lower surface of the ring frame 13. ing. The ring frame 13 is an annular flat plate and is made of metal or resin, particularly stainless steel.

ウエハ加工用テープ11は、基材フィルム5の上に粘着剤層7と接着剤層9をこの順で積層してなる。   The wafer processing tape 11 is formed by laminating an adhesive layer 7 and an adhesive layer 9 in this order on a base film 5.

(基材フィルム)
基材フィルム5を構成する材料としては、従来公知のものであれば特に制限することなく使用することができるが、後述するように、本実施形態においては、粘着剤層7として、エネルギー硬化性の材料のうち放射線硬化性の材料を使用することから、放射線透過性を有するものを使用する。なお、放射線としては紫外線を用いることが好ましく、基材フィルム5は紫外線透過性を有し、粘着剤層7として紫外線硬化性の材料を使用することが好ましい。
(Base film)
The material constituting the base film 5 can be used without particular limitation as long as it is a conventionally known material. However, as will be described later, in the present embodiment, as the pressure-sensitive adhesive layer 7, energy curable is used. Since a radiation curable material is used among these materials, a material having radiation transparency is used. In addition, it is preferable to use an ultraviolet ray as the radiation, and it is preferable to use an ultraviolet curable material as the pressure-sensitive adhesive layer 7 as the base film 5 has ultraviolet transparency.

例えば、その材料として、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、ポリブテン−1、ポリ−4−メチルペンテン−1、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸エチル共重合体、エチレン−アクリル酸メチル共重合体、エチレン−アクリル酸共重合体、アイオノマーなどのα−オレフィンの単独重合体または共重合体あるいはこれらの混合物、ポリウレタン、スチレン−エチレン−ブテンもしくはペンテン系共重合体、ポリアミド−ポリオール共重合体等の熱可塑性エラストマー、およびこれらの混合物を列挙することができる。また、基材フィルム5はこれらの群から選ばれる2種以上の材料が混合されたものでもよく、これらが単層又は複層化されたものでもよい。基材フィルム5の厚さは、特に限定されるものではなく、適宜に設定してよいが、50〜200μmが好ましい。   For example, as the material, polyethylene, polypropylene, ethylene-propylene copolymer, polybutene-1, poly-4-methylpentene-1, ethylene-vinyl acetate copolymer, ethylene-ethyl acrylate copolymer, ethylene-acrylic Α-olefin homopolymer or copolymer such as acid methyl copolymer, ethylene-acrylic acid copolymer, ionomer or a mixture thereof, polyurethane, styrene-ethylene-butene or pentene copolymer, polyamide-polyol Listed are thermoplastic elastomers such as copolymers, and mixtures thereof. Moreover, the base film 5 may be a mixture of two or more materials selected from these groups, or may be a single layer or a multilayer. The thickness of the base film 5 is not particularly limited and may be appropriately set, but is preferably 50 to 200 μm.

(粘着剤層)
粘着剤層7は、基材フィルム5上に粘着剤を塗工して製造することができる。粘着剤層7としては特に制限はなく、例えば、図1(a)に示すウエハ加工用テープ11の場合は、エキスパンドの際に、接着剤層9が剥離しない程度の保持性や、ピックアップの際に、粘着剤層7と接着剤層9との間で剥離するため、接着剤層9との剥離容易性を有するものであればよい。ピックアップ性を向上させるために、粘着剤層7は放射線硬化性のものが好ましく、放射線硬化後、接着剤層9との剥離が容易な材料であることが好ましい。
(Adhesive layer)
The pressure-sensitive adhesive layer 7 can be produced by applying a pressure-sensitive adhesive on the base film 5. The pressure-sensitive adhesive layer 7 is not particularly limited. For example, in the case of the wafer processing tape 11 shown in FIG. Furthermore, since it peels between the adhesive layer 7 and the adhesive layer 9, what is necessary is just to have the ease of peeling from the adhesive layer 9. In order to improve the pickup property, the pressure-sensitive adhesive layer 7 is preferably a radiation curable material, and is preferably a material that can be easily peeled off from the adhesive layer 9 after the radiation curing.

一方、接着剤層9を有さないウエハ加工用テープの場合、エキスパンドの際に、ダイシングされて個片化された半導体チップが剥離しない程度の保持性や、ピックアップの際に、半導体チップとの剥離容易性を有するものであればよい。ピックアップ性を向上させるために、粘着剤層7は放射線硬化性のものが好ましく、放射線硬化後、半導体チップとの剥離が容易な材料であることが好ましい。   On the other hand, in the case of a wafer processing tape that does not have the adhesive layer 9, when expanding, the retainability to the extent that a diced and separated semiconductor chip does not peel off, Any material having ease of peeling may be used. In order to improve the pick-up property, the pressure-sensitive adhesive layer 7 is preferably a radiation curable material, and is preferably a material that can be easily separated from the semiconductor chip after the radiation curing.

なお、粘着剤層7は、ダイシングされて個片化された半導体チップを接着固定する接着剤層9の機能を兼ねることもできる。すなわち、ダイシングされて個片化された半導体チップと粘着剤層7とが一体としてピックアップされた後、粘着剤層7が加熱され、半導体チップを所定の位置に固定する接着剤として機能させることもできる。   The pressure-sensitive adhesive layer 7 can also function as the adhesive layer 9 for bonding and fixing a diced semiconductor chip. That is, after the dicing and singulated semiconductor chip and the pressure-sensitive adhesive layer 7 are picked up integrally, the pressure-sensitive adhesive layer 7 is heated to function as an adhesive that fixes the semiconductor chip in a predetermined position. it can.

例えば、主鎖に対して、少なくとも放射線硬化性炭素−炭素二重結合含有基、水酸基及びカルボキシル基を含有する基をそれぞれ有するアクリル系共重合体を主成分とし、かつゲル分率が60%以上であることが好ましい。さらには、分子中にヨウ素価0.5〜20の放射線硬化性炭素−炭素二重結合を有する化合物(A)と、ポリイソシアネート類、メラミン・ホルムアルデヒド樹脂、およびエポキシ樹脂から選ばれた少なくとも1種の化合物(B)を付加反応させてなるポリマーを含有していることが好ましい。   For example, the main component is an acrylic copolymer having at least a radiation-curable carbon-carbon double bond-containing group, a hydroxyl group and a carboxyl group-containing group, and the gel fraction is 60% or more. It is preferable that Furthermore, at least one selected from a compound (A) having a radiation curable carbon-carbon double bond having an iodine value of 0.5 to 20 in the molecule, a polyisocyanate, a melamine / formaldehyde resin, and an epoxy resin. It is preferable to contain a polymer obtained by addition reaction of the compound (B).

粘着剤層7の主成分の1つである化合物(A)について説明する。化合物(A)の放射線硬化性炭素−炭素二重結合の好ましい導入量はヨウ素価で0.5〜20、より好ましくは0.8〜10である。ヨウ素価が0.5以上であると、放射線照射後の粘着力の低減効果を得ることができ、ヨウ素価が20以下であれば、放射線照射後の粘着剤の流動性が十分で、延伸後の素子間隙を十分得ることができるため、ピックアップ時に各素子の画像認識が困難になるという問題が抑制できる。さらに、化合物(A)そのものに安定性があり、製造が容易となる。   The compound (A) that is one of the main components of the pressure-sensitive adhesive layer 7 will be described. A preferable introduction amount of the radiation curable carbon-carbon double bond of the compound (A) is 0.5 to 20, more preferably 0.8 to 10 in terms of iodine value. If the iodine value is 0.5 or more, an effect of reducing the adhesive strength after irradiation can be obtained. If the iodine value is 20 or less, the fluidity of the adhesive after irradiation is sufficient and after stretching. Therefore, the problem that the image recognition of each element becomes difficult at the time of pick-up can be suppressed. Furthermore, the compound (A) itself is stable and easy to manufacture.

上記化合物(A)は、ガラス転移点(以下、Tgという)が−70℃〜0℃であることが好ましく、−66℃〜−28℃であることがより好ましい。Tgが−70℃以上であれば、放射線照射に伴う熱に対する耐熱性が十分であり、0℃以下であれば、表面状態が粗い半導体ウエハにおけるダイシング後の素子の飛散防止効果が十分得られる。   The compound (A) preferably has a glass transition point (hereinafter referred to as Tg) of −70 ° C. to 0 ° C., more preferably −66 ° C. to −28 ° C. If Tg is −70 ° C. or higher, the heat resistance against heat associated with radiation irradiation is sufficient, and if it is 0 ° C. or lower, the effect of preventing scattering of elements after dicing in a semiconductor wafer having a rough surface state is sufficiently obtained.

上記化合物(A)はどのようにして製造されたものでもよいが、例えば、アクリル系共重合体またはメタクリル系共重合体などの放射線硬化性炭素−炭素二重結合を有し、かつ、官能基をもつ化合物((1))と、その官能基と反応し得る官能基をもつ化合物((2))とを反応させて得たものが用いられる。   The compound (A) may be produced by any method, and has, for example, a radiation curable carbon-carbon double bond such as an acrylic copolymer or a methacrylic copolymer, and a functional group. A compound obtained by reacting a compound having the functional group ((1)) with a compound having a functional group capable of reacting with the functional group ((2)) is used.

このうち、前記の放射線硬化性炭素−炭素二重結合および官能基を有する化合物((1))は、アクリル酸アルキルエステルまたはメタクリル酸アルキルエステルなどの放射線硬化性炭素−炭素二重結合を有する単量体((1)−1)と、官能基を有する単量体((1)−2)とを共重合させて得ることができる。粘着剤二重結合量については加熱乾燥された粘着剤約10gに含まれる炭素−炭素二重結合量を真空中暗所における臭素付加反応による重量増加法により定量測定できる。   Among these, the compound ((1)) having the radiation curable carbon-carbon double bond and the functional group is a single compound having a radiation curable carbon-carbon double bond such as an acrylic acid alkyl ester or a methacrylic acid alkyl ester. It can be obtained by copolymerizing a monomer ((1) -1) and a monomer ((1) -2) having a functional group. About the amount of adhesive double bonds, the amount of carbon-carbon double bonds contained in about 10 g of the heat-dried adhesive can be quantitatively measured by a weight increase method by bromine addition reaction in a dark place in vacuum.

単量体((1)−1)としては、炭素数6〜12のヘキシルアクリレート、n−オクチルアクリレート、イソオクチルアクリレート、2−エチルヘキシルアクリレート、ドデシルアクリレート、デシルアクリレート、または炭素数5以下の単量体である、ペンチルアクリレート、n−ブチルアクリレート、イソブチルアクリレート、エチルアクリレート、メチルアクリレート、またはこれらと同様のメタクリレートなどを列挙することができる。   As a monomer ((1) -1), C6-C12 hexyl acrylate, n-octyl acrylate, isooctyl acrylate, 2-ethylhexyl acrylate, dodecyl acrylate, decyl acrylate, or a single quantity of 5 or less carbon atoms The pentyl acrylate, n-butyl acrylate, isobutyl acrylate, ethyl acrylate, methyl acrylate, or methacrylates similar to these can be listed.

単量体((1)−1)として、炭素数の大きな単量体を使用するほどガラス転移点は低くなるので、所望のTgのものを作製することができる。また、Tgの他、相溶性と各種性能を上げる目的で酢酸ビニル、スチレン、アクリロニトリルなどの炭素−炭素二重結合をもつ低分子化合物を配合することも単量体((1)−1)の総質量の5質量%以下の範囲内で可能である。   As the monomer ((1) -1) is used, the glass transition point becomes lower as the monomer having a larger carbon number is used, so that the desired Tg can be produced. In addition to Tg, it is also possible to blend a low molecular compound having a carbon-carbon double bond such as vinyl acetate, styrene, acrylonitrile for the purpose of improving compatibility and various performances of the monomer ((1) -1). It is possible within the range of 5% by mass or less of the total mass.

単量体((1)−2)が有する官能基としては、カルボキシル基、水酸基、アミノ基、環状酸無水基、エポキシ基、イソシアネート基などを挙げることができ、単量体((1)−2)の具体例としては、アクリル酸、メタクリル酸、ケイ皮酸、イタコン酸、フマル酸、フタル酸、2−ヒドロキシアルキルアクリレート類、2−ヒドロキシアルキルメタクリレート類、グリコールモノアクリレート類、グリコールモノメタクリレート類、N−メチロールアクリルアミド、N−メチロールメタクリルアミド、アリルアルコール、N−アルキルアミノエチルアクリレート類、N−アルキルアミノエチルメタクリレート類、アクリルアミド類、メタクリルアミド類、無水マレイン酸、無水イタコン酸、無水フマル酸、無水フタル酸、グリシジルアクリレート、グリシジルメタクリレート、アリルグリシジルエーテル、ポリイソシアネート化合物のイソシアネート基の一部を水酸基またはカルボキシル基および放射線硬化性炭素−炭素二重結合を有する単量体でウレタン化したものなどを列挙することができる。   Examples of the functional group of the monomer ((1) -2) include a carboxyl group, a hydroxyl group, an amino group, a cyclic acid anhydride group, an epoxy group, and an isocyanate group. The monomer ((1)- Specific examples of 2) include acrylic acid, methacrylic acid, cinnamic acid, itaconic acid, fumaric acid, phthalic acid, 2-hydroxyalkyl acrylates, 2-hydroxyalkyl methacrylates, glycol monoacrylates, glycol monomethacrylates. N-methylolacrylamide, N-methylolmethacrylamide, allyl alcohol, N-alkylaminoethyl acrylates, N-alkylaminoethyl methacrylates, acrylamides, methacrylamides, maleic anhydride, itaconic anhydride, fumaric anhydride, Phthalic anhydride, glycidyl acrylic And glycidyl methacrylate, allyl glycidyl ether, and those obtained by urethanizing a part of the isocyanate group of a polyisocyanate compound with a monomer having a hydroxyl group or a carboxyl group and a radiation curable carbon-carbon double bond. it can.

化合物(2)において、用いられる官能基としては、化合物(1)、つまり単量体((1)−2)の有する官能基が、カルボキシル基または環状酸無水基である場合には、水酸基、エポキシ基、イソシアネート基などを挙げることができ、水酸基である場合には、環状酸無水基、イソシアネート基などを挙げることができ、アミノ基である場合には、エポキシ基、イソシアネート基などを挙げることができ、エポキシ基である場合には、カルボキシル基、環状酸無水基、アミノ基などを挙げることができ、具体例としては、単量体((1)−2)の具体例で列挙したものと同様のものを列挙することができる。   In the compound (2), as the functional group used, when the functional group of the compound (1), that is, the monomer ((1) -2) is a carboxyl group or a cyclic acid anhydride group, a hydroxyl group, Examples include an epoxy group and an isocyanate group. In the case of a hydroxyl group, examples include a cyclic acid anhydride group and an isocyanate group. In the case of an amino group, examples include an epoxy group and an isocyanate group. In the case of an epoxy group, a carboxyl group, a cyclic acid anhydride group, an amino group and the like can be mentioned. Specific examples include those listed in the specific examples of the monomer ((1) -2) Can be listed.

化合物(1)と化合物(2)の反応において、未反応の官能基を残すことにより、酸価または水酸基価などの特性に関して、本発明で規定するものを製造することができる。   By leaving an unreacted functional group in the reaction between the compound (1) and the compound (2), it is possible to produce those specified in the present invention with respect to characteristics such as acid value or hydroxyl value.

上記の化合物(A)の合成において、反応を溶液重合で行う場合の有機溶剤としては、ケトン系、エステル系、アルコール系、芳香族系のものを使用することができるが、中でもトルエン、酢酸エチル、イソプロピルアルコール、ベンゼンメチルセロソルブ、エチルセロソルブ、アセトン、メチルエチルケトンなどの、一般にアクリル系ポリマーの良溶媒で、沸点60〜120℃の溶剤が好ましく、重合開始剤としては、α,α’−アゾビスイソブチルニトリルなどのアゾビス系、ベンゾイルペルオキシドなどの有機過酸化物系などのラジカル発生剤を通常用いる。この際、必要に応じて触媒、重合禁止剤を併用することができ、重合温度および重合時間を調節することにより、所望の分子量の化合物(A)を得ることができる。また、分子量を調節することに関しては、メルカプタン、四塩化炭素系の溶剤を用いることが好ましい。なお、この反応は溶液重合に限定されるものではなく、塊状重合、懸濁重合など別の方法でも差し支えない。   In the synthesis of the above compound (A), as the organic solvent when the reaction is carried out by solution polymerization, ketone, ester, alcohol, and aromatic solvents can be used, among which toluene, ethyl acetate , Isopropyl alcohol, benzene methyl cellosolve, ethyl cellosolve, acetone, methyl ethyl ketone, etc., are generally good solvents for acrylic polymers, preferably having a boiling point of 60 to 120 ° C., and α, α′-azobisisobutyl as a polymerization initiator A radical generator such as an azobis type such as nitrile or an organic peroxide type such as benzoyl peroxide is usually used. At this time, a catalyst and a polymerization inhibitor can be used together as necessary, and the compound (A) having a desired molecular weight can be obtained by adjusting the polymerization temperature and the polymerization time. In terms of adjusting the molecular weight, it is preferable to use a mercaptan or carbon tetrachloride solvent. This reaction is not limited to solution polymerization, and other methods such as bulk polymerization and suspension polymerization may be used.

以上のようにして、化合物(A)を得ることができるが、化合物(A)の重量平均分子量は、30万〜100万程度が好ましい。30万未満では、放射線照射による凝集力が小さくなって、半導体ウエハをダイシングする時に、チップのずれが生じやすくなり、画像認識が困難となることがある。このチップのずれを、極力防止するためには、重量平均分子量が、40万以上である方が好ましい。また、重量平均分子量が100万を越えると、合成時および塗工時にゲル化する可能性がある。なお、本発明における重量平均分子量とは、ポリスチレン換算の重量平均分子量である。   Although the compound (A) can be obtained as described above, the weight average molecular weight of the compound (A) is preferably about 300,000 to 1,000,000. If it is less than 300,000, the cohesive force due to radiation irradiation becomes small, and when the semiconductor wafer is diced, chip displacement tends to occur, and image recognition may be difficult. In order to prevent this chip displacement as much as possible, the weight average molecular weight is preferably 400,000 or more. Moreover, when a weight average molecular weight exceeds 1 million, there exists a possibility of gelatinizing at the time of a synthesis | combination and a coating. In addition, the weight average molecular weight in this invention is a weight average molecular weight of polystyrene conversion.

なお、化合物(A)が、水酸基価5〜100となる水酸基を有すると、放射線照射後の粘着力を減少することによりピックアップミスの危険性をさらに低減することができるので好ましい。また、化合物(A)が、酸価0.5〜30となるカルボキシル基を有することが好ましい。   In addition, it is preferable that the compound (A) has a hydroxyl group having a hydroxyl value of 5 to 100 because the risk of pick-up mistakes can be further reduced by reducing the adhesive strength after radiation irradiation. Moreover, it is preferable that a compound (A) has a carboxyl group used as acid value 0.5-30.

ここで、化合物(A)の水酸基価が低すぎると、放射線照射後の粘着力の低減効果が十分でなく、高すぎると、放射線照射後の粘着剤の流動性を損なう傾向がある。また酸価が低すぎると、テープ復元性の改善効果が十分でなく、高すぎると粘着剤の流動性を損なう傾向がある。   Here, if the hydroxyl value of the compound (A) is too low, the effect of reducing the adhesive strength after irradiation is not sufficient, and if it is too high, the fluidity of the adhesive after irradiation tends to be impaired. If the acid value is too low, the effect of improving the tape restoring property is not sufficient, and if it is too high, the fluidity of the pressure-sensitive adhesive tends to be impaired.

つぎに、粘着剤層7のもう1つの主成分である化合物(B)について説明する。化合物(B)は、ポリイソシアネート類、メラミン・ホルムアルデヒド樹脂、およびエポキシ樹脂から選ばれる化合物であり、単独で又は2種類以上を組み合わせて使用することができる。この化合物(B)は架橋剤として働き、化合物(A)または基材フィルム5と反応した結果できる架橋構造により、化合物(A)および(B)を主成分とした粘着剤の凝集力を、粘着剤塗布後に向上することができる。   Next, the compound (B) which is another main component of the pressure-sensitive adhesive layer 7 will be described. The compound (B) is a compound selected from polyisocyanates, melamine / formaldehyde resins, and epoxy resins, and can be used alone or in combination of two or more. This compound (B) acts as a cross-linking agent, and the cohesive force of the pressure-sensitive adhesive mainly composed of the compounds (A) and (B) is reduced by the cross-linking structure formed as a result of reaction with the compound (A) or the base film 5. It can be improved after applying the agent.

ポリイソシアネート類としては、特に制限がなく、例えば、4,4’−ジフェニルメタンジイソシアネート、トリレンジイソシアネート、キシリレンジイソシアネート、4,4’−ジフェニルエーテルジイソシアネート、4,4’−〔2,2−ビス(4−フェノキシフェニル)プロパン〕ジイソシアネート等の芳香族イソシアネート、ヘキサメチレンジイソシアネート、2,2,4−トリメチル−ヘキサメチレンジイソシアネート、イソフォロンジイソシアネート、4,4’−ジシクロヘキシルメタンジイソシアネート、2,4’−ジシクロヘキシルメタンジイソシアネート、リジンジイソシアネート、リジントリイソシアネート等が挙げられる。具体的には、コロネートL(日本ポリウレタン株式会社製、商品名)等を用いることができる。   The polyisocyanates are not particularly limited, and examples thereof include 4,4′-diphenylmethane diisocyanate, tolylene diisocyanate, xylylene diisocyanate, 4,4′-diphenyl ether diisocyanate, 4,4 ′-[2,2-bis (4 -Phenoxyphenyl) propane] aromatic isocyanate such as diisocyanate, hexamethylene diisocyanate, 2,2,4-trimethyl-hexamethylene diisocyanate, isophorone diisocyanate, 4,4'-dicyclohexylmethane diisocyanate, 2,4'-dicyclohexylmethane diisocyanate Lysine diisocyanate, lysine triisocyanate and the like. Specifically, Coronate L (made by Nippon Polyurethane Co., Ltd., trade name) or the like can be used.

また、メラミン・ホルムアルデヒド樹脂としては、具体的には、ニカラックMX−45(三和ケミカル株式会社製、商品名)、メラン(日立化成工業株式会社製、商品名)等を用いることができる。さらに、エポキシ樹脂としては、TETRAD−X(三菱化学株式会社製、商品名)等を用いることができる。   Specific examples of the melamine / formaldehyde resin include Nicalac MX-45 (trade name, manufactured by Sanwa Chemical Co., Ltd.), Melan (trade name, manufactured by Hitachi Chemical Co., Ltd.), and the like. Furthermore, as an epoxy resin, TETRAD-X (Mitsubishi Chemical Corporation make, brand name) etc. can be used.

(B)の添加量としては、化合物(A)100質量部に対して0.1〜10質量部、好ましくは0.4〜3質量部の割合となるよう、選択することが必要である。この範囲内で選択することにより、適切な凝集力とすることができ、急激に架橋反応が進行することはないので、粘着剤の配合や塗布等の作業性が良好となる。   The addition amount of (B) needs to be selected so as to be a ratio of 0.1 to 10 parts by mass, preferably 0.4 to 3 parts by mass with respect to 100 parts by mass of the compound (A). By selecting within this range, it is possible to obtain an appropriate cohesive force, and the crosslinking reaction does not proceed abruptly, so that workability such as blending and application of the adhesive is improved.

また、粘着剤層7には、光重合開始剤(C)が含まれていることが好ましい。粘着剤層7の含まれる光重合開始剤(C)に特に制限はなく、従来知られているものを用いることができる。例えば、ベンゾフェノン、4,4’−ジメチルアミノベンゾフェノン、4,4’−ジエチルアミノベンゾフェノン、4,4’−ジクロロベンゾフェノン等のベンゾフェノン類、アセトフェノン、ジエトキシアセトフェノン等のアセトフェノン類、2−エチルアントラキノン、t−ブチルアントラキノン等のアントラキノン類、2−クロロチオキサントン、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、ベンジル、2,4,5−トリアリ−ルイミダゾール二量体(ロフィン二量体)、アクリジン系化合物等を挙げることができ、これらは単独で又は2種以上を組み合わせて用いることができる。(C)の添加量としては、化合物(A)100質量部に対して0.1〜10質量部とすることが好ましく、0.5〜5質量部とすることがより好ましい。   The pressure-sensitive adhesive layer 7 preferably contains a photopolymerization initiator (C). There is no restriction | limiting in particular in the photoinitiator (C) contained in the adhesive layer 7, A conventionally well-known thing can be used. For example, benzophenones such as benzophenone, 4,4′-dimethylaminobenzophenone, 4,4′-diethylaminobenzophenone and 4,4′-dichlorobenzophenone, acetophenones such as acetophenone and diethoxyacetophenone, 2-ethylanthraquinone, t- Examples include anthraquinones such as butylanthraquinone, 2-chlorothioxanthone, benzoin ethyl ether, benzoin isopropyl ether, benzyl, 2,4,5-triallylimidazole dimer (rophine dimer), and acridine compounds. These can be used alone or in combination of two or more. As addition amount of (C), it is preferable to set it as 0.1-10 mass parts with respect to 100 mass parts of compounds (A), and it is more preferable to set it as 0.5-5 mass parts.

さらに、放射線硬化性の粘着剤には必要に応じて粘着付与剤、粘着調整剤、界面活性剤など、あるいはその他の改質剤等を配合することができる。また、無機化合物フィラーを適宜加えてもよい。粘着剤層7の厚さは少なくとも5μm、より好ましくは10μm以上であることが好ましい。なお、粘着剤層7は複数の層が積層された構成であってもよい。   Furthermore, a tackifier, a tackifier, a surfactant, or other modifiers can be blended with the radiation curable pressure-sensitive adhesive as necessary. Moreover, you may add an inorganic compound filler suitably. The thickness of the pressure-sensitive adhesive layer 7 is preferably at least 5 μm, more preferably 10 μm or more. The pressure-sensitive adhesive layer 7 may have a configuration in which a plurality of layers are laminated.

(接着剤層)
接着剤層9は、半導体ウエハが貼り合わされ分断された後、チップをピックアップする際に、分断された接着剤層9が粘着剤層7から剥離してチップに付着しており、チップをパッケージ基板やリードフレームに固定する際のボンディングフィルムとして機能するものである。
(Adhesive layer)
When the chip is picked up after the semiconductor wafer is bonded and divided, the adhesive layer 9 is peeled off from the adhesive layer 7 and attached to the chip when the chip is picked up. It functions as a bonding film for fixing to a lead frame.

接着剤層9としては、特に限定されるものではないが、接着フィルムとして一般的に使用されるフィルム状接着剤を好適に使用することができ、ポリイミド系接着剤、アクリル系粘接着剤、エポキシ樹脂/フェノール樹脂/アクリル樹脂/無機フィラーのブレンド系粘接着剤等が好ましい。その厚さは適宜設定してよいが、5〜100μm程度が好ましい。   Although it does not specifically limit as the adhesive bond layer 9, The film adhesive generally used as an adhesive film can be used conveniently, a polyimide adhesive, an acrylic adhesive, An epoxy resin / phenolic resin / acrylic resin / inorganic filler blend adhesive is preferred. The thickness may be appropriately set, but is preferably about 5 to 100 μm.

ウエハ加工用テープ11は、予め円形形状にカットされた接着剤層9としての接着フィルムを、粘着剤層7上に、室温または加熱して圧力をかけてラミネートすることによって形成することができる。   The wafer processing tape 11 can be formed by laminating an adhesive film as the adhesive layer 9 that has been cut into a circular shape in advance on the pressure-sensitive adhesive layer 7 at room temperature or by heating and applying pressure.

また、ウエハ加工用テープ11は、半導体ウエハ1枚分毎に切り分けられた形態と、これが複数形成された長尺のフィルムをロール状に巻き取った形態とを含む。   Further, the wafer processing tape 11 includes a form cut for each semiconductor wafer and a form obtained by winding a plurality of long films formed in a roll shape.

(表面保護テープ)
表面保護テープ19は、基材フィルム15と粘着剤層17とからなり、基材フィルム15は、基材フィルム5に使用される材料と同様の材料を使用することができ、粘着剤層17は、粘着剤層7に使用される材料と同様の材料を使用することができる。また、粘着剤層は単層または複層からなり、少なくとも1層が放射線硬化型である。
(Surface protection tape)
The surface protection tape 19 includes a base film 15 and a pressure-sensitive adhesive layer 17, and the base film 15 can use the same material as that used for the base film 5. The same material as that used for the pressure-sensitive adhesive layer 7 can be used. The pressure-sensitive adhesive layer is composed of a single layer or multiple layers, and at least one layer is a radiation curable type.

(ウエハ加工方法の説明)
次に、図1〜図3を用いて、第1の実施形態に係る半導体ウエハの加工方法を説明する。
まず、裏面研削した半導体ウエハ1の裏面を、ウエハ加工用テープ11の接着剤層9に接着する。ウエハ加工用テープ11は、予めリングフレーム13の下面に貼着されており、半導体ウエハ1は、リングフレーム13に固定される。リングフレーム13に固定された半導体ウエハ1の斜視図を、図2に示す。
続いて、フルカットダイシングもしくはレーザーグルービングによるウエハダイシングまたはステルスダイシング法によりウエハへの切断の起点となる部位の形成をした図1(a)に示す半導体ウエハ1を得る。
(Explanation of wafer processing method)
Next, the semiconductor wafer processing method according to the first embodiment will be described with reference to FIGS.
First, the back surface of the semiconductor wafer 1 subjected to back grinding is bonded to the adhesive layer 9 of the wafer processing tape 11. The wafer processing tape 11 is previously attached to the lower surface of the ring frame 13, and the semiconductor wafer 1 is fixed to the ring frame 13. A perspective view of the semiconductor wafer 1 fixed to the ring frame 13 is shown in FIG.
Subsequently, a semiconductor wafer 1 shown in FIG. 1A is obtained in which a portion serving as a starting point for cutting into the wafer is formed by full-cut dicing, wafer dicing by laser grooving, or stealth dicing.

続いて、図1(b)に示すように、半導体ウエハ1のパターン面3に表面保護テープ19を貼り合わせる。ここで、表面保護テープは、図1(b)に示すようなリングフレーム13の部分を覆う状態まで貼合されている状態に限定されず、ウエハ1のみ、もしくはウエハ1と接着剤層9、ウエハ加工用テープ11上の部分に貼合されている状態でもよい。   Subsequently, as shown in FIG. 1B, a surface protection tape 19 is bonded to the pattern surface 3 of the semiconductor wafer 1. Here, the surface protection tape is not limited to a state in which the surface protection tape is pasted up to a state of covering the portion of the ring frame 13 as shown in FIG. 1B, but only the wafer 1 or the wafer 1 and the adhesive layer 9, It may be in a state of being bonded to a portion on the wafer processing tape 11.

なお、半導体ウエハ1をダイシングする工程に先立って、表面保護テープ19の貼り合わせを実施してもよい。ステルスダイシング法などを用いればレーザー光が表面保護テープ19を透過し、表面保護テープ19を切断することなく、ウエハ1のみに切断の起点となる部位の形成を行なうことができる。   Prior to the step of dicing the semiconductor wafer 1, the surface protective tape 19 may be bonded. If a stealth dicing method or the like is used, the laser beam passes through the surface protective tape 19, and the portion that becomes the starting point of cutting can be formed only on the wafer 1 without cutting the surface protective tape 19.

その後、図1(c)に示すように、中空円柱形状の突き上げ部材21がウエハ加工用テープ11の下面より上昇し、ウエハ加工用テープ11をリングフレーム13の周方向に引き伸ばすエキスパンド工程を行う。エキスパンド工程において、表面保護テープ19はあらかじめチップ単位にハーフダイシング等により切断の起点となる部位が形成されている。このような表面保護テープ19を半導体ウエハ1に貼合し、表面保護テープ19の切断の起点と合わせて、半導体ウエハ1にチップ単位に切断の起点となる部位を形成する。表面保護テープ19は、引き伸ばされることで、半導体チップ23とともに分断される。   Thereafter, as shown in FIG. 1C, an expanding process is performed in which the hollow cylindrical push-up member 21 rises from the lower surface of the wafer processing tape 11 and stretches the wafer processing tape 11 in the circumferential direction of the ring frame 13. In the expanding step, the surface protective tape 19 is previously formed with a portion serving as a starting point of cutting by half dicing or the like for each chip. Such a surface protection tape 19 is bonded to the semiconductor wafer 1, and together with the cutting start point of the surface protection tape 19, a portion serving as a cutting start point is formed on the semiconductor wafer 1 on a chip basis. The surface protection tape 19 is divided together with the semiconductor chip 23 by being stretched.

エキスパンド工程によりチップ同士の間隔を広げ、CCDカメラ等によるチップの認識性を高めるとともに、ピックアップの際に隣接するチップ同士が接触することによって生じるチップ同士の再接着を防止することができる。   The expanding step can widen the distance between the chips to improve the chip recognition by a CCD camera or the like, and can prevent re-adhesion of the chips caused by contact between adjacent chips during pickup.

エキスパンド工程を実施した後、ウエハ加工用テープ11をエキスパンドした状態のままで、半導体チップ23及び接着剤層9をピックアップするピックアップ工程を実施する。   After performing the expanding process, the pick-up process for picking up the semiconductor chip 23 and the adhesive layer 9 is performed while the wafer processing tape 11 is expanded.

また、図3(a)と図3(b)に示すとおり、第1の実施形態の別の例では、表面保護テープ19が高い伸縮性を有し、エキスパンド工程において、半導体チップ23は分断されるが、表面保護テープ19が分断されることはなく、伸びるだけである。この後、表面保護テープ側からUV照射し、転写テープなどで剥離することができる。   Further, as shown in FIGS. 3A and 3B, in another example of the first embodiment, the surface protection tape 19 has high stretchability, and the semiconductor chip 23 is divided in the expanding process. However, the surface protection tape 19 is not divided but only stretched. Thereafter, UV irradiation can be performed from the surface protective tape side, and the film can be peeled off with a transfer tape or the like.

第1の実施の形態によれば、反りの発生しやすい半導体ウエハのパターン面が表面保護テープで保護されているため、エキスパンド工程においても、パターン面の反りを防止することができる。   According to the first embodiment, since the pattern surface of the semiconductor wafer that is likely to be warped is protected by the surface protection tape, the warpage of the pattern surface can be prevented even in the expanding process.

(第2の実施形態)
次に、第2の実施形態について説明する。以下の実施形態で第1の実施形態と同一の様態を果たす要素には同一の番号を付し、重複した説明は避ける。
図4は、第2の実施形態に係る半導体ウエハの加工方法を示す図である。
(Second Embodiment)
Next, a second embodiment will be described. In the following embodiment, the same number is attached | subjected to the element which fulfill | performs the same aspect as 1st Embodiment, and the overlapping description is avoided.
FIG. 4 is a diagram illustrating a semiconductor wafer processing method according to the second embodiment.

第2の実施形態においては、裏面研削工程で用いる表面保護テープを、裏面研削工程後に剥離することなく、エキスパンド工程まで貼付したままにし、反り防止目的のテープとして使用することが特徴である。   The second embodiment is characterized in that the surface protection tape used in the back surface grinding process is not peeled off after the back surface grinding process, but is stuck to the expanding process and used as a tape for warping prevention.

表面保護テープ19の粘着剤17は、紫外線により硬化する特性を有することが好ましい。これにより、紫外線を照射することで表面保護テープの粘着力が低下し、エキスパンド分断後のチップからの剥離が容易となる。   The pressure-sensitive adhesive 17 of the surface protective tape 19 preferably has a property of being cured by ultraviolet rays. Thereby, the adhesive force of a surface protection tape falls by irradiating an ultraviolet-ray, and peeling from the chip | tip after an expanded parting becomes easy.

図4(a)に示すように、半導体ウエハ1のパターン面3に表面保護テープ19を貼付する。その後、図4(b)に示すように、半導体ウエハ1の裏面を研削ホイール25により研削し、裏面研削工程を行う。   As shown in FIG. 4A, a surface protection tape 19 is attached to the pattern surface 3 of the semiconductor wafer 1. Then, as shown in FIG.4 (b), the back surface of the semiconductor wafer 1 is ground with the grinding wheel 25, and a back surface grinding process is performed.

図4(c)に示すように、裏面研削工程により、半導体ウエハ1を薄くする。例えば、元の厚さ750μmの半導体ウエハ1を、200μm以下まで薄くする。   As shown in FIG. 4C, the semiconductor wafer 1 is thinned by the back grinding process. For example, the original semiconductor wafer 1 having a thickness of 750 μm is thinned to 200 μm or less.

その後、図4(d)に示すように、半導体ウエハ1の裏面をウエハ加工用テープ11に貼着し、半導体ウエハ1をリングフレーム13に固定する。
Thereafter, as shown in FIG. 4D, the back surface of the semiconductor wafer 1 is attached to the wafer processing tape 11, and the semiconductor wafer 1 is fixed to the ring frame 13.

その後、図4(e)に示すように、ダイシング工程を行い、表面保護テープ19、半導体ウエハ1、接着剤9を切断し、半導体チップ単位に個片化する。あるいは、ステルスダイシングの場合は、半導体チップ単位に切断の起点となる部位の形成を行ない、あらかじめチップ単位にハーフダイシング等により切断の起点となる部位を形成した保護テープ19を貼合する。   Thereafter, as shown in FIG. 4E, a dicing process is performed to cut the surface protective tape 19, the semiconductor wafer 1, and the adhesive 9 into individual semiconductor chips. Alternatively, in the case of stealth dicing, a part to be a starting point for cutting is formed for each semiconductor chip, and a protective tape 19 in which a part to be a starting point for cutting is formed in advance by half dicing for each chip is bonded.

その後は、第1の実施形態と同様、突き上げ部材21を用いて、エキスパンド工程を行い、半導体チップ23とともに分断される。   After that, as in the first embodiment, the expanding member 21 is used to perform an expanding process, and the semiconductor chip 23 is divided.

第2の実施形態によれば、反りの発生しやすいパターン面が表面保護テープ19と貼合しているため、エキスパンド工程においても、パターン面に反りが発生しない。   According to the second embodiment, since the pattern surface that is likely to be warped is bonded to the surface protection tape 19, the pattern surface is not warped even in the expanding step.

また、第2の実施形態によれば、バックグラインド工程終了後、表面保護テープを剥離することなく、エキスパンド工程を行うことができるため、表面保護テープの剥離時に半導体ウエハが損傷することを防ぐことができる。   In addition, according to the second embodiment, after the back grinding process is completed, the expanding process can be performed without peeling off the surface protective tape, so that the semiconductor wafer is prevented from being damaged when the surface protective tape is peeled off. Can do.

(第3の実施形態)
次に、第3の実施形態について説明する。
図5は、第3の実施形態に係る半導体ウエハの加工方法を示す図である。
(Third embodiment)
Next, a third embodiment will be described.
FIG. 5 is a diagram illustrating a semiconductor wafer processing method according to the third embodiment.

第3の実施形態においては、図5(a)に示すとおり、半導体ウエハ1を、パターン面3を下向きにし、ウエハ加工用テープ11に貼合することで、リングフレーム13に固定する。その後、半導体ウエハ1をダイシングし、半導体ウエハ1と接着剤層9をチップ単位に切断し、図5(a)に示す半導体ウエハ1を得る。   In the third embodiment, as shown in FIG. 5A, the semiconductor wafer 1 is fixed to the ring frame 13 by being bonded to the wafer processing tape 11 with the pattern surface 3 facing downward. Thereafter, the semiconductor wafer 1 is diced, and the semiconductor wafer 1 and the adhesive layer 9 are cut into chips to obtain the semiconductor wafer 1 shown in FIG.

続いて、図5(b)に示すとおり、第1の実施形態と同様にエキスパンド工程を行う。   Subsequently, as shown in FIG. 5B, the expanding step is performed in the same manner as in the first embodiment.

第3の実施形態によれば、反りの発生しやすいパターン面がウエハ加工用テープ11と貼合しているため、表面保護テープを使用することなく、エキスパンド工程においても、パターン面の反りを防止することができる。   According to the third embodiment, since the pattern surface that is likely to be warped is bonded to the wafer processing tape 11, the warping of the pattern surface is prevented even in the expanding process without using a surface protection tape. can do.

以上、添付図面を参照しながら、本発明の好適な実施形態について説明したが、本発明は係る例に限定されない。当業者であれば、本願で開示した技術的思想の範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to such examples. It will be apparent to those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea disclosed in the present application, and these naturally belong to the technical scope of the present invention. Understood.

1………半導体ウエハ
3………パターン面
5………基材フィルム
7………粘着剤層
9………接着剤層
11………ウエハ加工用テープ
13………リングフレーム
15………基材フィルム
17………粘着剤層
19………表面保護テープ
21………突き上げ部材
23………半導体チップ
25………研削ホイール
1 ... Semiconductor wafer 3 ... Pattern surface 5 ... Base film 7 ... Adhesive layer 9 ... Adhesive layer 11 ... Wafer processing tape 13 ... Ring ring 15 ... ... Base film 17 ......... Adhesive layer 19 ......... Surface protection tape 21 ......... Push-up member 23 ......... Semiconductor chip 25 ......... Grinding wheel

Claims (6)

半導体ウエハの裏面にウエハ加工用テープが貼合されており、
チップ単位にダイシングあるいは切断の起点が形成された半導体ウエハのパターン面に、
チップ単位にハーフカットまたは切断の起点が形成された表面保護テープを貼合する工程と、
前記ウエハ加工用テープの下面より突き上げ部材を上昇させることで、前記ウエハ加工用テープを引き伸ばすとともに、前記半導体ウエハを半導体チップに分断し、同時に前記表面保護テープを分断するエキスパンド工程と、
を備えることを特徴とする半導体ウエハの加工方法。
Wafer processing tape is bonded to the backside of the semiconductor wafer,
On the pattern surface of the semiconductor wafer where the starting point of dicing or cutting is formed on a chip basis,
A step of bonding a surface protection tape on which a starting point of half-cut or cutting is formed on a chip basis,
Expanding the wafer processing tape by extending the push-up member from the lower surface of the wafer processing tape, expanding the wafer processing tape, dividing the semiconductor wafer into semiconductor chips, and simultaneously dividing the surface protection tape;
A method for processing a semiconductor wafer, comprising:
半導体ウエハの裏面にウエハ加工用テープが貼合されており、チップ単位にダイシングあるいは切断の起点が形成された半導体ウエハのパターン面に、表面保護テープを貼合する工程と、
前記ウエハ加工用テープの下面より突き上げ部材を上昇させることで、前記ウエハ加工用テープと前記表面保護テープを引き伸ばすとともに、前記半導体ウエハを半導体チップに分断するエキスパンド工程と、
を備えることを特徴とする半導体ウエハの加工方法。
Wafer processing tape is bonded to the back surface of the semiconductor wafer, and a step of bonding a surface protection tape to the pattern surface of the semiconductor wafer in which the starting point of dicing or cutting is formed in units of chips;
Expanding the wafer processing tape and the surface protection tape by raising the push-up member from the lower surface of the wafer processing tape, and an expanding step of dividing the semiconductor wafer into semiconductor chips;
A method for processing a semiconductor wafer, comprising:
半導体ウエハのパターン面に、表面保護テープを貼合する工程と、
前記半導体ウエハの裏面を研削する工程と、
前記ウエハ加工用テープに、研削した前記半導体ウエハの裏面とリングフレームを貼着する工程と、
前記表面保護テープを剥離せずに、前記半導体ウエハをチップ単位にダイシングする工程と、
前記表面保護テープを剥離せずに、前記ウエハ加工用テープの下面より突き上げ部材を上昇させることで、前記ウエハ加工用テープを引き延ばすとともに、前記半導体ウエハを半導体チップに分断するエキスパンド工程と、
を備えることを特徴とする半導体ウエハの加工方法。
Bonding the surface protective tape to the pattern surface of the semiconductor wafer;
Grinding the back surface of the semiconductor wafer;
Adhering the ground surface of the semiconductor wafer and the ring frame to the wafer processing tape;
Dicing the semiconductor wafer into chips without peeling off the surface protection tape;
Expanding the wafer processing tape by extending the push-up member from the lower surface of the wafer processing tape without peeling off the surface protection tape, and dividing the semiconductor wafer into semiconductor chips; and
A method for processing a semiconductor wafer, comprising:
前記ウエハ加工用テープが、基材フィルムと粘着剤層と接着剤層を有し、前記粘着剤層によりリングフレームの下面に貼付されており、
前記半導体ウエハの裏面は、前記接着剤層に接着されていることを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体ウエハの加工方法。
The wafer processing tape has a base film, an adhesive layer and an adhesive layer, and is attached to the lower surface of the ring frame by the adhesive layer,
The method for processing a semiconductor wafer according to claim 1, wherein a back surface of the semiconductor wafer is bonded to the adhesive layer.
前記表面保護テープが基材フィルムと粘着剤層を積層してなり、
前記粘着剤層が単層または複層からなり、
前記粘着剤層の少なくとも1層が放射線硬化型であること
を特徴とする請求項1ないし請求項4のいずれか1項に記載の半導体ウエハの加工方法。
The surface protection tape is formed by laminating a base film and an adhesive layer,
The pressure-sensitive adhesive layer consists of a single layer or multiple layers,
The semiconductor wafer processing method according to any one of claims 1 to 4, wherein at least one of the pressure-sensitive adhesive layers is a radiation curable type.
リングフレームの下面に貼合されたウエハ加工用テープを、半導体ウエハのパターン面に貼合する工程と、
チップ単位に前記半導体ウエハにダイシングあるいは切断の起点を形成する工程と、
前記ウエハ加工用テープの下面より突き上げ部材を上昇させることで、前記ウエハ加工用テープを引き延ばすとともに、前記半導体ウエハを半導体チップに分断するエキスパンド工程と、
を備えることを特徴とする半導体ウエハの加工方法。
Bonding the wafer processing tape bonded to the lower surface of the ring frame to the pattern surface of the semiconductor wafer;
Forming a starting point of dicing or cutting in the semiconductor wafer on a chip basis;
Expanding the wafer processing tape by raising the push-up member from the lower surface of the wafer processing tape, and expanding the semiconductor wafer into semiconductor chips,
A method for processing a semiconductor wafer, comprising:
JP2009284732A 2009-12-16 2009-12-16 Method of processing semiconductor wafer Pending JP2011129606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009284732A JP2011129606A (en) 2009-12-16 2009-12-16 Method of processing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009284732A JP2011129606A (en) 2009-12-16 2009-12-16 Method of processing semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2011129606A true JP2011129606A (en) 2011-06-30

Family

ID=44291910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009284732A Pending JP2011129606A (en) 2009-12-16 2009-12-16 Method of processing semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2011129606A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681438A (en) * 2012-09-20 2014-03-26 株式会社迪思科 Processing method
CN103681492A (en) * 2012-09-20 2014-03-26 株式会社迪思科 Machining method
CN103681490A (en) * 2012-09-20 2014-03-26 株式会社迪思科 Processing method
JP2015233077A (en) * 2014-06-10 2015-12-24 株式会社ディスコ Method for processing wafer
WO2019150645A1 (en) * 2018-01-31 2019-08-08 三星ダイヤモンド工業株式会社 Film release mechanism and substrate breaking system
CN111739842A (en) * 2020-06-30 2020-10-02 青岛歌尔微电子研究院有限公司 Wafer expanding method
JP2020167413A (en) * 2019-03-29 2020-10-08 株式会社ディスコ Substrate processing method

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101990650B1 (en) 2012-09-20 2019-06-18 가부시기가이샤 디스코 Machining method
CN103681490A (en) * 2012-09-20 2014-03-26 株式会社迪思科 Processing method
CN103681438A (en) * 2012-09-20 2014-03-26 株式会社迪思科 Processing method
KR102023203B1 (en) * 2012-09-20 2019-09-19 가부시기가이샤 디스코 Machining method
KR20140038297A (en) * 2012-09-20 2014-03-28 가부시기가이샤 디스코 Machining method
KR20140038304A (en) * 2012-09-20 2014-03-28 가부시기가이샤 디스코 Machining method
JP2014063793A (en) * 2012-09-20 2014-04-10 Disco Abrasive Syst Ltd Processing method
JP2014063809A (en) * 2012-09-20 2014-04-10 Disco Abrasive Syst Ltd Processing method
KR20140038305A (en) * 2012-09-20 2014-03-28 가부시기가이샤 디스코 Machining method
CN103681490B (en) * 2012-09-20 2018-01-23 株式会社迪思科 processing method
CN103681492B (en) * 2012-09-20 2018-02-16 株式会社迪思科 processing method
KR101966997B1 (en) * 2012-09-20 2019-04-08 가부시기가이샤 디스코 Machining method
CN103681492A (en) * 2012-09-20 2014-03-26 株式会社迪思科 Machining method
JP2015233077A (en) * 2014-06-10 2015-12-24 株式会社ディスコ Method for processing wafer
TWI797154B (en) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 Film peeling mechanism and substrate breaking system
CN111630651A (en) * 2018-01-31 2020-09-04 三星钻石工业股份有限公司 Film peeling mechanism and substrate breaking system
WO2019150645A1 (en) * 2018-01-31 2019-08-08 三星ダイヤモンド工業株式会社 Film release mechanism and substrate breaking system
CN111630651B (en) * 2018-01-31 2024-01-09 三星钻石工业股份有限公司 Film peeling mechanism and substrate breaking system
JP7255866B2 (en) 2018-01-31 2023-04-11 三星ダイヤモンド工業株式会社 Film peeling mechanism and substrate break system
JPWO2019150645A1 (en) * 2018-01-31 2021-03-04 三星ダイヤモンド工業株式会社 Film peeling mechanism and substrate break system
JP7095012B2 (en) 2019-03-29 2022-07-04 株式会社ディスコ Board processing method
CN111755385A (en) * 2019-03-29 2020-10-09 株式会社迪思科 Substrate processing method
CN111755385B (en) * 2019-03-29 2024-04-16 株式会社迪思科 Substrate processing method
JP2020167413A (en) * 2019-03-29 2020-10-08 株式会社ディスコ Substrate processing method
CN111739842B (en) * 2020-06-30 2022-11-22 青岛歌尔微电子研究院有限公司 Wafer expanding method
CN111739842A (en) * 2020-06-30 2020-10-02 青岛歌尔微电子研究院有限公司 Wafer expanding method

Similar Documents

Publication Publication Date Title
JP4934620B2 (en) Wafer processing tape
JP5901422B2 (en) Semiconductor wafer dicing method and semiconductor processing dicing tape used therefor
KR100743772B1 (en) Wafer processing tape
JP5294358B2 (en) Wafer processing tape and semiconductor device manufacturing method using the same
JP5731080B2 (en) Adhesive tape and wafer processing tape
JP4748518B2 (en) Dicing die bond tape and dicing tape
JP5323779B2 (en) Wafer processing tape
JP2009164556A (en) Tape for processing wafer
JP2011216671A (en) Tape for processing semiconductor wafer, method of manufacturing the same, and method of processing the semiconductor wafer
JP2011129606A (en) Method of processing semiconductor wafer
JP6306362B2 (en) Extensible sheet and laminated chip manufacturing method
JP5554351B2 (en) Wafer processing tape
JP5158864B2 (en) Wafer processing tape
JP5170880B2 (en) Wafer processing tape
JP2012174945A (en) Processing method of semiconductor wafer
JP2009094127A (en) Film for processing semiconductor wafer
KR20210088767A (en) Laminate for resin film formation sheet
JP2010182761A (en) Film for processing semiconductor wafer and base film of the same
KR20100097155A (en) Adhesive tape for processing semiconductor wafer
JP2009231699A (en) Wafer processing tape
KR101820964B1 (en) Wafer processing tape
JP2012023161A (en) Wafer processing sheet used for semiconductor device manufacturing, manufacturing method of the same and semiconductor device manufacturing method
JP5184664B2 (en) Dicing tape and semiconductor chip manufacturing method
JP2010056406A (en) Processing tape, and method of manufacturing the same
JP2010232611A (en) Wafer processing tape