JP2011124283A - モールドパッケージの製造方法及びモールドパッケージ - Google Patents

モールドパッケージの製造方法及びモールドパッケージ Download PDF

Info

Publication number
JP2011124283A
JP2011124283A JP2009278729A JP2009278729A JP2011124283A JP 2011124283 A JP2011124283 A JP 2011124283A JP 2009278729 A JP2009278729 A JP 2009278729A JP 2009278729 A JP2009278729 A JP 2009278729A JP 2011124283 A JP2011124283 A JP 2011124283A
Authority
JP
Japan
Prior art keywords
mold
lead
back surface
package
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009278729A
Other languages
English (en)
Other versions
JP5347933B2 (ja
Inventor
孝史 ▲配▼島
Takashi Haijima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009278729A priority Critical patent/JP5347933B2/ja
Publication of JP2011124283A publication Critical patent/JP2011124283A/ja
Application granted granted Critical
Publication of JP5347933B2 publication Critical patent/JP5347933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リード裏面のはんだの有無を容易に確認できる構造のモールドパッケージを簡易な製造工程で得る。
【解決手段】図6(b)に示されるように、共通リード12の中心軸付近を、その長さ方向と平行にハーフカット加工を行う(裏面溝形成工程)。この工程により、裏面において共通リード12の中心付近に裏面溝30が形成される。次に、図6(d)に示されるように、上方のモールド材24側から、横セクションバー13のある箇所を、横セクションバー13と平行に、ブレード102を用いたハーフカット加工を行う(モールド分離工程)。この工程により、中心付近でモールド材24が大きく除去されたモールド溝31が形成される。次に、図6(f)に示されるように、モールド溝31の底面を、横セクションバー13あるいはモールド溝31と平行に、ブレード103でフルカット加工する(切断工程)。
【選択図】図6

Description

本発明は、モールド材中に電子部品が封入され、底面にリードが設けられた形態のモールドパッケージの製造方法、及びこのモールドパッケージに関する。
一般に、複数の半導体チップ(電子部品)で構成される半導体モジュールは、基板上にこれらの半導体チップが搭載された構造が、樹脂等で構成されたモールド材中に封入されたモールドパッケージの形態とされる場合が多い。モールドパッケージにおける電気端子となるリードは、モールド材の表面に形成され、内部の半導体素子等に接続される。こうしたモールドパッケージの形態は様々であるが、その中に、ノンリード型、例えばSON(Small Outline Non−lead)型として知られるパッケージがある。図8は、その一例となるSON型パッケージ90の外観を示す図である。図8において、(a)はその側面図、(b)は上面図、(c)は正面図、(d)は下面図、(e)は斜視図である。このパッケージの特徴は、矩形体形状とされ、半導体チップが内蔵されたモールド材91の底面の左右端部に、電気端子となる複数のリード92が設けられている点である。各リード92は、モールド材91中に封止されている半導体チップの端子と電気的に接続され、はんだ付けが可能な金属、例えば銅で構成される。この構成においては、底面のリード92のそれぞれを基板上にはんだで接合することにより、このSON型パッケージ90を基板上に固定し、かつ基板と半導体チップとの電気的接合をとることができる。こうしたノンリード型パッケージの特徴は、この接続を底面と基板との間のみを用いて行うことができるため、電気的接続のためにSON型パッケージ90の底面積よりも大幅に広い面積を必要とすることがなく、高密度に実装することができる点である。このSON型パッケージ90の典型的な大きさは例えば10mm×20mm程度である。
ただし、このSON型パッケージ90を基板上に実装する際には、各リード92に充分にはんだが乗っている(付着している)かどうかを作業者が目視、あるいは外観検査装置で確認することが必要になる。このため、実際には、図8に示されるように、各リード92をわずかにモールド材91の側面から突き出した形態とし、この突き出た部分を観察することによって、はんだの有無の確認を行っている。すなわち、実際のSON型パッケージ90においては、各リード92はモールド材91の側面からわずかに突き出した形態をとる。なお、この突き出した部分で電気接続をとるのではなく、この部分ははんだの有無の確認のみに用いられるため、この突き出し量は1mm未満である。従って、この構造はこのSON型パッケージ90を高密度で実装する際の障害とはならない。
一方、SON型パッケージ以外においても、はんだによってリードを基板に固定する構成のパッケージであれば、リードに充分にはんだが乗っているか否かの確認は同様に重要である。こうした構造の一例として、特許文献1には、屈曲させたリードの先端にスリットを設けた構造のパッケージが記載されている。この構造においては、屈曲したリードの先端部分で基板との接合を行い、このリード先端のスリットからリード裏面のはんだを確認することができる。従って、はんだ付けを確実に行うことができる。
このように、はんだを用いて基板にリードを接合する構成のパッケージにおいては、リードに充分にはんだが乗っていることが確認しやすい構造が用いられている。
特開平2−295076号公報
図8の構造のSON型パッケージ90をはんだで基板に接合する際には、リード92の側面のはんだの有無を目視や外観検査装置で確認する。しかしながら、実際に重要なのは、リード92の側面ではなく、リード92の裏面(基板に接合される側の面)におけるはんだの有無である。これに対して、図8の構造では、裏面のはんだを確認することは困難であった。
こうした点においては、特許文献1に記載の構造は極めて有効であり、リード裏面のはんだをスリットを通して確認することができる。しかしながら、この構造を製造するに際しては、各リードの先端にスリットを形成し、かつ各リードを屈曲させる作業が必要になる。スリットを形成するためには、一般には回転するブレード(刃)が用いられるが、この作業を各リードにおいて行うことは、リードの本数が多い場合には、特に生産性を大きく低下させる。特許文献1に記載のパッケージは、リードの数が少ないディスクリート素子のパッケージであり、こうしたパッケージにおいてはこうした形状のリードを用いることは比較的容易である。これに対して、SON型パッケージのような大規模なモールドパッケージにこの技術を用いる場合には、特にその製造工程が複雑となるために、生産性が大きく低下した。
すなわち、リード裏面のはんだの有無を容易に確認できる構造のモールドパッケージを簡易な製造工程で得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明のモールドパッケージの製造方法は、モールド材中に電子部品が封止され前記電子部品と電気的に接続されたリードが底面の端部に設けられた構造を具備する複数のモールドパッケージを、単一の金属パターンを用いて構成した後に切断することによって得る、モールドパッケージの製造方法であって、前記金属パターンにおいて、隣接して製造される2つのモールドパッケージとなる部分の間に、2つに分離されることによってそれぞれ前記2つのモールドパッケージの前記リードとなる共通リードを設け、前記金属パターン上に前記電子部品を搭載した後に、前記金属パターンにおける前記電子部品が搭載された側と反対側の面が裏面に露出するように、前記モールド材を前記金属パターン上に形成するモールド工程と、前記裏面側から、前記共通リード中に、前記共通リードと略平行かつ前記共通リードよりも細く、前記共通リードの厚さよりも浅くハーフカット加工した裏面溝を形成する裏面溝形成工程と、前記裏面と反対側から、前記隣接して製造される2つのモールドパッケージとなる部分の間において、前記裏面溝と略垂直に、前記モールド材及び前記共通リードを、前記裏面溝に達しかつ裏面には達さない深さまでハーフカット加工したモールド溝を形成するモールド分離工程と、前記モールド溝の底面を、前記モールド溝よりも狭い幅で、前記モールド溝と略平行に切断して前記共通リードを分断する切断工程と、を具備することを特徴とする。
本発明のモールドパッケージの製造方法において、前記金属パターンは、前記共通リードと略直交し前記共通リードと一体に形成されたセクションバーを具備し、前記切断工程において、前記セクションバーを除去するように切断を行うことを特徴とする。
本発明のモールドパッケージの製造方法は、前記金属パターンにおいて、複数の前記共通リードが並列して形成され、該複数の共通リードは、共通の前記セクションバーで接続されることを特徴とする。
本発明のモールドパッケージの製造方法は、前記切断工程後に、切断された前記複数の共通リード間に残存したモールド材を除去することを特徴とする。
本発明のモールドパッケージは、前記モールドパッケージの製造方法によって製造されたことを特徴とする。
本発明のモールドパッケージは、SON(Small Outline Non−lead)型、パッケージ、QFN(Quad Flat Non−lead)型パッケージのいずれかであることを特徴とする。
本発明は以上のように構成されているので、リード裏面のはんだの有無を容易に確認できる構造のモールドパッケージを簡易な製造工程で得ることができる。
本発明の実施の形態に係るモールドパッケージの製造方法において用いられる金属パターンの単位構造を示す平面図である。 本発明の実施の形態に係るモールドパッケージの製造方法において用いられる金属パターンの構成を示す平面図である。 本発明の実施の形態に係るモールドパッケージの製造方法によって製造されるモールドパッケージの透視図である。 本発明の実施の形態に係るモールドパッケージの製造方法におけるモールド工程後の構造の平面図(a)断面図(b)である。 本発明の実施の形態に係るモールドパッケージの製造方法における工程中の構造を側面、上面、正面、下面から見た図である。 本発明の実施の形態に係るモールドパッケージの製造方法における工程中の構造を見た斜視図である。 本発明の実施の形態に係るモールドパッケージの製造方法によって製造されたモールドパッケージの側面図(a)、上面図(b)、正面図(c)、下面図(d)、斜視図(e)である。 従来のモールドパッケージの一例の側面図(a)、上面図(b)、正面図(c)、下面図(d)、斜視図(e)である。
以下、本発明の実施の形態となるモールドパッケージの製造方法につき説明する。この製造方法は、ノンリード型のモールドパッケージ、例えばSON型パッケージを製造するのに適している。図1は、この製造方法において用いられる金属パターンの単位構造10の平面図であり、これはSON型パッケージ1個に対応する。この単位構造10は、製造されるSON型パッケージのリードフレームやリード等となる。実際にSON型パッケージを製造するに際しては、単位構造10が多数2次元配列された構成の金属パターンを用いて、多数のSON型パッケージが配列された構造を製造し、その後でこれらを分断し、個々のSON型パッケージを得る。
この単位構造10の中央部には、半導体チップ(電子部品)を搭載するリードフレーム11があり、その左右両側に共通リード12が平行に複数存在し、これらはそれぞれ左右で横セクションバー(セクションバー)13に接続される。リードフレーム11も、上下方向でリードフレーム固定バー14を用いて縦セクションバー(セクションバー)15と一体化され、全体が一体化されている。ここで用いられる金属パターン100は、図2に示されるように、この単位構造10が多数配列した形態となり、全体が一体化されている。左右に隣接する共通リード12は、これに直交する横セクションバー13で接続された形態となる。横セクションバー13、リードフレーム固定バー14、縦セクションバー15は、製造された個々のSON型パッケージにおいては不要であるが、これらを金属パターン100として一体化するために用いられている。また、この金属パターン100は、はんだ付けの可能な金属、例えば銅合金で構成され、平板を例えばプレス加工することによって図2の形状とされる。従って、図2において、リードフレーム11、共通リード12、横セクションバー13、リードフレーム固定バー14、縦セクションバー15は同一平面を構成する。この際の平板の厚さは、例えば0.4mm程度とされる。横セクションバー13、リードフレーム固定バー14、縦セクションバー15の幅は、図2の構造が強固に保たれるように適宜設定される。ただし、後述するように、横セクションバー13及び縦セクションバー15の幅は、フルカット加工の際にこれらが完全に除去されるような幅に設定される。
また、この単位構造10上に構成されるSON型パッケージを上面から見た透視図が図3である。共通リード12とリードフレーム固定バー14は切断され、共通リード12が切断されて分断された後にリード21となる。リードフレーム11上には半導体チップ22が搭載され、半導体チップ22と各リード21との接続はボンディングワイヤ23で行われる。その後、リードフレーム11周辺がモールド材24で封入される。リード21は矩形体のモールド材24端部から突出し、図8と同様のSON型パッケージとなっている。この矩形体を上面から見た大きさは、例えば7.0mm×5.2mm程度である。ただし、各リード21には、スリット25が形成されている。これにより、リード21をはんだで接合する際には、このスリット25から裏面のはんだを上側から確認することができる。
このモールドパッケージの製造方法においては、簡易な工程で、各リード21にスリット25が形成された構成のSON型パッケージを得ることができる。以下では、この製造方法について説明する。
まず、上記の金属パターン100において、各リードフレーム11上に半導体チップ22を搭載し、半導体チップ22と共通リード12とを、ボンディングワイヤ23で接続する。この作業は、周知の方法により行われる。すなわち、各半導体チップ22の裏面ははんだ等で各リードフレーム11に接続され、各ボンディングワイヤ23は、各半導体チップ22上にあるパッド(電極)と共通リード12とを接続するように、超音波接合等によって接続される。その後、この構造全体は、モールド材24中に封入される(モールド工程)。この状態でのモールド材24を通して上面から透視した平面図を図4(a)に、この構造のA−A方向の断面図を図4(b)に示す。モールド材24としては、例えば1mm程度の厚さのシート状のモールド樹脂材料を用いることができる。これを加熱して上側(半導体チップ22がある側)から加圧することにより、図4(b)のような断面構造とすることができる。この構造においては、金属パターン100の裏面(半導体チップ22が搭載された側と反対側の面)がその裏面に露出した形態となっている。
以上で用いられる金属パターン100の構成やモールド工程の内容については、図8に示された従来のSON型パッケージを製造する場合、すなわち、リードにスリットが設けられていない場合と同様である。
このモールドパッケージの製造方法におけるその後の製造工程について、以下に、図4(a)中の点線で囲まれた領域(対象領域K)についてのみ示す。この領域は、左右に隣接して製造される2つのSON型パッケージとなる部分の間であり、その左右に形成されるSON型パッケージのリードが形成される箇所に対応する。この領域における共通リード12は、2つに分断されることによって各SON型モールドパッケージのリードとなる。ただし、図4の状態(モールド工程後)においては、リード中のスリットに対応する構造は形成されていない。
図5(a)〜(g)は、このモールドパッケージの製造方法の各工程におけるこの対象領域Kの側面、上面、正面、下面から見た形状をそれぞれ示す。また、同様に、図6(a)〜(g)はその斜視図を示す。
図5(a)、図6(a)においては、図4の状態(モールド封止後)の形態が示されている。すなわち、モールド材24中に、金属パターン100の一部(共通リード12と横セクションバー13からなる十字型の構造)が埋め込まれており、下面(裏面)ではこの十字型の構造が露出している。
次に、図5(b)、図6(b)に示されるように、この構造に対して、裏面側(モールド材24のある側と反対側)から回転するブレード(切断刃)101を当接させ、共通リード12の中心軸付近を、その長さ方向と平行にハーフカット加工を行う(裏面溝形成工程)。ここで、ハーフカット加工とは、この構造を切断によって分離するのではなく、ある決まった深さまでの切断加工を行うことを意味する。ブレード101は、その切断深さが一定となるように図4の構造の裏面をその刃面の方向(回転軸と垂直な方向)に走査される。この切断深さは、共通リード12の厚さよりも充分に浅くする。例えば、共通リード12(金属パターン100)の厚さが0.4mmである場合には、0.25mm程度とする。また、切断する幅(ブレード101の厚さ)は、後述するスリットの幅に対応し、共通リード12の幅よりも狭い。この幅は、SON型パッケージをはんだで接合する際にはんだが確認できる程度の幅であり、かつリードにおいてスリットが形成されずに残った部分が充分な強度で接合できる程度となるように設定される。共通リード12の幅を0.4mm程度とした場合には、ブレード101の厚さは、例えば0.2mm程度とする。
この工程により、図5(c)、図6(c)に示されるように、裏面において共通リード12の中心付近に裏面溝30が形成される。この工程では、モールド材24は全く影響を受けない。
次に、図5(d)、図6(d)に示されるように、上方のモールド材24側(裏面と反対側)から、横セクションバー13のある箇所(隣接して製造される2つのSON型パッケージとなる部分の間)を、横セクションバー13と平行(前記の裏面溝30と垂直)に、ブレード102を用いたハーフカット加工を行う(モールド分離工程)。その切断深さは、裏面溝30に達する程度とし、かつ横セクションバー13を完全に切断はしない深さとする。例えば、シート状のモールド材24の厚さが1mm、共通リード12(金属パターン100)の厚さが0.4mmである場合には、この切断深さは0.8mm程度とする。その幅(ブレード102の厚さ)は、横セクションバー13の幅よりも広くし、例えば3.2mm程度とする。
この工程により、図5(e)、図6(e)に示されるように、中心付近でモールド材24が大きく除去されたモールド溝31が形成される。このモールド溝31の底面には、薄くなった共通リード12と横セクションバー13が露出する。例えば、モールド材24の厚さが1mm、モールド溝31の切断深さが0.8mmであった場合には、この領域での共通リード12の厚さは0.2mm程度となる。その中央部にある裏面溝30が形成されていた領域は、モールド分離工程で裏面溝30と反対側からハーフカット加工されたために、貫通した状態となり、スリット40が形成される。スリット40の幅は、裏面溝30の幅と等しい。
次に、図5(f)、図6(f)に示されるように、モールド溝31の底面を、横セクションバー13あるいはモールド溝31と平行(裏面溝30と垂直)に、ブレード103でフルカット加工する(切断工程)。この加工は、裏面溝形成工程、モールド分離工程とは異なり、共通リード12あるいは図5(e)に示された構造が左右で完全に分断されるように行う。その切断幅(ブレード103の厚さ)は、モールド溝31の幅(ブレード102の厚さ)よりも狭く、かつ横セクションバー13の幅よりも広くする。従って、モールド溝31の中で、この構造は左右に分離される。例えば、モールド溝31の幅(ブレード102の厚さ)を3.2mmとした場合には、ブレード103の厚さは2.2mm程度とする。また、この工程により横セクションバー13は除去される。なお、ここではフルカット加工を行うため、ブレード103は、図5中の上側、下側どちらから当接させてもよい。
従って、切断工程後には、図5(g)、図6(g)に示される形態が実現される。この構造においては、左右がそれぞれ独立したSON型パッケージの端部となり、それぞれにおいて、共通リード12が左右に分割されてリード50、51となる。また、横セクションバー13は除去されたため、隣接するリード50は電気的に独立した構成となる。なお、図6(g)においては、切断工程後の左側の構造のみについて示されているが、右側の構造はこれと左右対称である。このリード50、51の中央には、スリット40が形成されている。
リード50、51の長さLは、モールド分離工程で用いられたブレード102の厚さと、切断工程で用いられたブレード103の厚さの差分の1/2となる。すなわち、リード50、51の長さLは、ブレード102、103の厚さによって設定できる。スリット40の幅Dは、ブレード101の厚さと等しいため、これによって設定できる。リード50、51の厚さtは、裏面溝形成工程における切断深さとモールド分離工程における切断深さで設定できる。リード50、51の幅Wは初めの金属パターン100中の共通リード12の幅と等しい。従って、スリット40が形成されたリード50、51の構造は、これらの調整によって設定することが可能である。具体的には、各パラメータを前記の値とした場合には、L=0.5mm、D=0.2mm、t=0.2mm、W=0.4mm程度となる。
上記の工程において用いられるブレード101、102、103は、図4における対象領域K以外の領域にも当接され、切断加工が行われる。このうち、裏面溝形成工程において、ブレード101は対象領域Kの左右に隣接するリードフレーム11の裏面にも当接し、これに対してもハーフカット加工を行う。従って、裏面溝30はリードフレーム11の裏面にも形成される。一方、ブレード102、103は、隣接するSON型パッケージ間においてのみ図4の構造に当接する。従って、これらは前記の構造のリード50(51)を形成するためにのみ寄与し、これらは、リードフレーム11やその上の半導体チップ22等には全く影響を及ぼさない。このため、上記の工程においては、リードフレーム11の裏面には裏面溝30が形成されるが、少なくとも半導体チップ22が搭載された側の面は上記の工程によって全く影響を受けない。
裏面溝30がリードフレーム11中に深く形成された場合には、その機械的強度に影響を与えるため、その深さはこれに悪影響を与えない程度に適宜設定される。一方、裏面溝30が浅い場合には、モールド分離工程における切断深さを大きく設定しなければスリット40が形成されない。この場合には、最終的に形成されたリード50、51の厚さtが小さくなり、リード50、51の機械的強度が低下する。これらを考慮して、裏面溝形成工程における切断深さ及びモールド分離工程における切断深さは適宜設定される。
なお、上記の工程においては、図4の構造中において隣接するSON型パッケージが切断工程で左右方向に分離される。独立した個々のSON型パッケージを得るためには、図4中における上下方向の分離を行うことも必要である。
上下方向に隣接するSON型パッケージを分離するためには、図4の構造における縦セクションバー15と平行に、縦セクションバー15の存在する箇所においてフルカット加工を別途行う。この際、上記の切断工程と同様に、その幅よりも厚いブレードを用いてこのフルカット加工を行うことにより、縦セクションバー15を除去することができる。この工程においては、図5、6に示された構造は全く影響を受けない。
以上の工程により、金属パターン100を用いて、図7に示す形態のSON型パッケージ70が複数製造される。その内部構造は、図3に示した通りである。図7において,(a)は側面図、(b)は上面図、(c)は正面図、(d)は下面図、(e)は斜視図である。側面の底面側で突出して形成されたリード50間にはモールド材24がリード50と同じ厚さ(t)だけ残っているが、リード50をはんだ付けする際の障害となることはない。また、仮にこのモールド材24が何らかの障害となる場合でも、金属で構成されたリード50に対してこの部分のモールド材24は機械的に脆いため、これを機械的に除去することは容易である。
このSON型パッケージ70においては、特許文献1に記載の構造と同様に、各リード50にスリット40が形成されている。従って、このSON型パッケージ70を基板上にはんだで接続する際に、上側から目視あるいは外観検査装置でリード50下部のはんだを確認することができる。従って、この接続作業を確実に行うことができる。
また、スリット40が存在することにより、接合時にスリット40中にはんだが入り込むことによって特に強固な接合が得られる、いわゆるアンカー効果が発生する。更に、隣接するリード50の間隔が狭くなった場合には、これらがはんだによってショートする可能性があるが、スリット40間にはんだが入り込みやすくなれば、この可能性は低くなる。すなわち、このSON型パッケージ70を基板上に接続する際の信頼性が向上する。
このSON型パッケージ70を製造するに際しては、図4の状態とした後(モールド工程後)に、裏面溝形成工程、モールド分離工程、切断工程において計3回の切断作業(ハーフカット加工、フルカット加工)を行う。ここで、モールド分離工程、切断工程については、図8に示されるようなリードにスリットのない構造の従来のSON型パッケージを製造する際にも、類似の工程が必要であることが明らかである。従って、上記の製造方法において最も特徴的なのは、裏面溝形成工程である。上記の製造方法においては、この裏面溝形成工程における1回のハーフカット加工を追加するだけで、リードにスリットが形成されたSON型パッケージを得ることができる。また、前記の通り、金属パターン100やモールド工程は、従来のSON型パッケージを製造する場合と同様とすることができる。すなわち、簡易な製造工程で、リード裏面のはんだの有無を容易に確認できる構造のモールドパッケージを得ることができる。
なお、上記の例では、切断後に同一構成のSON型パッケージが複数得られるものとしたが、本発明はこれに限定されない。上記の裏面溝形成工程、モールド分離工程、切断工程が行える限りにおいて、例えば隣接するSON型パッケージの構成(リードフレーム形状、構成等)を異なるものとすることもできる。
また、上記の例において、SON型パッケージの構造を図3の通りとしたが、他の構造でも同様に上記の製造方法を適用できることは明らかである。例えば、一つのパッケージ中で複数のリードフレームや複数の半導体チップが設けられた構成としても同様である。また、リードフレームに半導体チップ以外の電子部品を搭載する場合でも同様である。
また、セクションバー(横セクションバー、縦セクションバー)やリードフレーム固定バー等の、製造後のSON型パッケージにおいては存在しない、あるいは存在しても機能を有しない構成要素についても同様である。例えば、上記の例では、横セクションバー13が用いられていたが、横セクションバーが用いられなくとも、金属パターンとして一体化された構成であれば、同様に上記の製造方法を適用できる。この場合においても、モールド分離工程におけるハーフカット加工と切断工程におけるフルカット加工は、隣接して製造される2つのSON型パッケージとなる部分の間において行うことには変わりがない。切断工程における切断はモールド溝の中で行い、切断工程における切断幅(ブレード103の厚さ)を、モールド分離工程におけるハーフカット幅(ブレード102の厚さ)よりも狭く(薄く)することにより、リードの長さLを確保することができる。
また、裏面溝(ブレード101)は共通リードと平行であるとしたが、上記の構造が形成できる限りにおいて、厳密に平行である必要はない。モールド溝(ブレード102)と裏面溝、及び切断工程における切断方向と裏面溝が共に垂直である点についても同様であり、上記の構造が形成できる限りにおいて、厳密に垂直である必要はない。また、共通リードと横セクションバーとは直交する設定としたが、上記の構造が製造できる限りにおいて、厳密に直交する必要はない。同様に、各共通リードが厳密に平行である必要もない。
また、モールド材で構成された底面端部にリードが形成された他の構成のモールドパッケージ、例えばQFN(Quad Flat Non−lead)型パッケージも同様に製造できる。QFN型パッケージの場合には、裏面溝やモールド溝を上記の例と直交方向にも形成することが必要になるが、同様に、スリットが形成されたリードが形成されることは明らかである。また、モールドパッケージに用いられているリードの数に依存せずにこの製造方法が適用できることも明らかである。
10 単位構造
11 リードフレーム
12 共通リード
13 横セクションバー(セクションバー)
14 リードフレーム固定バー
15 縦セクションバー(セクションバー)
21、50、51、92 リード
22 半導体チップ
23 ボンディングワイヤ
24、91 モールド材
25、40 スリット
30 裏面溝
31 モールド溝
70、90 SON型パッケージ
100 金属パターン
101、102、103 ブレード

Claims (6)

  1. モールド材中に電子部品が封止され前記電子部品と電気的に接続されたリードが底面の端部に設けられた構造を具備する複数のモールドパッケージを、単一の金属パターンを用いて構成した後に切断することによって得る、モールドパッケージの製造方法であって、
    前記金属パターンにおいて、隣接して製造される2つのモールドパッケージとなる部分の間に、2つに分離されることによってそれぞれ前記2つのモールドパッケージの前記リードとなる共通リードを設け、
    前記金属パターン上に前記電子部品を搭載した後に、前記金属パターンにおける前記電子部品が搭載された側と反対側の面が裏面に露出するように、前記モールド材を前記金属パターン上に形成するモールド工程と、
    前記裏面側から、前記共通リード中に、前記共通リードと略平行かつ前記共通リードよりも細く、前記共通リードの厚さよりも浅くハーフカット加工した裏面溝を形成する裏面溝形成工程と、
    前記裏面と反対側から、前記隣接して製造される2つのモールドパッケージとなる部分の間において、前記裏面溝と略垂直に、前記モールド材及び前記共通リードを、前記裏面溝に達しかつ裏面には達さない深さまでハーフカット加工したモールド溝を形成するモールド分離工程と、
    前記モールド溝の底面を、前記モールド溝よりも狭い幅で、前記モールド溝と略平行に切断して前記共通リードを分断する切断工程と、
    を具備することを特徴とするモールドパッケージの製造方法。
  2. 前記金属パターンは、前記共通リードと略直交し前記共通リードと一体に形成されたセクションバーを具備し、
    前記切断工程において、前記セクションバーを除去するように切断を行うことを特徴とする請求項1に記載のモールドパッケージの製造方法。
  3. 前記金属パターンにおいて、
    複数の前記共通リードが並列して形成され、該複数の共通リードは、共通の前記セクションバーで接続されることを特徴とする請求項2に記載のモールドパッケージの製造方法。
  4. 前記切断工程後に、
    切断された前記複数の共通リード間に残存したモールド材を除去することを特徴とする請求項3に記載のモールドパッケージの製造方法。
  5. 請求項1から請求項4までのいずれか1項に記載のモールドパッケージの製造方法によって製造されたことを特徴とするモールドパッケージ。
  6. SON(Small Outline Non−lead)型、パッケージ、QFN(Quad Flat Non−lead)型パッケージのいずれかであることを特徴とする請求項5に記載のモールドパッケージ。
JP2009278729A 2009-12-08 2009-12-08 モールドパッケージの製造方法及びモールドパッケージ Active JP5347933B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009278729A JP5347933B2 (ja) 2009-12-08 2009-12-08 モールドパッケージの製造方法及びモールドパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009278729A JP5347933B2 (ja) 2009-12-08 2009-12-08 モールドパッケージの製造方法及びモールドパッケージ

Publications (2)

Publication Number Publication Date
JP2011124283A true JP2011124283A (ja) 2011-06-23
JP5347933B2 JP5347933B2 (ja) 2013-11-20

Family

ID=44287914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009278729A Active JP5347933B2 (ja) 2009-12-08 2009-12-08 モールドパッケージの製造方法及びモールドパッケージ

Country Status (1)

Country Link
JP (1) JP5347933B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016212360A1 (de) 2015-07-27 2017-02-02 Mitsubishi Electric Corporation Halbleiteranordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JP2002359336A (ja) * 2001-05-31 2002-12-13 Sony Corp 半導体装置
US20040084757A1 (en) * 2002-10-29 2004-05-06 Signetics Korea Co., Ltd. Micro leadframe package having oblique etching
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
US20090206459A1 (en) * 2008-02-20 2009-08-20 Chipmos Technologies Inc. Quad flat non-leaded package structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JP2002359336A (ja) * 2001-05-31 2002-12-13 Sony Corp 半導体装置
US20040084757A1 (en) * 2002-10-29 2004-05-06 Signetics Korea Co., Ltd. Micro leadframe package having oblique etching
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
US20090206459A1 (en) * 2008-02-20 2009-08-20 Chipmos Technologies Inc. Quad flat non-leaded package structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016212360A1 (de) 2015-07-27 2017-02-02 Mitsubishi Electric Corporation Halbleiteranordnung
DE102016212360B4 (de) 2015-07-27 2022-04-28 Mitsubishi Electric Corporation Halbleiteranordnung
US11323041B2 (en) 2015-07-27 2022-05-03 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
JP5347933B2 (ja) 2013-11-20

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
US20050116321A1 (en) Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
US8133759B2 (en) Leadframe
US9363901B2 (en) Making a plurality of integrated circuit packages
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JP6284397B2 (ja) 半導体装置及びその製造方法
KR20170085500A (ko) 개선된 컨택 핀을 구비한 qfn 패키지
TWI611539B (zh) 半導體裝置及其製造方法
JP2006203052A (ja) 表面実装型半導体素子
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
CN107112305A (zh) 具有经改进接触引脚的扁平无引线封装
KR20190002931U (ko) 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
JP7311226B2 (ja) リードフレーム
JP7144157B2 (ja) 半導体装置およびその製造方法
CN113614879A (zh) 具有侧壁镀层的半导体封装
JP5347933B2 (ja) モールドパッケージの製造方法及びモールドパッケージ
JP5347934B2 (ja) モールドパッケージの製造方法及びモールドパッケージ
JP6856199B2 (ja) 半導体装置の製造方法
JP5534559B2 (ja) モールドパッケージの製造方法
JP2010087173A (ja) 半導体装置の製造方法及び半導体装置
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JP5083348B2 (ja) モールドパッケージの製造方法
JP5895033B2 (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5347933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250