JP2011113984A - 半導体集積回路及びその遅延測定方法 - Google Patents

Abstract

【課題】フリップフロップ間のパスの遅延量を測定することのできる半導体集積回路及びこの遅延測定方法を提供する。
【解決手段】本発明に係る半導体集積回路は、接続された複数のフリップフロップを有する被測定回路部と、複数のフリップフロップの入力及び出力のそれぞれに接続され、フリップフロップの入出力間の遷移を検出し、停止信号を作成する停止信号作成回路部と、停止信号作成回路部に接続される遅延時間測定回路部と、を有し、遅延時間測定回路部は、入力されるクロック信号と停止信号の間の遷移時間を測定する遷移時間測定回路部と、複数の遷移時間の差を測定する遷移時間差測定回路部と、を有する。
【選択図】図１

Description

本発明は、半導体集積回路及びその遅延測定方法に関する。

半導体集積回路は、半導体材料若しくは絶縁材料の表面又は半導体材料の内部にトランジスターその他の回路素子を生成させ、電子回路の機能を有するよう設計したものであり、パーソナルコンピュータや携帯電話等に用いられており、特に近年、半導体集積回路における微細化技術の進歩によりめざましく高速化が図られている。

しかしながら、半導体集積回路の高速化は、トランジスターと配線の加工のばらつきや配線間の容量結合等の増加等に起因する回路における信号の伝播時間のばらつきをもたらし、このばらつきを如何に抑えるかが重要な課題となっている。すなわち高速動作が可能な半導体集積回路を歩留まりよく作製するためには回路における伝播時間及びその統計的なばらつきを把握し、改善していくことが必要である。この伝播時間が必要以上に長くなっていないかを確認する方法として遅延測定がある。

遅延測定とは、テスト信号を入力して応答信号を得るまでの時間を計測することをいい、この結果、計測した時間が所定の期間内に納まっているか否かを判定し、不良品であるか否かを判断することができる。

半導体集積回路の遅延測定に関する公知の技術として、例えば下記特許文献１及び２に、テスターを用いて半導体集積回路外部から遅延故障をテストする方法が開示されている。また、下記非特許文献１及び２に、遅延時間の異なる２本の遅延ゲートチェーンを用い、この遷移時間の差によって遅延時間の範囲を決定する技術が開示されている。

特開平０６−１７４７８０号公報 特開２００１−２６４３９７号公報

Ｒ．Ｄａｔｔａ，Ａ．Ｓｅｂａｓｔｉｎｅ，Ａ．Ｒａｇｈｕｎａｔｈａｎ，ａｎｄＪ．Ａ．Ａｂｒａｈａｍ、"Ｏｎ−Ｃｈｉｐ Ｄｅｌａｙ Ｍｅａｓｕｒｅｍｅｎｔ ｆｏｒ Ｓｉｌｉｃｏｎ Ｄｅｂｕｇ"、Ｐｒｏｃ．ｏｆ ｔｈｅ １４ｔｈ ＡＣＭ Ｇｒｅａｔ Ｌａｋｅｓ ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ、ｐｐ．１４５−１４８、２００４ Ｍ．Ｃ．Ｔｓａｉ，Ｃ．Ｈ．Ｃｈｅｎｇ，ａｎｄ Ｃ．Ｍ．Ｙａｎｇ、"Ａｎ Ａｌｌ−Ｄｉｇｉｔａｌ Ｈｉｇｈ−Ｐｒｅｃｉｓｉｏｎ Ｂｕｉｌｔ−Ｉｎ Ｄｅｌａｙ Ｔｉｍｅ Ｍｅａｓｕｒｅｍｅｎｔ Ｃｉｒｃｕｉｔ"、Ｐｒｏｃ．ｏｆ ｔｈｅ ２６ｔｈ ＩＥＥＥ ＶＬＳＩ Ｔｅｓｔ Ｓｙｍｐｏｓｉｕｍ、ｐｐ．２４９−２５４、２００８

しかしながら、上記特許文献１及び２に記載の技術では、フリップフロップ間のパスの遅延測定を行うことが困難である。また上記非特許文献１及び２に記載の技術も、テスト対象の入出力点を直接に遅延故障のテスト対象となる回路に入力するものであり、フリップフロップ間のパスの遅延量を測定することはできない。

そこで、本発明は上記課題を鑑み、フリップフロップ間のパスの遅延量を測定することのできる半導体集積回路及びこの遅延測定方法を提供することを目的とする。

即ち、本発明の一観点に係る半導体集積回路は、接続された複数のフリップフロップを有する被測定回路部と、複数のフリップフロップの入力及び出力のそれぞれに接続され、フリップフロップの入出力間の遷移を検出し、停止信号を作成する停止信号作成回路部と、停止信号作成回路部に接続される遅延時間測定回路部と、を有し、遅延時間測定回路部は、入力されるクロック信号と停止信号の間の遷移時間を測定する遷移時間測定回路部と、複数の遷移時間の差を測定する遷移時間差測定回路部と、を有する。

また、本発明の他の一観点にかかる半導体集積回路は、接続された複数のフリップフロップを有する被測定回路部と、複数のフリップフロップの入力及び出力のそれぞれに接続され、フリップフロップの入出力間の遷移を検出し、停止信号を作成する停止信号作成回路部と、停止信号作成回路部に接続される遅延時間測定回路部と、を有する。

また、本発明の他の一観点に係る半導体集積回路の遅延測定方法は、接続された複数のフリップフロップにクロック信号を入力し、複数のフリップフロップのうちいずれかに発生する入出力間の遷移を検出して停止信号を作成し、クロック信号と停止信号の間の遷移時間を測定する工程を複数回行い、複数の遷移時間の差を求める。

また、本発明の他の一観点に係る半導体集積回路の遅延測定方法は、接続された複数のフリップフロップにクロック信号を入力し、複数のフリップフロップのうちいずれかに発生する入出力間の遷移を検出して停止信号を作成し、クロック信号と前記停止信号の間の遷移時間を測定する。

以上、本発明により、フリップフロップ間のパスの遅延量を測定することのできる半導体集積回路及びこの遅延測定方法を提供することができる。

実施形態に係る半導体集積回路の回路概略図である。 実施形態に係る半導体集積回路のフリップフロップの接続関係の一例と、停止信号作成部の機能ブロックの一例を示す図である。 実施形態にかかる停止信号作成部の遷移検出回路部の一例を示す図である。 実施形態にかかる停止信号作成部の信号出力回路部の一例を示す図である。 実施形態にかかる半導体集積回路の遅延時間測定回路部の一例を示す図である。 実施形態にかかる第一及び第二の遷移時間計測回路部の一例を示す図である。 実施形態にかかる遷移時間差計測回路部の一例を示す図である。 実施形態にかかる遅延時間測定の原理を説明するための図である。 実施形態にかかる遅延時間測定の原理を説明するための図である。

以下、本発明について詳細に説明するが、本発明は多くの異なる形態による実施が可能であり、以下に示す実施の形態の例に狭く限定されるものでないことはいうまでもない。

（回路構成）
図１は、本実施形態に係る半導体集積回路の回路概略図であり、図２は、被測定回路部２と停止信号作成回路部３の具体的な回路図である。図１、２で示すとおり、本実施形態に係る半導体集積回路１（以下「本集積回路１」という。）は、パス２２を介して接続された複数のフリップフロップ２１１〜２１８を有する被測定回路部２と、被測定回路部２の複数のフリップフロップ２１１〜２１８に接続される停止信号作成回路部３と、この停止信号作成回路部３に接続される遅延時間測定回路部４と、を有する。

本実施形態の被測定回路部２において、フリップフロップ２１１〜２１８は入力される信号を記憶することのできるものであって、この機能を有する限りにおいて限定されるわけではないが、例えばマスターラッチとスレイブラッチとの組合せを備えたものを例示することができる。なお、フリップフロップ２１１〜２１８は、クロック信号線ＣＬにそれぞれ接続されており、クロック信号の入力に応じて入力された信号の記憶、フリップフロップ外への記録した値の出力を行なうことができる。

本実施形態において、複数のフリップフロップ２１１〜２１８は、隣接する他のフリップフロップの出力と自己の入力を接続して（パス２２を介して）接続されている。なお、本実施形態においては、説明のためフリップフロップの数を８とした例を示しているが、本実施形態に示す機能を有する限りにおいてこれに限定されない。

また本実施形態の停止信号作成回路部３は、複数のフリップフロップ２１１〜２１８のそれぞれに対応して設けられ（接続され）ており、フリップフロップ２１１〜２１８のいずれかに発生する入出力間の遷移を検出し、停止信号を作成することができるものである。

本実施形態に係る停止信号作成回路部３は、上記機能を有する限りにおいて限定されるわけではないが、例えば図２の例で示すように、遷移検出回路部３１１〜３１８と、この遷移検出回路部３１１〜３１８に接続される信号出力回路部３２と、を有していることが好ましい。本実施形態に係る遷移検出回路部３１１〜３１８は、複数のフリップフロップのうちのいずれかに発生する遷移を検出することができる限りにおいて限定されないが、図３に、遷移検出回路部３１１〜３１８の一つ（例えば３１１）の詳細な回路構成の一例を示しておく。

本図で示す遷移検出回路部３１１は、各フリップフロップの入力Ｉｎ及び出力Ｏｕｔにそれぞれ接続されており、ＸＯＲゲートＸＯＲ１と、マスクラッチＭＬ１と、ＮＡＮＤゲートＮＡＮＤ１と、を有して構成されており、ＸＯＲゲートＸＯＲ１は接続するフリップフロップに入力される信号及び接続するフリップフロップが出力する信号を受け付けることができるよう構成されており、マスクラッチＭＬ１は接続するフリップフロップが出力する信号を受け付けることができるよう構成されており、ＮＡＮＤゲートＮＡＮＤ１はマスクラッチＭＬとＸＯＲゲートＸＯＲ１の出力を受け付ける構成となっている。この結果、フリップフロップにおいて遷移が発生した場合、この遷移を検出することができ、信号出力部３２に信号を作成するよう信号として指示を出すことができる。なお、マスターラッチＭＬ１はマスクラッチ用クロック信号線ＭＬＣＬに接続されており、他の遷移検出回路部におけるマスクラッチとこのマスターラッチ用クロック信号線ＭＬＣＬを介して接続されている。

なお後述の説明から明らかとなるが、この場合においてマスクラッチは遷移検出の対象となるフリップフロップを特定するために用いられるものであり、このマスクラッチと他の遷移検出回路部のマスクラッチとの値を異ならせることで、対象外のフリップフロップに遷移が生じたとしても遅延測定の遷移として検出させないことが可能となる。

また本実施形態における信号出力回路部３２は、遷移検出回路部３１１〜３１８が遷移を検出した場合、遅延時間測定回路部４に停止信号を出力するためのものである。信号出力部３２の構成としては、限定されるわけではないが、複数の遷移検出回路部３１に接続され、これらの入力を受け付け、いずれかが遷移を示す信号である場合に信号を出力することのできるＯＲ回路ＯＲ１〜ＯＲ７を複数接続して構成したものであることは好ましい一例である。この一例を図４に示しておく。

以上この構成により停止信号作成回路部３は、複数のフリップフロップのうちのいずれかに発生する遷移を検出し、信号を停止信号として出力することが可能となり、遅延測定を効率よく行なうことができるようになる。

また本実施形態において、遅延時間測定回路部４は、クロック信号線ＣＬに接続され、クロック信号の入力を受け付けることができるとともに停止信号作成回路部３に接続されており、この回路部の入力を受け付けて遅延時間を測定することのできるものである。また本実施形態に係る遅延時間測定回路部４は、スタート信号線ＳＴに接続されており、スタート信号の入力を受け付けて遅延測定開始の合図とすることができる。図５に、遅延時間測定回路部４の構成の一例を示し、図６に図５の遅延時間測定回路部４における遷移時間測定回路部４１の具体的な回路構成を、図７に、遷移時間差測定回路部４２の具体的な回路構成をそれぞれ示しておく。

図５で示すように、本実施形態に係る遅延時間測定回路部４は、遷移時間を測定する遷移時間測定回路部４１と、測定した複数の遷移時間の差を測定する遷移時間差測定回路部４２と、を有する。

本実施形態に係る遷移時間測定回路部４１は、クロック信号線ＣＬからのクロック信号と、停止信号作成回路部３（具体的には信号出力回路部３２）からの出力信号を受け付け、その間の時間を遷移時間として計算することができる。

遷移時間の測定は、上記機能を有する限りにおいて限定されるわけではないが、例えば図６で示す構成を好ましく用いることができる。本図で示す遷移時間測定回路部４１は、第一の時間測定ユニット４１１と、第二の時間測定ユニット４１２とを有して構成されている。

第一の時間測定ユニット４１１は、クロック信号線ＣＬに接続され、クロック信号の入力を受け付け、スタート信号線ＳＴの値を記憶することのできるフリップフロップ４１１１と、このフリップフロップ４１１１の出力を受け付けるＮＡＮＤゲート４１１２と、このＮＡＮＤゲート４１１２の出力側において直列に接続される複数のバッファ４１１３１〜４１１３５とを有している。なお、複数のバッファのうち最後段のバッファ４１１３５の出力は、第二の時間測定ユニット４１２に接続されているとともに、上記のＮＡＮＤゲート４１１２の入力側にも接続されている。更に、遷移時間測定回路部４１の第一の時間測定ユニット４１１は、接続される複数のフリップフロップ４１１４１〜４１１４６を有して構成されており、ＮＡＮＤゲート４１１２又は複数のフリップフロップ４１１３１〜４１１３５の出力に接続されている。具体的には、ＮＡＮＤゲート４１１２の出力は最初のフリップフロップ４１１４１の入力に接続されており、最初のフリップフロップ４１１４１の出力は二番目のフリップフロップ４１１４２の入力にセレクタＳ１１を介して接続されており、二番目のフリップフロップ４１１４２の出力は三番目のフリップフロップ４１１４３の入力にセレクタＳ１２を介して接続されており、三番目のフリップフロップ４１１４３の出力は四番目のフリップフロップ４１１４４の入力にセレクタＳ１３を介して接続されており、四番目のフリップフロップ４１１４４の出力は五番目のフリップフロップ４１１４５の入力にセレクタＳ１４を介して接続されており、五番目のフリップフロップ４１１４５の出力は六番目のフリップフロップ４１１４６の入力にセレクタＳ１５を介して接続されている。なお、各フリップフロップの入力は、セレクタＳ１１〜Ｓ１５によりバッファの入力又は他のフリップフロップからの入力のいずれかを選択するようになっている。また、クロック信号線ＣＬはセレクタＳＥ１に接続されており、セレクタＳＥ１は停止信号作成回路部３（具体的には信号出力回路部３２）からのストップ信号又はクロック信号のいずれかを選択し、フリップフロップ４１１１及び４１１４１〜４１１４６に入力することができる。なお、本実施形態では、バッファの数が５つの例、フリップフロップの数が６個を示しているがこれに限定されず、適宜調整が可能であることはいうまでもない。

第二の時間測定ユニット４１２は、第一の時間測定ユニット４１１における最終段のバッファ４１１３５の出力、複数接続されたフリップフロップ４１１４１〜４１１４６の最終段のフリップフロップ４１１４６の出力に接続されている。また第二の時間測定ユニット４１２は、クロック信号とストップ信号を選択するセレクタＳＥ１の出力にも接続されている。

また本実施形態にかかる第二の時間測定ユニット４１２において、第一の時間測定ユニット４１１の最終段のバッファ４１１３５の出力は、並列に接続された遅延回路Ｔを有するパスと遅延回路を有していないパスに接続し、それぞれの出力をＸＯＲゲートＸＯＲに入力する。なおＸＯＲゲートＸＯＲの出力は時間計測フリップフロップ４１２１１に入力される。

また本実施形態にかかる第二の時間測定ユニット４１２は、複数の接続された時間計測フリップフロップ４１２１１〜４１２１６を有して構成されている。本実施形態において複数の時間計測フリップフロップ４１２１１〜４１２１６は数珠繋ぎとなっており、最初の時間計測フリップフロップ４１２１１の出力が二番目の時間計測フリップフロップ４１２１２の入力に接続されており、二番目時間計測のフリップフロップ４１２１２の出力が三番目の時間計測フリップフロップ４１２１３の入力に接続されており、三番目の時間計測フリップフロップ４１２１３の出力が四番目の時間計測フリップフロップ４１２１４の入力に接続されており、四番目の時間計測フリップフロップ４１２１４の出力が五番目の時間計測フリップフロップ４１２１５の入力に接続されており、五番目の時間計測フリップフロップ４１２１５の出力が六番目の時間計測フリップフロップ４１２１６の入力に接続されている。なお六番目の時間計測フリップフロップの出力はセレクタＳ２６を介してしてフリップフロップ４１２２６に入力されている。

また本実施形態にかかる第二の時間測定ユニット４１２は、上記時間計測フリップフロップとは別に、複数のフリップフロップ４１２２１〜４１２２６を有して構成されている。本実施形態において複数のフリップフロップ４１２２１〜４１２２６は、数珠繋ぎに接続されている。具体的に説明すると、最初のフリップフロップ４１２２１には、上記第一の時間測定ユニット４１１における最終段のフリップフロップ４１１４６の出力と、上記最初の時間計測フリップフロップ４１２１１の出力がセレクタＳ２１を介して入力され、二段目のフリップフロップ４１２２２には、一段目のフリップフロップ４１２２１の出力と、上記二番目の時間計測フリップフロップ４１２１２の出力がセレクタＳ２３を介して入力され、三段目のフリップフロップ４１２２３には、二段目のフリップフロップ４１２２２の出力と、上記三番目の時間計測フリップフロップ４１２１３の出力がセレクタＳ２３を介して入力され、四段目のフリップフロップ４１２２４には、三段目のフリップフロップ４１２２３の出力と、上記四番目の時間計測フリップフロップ４１２１４の出力がセレクタＳ２４を介して入力され、五段目のフリップフロップ４１２２５には、四段目のフリップフロップ４１２２４の出力と、上記五番目の時間計測フリップフロップ４１２１５の出力がセレクタＳ２５を介して入力され、六段目のフリップフロップ４１２２６には、五段目のフリップフロップ４１２２５の出力と、上記六番目の時間計測フリップフロップ４１２１６の出力がセレクタＳ２６を介して入力されている。なお、六段目のフリップフロップ４１２２６の出力は、遷移時間差測定回路部４２に入力される。

また本実施形態に係る遷移時間測定回路部４２は、求めた遷移時間を記憶し、複数回測定した遷移時間の差を求めることのできるものであり、限定されるわけではないが、例えば図７で示すような回路構成を採用することができる。

具体的に説明すると、本遷移時間差測定回路部４２は、差分計算回路部４２１と、２回遷移時間測定を行ううち、１回目の遷移時間測定後の遷移時間測定回路部の各フリップフロップの値、及び２回の測定の各フリップフロップの値、及び差分計算結果を格納するためのスキャンレジスタを構成するセレクタ４２２１〜４２２８、及びフリップフロップ４２３１〜４２３８と、２回目の遷移時間測定後のフリップフロップの値を格納するためのシフトレジスタを構成するフリップフロップ４２４、４２３、４２４のうち最も右側のフリップフロップのそれぞれの入力線とその出力線が、遷移時間測定回路部へ接続される入力とその入力線が接続されている１入力２出力セレクタ４２５と、を有する。４２３、４２４のおのおのの出力線は、４２１の入力線へ接続されており、４２１の出力線は４２２の一方の入力線に接続されている。４２２のもう一方の入力線は、隣接するフリップフロップの出力線と接続されている。４２３はシフト動作をするときは４２２の入力線のうち隣接フリップフロップの出力線に接続されている方を選択し、４２１の差分計算結果をキャプチャするときは、もう一方の入力線を選択する。

また本実施形態に係る遷移時間測定回路部４２は、上記構成のほか更に、基準値データを記録した比較部を設け、求めた遷移時間差が所定の範囲内であれば正常であることを示す信号を出力し、所定の範囲内にない場合は異常があることを示す信号を出力するように構成してもよい。

なお、本実施形態において遷移時間測定回路部４２は半導体集積回路の一部として記載しているが、この遷移時間測定回路部４２は半導体集積回路の外に設ける構成も可能であり、半導体集積回路内に遷移時間差測定回路部４２を設けない構成を採用することもできる。この場合、出力端子を外部の回路に接続し、複数回測定を行い、その複数の遷移時間を出力させその差を計算することでどの程度遅延しているかを測定することができる。

以上本実施形態に係る遅延時間測定回路部４は、複数回遷移時間の差を測定し、その差分をとることで、いわゆる遅延時間を求めることができ、本実施形態に係る半導体集積回路はフリップフロップ間のパスの遅延量を測定することのできるものとなる。

ここで、なぜ本実施形態に係る半導体集積回路を用いて遷移時間の差を測ることで遅延測定を行えることについて説明を行なう。図８、９は、本実施形態に係る遅延測定の原理を説明するために用いる図である。

図８で示す経路において、半導体集積回路において、入力した信号から出力を得るまでの時間Ｔ１は、（１）クロック信号発生、クロック信号線におけるクロック信号の伝播、フリップフロップへのクロック信号の入力、（２）フリップフロップ間の信号伝播、フリップフロップからの出力、（３）出力線における出力信号の伝播、出力端子からの出力、となっており、遷移時間は上記（１）から（３）までの合計となっている。すなわち、上記（２）のみを観測したいにもかかわらず、全てを足し合わせたものとなってしまっているのである（図８参照）。

これに対し、例えば図９で示すフリップフロップ間の信号伝達を０とすることができる経路を選択すれば、上記（２）’を無視することができる。すなわち、この経路の遷移時間Ｔ２は、（１）’と（３）の合計となる。

ところで、フリップフロップ間の距離が大きくなければ（１）と（１）’の差は十分小さいため、無視することができる。この結果、Ｔ１からＴ２を引くと、フリップフロップ間の信号伝播時間を測定することができる。具体的には下記式で示されるものとなる。

以上、本実施形態にかかる半導体集積回路を構成することで、フリップフロップ間のパスの遅延量を測定することができるようになる。より詳細な動作については以下の遅延測定方法の説明にて述べる。

（遅延測定方法）
ここで、本実施形態に係る半導体集積回路を用いた遅延測定方法について説明する。本実施形態にかかる遅延測定方法は、（１）接続された複数のフリップフロップにクロック信号を入力し、（２）複数のフリップフロップのうちいずれかに発生する入出力間の遷移を検出して停止信号を作成し、（３）クロック信号と停止信号の間の遷移時間を測定し、更に、（４）上記（１）〜（３）を複数回行い、複数の遷移時間の差を求めることを特徴とする。

なお、本実施形態にかかる遅延測定方法においては、事前準備として、（０−１）マスクラッチＭＬの値の設定、（０−２）被測定回路部２の複数のフリップフロップ２１〜２８の値の設定、（０−３）遅延時間測定回路部４の初期化、を行う。

（０−１）マスクラッチＭＬの値の設定は、測定対象となる被測定回路部におけるフリップフロップを特定するための処理であり、特定のフリップフロップにおいて生じる遷移のみを取り出すことができるようになり、特定されたフリップフロップ以外のフリップフロップで発生する遷移を無視することができるようになる。この限りにおいて限定されるわけではないが、具体的には、遷移時間の測定対象となるマスクラッチＭＬに１の値を入力し、その他のマスクラッチＭＬには０を入力する。この結果、測定対象となるマスクラッチ以外のマスクラッチの遷移は検出されなくなる。

また、（０−２）フリップフロップ２１〜２８の値の設定は、測定に必要な遷移形態を実現するために行う設定である。限定されるわけではないが、例えば、最初のフリップフロップ２５から六番目のフリップフロップ２６にまで遷移を伝達させたい場合、クロック信号が入力された場合、最初のフリップフロップ２５に遷移が生じさせ、二番目以降順次遷移が移動し、六番目のフリップフロップ２６に伝達するよう各フリップフロップに値を入力させることが考えられる。

また、（０−３）遅延時間測定回路部の初期化は、遷移時間を測定するために必要な処理であり、限定されるわけではないが、上記図７で示されるような回路において、リセット信号ｒｓｔを入力することで、時間測定の基準を０にすることができる。

そして、本実施形態に係る遅延測定方法は、（１）接続された複数のフリップフロップにクロック信号を入力する。すると、上記（０−２）で行った設定に基づき、遷移が発生、伝搬し、停止信号回路部３に入力される。

そして停止信号回路部３は、（２）複数のフリップフロップのうちいずれかに発生する入出力間の遷移を検出して停止信号を作成する。具体的には、上記マスクラッチの設定により特定されたマスクラッチを有する遷移検出回路部３１により検出される停止信号に基づき、停止信号が出力される。

そして遅延時間測定回路部は、停止信号の入力を受け付け、（３）クロック信号と停止信号の間の遷移時間を測定する。以上、この一連の動作により、遷移時間Ｔ１を測定することができる。

また本実施形態に係る遅延時間測定方法では、別途遷移時間Ｔ２を測定し、上記で求めた遷移時間Ｔ１との差を求め、遅延時間として計算する。なお今回の遷移時間の測定において、（０−１）、（０−３）、（２）、（３）は同様であるが、（０−２）におけるフリップフロップの値の設定のみが異なる。

今回の測定においては、測定対象となる被測定回路部におけるフリップフロップは、クロック信号の入力があれば直ちに遷移が発生するよう設定される。つまりクロック信号が入力されるとすぐに遷移が発生するようフリップフロップに信号を入力しておく。

そして、遅延時間測定部４の遷移時間差測定部４２により、複数の前記遷移時間の差を求めることができる。

以上、本実施形態により、フリップフロップ間のパスの遅延量を測定することのできる半導体集積回路及びこの遅延測定方法を提供することができる。

本発明は、少なくとも半導体集積回路として産業上の利用可能性がある。

１…半導体集積回路、２…被測定回路部、３…停止信号作成回路部、４…遅延時間測定回路部

Claims (4)

1. 接続された複数のフリップフロップを有する被測定回路部と、
   前記複数のフリップフロップの入力及び出力のそれぞれに接続され、前記フリップフロップの入出力間の遷移を検出し、停止信号を作成する停止信号作成回路部と、
   前記停止信号作成回路部に接続される遅延時間測定回路部と、を有し、
   前記遅延時間測定回路部は、入力されるクロック信号と前記停止信号の間の遷移時間を測定する遷移時間測定回路部と、複数の遷移時間の差を測定する遷移時間差測定回路部と、を有する半導体集積回路。
2. 接続された複数のフリップフロップを有する被測定回路部と、
   前記複数のフリップフロップの入力及び出力のそれぞれに接続され、前記フリップフロップの入出力間の遷移を検出し、停止信号を作成する停止信号作成回路部と、
   前記停止信号作成回路部に接続される遅延時間測定回路部と、を有する半導体集積回路。
3. 接続された複数のフリップフロップにクロック信号を入力し、前記複数のフリップフロップのうちいずれかに発生する入出力間の遷移を検出して停止信号を作成し、前記クロック信号と前記停止信号の間の遷移時間を測定する工程、を複数回行い、複数の前記遷移時間の差を求める半導体集積回路の遅延測定方法。
4. 接続された複数のフリップフロップにクロック信号を入力し、前記複数のフリップフロップのうちいずれかに発生する入出力間の遷移を検出して停止信号を作成し、前記クロック信号と前記停止信号の間の遷移時間を測定する、半導体集積回路の遅延測定方法。