JP2011108872A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】ツェナーダイオードを含む半導体装置において、光電効果によるリーク電流を低減することができる技術を提供する。
【解決手段】本発明におけるトレンチ構造の双方向ツェナーダイオードＩＺＤは、上部電極ＵＥを、開口部ＯＰ内からトレンチＴＲ（アイソレーション領域）までを覆うように延在して形成している。つまり、図８に示すように、本発明における双方向ツェナーダイオードＩＺＤでは、トレンチＴＲの内壁を覆うように上部電極ＵＥが形成されている。したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。
【選択図】図８

Description

本発明は、半導体装置およびその製造技術に関し、特に、ツェナーダイオードを含む半導体装置およびその製造技術に適用して有効な技術に関する。

特開平０６−２５２３８４号公報（特許文献１）には、サイリスタのアノード疑似電位摂取領域と保護ダイオードのカソード領域とを電気的に接続する第１の導電性薄膜とは別に、保護ダイオードのカソード領域およびカソード領域の周辺を被覆する第２の導電性薄膜を設ける構造が記載されている。

特開平０６−２５２３８４号公報

発光ダイオード（以下、ＬＥＤ（Light Emitting Diode）という。）は、低消費電力で、かつ、長寿命であることから、液晶ディスプレイのバックライトや蛍光灯といったあらゆる照明器具に使用されつつあり、今後も成長が見込まれる半導体素子である。

ＬＥＤで白色光を得る方法として、青色ＬＥＤから射出される青色光をガーネット系蛍光体（ＹＡＧ系蛍光体）に照射して白色光を得る方法がある。この青色ＬＥＤには、サージ耐性の低いものがあり、青色ＬＥＤを高信頼性用途で使用するためには、サージ耐性を確保する対策をとる必要がある。

このサージ耐性を確保する対策の一例として、ＬＥＤと逆並列にツェナーダイオードを接続することが行なわれている。このようにＬＥＤと逆並列にツェナーダイオードを接続すると、例えば、ＬＥＤに外部からの静電気などによりサージ電圧が印加される場合、ＬＥＤと逆並列に接続されたツェナーダイオードにもサージ電圧が印加される。そして、ツェナーダイオードは、印加されたサージ電圧が降伏電圧を超えると降伏して逆方向電流が流れる。このとき、降伏したツェナーダイオードにかかる電圧はツェナー電圧を保持する。このツェナー電圧はサージ電圧よりも小さい。つまり、ＬＥＤにサージ電圧が印加されると、ＬＥＤと逆並列に接続されたツェナーダイオードにもサージ電圧がかかり、ツェナーダイオードが降伏する。降伏したツェナーダイオードにかかる電圧は一定のツェナー電圧となる。すなわち、ツェナーダイオードが降伏することにより、サージ電圧はツェナーダイオードに吸収されてツェナー電圧に変換される。このため、ツェナーダイオードと逆並列に接続されているＬＥＤには、サージ電圧よりも低いツェナー電圧が印加されることになる。つまり、このツェナー電圧がＬＥＤの破壊電圧より小さくなるようなツェナーダイオードを使用すれば、ＬＥＤをサージ電圧から保護することができる。以上のことから、ＬＥＤをサージ電圧から保護するため、ツェナーダイオードが使用される。

このような機能を有するツェナーダイオードは、ＬＥＤとは別々にパッケージされ、ＬＥＤの外付けとして使用されている。しかし、ＬＥＤの小型化が要求されており、外付けとされているツェナーダイオードをＬＥＤと同一のパッケージに搭載することが検討されている。ＬＥＤを形成した半導体チップと、ツェナーダイオードを形成した半導体チップとを同一のパッケージとする場合、以下に示すような新たな問題点が発生する。すなわち、ＬＥＤのパッケージに使用される樹脂は透明であり、かつ、ＬＥＤ自体も発光することから、ツェナーダイオードを形成した半導体チップには必然的に光が照射されることになる。したがって、ツェナーダイオードを構成するｐｎ接合にも光が照射される。この場合、光電効果によって発生した電子および正孔がｐｎ接合に存在する電界によって移動することによりリーク電流が大きくなる。ツェナーダイオードのリーク電流が大きくなると、ＬＥＤを流れるはずの電流が小さくなり、電流の損失が大きくなる。つまり、ツェナーダイオードでのリーク電流が増加すると、ＬＥＤを発光させるために多くの電流が必要となり、ＬＥＤの発光に寄与しない無駄な電流が多くなる。このことから、電流の損失が大きくなる問題点が発生する。

本発明の目的は、ツェナーダイオードを含む半導体装置において、光電効果によるリーク電流を低減することができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

代表的な実施の形態による半導体装置は、第１半導体チップに形成された双方向ツェナーダイオードを備える。このとき、前記双方向ツェナーダイオードは、（ａ）第１導電型の半導体基板と、（ｂ）前記半導体基板上に形成され、前記第１導電型とは反対の第２導電型である第１半導体領域と、（ｃ）前記第１半導体領域上に形成され、かつ、前記第１導電型である第２半導体領域とを有する。そして、（ｄ）前記第２半導体領域の表面から所定の深さまで形成されたアイソレーション領域と、（ｅ）前記第２半導体領域および前記アイソレーション領域を覆うように、前記第２半導体領域の表面上に形成され、かつ、前記第２半導体領域の一部を露出する開口部が形成された保護絶縁膜とを有する。さらに、（ｆ）前記開口部内を含む前記保護絶縁膜上に形成された遮光膜と、（ｇ）前記半導体基板の裏面に形成された裏面電極とを有する。ここで、前記遮光膜は前記開口部内から前記アイソレーション領域上を覆うまで延在して形成されていることを特徴とするものである。

また、代表的な実施の形態による半導体装置の製造方法は、（ａ）第１導電型の半導体基板を用意する工程と、（ｂ）前記半導体基板上に、前記第１導電型とは反対の第２導電型の第１半導体領域を形成する工程とを備える。次に、（ｃ）前記第１半導体領域の内部から表面にわたって、前記第１導電型の第２半導体領域を形成する工程と、（ｄ）前記第２半導体領域の表面から所定深さまで達して活性領域を区画するアイソレーション領域を形成する工程とを備える。続いて、（ｅ）前記第２半導体領域上と前記アイソレーション領域上にわたって保護絶縁膜を形成する工程と、（ｆ）前記保護絶縁膜を加工することにより、前記活性領域に形成されている前記保護絶縁膜に開口部を形成し、前記開口部から前記第２半導体領域を露出する工程とを備える。さらに、（ｇ）前記開口部から露出する前記第２半導体領域上から前記保護絶縁膜上にわたって遮光膜を形成する工程と、（ｈ）前記遮光膜を加工する工程とを備える。このとき、前記（ｈ）工程は、前記開口部内から前記アイソレーション領域上を覆うまで延在するように前記遮光膜を加工することを特徴とするものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

ツェナーダイオードを含む半導体装置において、光電効果によるリーク電流を低減することができる。

発光ダイオードと、この発光ダイオードと逆並列に接続されたツェナーダイオードを示す回路図である。 複数の発光ダイオードをマトリクス状に連結する構成を示す回路図である。 発光ダイオードと、この発光ダイオードと逆並列に接続された双方向ツェナーダイオードを示す回路図である。 複数の発光ダイオードをマトリクス状に連結する構成を示す回路図である。 双方向ツェナーダイオードのデバイス構造の一例を示す断面図である。 トレンチ構造の双方向ツェナーダイオードのデバイス構造を示す断面図である。 本発明の実施の形態１における双方向ツェナーダイオードを上面から見た平面図である。 図７のＡ−Ａ線で切断した断面図である。 実施の形態１における双方向ツェナーダイオードの電流−電圧特性を示すグラフである。 変形例における双方向ツェナーダイオードの構造を示す断面図である。 実施の形態１における双方向ツェナーダイオードの製造工程を示す断面図である。 図１１に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図１２に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図１３に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図１４に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図１５に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図１６に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図１７に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図１８に続く双方向ツェナーダイオードの製造工程を示す断面図である。 実施の形態２における双方向ツェナーダイオードの構造を示す断面図である。 実施の形態３における双方向ツェナーダイオードの構造を示す断面図である。 実施の形態４におけるツェナーダイオードを上面から見た平面図である。 図２２のＡ−Ａ線で切断した断面図である。 変形例におけるツェナーダイオードの構造を示す断面図である。 実施の形態４におけるツェナーダイオードの製造工程を示す断面図である。 図２５に続くツェナーダイオードの製造工程を示す断面図である。 図２６に続くツェナーダイオードの製造工程を示す断面図である。 図２７に続くツェナーダイオードの製造工程を示す断面図である。 図２８に続くツェナーダイオードの製造工程を示す断面図である。 図２９に続くツェナーダイオードの製造工程を示す断面図である。 図３０に続くツェナーダイオードの製造工程を示す断面図である。 図３１に続くツェナーダイオードの製造工程を示す断面図である。 実施の形態５におけるツェナーダイオードの構造を示す断面図である。 実施の形態６におけるツェナーダイオードの構造を示す断面図である。 実施の形態７における半導体装置を示す平面図である。 図３５に示す半導体装置の一断面を示す断面図である。 実施の形態７における他の半導体装置を示す平面図である。 図３７に示す半導体装置の一断面を示す断面図である。 実施の形態７における複合パッケージの構造を示す斜視図である。 実施の形態８における双方向ツェナーダイオードを上面から見た平面図である。 図４０のＡ−Ａ線で切断した断面図である。 変形例における双方向ツェナーダイオードの構造を示す断面図である。 変形例における双方向ツェナーダイオードの構造を示す断面図である。 実施の形態８における双方向ツェナーダイオードの製造工程を示す断面図である。 図４４に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図４５に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図４６に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図４７に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図４８に続く双方向ツェナーダイオードの製造工程を示す断面図である。 図４９に続く双方向ツェナーダイオードの製造工程を示す断面図である。 実施の形態９におけるツェナーダイオードを上面から見た平面図である。 図５１のＡ−Ａ線で切断した断面図である。 変形例におけるツェナーダイオードの構造を示す断面図である。 変形例におけるツェナーダイオードの構造を示す断面図である。 実施の形態１０における半導体装置を示す平面図である。 図５５に示す半導体装置の一断面を示す断面図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

（実施の形態１）
発光ダイオードは、直流電流を流すことにより光を発する半導体デバイスである。この発光ダイオードの発光原理は、以下に示すようなものである。すなわち、発光ダイオードに設けられているｐｎ接合に順方向バイアスを印加することにより、ｐ型半導体領域から正孔を注入するとともにｎ型半導体領域から電子をｐｎ接合部に注入する。すると、ｐｎ接合部において、正孔と電子が再結合する。この再結合は、バンド構造の伝導帯にある電子がバンドギャップ分のエネルギーを放出して価電子帯にある正孔と結合することにより行なわれる。したがって、再結合時には、バンドギャップ分のエネルギーが放出されるが、このバンドギャップ分のエネルギーの放出は、バンドギャップ分のエネルギーを有する光を発することで行なわれる。この現象を利用した半導体デバイスが発光ダイオードである。この発光ダイオードでは、材料を選択することによりバンドギャップの大きさを変えることができる。発光ダイオードではバンドギャップ分のエネルギーに相当する光が射出されることから、バンドギャップの大きさが変われば射出される光のエネルギーも変化する。光のエネルギーは周波数に比例することから（Ｅ＝ｈν）、射出される光のエネルギーが変化するということは、射出される光の周波数が変化することを意味する。つまり、発光ダイオードにおいて、バンドギャップの大きさを変えることにより、異なる周波数の光を射出することができる。言い換えれば、バンドギャップの異なる発光ダイオードを製造することにより、異なる色を発する発光ダイオードを得ることができる。具体的には、赤色、緑色や青色の光を発する発光ダイオードが製造されている。

このような発光ダイオードは、低消費電力で、かつ、長寿命であることから、液晶ディスプレイのバックライトや蛍光灯といったあらゆる照明器具に使用範囲が拡大している。一方、発光ダイオードには、サージ耐性の低いものがあり、発光ダイオードを高信頼性用途で使用するためには、サージ耐性を確保する対策をとる必要がある。

このサージ耐性を確保する対策の一例として、発光ダイオードと逆並列にツェナーダイオードを接続することが行なわれている。図１は、発光ダイオードＬＥＤと、この発光ダイオードＬＥＤと逆並列に接続されたツェナーダイオードＺＤを示す回路図である。図１に示すように、通常、発光ダイオードＬＥＤには、発光ダイオードＬＥＤをサージ電圧から保護するためにツェナーダイオードＺＤが接続される。このように発光ダイオードＬＥＤと逆並列にツェナーダイオードＺＤを接続すると、例えば、発光ダイオードＬＥＤに外部からの静電気などによりサージ電圧が印加される場合、発光ダイオードＬＥＤと逆並列に接続されたツェナーダイオードＺＤにもサージ電圧が印加される。そして、ツェナーダイオードＺＤは、印加されたサージ電圧が降伏電圧を超えると降伏して逆方向電流が流れる。このとき、降伏したツェナーダイオードＺＤにかかる電圧はツェナー電圧を保持する。このツェナー電圧はサージ電圧よりも小さい。つまり、発光ダイオードＬＥＤにサージ電圧が印加されると、発光ダイオードＬＥＤと逆並列に接続されたツェナーダイオードＺＤにもサージ電圧がかかり、ツェナーダイオードＺＤが降伏する。降伏したツェナーダイオードＺＤにかかる電圧は一定のツェナー電圧となる。すなわち、ツェナーダイオードＺＤが降伏することにより、サージ電圧はツェナーダイオードＺＤに吸収されてツェナー電圧に変換される。このため、ツェナーダイオードＺＤと逆並列に接続されている発光ダイオードＬＥＤには、サージ電圧よりも低いツェナー電圧が印加されることになる。つまり、このツェナー電圧が発光ダイオードＬＥＤの破壊電圧より小さくなるようなツェナーダイオードＺＤを使用すれば、発光ダイオードＬＥＤをサージ電圧から保護することができる。

上述した発光ダイオードＬＥＤは単体で使用されることもあるが、より光強度を高めるため複数の発光ダイオードＬＥＤを連結して使用する場合がある。図２は、複数の発光ダイオードＬＥＤをマトリクス状に連結する構成を示す回路図である。図２に示すように、複数の発光ダイオードＬＥＤがアレイ状に配列され、個々の発光ダイオードＬＥＤには、サージ電圧から発光ダイオードＬＥＤを保護するツェナーダイオードＺＤが逆並列に接続されている。このとき、例えば、アレイ状に配置されている発光ダイオードＬＥＤへ印加する電圧条件により、例えば、図２の太い矢印で示すよう方向に電流が流れる場合がある。つまり、発光ダイオードＬＥＤと逆並列に接続されているツェナーダイオードＺＤの順方向に電流が流れる場合がある。この電流は回り込み電流と呼ばれ、発光ダイオードＬＥＤをマトリクス状に連結して使用する場合に生じる現象である。この回り込み電流により、発光してほしくない発光ダイオードＬＥＤが発光してしまうという問題が生じる。また、この回り込み電流が発生すると、発光ダイオードＬＥＤの発光に寄与しない無駄な電流が多くなり低消費電力化を阻害する要因となる。すなわち、発光ダイオードＬＥＤをサージ電圧から保護するため、ツェナーダイオードＺＤが使用されるが、発光ダイオードＬＥＤをマトリクス状に配置する場合、このツェナーダイオードＺＤの順方向に流れる回り込み電流が問題となる。

そこで、発光ダイオードＬＥＤと逆並列に接続するデバイスとして、通常のツェナーダイオードＺＤではなく、双方向ツェナーダイオードＩＺＤが使用される。図３は、発光ダイオードＬＥＤと、この発光ダイオードＬＥＤと逆並列に接続された双方向ツェナーダイオードＩＺＤを示す回路図である。図３に示す双方向ツェナーダイオードＩＺＤは、順方向と逆方向の両方の方向で電流を流さないデバイスである。この双方向ツェナーダイオードＩＺＤを使用すると以下に示す利点がある。

図４は、複数の発光ダイオードＬＥＤをマトリクス状に連結する構成を示す回路図である。図４に示すように、複数の発光ダイオードＬＥＤがアレイ状に配列され、個々の発光ダイオードＬＥＤには、サージ電圧から発光ダイオードＬＥＤを保護する双方向ツェナーダイオードＩＺＤが並列に接続されている。このとき、例えば、アレイ状に配置されている発光ダイオードＬＥＤに印加する電圧条件よって、例えば、図２に示すようなツェナーダイオードＺＤを使用する場合、回り込み電流が発生する。一方、図４に示すような双方向ツェナーダイオードＩＺＤを使用する場合、上述した回り込み電流が発生する条件となっても、双方向ツェナーダイオードＩＺＤは順方向と逆方向の両方とも電流を流さないので、回り込み電流の発生を抑制することができる。つまり、発光ダイオードＬＥＤと並列に接続するデバイスを双方向ツェナーダイオードＩＺＤとすることにより、複数の発光ダイオードＬＥＤをマトリクス状に配列する場合であっても、回り込み電流の発生を抑制できる。この結果、回り込み電流により、発光してほしくない発光ダイオードＬＥＤが発光してしまうということや、発光ダイオードＬＥＤの発光に寄与しない無駄な電流を抑制することができる。

さらに、双方向ツェナーダイオードＩＺＤを使用する利点としては、極性の異なるサージ電圧に対して、発光ダイオードＬＥＤを保護することができる点にある。つまり、双方向ツェナーダイオードＩＺＤに、極性の異なるサージ電圧が印加されるいずれの場合も、双方向ツェナーダイオードＩＺＤにとって逆方向にサージ電圧が印加されることになるから、いずれの場合も双方向ツェナーダイオードＩＺＤが降伏して、サージ電圧が吸収されてツェナー電圧に変換される。このため、極性の異なるサージ電圧が発光ダイオードＬＥＤに印加される場合であっても、発光ダイオードＬＥＤをサージ電圧から保護することができる。

特に、双方向ツェナーダイオードＩＺＤによれば、１つのデバイスで極性の異なるサージ電圧から発光ダイオードＬＥＤを保護することができる。つまり、通常のツェナーダイオードを使用する場合、極性の異なるサージ電圧から発光ダイオードＬＥＤを保護するためには、逆接続された２つのツェナーダイオードが必要となる。このことは、ツェナーダイオードの実装面積が大きくなることを意味している。すなわち、極性の異なるサージ電圧から発光ダイオードＬＥＤを保護する場合、通常のツェナーダイオードでは２つのデバイスが必要となるが、双方向ツェナーダイオードＩＺＤを使用すれば、１つのデバイスで実現することが可能となる。この結果、双方向ツェナーダイオードＩＺＤを使用する場合、２つのツェナーダイオードを使用する場合に比べて、実装面積の大きさを約半分程度に縮小することができる。

本実施の形態１は上述した利点を有する双方向ツェナーダイオードＩＺＤを前提とした技術的思想である。双方向ツェナーダイオードＩＺＤを実現するデバイス構造には様々な構造があるが、本実施の形態１は、いわゆるトレンチ構造の双方向ツェナーダイオードＩＺＤに関するものである。まず、本実施の形態１では、双方向ツェナーダイオードＩＺＤを実現するデバイス構造の中から、トレンチ構造の双方向ツェナーダイオードＩＺＤを採用している理由について説明する。

図５は、双方向ツェナーダイオードＩＺＤのデバイス構造の一例を示す断面図である。図５において、双方向ツェナーダイオードＩＺＤは、ｎ型の半導体基板ＮＳと、このｎ型の半導体基板ＮＳに形成されたｐ型半導体領域ＰＲとを有しており、さらに、このｐ型半導体領域ＰＲ内に形成されたｎ型半導体領域ＮＲ１およびｎ型半導体領域ＮＲ２を有している。これにより、双方向ツェナーダイオードＩＺＤを実現するためのＮＰＮ接合を形成することができる。

図５に示す双方向ツェナーダイオードＩＺＤにおいて、例えば、ｎ型半導体領域ＮＲ１やｎ型半導体領域ＮＲ２は、イオン注入法によりリン（Ｐ）などのｎ型不純物をｐ型半導体領域ＰＲ内に導入した後、熱処理によるｎ型不純物の拡散によって形成される。このとき、ｎ型半導体領域ＮＲ１やｎ型半導体領域ＮＲ２は、半導体基板ＮＳの全面ではなく、一部領域に選択的に形成されることから、ｎ型半導体領域ＮＲ１やｎ型半導体領域ＮＲ２には接合端が形成される。この接合端では曲率半径が小さくなり、曲率半径が小さく急峻な接合端には電界集中が生じる。つまり、図５に示す双方向ツェナーダイオードＩＺＤでは、曲率半径の小さな接合端が形成されることから、この接合端で電界集中が生じる。接合端で電界集中が生じるとサージ耐量が低下する。

例えば、図５に示す双方向ツェナーダイオードＩＺＤにサージ電圧が印加された場合を考える。この場合、曲率半径の小さい接合端では電界集中が生じるため、曲率半径の小さな接合端では、その他の接合領域よりも大きな電界が印加されることになる。つまり、図５に示す双方向ツェナーダイオードＩＺＤでは、その他の平坦な接合領域でブレークダウン（降伏）が生じない程度のサージ電圧が印加される場合でも、曲率半径の小さな接合端では電界集中が生じるため、ブレークダウン（降伏）が生じる。この結果、曲率半径の小さな接合端だけに集中的に降伏電流が流れて発熱し、この発熱によって接合端のｐｎ接合が破壊されてしまうのである。したがって、図５に示す双方向ツェナーダイオードＩＺＤでは、サージ耐量が低下する問題点が生じる。

さらに、図５に示す双方向ツェナーダイオードＩＺＤでは、ｎ型半導体領域ＮＲ１とｐ型半導体領域ＰＲとの境界にｐｎ接合が形成されるが、このｐｎ接合は平坦な水平面に形成されるだけでなく、ｎ型半導体領域ＮＲ１の両端に形成されている接合端にも形成される。この結果、このｐｎ接合に逆バイアス電圧が印加された場合、水平面でのｐｎ接合からは垂直方向（半導体基板ＮＳの厚さ方向）に空乏層が延び、かつ、接合端のｐｎ接合からは横方向（左右方向）に空乏層が延びる。このように図５に示す双方向ツェナーダイオードＩＺＤでは、ｐｎ接合に逆バイアス電圧が印加された場合、垂直方向だけでなく横方向にも空乏層が延びる結果、双方向でのツェナー電圧にばらつきが生じる。

そこで、図５に示す双方向ツェナーダイオードＩＺＤでは、このツェナー電圧のばらつきを抑制するため、主接合と副接合を形成しているのである。つまり、図５に示す双方向ツェナーダイオードＩＺＤでは、ｎ型半導体領域ＮＲ１とｐ型半導体領域ＰＲによる主接合と、ｎ型半導体領域ＮＲ２とｐ型半導体領域ＰＲによる副接合を形成している。これにより、電流経路として、例えば、主接合のｎ型半導体領域ＮＲ１→ｐ型半導体領域ＰＲ→副接合のｎ型半導体領域ＮＲ２→半導体基板ＮＳと横方向への経路を取ることができる。この結果、双方向でのツェナー電圧のばらつきを抑制することができる。

ところが、図５に示す双方向ツェナーダイオードＩＺＤにおいて、ツェナー電圧のばらつきを抑制するために主接合と副接合を形成すると、半導体チップに主接合だけでなく副接合も形成する必要があり、半導体チップのサイズが大きくなってしまう問題点がある。

以上のように、図５に示す双方向ツェナーダイオードＩＺＤでは、サージ耐量が低下する問題点と、半導体チップのサイズが大きくなってしまう問題点が存在することがわかる。

次に、トレンチ構造の双方向ツェナーダイオードＩＺＤのデバイス構造について説明する。図６は、トレンチ構造の双方向ツェナーダイオードＩＺＤのデバイス構造を示す断面図である。図６において、ｐ型の半導体基板１Ｓの裏面（下面）には、例えば、金膜からなる裏面電極ＢＥが形成されている。一方、ｐ型の半導体基板１Ｓの上面には、ｎ型半導体領域ＮＲが形成されており、このｎ型半導体領域ＮＲ上にｐ型半導体領域ＰＲが形成されている。これらの半導体基板１Ｓとｎ型半導体領域ＮＲとｐ型半導体領域ＰＲにより、ＰＮＰ接合が形成される。

そして、ｐ型半導体領域ＰＲの表面から、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲを貫通して半導体基板１Ｓの内部に達する一対のトレンチＴＲが形成されている。この一対のトレンチＴＲで挟まれた領域が双方向ツェナーダイオードＩＺＤとして機能する活性領域である。つまり、トレンチ構造の双方向ツェナーダイオードＩＺＤでは、一対のトレンチＴＲによって活性領域が区画されており、この区画された活性領域に双方向ツェナーダイオードＩＺＤが形成されていることになる。

トレンチＴＲを形成したｐ型半導体領域ＰＲの表面には、保護絶縁膜ＩＦ１が形成されている。具体的に、トレンチＴＲの内壁を含むｐ型半導体領域ＰＲの表面に保護絶縁膜ＩＦ１が形成されている。この保護絶縁膜ＩＦ１は、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜にリンを添加したガラス状の膜であるＰＳＧ（phospho silicate glass）膜などから形成されている。

この保護絶縁膜ＩＦ１には開口部ＯＰが形成されており、この開口部ＯＰを含む保護絶縁膜ＩＦ１上に上部電極ＵＥが形成されている。具体的に、開口部ＯＰは、一対のトレンチＴＲで挟まれた活性領域内に形成されており、この開口部ＯＰの底部には、ｐ型半導体領域ＰＲが露出している。そして、開口部ＯＰの内部から活性領域の保護絶縁膜ＩＦ１上に上部電極ＵＥが形成されている。これにより、上部電極ＵＥは、開口部ＯＰの底面に露出するｐ型半導体領域ＰＲと接触していることになる。上部電極ＵＥは、金属膜あるいは金属化合物膜などの導体膜から形成されており、例えば、アルミニウム−シリコン膜から形成されている。

このように構成されているトレンチ構造の双方向ツェナーダイオードＩＺＤによれば、以下に示す利点を有している。まず、トレンチ構造の双方向ツェナーダイオードＩＺＤでは、半導体基板１Ｓの上面全体にｎ型半導体領域ＮＲが形成されており、このｎ型半導体領域ＮＲの上面全体にｐ型半導体領域ＰＲが形成されている。つまり、トレンチ構造の双方向ツェナーダイオードＩＺＤでは、半導体基板１Ｓとｎ型半導体領域ＮＲの境界、および、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界の両方が平坦な水平境界となっている。このことは、半導体基板１Ｓとｎ型半導体領域ＮＲの境界、および、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に曲率半径の小さな領域が形成されないことを意味する。つまり、トレンチ構造の双方向ツェナーダイオードＩＺＤでは、図５に示す双方向ツェナーダイオードＩＺＤのように曲率半径が小さく急峻な接合端が形成されないことになる。この結果、トレンチ構造の双方向ツェナーダイオードＩＺＤでは、局所的な電界集中が生じない。このことから、トレンチ構造の双方向ツェナーダイオードＩＺＤは、サージ耐量を向上できる利点を有していることになる。

さらに、トレンチ構造の双方向ツェナーダイオードＩＺＤでは、半導体基板１Ｓとｎ型半導体領域ＮＲの水平境界、および、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの水平境界にｐｎ接合が形成される。このため、それぞれのｐｎ接合に逆バイアス電圧が印加される場合、それぞれのｐｎ接合から垂直方向にだけ空乏層が延びる。つまり、図６に示すトレンチ構造の双方向ツェナーダイオードＩＺＤでは、図５に示す双方向ツェナーダイオードＩＺＤにように、接合端のｐｎ接合から横方向（左右方向）に空乏層が延びることはない。したがって、トレンチ構造の双方向ツェナーダイオードＩＺＤは、図５に示す双方向ツェナーダイオードＩＺＤに比べて、双方向でのツェナー電圧のばらつきを抑制することができる。すなわち、トレンチ構造の双方向ツェナーダイオードＩＺＤでは、構造上、ツェナー電圧のばらつきを抑制することができるので、このツェナー電圧のばらつきを抑制するため、主接合と副接合を形成する必要がない。このことから、トレンチ構造の双方向ツェナーダイオードＩＺＤは、図５に示す双方向ツェナーダイオードＩＺＤに比べて、半導体チップのサイズを小型化できる利点がある。以上のように、図６に示すトレンチ構造の双方向ツェナーダイオードＩＺＤは、図５に示す双方向ツェナーダイオードＩＺＤに比べて、サージ耐量を向上できる利点と、半導体チップのサイズを縮小できる利点を有していることがわかる。このため、本実施の形態１では、双方向ツェナーダイオードＩＺＤを実現するデバイス構造の中から、トレンチ構造の双方向ツェナーダイオードＩＺＤを採用しているのである。

このような機能を有するトレンチ構造の双方向ツェナーダイオードＩＺＤは、通常、発光ダイオードＬＥＤとは別々にパッケージされ、発光ダイオードＬＥＤの外付けとして使用されている。しかし、発光ダイオードＬＥＤの小型化が要求されており、外付けとされている双方向ツェナーダイオードＩＺＤを発光ダイオードＬＥＤと同一のパッケージに搭載することが検討されている。発光ダイオードＬＥＤを形成した半導体チップと、双方向ツェナーダイオードＩＺＤを形成した半導体チップとを同一のパッケージとする場合、以下に示すような新たな問題点が発生する。すなわち、発光ダイオードＬＥＤを形成した半導体チップと同一のパッケージに、トレンチ構造の双方向ツェナーダイオードＩＺＤを形成した半導体チップを搭載する場合、以下に示すような問題点が生じる。この問題点について説明する。

発光ダイオードＬＥＤのパッケージに使用される樹脂は透明であり、かつ、発光ダイオードＬＥＤ自体も発光することから、トレンチ構造の双方向ツェナーダイオードＩＺＤを形成した半導体チップには必然的に光が照射されることになる。このとき、図６に示すように、トレンチＴＲの内壁にも光が照射され、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲとの間に形成されているｐｎ接合に、トレンチＴＲの内壁を通って光が照射されることになる。このようにｐｎ接合に光が照射される場合、光電効果が生じる。つまり、ｐｎ接合を構成するｐ型半導体領域ＰＲやｎ型半導体領域ＮＲやｐｎ接合内では、バンドギャップ以上のエネルギーを有する光が入射すると、シリコンの価電子にある電子が入射した光のエネルギーを吸収してシリコンの伝導帯に励起される。これにより、シリコンの伝導帯に電子が移動するとともに、シリコンの価電子帯に正孔が生成される。そして、シリコンの伝導帯に励起された電子は、ｐｎ接合内の電界によって加速され、ｐ型半導体領域ＰＲ（伝導帯）からｎ型半導体領域ＮＲ（伝導帯）の方向へ移動する。一方、シリコンの価電子帯に生成された正孔は、ｐｎ接合内の電界によって加速され、ｎ型半導体領域ＮＲ（価電子帯）からｐ型半導体領域ＰＲ（価電子帯）の方向へ移動する。これにより、トレンチ構造の双方向ツェナーダイオードＩＺＤでは、ｎ型半導体領域ＮＲからｐ型半導体領域ＰＲへ流れるリーク電流が大きくなる。双方向ツェナーダイオードＩＺＤのリーク電流が大きくなると、双方向ツェナーダイオードＩＺＤと並列接続されている発光ダイオードＬＥＤを流れるはずの電流が小さくなり、電流の損失が大きくなる。つまり、双方向ツェナーダイオードＩＺＤでのリーク電流が増加すると、発光ダイオードＬＥＤを発光させるために多くの電流が必要となり、発光ダイオードＬＥＤの発光に寄与しない無駄な電流が多くなる。このことから、電流の損失が大きくなる問題点が発生する。

そこで、本実施の形態１では、発光ダイオードＬＥＤと一緒に１パッケージ化する双方向ツェナーダイオードＩＺＤとして、トレンチ構造の双方向ツェナーダイオードＩＺＤを採用することを前提する。そして、本実施の形態１では、このトレンチ構造の双方向ツェナーダイオードＩＺＤにおいて、光電効果によるリーク電流を低減する工夫を施している。以下では、光電効果によるリーク電流を低減することができるトレンチ構造の双方向ツェナーダイオードＩＺＤについて図面を参照しながら説明する。

図７は、本実施の形態１における双方向ツェナーダイオードＩＺＤを上面から見た平面図である。図７において、矩形形状をした半導体基板１Ｓには、円形の上部電極ＵＥが形成されている。次に、この本実施の形態１における双方向ツェナーダイオードＩＺＤの詳細な構成について図８を参照しながら説明する。

図８は、図７のＡ−Ａ線で切断した断面図である。図８において、ｐ型の半導体基板１Ｓの裏面（下面）には、例えば、金膜からなる裏面電極ＢＥが形成されている。一方、ｐ型の半導体基板１Ｓの上面には、ｎ型半導体領域ＮＲが形成されており、このｎ型半導体領域ＮＲ上にｐ型半導体領域ＰＲが形成されている。これらの半導体基板１Ｓとｎ型半導体領域ＮＲとｐ型半導体領域ＰＲにより、双方向ツェナーダイオードＩＺＤのＰＮＰ接合が形成される。

そして、ｐ型半導体領域ＰＲの表面から、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲを貫通して半導体基板１Ｓの内部に達する一対のトレンチＴＲが形成されている。この一対のトレンチＴＲで挟まれた領域が双方向ツェナーダイオードＩＺＤとして機能する活性領域である。つまり、トレンチ構造の双方向ツェナーダイオードＩＺＤでは、一対のトレンチＴＲによって活性領域が区画されており、この区画された活性領域に双方向ツェナーダイオードＩＺＤが形成されていることになる。

本実施の形態１における双方向ツェナーダイオードＩＺＤにおいて、トレンチＴＲは以下に示すような機能を有する。例えば、トレンチＴＲを形成しない場合を考える。この場合も、ｐ型の半導体基板１Ｓの上面にｎ型半導体領域ＮＲが形成され、このｎ型半導体領域ＮＲ上にｐ型半導体領域ＰＲが形成されていることになる。したがって、ＰＮＰ接合が形成されていることになるので、双方向ツェナーダイオードＩＺＤとして機能することになる。しかし、トレンチＴＲを形成しない場合、ＰＮＰ接合は半導体基板１Ｓの端部にまで達していることになる。つまり、トレンチＴＲを形成しない場合には、双方向ツェナーダイオードＩＺＤとして機能する活性領域が半導体基板１Ｓの端部にまで達することになる。言い換えれば、双方向ツェナーダイオードＩＺＤの電気的特性を決定するＰＮＰ接合が半導体基板１Ｓの端部にまで形成されていることになる。

半導体基板１Ｓの端部はダイシングによって切断される。したがって、半導体基板１Ｓの端部にまで双方向ツェナーダイオードＩＺＤの重要な特性を決定するＰＮＰ接合が形成されていると、このＰＮＰ接合がダイシングによってダメージを受ける。この結果、双方向ツェナーダイオードＩＺＤの特性変動が生じるおそれがある。

さらに、半導体基板１Ｓの端部には外部からの汚染物質が浸入しやすいため、半導体基板１Ｓの端部にまで双方向ツェナーダイオードＩＺＤの重要な特性を決定するＰＮＰ接合が形成されていると、このＰＮＰ接合が汚染物質の影響を受けて、双方向ツェナーダイオードＩＺＤの特性変動が生じるおそれがある。

これに対し、トレンチＴＲが形成されている場合、一対のトレンチＴＲで挟まれた領域が双方向ツェナーダイオードＩＺＤの活性領域となる。すなわち、トレンチＴＲによって、双方向ツェナーダイオードＩＺＤの活性領域とその外側の端部領域とを分離することができる。この結果、半導体基板１Ｓの端部をダイシングにより切断する場合であっても、トレンチＴＲよりも内側にある双方向ツェナーダイオードＩＺＤのＰＮＰ接合はダメージを受けず保護される。さらに、半導体基板１Ｓの端部から浸入する汚染物質もトレンチＴＲで遮断されるため、トレンチＴＲの内側に形成されている双方向ツェナーダイオードＩＺＤのＰＮＰ接合は汚染物質から保護される。したがって、トレンチＴＲを形成することにより、双方向ツェナーダイオードＩＺＤの特性変動を抑制することができるのである。つまり、トレンチＴＲは、双方向ツェナーダイオードＩＺＤの活性領域を半導体基板１Ｓの端部領域から分離するアイソレーション領域として機能するものである。

このようなトレンチＴＲを形成したｐ型半導体領域ＰＲの表面には、保護絶縁膜ＩＦ１が形成されている。具体的に、トレンチＴＲの内壁を含むｐ型半導体領域ＰＲの表面に保護絶縁膜ＩＦ１が形成されている。この保護絶縁膜ＩＦ１は、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜にリンを添加したガラス状の膜であるＰＳＧ（phospho silicate glass）膜などから形成されている。

この保護絶縁膜ＩＦ１には開口部ＯＰが形成されており、この開口部ＯＰを含む保護絶縁膜ＩＦ１上に上部電極ＵＥが形成されている。具体的に、開口部ＯＰは、一対のトレンチＴＲで挟まれた活性領域内に形成されており、この開口部ＯＰの底部には、ｐ型半導体領域ＰＲが露出している。そして、本実施の形態１では、開口部ＯＰの内部からトレンチＴＲの内壁を覆う保護絶縁膜ＩＦ１上に延在して上部電極ＵＥが形成されている。これにより、上部電極ＵＥは、開口部ＯＰの底面に露出するｐ型半導体領域ＰＲと接触していることになる。上部電極ＵＥは、金属膜あるいは金属化合物膜などの導体膜から形成されており、例えば、アルミニウム−シリコン膜から形成されている。

ここで、本実施の形態１における第１特徴点は、上部電極ＵＥを、開口部ＯＰ内からトレンチＴＲ（アイソレーション領域）までを覆うように延在して形成している点にある。つまり、図８に示すように、本実施の形態１における双方向ツェナーダイオードＩＺＤでは、トレンチＴＲの内壁を覆うように上部電極ＵＥが形成されている。この上部電極ＵＥは、例えば、アルミニウム−シリコン膜などの金属を含む導体膜から形成されているので、遮光性を有する。すなわち、本実施の形態１における双方向ツェナーダイオードＩＺＤでは、トレンチＴＲの内壁が遮光性を有する上部電極ＵＥ（遮光膜）で覆われていることになる。したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。つまり、本実施の形態１における双方向ツェナーダイオードＩＺＤでは、ｐｎ接合において、光電効果に起因してｎ型半導体領域ＮＲからｐ型半導体領域ＰＲへ流れるリーク電流を低減することができる。このことは、双方向ツェナーダイオードＩＺＤと並列接続されている発光ダイオードＬＥＤに流れる電流を確保することができ、電流の損失を低減できることを意味している。すなわち、双方向ツェナーダイオードＩＺＤでのリーク電流を低減することができるので、発光ダイオードＬＥＤを発光させるための電流使用効率が向上し、発光ダイオードＬＥＤの発光に寄与しない無駄な電流を少なくすることができる。このように、本実施の形態１における双方向ツェナーダイオードＩＺＤによれば、光電効果によるリーク電流を低減することができる結果、発光ダイオードＬＥＤでの電流使用効率を向上することができる。

さらに、上部電極ＵＥをトレンチＴＲの内壁を覆うように形成する構成により、以下に示す利点も得ることができる。例えば、半導体基板１Ｓの上面（表面）側にトレンチＴＲを形成すると、トレンチＴＲを形成している半導体基板１Ｓの表面と、トレンチＴＲを形成していない半導体基板１Ｓの裏面との応力の差異により、半導体基板１Ｓに反りが発生しやすくなる。このとき、本実施の形態１では、トレンチＴＲの内壁を覆うように上部電極ＵＥを形成しているので、このトレンチＴＲの内壁に形成された上部電極ＵＥにより半導体基板１Ｓの反りが緩和される。つまり、本実施の形態１では、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止するために、トレンチＴＲの内壁を覆うように上部電極ＵＥを形成しているが、この構成は、半導体基板１Ｓの反りを防止するという副次的な効果も奏するのである。

続いて、本実施の形態１における第２特徴点は、トレンチＴＲの内壁を覆うように形成されている上部電極ＵＥが半導体基板１Ｓの端部領域まで形成されていない点にある。例えば、上部電極ＵＥを半導体基板１Ｓの端部領域まで形成すると、外部から半導体基板１Ｓの端部領域へ浸入してくる水分に接触して上部電極ＵＥが腐蝕し、双方向ツェナーダイオードＩＺＤの特性変動が生じるおそれがある。これに対し、本実施の形態１における双方向ツェナーダイオードＩＺＤでは、半導体基板１Ｓの端部領域まで上部電極ＵＥが延在していないので、外部から半導体基板１Ｓの端部領域へ浸入してくる水分と上部電極ＵＥが接触することを抑制できる。このため、上部電極ＵＥの腐蝕を抑制することができ、双方向ツェナーダイオードＩＺＤの信頼性を向上することができる。

さらに、上部電極ＵＥを半導体基板１Ｓの端部領域まで形成しないことにより、以下の利点も得ることができる。例えば、上部電極ＵＥがトレンチＴＲの外側領域である半導体基板１Ｓの端部領域まで形成されている場合、保護絶縁膜ＩＦ１の形成不良が生じると、上部電極ＵＥと保護絶縁膜ＩＦ１の下層に形成されている半導体領域が直接接触することになる。すると、トレンチＴＲの内側（活性領域）にある半導体領域と、トレンチＴＲの外側にある半導体領域が接続されて特性変動が生じてしまうおそれがある。つまり、双方向ツェナーダイオードＩＺＤとして機能しなくなるおそれがある。これに対し、本実施の形態１のように、トレンチＴＲの外側の端部領域まで上部電極ＵＥが延在していない場合には、端部領域に形成されている保護絶縁膜ＩＦ１の形成不良が生じても、端部領域において、上部電極ＵＥと半導体領域が直接接触することを防止できる。したがって、本実施の形態１では、トレンチＴＲの外側にある端部領域で保護絶縁膜ＩＦ１の形成不良が生じても、上部電極ＵＥと半導体領域との接触を抑制できるので、双方向ツェナーダイオードＩＺＤの特性変動を抑制でき、双方向ツェナーダイオードＩＺＤの信頼性を向上することができる。

さらに、本実施の形態１における双方向ツェナーダイオードＩＺＤには、以下に示す利点もある。図９は、本実施の形態１における双方向ツェナーダイオードＩＺＤの電流（Ｉ）−電圧（Ｖ）特性を示すグラフである。図９において、横軸は電圧（Ｖ）を示しており、縦軸は電流（Ｉ）を示している。この図９に示すように、本実施の形態１における双方向ツェナーダイオードＩＺＤは、トレンチ構造をとっている結果、順方向と逆方向の両方向で同特性を有している。すなわち、図９において、順方向および逆方向のツェナー電圧Ｖｚの絶対値が等しくなっている。したがって、本実施の形態１における双方向ツェナーダイオードＩＺＤは、図９に示すように極性に関係なく使用可能であり、例えば、双方向ツェナーダイオードＩＺＤを使用する使用者が順方向と逆方向の極性を確認する必要がなく、利便性が向上する利点を有していることになる。

次に、本実施の形態１における双方向ツェナーダイオードＩＺＤの変形例について説明する。図１０は、変形例における双方向ツェナーダイオードＩＺＤの構造を示す断面図である。図１０に示す双方向ツェナーダイオードＩＺＤと、図８に示す双方向ツェナーダイオードＩＺＤの構成はほぼ同様であるため、異なる点について説明する。具体的に、図８に示す双方向ツェナーダイオードＩＺＤは、トレンチＴＲの内壁（両側の側面）を覆うように上部電極ＵＥが形成されている。これに対し、図１０に示す双方向ツェナーダイオードＩＺＤでは、上部電極ＵＥが開口部ＯＰ内から延在して、少なくともトレンチＴＲの両側面のうち、双方向ツェナーダイオードＩＺＤが形成される活性領域と接する側の側面（片側の側面）を覆うように形成されている。このように構成する場合であっても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。つまり、トレンチＴＲの両側の側面のうち、トレンチＴＲの内側に形成されている活性領域のｐｎ接合に光が照射されなければ、光電効果に起因したリーク電流を低減することができるのである。このことから、本実施の形態１における双方向ツェナーダイオードＩＺＤは、図１０に示す双方向ツェナーダイオードＩＺＤのように、少なくとも、トレンチＴＲの両側面のうち、双方向ツェナーダイオードＩＺＤが形成される活性領域と接する側の側面（片側の側面）を覆うように上部電極ＵＥを形成するように構成してもよい。

本実施の形態１における双方向ツェナーダイオードＩＺＤは上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。まず、図１１に示すように、導電型不純物としてホウ素（Ｂ）などのｐ型不純物を導入したｐ型の半導体基板１Ｓを用意する。次に、図１２に示すように、ｐ型の半導体基板１Ｓ上にｎ型半導体領域ＮＲを形成する。このｎ型半導体領域ＮＲは、例えば、エピタキシャル成長法を使用することにより形成することができる。このｎ型半導体領域ＮＲには、導電型不純物としてリン（Ｐ）などのｎ型不純物が導入されている。

続いて、図１３に示すように、ｎ型半導体領域ＮＲ上にｐ型半導体領域ＰＲを形成する。ｐ型半導体領域ＰＲは、例えば、イオン注入法により、ホウ素（Ｂ）などのｐ型不純物をｎ型半導体領域ＮＲに導入し、その後、導入したｐ型不純物を熱処理により拡散させることにより形成することができる。このようにして、半導体基板１Ｓ、ｎ型半導体領域ＮＲおよびｐ型半導体領域ＰＲによってＰＮＰ接合を形成することができる。

次に、図１４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、トレンチＴＲ（溝）を形成する。このトレンチＴＲは、ｐ型半導体領域ＰＲの表面から、ｐ型半導体領域ＰＲとｎ型半導体領域ＮＲを貫通して半導体基板１Ｓの内部に達するように形成される。これにより、一対のトレンチＴＲで挟まれた活性領域が区画される。

その後、図１５に示すように、トレンチＴＲの内壁（側面および底面）を含むｐ型半導体領域ＰＲ上に保護絶縁膜ＩＦ１を形成する。この保護絶縁膜ＩＦ１は、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜にリンを添加したガラス状の膜であるＰＳＧ膜などから形成することができる。

次に、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、保護絶縁膜ＩＦ１に開口部ＯＰを形成する。この開口部ＯＰは、一対のトレンチＴＲで挟まれた活性領域の一部を開口してｐ型半導体領域ＰＲの一部を露出するように形成される。

続いて、図１７に示すように、開口部ＯＰ内を含む保護絶縁膜ＩＦ１上に金属を含む導体膜ＭＦ１（遮光膜）を形成する。この導体膜ＭＦ１は、例えば、アルミニウム−シリコン膜などの遮光性を有する膜から形成されており、例えば、スパッタリング法を使用することにより形成することができる。導体膜ＭＦ１は、開口部ＯＰ内でｐ型半導体領域ＰＲと接触するとともに、トレンチＴＲの内壁を覆うように形成されている。

そして、図１８に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、導体膜ＭＦ１をパターニングする。導体膜ＭＦ１のパターニングは、導体膜ＭＦ１が開口部ＯＰ内からトレンチＴＲの内壁上を覆うまで延在するように行なわれる。これにより、開口部ＯＰ内でｐ型半導体領域ＰＲと接触し、かつ、トレンチＴＲの内壁を覆う上部電極ＵＥを形成することができる。つまり、トレンチＴＲの内壁が遮光性を有する上部電極ＵＥ（遮光膜）で覆われていることになる。したがって、トレンチＴＲの内部に光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。

次に、図１９に示すように、半導体基板１Ｓの裏面を研磨（バックグラインド）することにより、半導体基板１Ｓの厚さを薄くする。その後、図８に示すように、半導体基板１Ｓの裏面に裏面電極ＢＥを形成する。裏面電極ＢＥは、例えば、金膜から形成されており、例えば、蒸着法を使用することより形成することができる。

以上のようにして、本実施の形態１における双方向ツェナーダイオードＩＺＤを製造することができる。本実施の形態１における双方向ツェナーダイオードＩＺＤでは、トレンチＴＲの内壁が遮光性を有する上部電極ＵＥ（遮光膜）で覆われていることになる。したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、本実施の形態１によれば、光電効果によるリーク電流を低減することができる。

（実施の形態２）
本実施の形態２では、トレンチＴＲの内部を充填膜で埋め込む例について説明する。図２０は、本実施の形態２における双方向ツェナーダイオードＩＺＤの構造を示す断面図である。図２０に示す本実施の形態２における双方向ツェナーダイオードＩＺＤの構造は、図８に示す前記実施の形態１における双方向ツェナーダイオードＩＺＤの構造とほぼ同様であるため、異なる点を説明する。本実施の形態２における双方向ツェナーダイオードＩＺＤの特徴点は、図２０に示すように、トレンチＴＲの内部に、例えば、酸化シリコン膜からなる絶縁膜ＩＦ２を介して、ポリシリコン膜ＰＦ１が充填されている点にある。

これにより、トレンチＴＲの内部はポリシリコン膜ＰＦ１で埋め込まれるので、トレンチＴＲの表面とｐ型半導体領域ＰＲの表面が揃うことになる。この結果、ポリシリコン膜ＰＦ１を充填したトレンチＴＲの表面とｐ型半導体領域ＰＲの表面とにわたって平坦性が向上するので、トレンチＴＲ上を含むｐ型半導体領域ＰＲ上に保護絶縁膜ＩＦ１を形成しやすくなる利点がある。

なお、本実施の形態２ではトレンチＴＲの内部に絶縁膜ＩＦ２を介してポリシリコン膜ＰＦ１を充填する例について説明しているが、トレンチＴＲの内部に絶縁膜だけを埋め込むように構成してもよい。

本実施の形態２における双方向ツェナーダイオードＩＺＤでも前記実施の形態１における双方向ツェナーダイオードＩＺＤと同様に、上部電極ＵＥを、開口部ＯＰ内からトレンチＴＲ（アイソレーション領域）までを覆うように延在して形成している。したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。つまり、本実施の形態２における双方向ツェナーダイオードＩＺＤでも、ｐｎ接合において、光電効果に起因してｎ型半導体領域ＮＲからｐ型半導体領域ＰＲへ流れるリーク電流を低減することができる。このことは、例えば、双方向ツェナーダイオードＩＺＤと並列接続されている発光ダイオードＬＥＤに流れる電流を確保することができ、電流の損失を低減できることを意味している。すなわち、双方向ツェナーダイオードＩＺＤでのリーク電流を低減することができるので、発光ダイオードＬＥＤを発光させるための電流使用効率が向上し、発光ダイオードＬＥＤの発光に寄与しない無駄な電流を少なくすることができる。このように、本実施の形態２における双方向ツェナーダイオードＩＺＤによっても、光電効果によるリーク電流を低減することができる結果、発光ダイオードＬＥＤでの電流使用効率を向上することができる。

本実施の形態２における双方向ツェナーダイオードＩＺＤは上記のように構成されており、その製造方法も前記実施の形態１とほぼ同様である。具体的に、図１１から図１４に示す工程を実施する。そして、トレンチＴＲの内壁を含むｐ型半導体領域ＰＲの表面に絶縁膜ＩＦ２を形成した後、このトレンチＴＲを埋め込むようにポリシリコン膜ＰＦ１を形成する。続いて、ｐ型半導体領域ＰＲの表面上に形成されている不要なポリシリコン膜ＰＦ１と絶縁膜ＩＦ２を除去することにより、トレンチＴＲ内にだけ絶縁膜ＩＦ２とポリシリコン膜ＰＦ１を残存させる。その後の工程は、前記実施の形態１とほぼ同様である。以上のようにして、本実施の形態２における双方向ツェナーダイオードＩＺＤを製造することができる。

（実施の形態３）
本実施の形態３では、アイソレーション領域を半導体領域から形成する例について説明する。図２１は、本実施の形態３における双方向ツェナーダイオードＩＺＤの構造を示す断面図である。図２１に示す本実施の形態３における双方向ツェナーダイオードＩＺＤの構造は、図８に示す前記実施の形態１における双方向ツェナーダイオードＩＺＤの構造とほぼ同様であるため、異なる点を説明する。本実施の形態３における双方向ツェナーダイオードＩＺＤの特徴点は、図２１に示すように、アイソレーション領域がｎ型半導体領域ＮＲ２から形成されている点にある。このｎ型半導体領域ＮＲ２は、ｐ型半導体領域ＰＲの表面からｎ型半導体領域ＮＲへ達するように形成されており、ｎ型半導体領域ＮＲ２の不純物濃度は、ｎ型半導体領域ＮＲの不純物濃度よりも高くなっている。

このように本実施の形態３では、前記実施の形態１や前記実施の形態２のようにアイソレーション領域をトレンチＴＲから形成するのではなく、ｎ型半導体領域ＮＲ２から形成している。このため、トレンチＴＲを形成する工程を省略することができる利点がある。さらに、トレンチＴＲを形成していないため、ｐ型半導体領域ＰＲとアイソレーション領域であるｎ型半導体領域ＮＲ２の表面が揃っているので、ｎ型半導体領域ＮＲ２（アイソレーション領域）を含むｐ型半導体領域ＰＲ上に保護絶縁膜ＩＦ１を形成しやすくなる利点も有する。

本実施の形態３における双方向ツェナーダイオードＩＺＤでも前記実施の形態１における双方向ツェナーダイオードＩＺＤと同様に、上部電極ＵＥを、開口部ＯＰ内からアイソレーション領域（ｎ型半導体領域ＮＲ２）までを覆うように延在して形成している。したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。つまり、本実施の形態３における双方向ツェナーダイオードＩＺＤでも、ｐｎ接合において、光電効果に起因してｎ型半導体領域ＮＲからｐ型半導体領域ＰＲへ流れるリーク電流を低減することができる。このことは、例えば、双方向ツェナーダイオードＩＺＤと並列接続されている発光ダイオードＬＥＤに流れる電流を確保することができ、電流の損失を低減できることを意味している。すなわち、双方向ツェナーダイオードＩＺＤでのリーク電流を低減することができるので、発光ダイオードＬＥＤを発光させるための電流使用効率が向上し、発光ダイオードＬＥＤの発光に寄与しない無駄な電流を少なくすることができる。このように、本実施の形態３における双方向ツェナーダイオードＩＺＤによっても、光電効果によるリーク電流を低減することができる結果、発光ダイオードＬＥＤでの電流使用効率を向上することができる。

本実施の形態３における双方向ツェナーダイオードＩＺＤは上記のように構成されており、その製造方法も前記実施の形態１とほぼ同様である。具体的に、図１１から図１３に示す工程を実施する。そして、図１４に示す工程の代わりに、フォトリソグラフィ技術およびイオン注入法を使用することにより、アイソレーション領域となるｎ型半導体領域ＮＲ２を形成する。その後の工程は、アイソレーション領域がトレンチＴＲの代わりにｎ型半導体領域ＮＲ２となる点を除いて前記実施の形態１とほぼ同様である。以上のようにして、本実施の形態３における双方向ツェナーダイオードＩＺＤを製造することができる。

（実施の形態４）
前記実施の形態１〜３では、双方向ツェナーダイオードＩＺＤについて説明したが、本実施の形態４では、ツェナーダイオードＺＤに本発明を適用する例について説明する。前記実施の形態１で説明したように、発光ダイオードＬＥＤをマトリクス状に連結して使用する場合、回り込み電流を抑制する観点から、個々の発光ダイオードＬＥＤには、サージ電圧から発光ダイオードＬＥＤを保護する双方向ツェナーダイオードＩＺＤを並列に接続することが望ましい。ただし、発光ダイオードＬＥＤを単体で使用する場合は、回り込み電流が生じないことから、発光ダイオードＬＥＤに、サージ電圧から発光ダイオードＬＥＤを保護するツェナーダイオードＺＤを逆並列に接続することも考えられる。したがって、発光ダイオードＬＥＤとツェナーダイオードＺＤとを１パッケージ化することも考えられ、この場合も、ツェナーダイオードＺＤには、光電効果によるリーク電流を低減することが要求される。したがって、前記実施の形態１〜３の双方向ツェナーダイオードＩＺＤで説明した技術的思想は、ツェナーダイオードＺＤにも適用可能である。

そこで、本実施の形態４では、ツェナーダイオードＺＤに本発明を適用する例について説明する。図２２は、本実施の形態４におけるツェナーダイオードＺＤを上面から見た平面図である。図２２において、矩形形状をした半導体基板１Ｓには、円形の上部電極ＵＥが形成されている。次に、この本実施の形態４におけるツェナーダイオードＺＤの詳細な構成について図２３を参照しながら説明する。

図２３は、図２２のＡ−Ａ線で切断した断面図である。図２３において、ｐ型の半導体基板１Ｓの裏面（下面）には、例えば、金膜からなる裏面電極ＢＥが形成されている。一方、ｐ型の半導体基板１Ｓの上面には、ｎ型半導体領域ＮＲが形成されている。これらの半導体基板１Ｓとｎ型半導体領域ＮＲにより、ツェナーダイオードＺＤのＰＮ接合が形成される。

そして、ｎ型半導体領域ＮＲの表面から、ｎ型半導体領域ＮＲを貫通して半導体基板１Ｓの内部に達する一対のトレンチＴＲが形成されている。この一対のトレンチＴＲで挟まれた領域がツェナーダイオードＺＤとして機能する活性領域である。つまり、トレンチ構造のツェナーダイオードＺＤでは、一対のトレンチＴＲによって活性領域が区画されており、この区画された活性領域にツェナーダイオードＺＤが形成されていることになる。

このようなトレンチＴＲを形成したｎ型半導体領域ＮＲの表面には、保護絶縁膜ＩＦ１が形成されている。具体的に、トレンチＴＲの内壁を含むｎ型半導体領域ＮＲの表面に保護絶縁膜ＩＦ１が形成されている。この保護絶縁膜ＩＦ１は、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜にリンを添加したガラス状の膜であるＰＳＧ膜などから形成されている。

この保護絶縁膜ＩＦ１には開口部ＯＰが形成されており、この開口部ＯＰを含む保護絶縁膜ＩＦ１上に上部電極ＵＥが形成されている。具体的に、開口部ＯＰは、一対のトレンチＴＲで挟まれた活性領域内に形成されており、この開口部ＯＰの底部には、ｎ型半導体領域ＮＲが露出している。そして、本実施の形態４では、開口部ＯＰの内部からトレンチＴＲの内壁を覆う保護絶縁膜ＩＦ１上に延在して上部電極ＵＥが形成されている。これにより、上部電極ＵＥは、開口部ＯＰの底面に露出するｎ型半導体領域ＮＲと接触していることになる。上部電極ＵＥは、金属膜あるいは金属化合物膜などの導体膜から形成されており、例えば、アルミニウム−シリコン膜から形成されている。

ここで、本実施の形態４でも、上部電極ＵＥを、開口部ＯＰ内からトレンチＴＲ（アイソレーション領域）までを覆うように延在して形成している。つまり、図２３に示すように、本実施の形態４におけるツェナーダイオードＺＤでは、トレンチＴＲの内壁を覆うように上部電極ＵＥが形成されている。この上部電極ＵＥは、例えば、アルミニウム−シリコン膜などの金属を含む導体膜から形成されているので、遮光性を有する。すなわち、本実施の形態４におけるツェナーダイオードＺＤでは、トレンチＴＲの内壁が遮光性を有する上部電極ＵＥ（遮光膜）で覆われていることになる。したがって、ツェナーダイオードＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲと半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。つまり、本実施の形態４におけるツェナーダイオードＺＤでは、ｐｎ接合において、光電効果に起因してｎ型半導体領域ＮＲから半導体基板１Ｓへ流れるリーク電流を低減することができる。このことは、ツェナーダイオードＺＤと逆並列接続されている発光ダイオードＬＥＤに流れる電流を確保することができ、電流の損失を低減できることを意味している。すなわち、ツェナーダイオードＺＤでのリーク電流を低減することができるので、発光ダイオードＬＥＤを発光させるための電流使用効率が向上し、発光ダイオードＬＥＤの発光に寄与しない無駄な電流を少なくすることができる。このように、本実施の形態４におけるツェナーダイオードＺＤによれば、光電効果によるリーク電流を低減することができる結果、発光ダイオードＬＥＤでの電流使用効率を向上することができる。

次に、本実施の形態４におけるツェナーダイオードＺＤの変形例について説明する。図２４は、変形例におけるツェナーダイオードＺＤの構造を示す断面図である。図２４に示すツェナーダイオードＺＤと、図２３に示すツェナーダイオードＺＤの構成はほぼ同様であるため、異なる点について説明する。具体的に、図２３に示すツェナーダイオードＺＤは、トレンチＴＲの内壁（両側の側面）を覆うように上部電極ＵＥが形成されている。これに対し、図２４に示すツェナーダイオードＺＤでは、上部電極ＵＥが開口部ＯＰ内から延在して、少なくともトレンチＴＲの両側面のうち、ツェナーダイオードＺＤが形成される活性領域と接する側の側面（片側の側面）を覆うように形成されている。このように構成する場合であっても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲと半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。つまり、トレンチＴＲの両側の側面のうち、トレンチＴＲの内側に形成されている活性領域のｐｎ接合に光が照射されなければ、光電効果に起因したリーク電流を低減することができるのである。このことから、本実施の形態４におけるツェナーダイオードＺＤは、図２４に示すツェナーダイオードＺＤのように、少なくとも、トレンチＴＲの両側面のうち、ツェナーダイオードＺＤが形成される活性領域と接する側の側面（片側の側面）を覆うように上部電極ＵＥを形成するように構成してもよい。

本実施の形態４におけるツェナーダイオードＺＤは上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。まず、図２５に示すように、導電型不純物としてホウ素（Ｂ）などのｐ型不純物を導入したｐ型の半導体基板１Ｓを用意する。次に、図２６に示すように、ｐ型の半導体基板１Ｓ上にｎ型半導体領域ＮＲを形成する。このｎ型半導体領域ＮＲは、例えば、エピタキシャル成長法を使用することにより形成することができる。このｎ型半導体領域ＮＲには、導電型不純物としてリン（Ｐ）などのｎ型不純物が導入されている。このようにして、半導体基板１Ｓとｎ型半導体領域ＮＲによってＰＮ接合を形成することができる。

次に、図２７に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、トレンチＴＲ（溝）を形成する。このトレンチＴＲは、ｎ型半導体領域ＮＲの表面から、ｎ型半導体領域ＮＲを貫通して半導体基板１Ｓの内部に達するように形成される。これにより、一対のトレンチＴＲで挟まれた活性領域が区画される。

その後、図２８に示すように、トレンチＴＲの内壁（側面および底面）を含むｎ型半導体領域ＮＲ上に保護絶縁膜ＩＦ１を形成する。この保護絶縁膜ＩＦ１は、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜にリンを添加したガラス状の膜であるＰＳＧ膜などから形成することができる。

次に、図２９に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、保護絶縁膜ＩＦ１に開口部ＯＰを形成する。この開口部ＯＰは、一対のトレンチＴＲで挟まれた活性領域の一部を開口してｎ型半導体領域ＮＲの一部を露出するように形成される。

続いて、図３０に示すように、開口部ＯＰ内を含む保護絶縁膜ＩＦ１上に金属を含む導体膜ＭＦ１（遮光膜）を形成する。この導体膜ＭＦ１は、例えば、アルミニウム−シリコン膜などの遮光性を有する膜から形成されており、例えば、スパッタリング法を使用することにより形成することができる。導体膜ＭＦ１は、開口部ＯＰ内でｎ型半導体領域ＮＲと接触するとともに、トレンチＴＲの内壁を覆うように形成されている。

そして、図３１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、導体膜ＭＦ１をパターニングする。導体膜ＭＦ１のパターニングは、導体膜ＭＦ１が開口部ＯＰ内からトレンチＴＲの内壁上を覆うまで延在するように行なわれる。これにより、開口部ＯＰ内でｎ型半導体領域ＮＲと接触し、かつ、トレンチＴＲの内壁を覆う上部電極ＵＥを形成することができる。つまり、トレンチＴＲの内壁が遮光性を有する上部電極ＵＥ（遮光膜）で覆われていることになる。したがって、トレンチＴＲの内部に光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲと半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。

次に、図３２に示すように、半導体基板１Ｓの裏面を研磨（バックグラインド）することにより、半導体基板１Ｓの厚さを薄くする。その後、図２３に示すように、半導体基板１Ｓの裏面に裏面電極ＢＥを形成する。裏面電極ＢＥは、例えば、金膜から形成されており、例えば、蒸着法を使用することより形成することができる。

以上のようにして、本実施の形態４におけるツェナーダイオードＺＤを製造することができる。本実施の形態４におけるツェナーダイオードＺＤでは、トレンチＴＲの内壁が遮光性を有する上部電極ＵＥ（遮光膜）で覆われていることになる。したがって、ツェナーダイオードＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲと半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、本実施の形態４によれば、光電効果によるリーク電流を低減することができる。

（実施の形態５）
本実施の形態５では、トレンチＴＲの内部を充填膜で埋め込む例について説明する。図３３は、本実施の形態５におけるツェナーダイオードＺＤの構造を示す断面図である。図３３に示す本実施の形態５におけるツェナーダイオードＺＤの構造は、図２３に示す前記実施の形態４におけるツェナーダイオードＺＤの構造とほぼ同様であるため、異なる点を説明する。本実施の形態５におけるツェナーダイオードＺＤの特徴点は、図３３に示すように、トレンチＴＲの内部に、例えば、酸化シリコン膜からなる絶縁膜ＩＦ２を介して、ポリシリコン膜ＰＦ１が充填されている点にある。

これにより、トレンチＴＲの内部はポリシリコン膜ＰＦ１で埋め込まれるので、トレンチＴＲの表面とｎ型半導体領域ＮＲの表面が揃うことになる。この結果、ポリシリコン膜ＰＦ１を充填したトレンチＴＲの表面とｎ型半導体領域ＮＲの表面とにわたって平坦性が向上するので、トレンチＴＲ上を含むｎ型半導体領域ＮＲ上に保護絶縁膜ＩＦ１を形成しやすくなる利点がある。

なお、本実施の形態５ではトレンチＴＲの内部に絶縁膜ＩＦ２を介してポリシリコン膜ＰＦ１を充填する例について説明しているが、トレンチＴＲの内部に絶縁膜だけを埋め込むように構成してもよい。

本実施の形態５におけるツェナーダイオードＺＤでも前記実施の形態４におけるツェナーダイオードＺＤと同様に、上部電極ＵＥを、開口部ＯＰ内からトレンチＴＲ（アイソレーション領域）までを覆うように延在して形成している。したがって、ツェナーダイオードＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲと半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。つまり、本実施の形態５におけるツェナーダイオードＺＤでも、ｐｎ接合において、光電効果に起因してｎ型半導体領域ＮＲから半導体基板１Ｓへ流れるリーク電流を低減することができる。このことは、例えば、ツェナーダイオードＺＤと逆並列接続されている発光ダイオードＬＥＤに流れる電流を確保することができ、電流の損失を低減できることを意味している。すなわち、ツェナーダイオードＺＤでのリーク電流を低減することができるので、発光ダイオードＬＥＤを発光させるための電流使用効率が向上し、発光ダイオードＬＥＤの発光に寄与しない無駄な電流を少なくすることができる。このように、本実施の形態５におけるツェナーダイオードＺＤによっても、光電効果によるリーク電流を低減することができる結果、発光ダイオードＬＥＤでの電流使用効率を向上することができる。

本実施の形態５におけるツェナーダイオードＺＤは上記のように構成されており、その製造方法も前記実施の形態４とほぼ同様である。具体的に、図２５から図２７に示す工程を実施する。そして、トレンチＴＲの内壁を含むｎ型半導体領域ＮＲの表面に絶縁膜ＩＦ２を形成した後、このトレンチＴＲを埋め込むようにポリシリコン膜ＰＦ１を形成する。続いて、ｎ型半導体領域ＮＲの表面上に形成されている不要なポリシリコン膜ＰＦ１と絶縁膜ＩＦ２を除去することにより、トレンチＴＲ内にだけ絶縁膜ＩＦ２とポリシリコン膜ＰＦ１を残存させる。その後の工程は、前記実施の形態４とほぼ同様である。以上のようにして、本実施の形態５におけるツェナーダイオードＺＤを製造することができる。

（実施の形態６）
本実施の形態６では、アイソレーション領域を半導体領域から形成する例について説明する。図３４は、本実施の形態６におけるツェナーダイオードＺＤの構造を示す断面図である。図３４に示す本実施の形態６におけるツェナーダイオードＺＤの構造は、図２３に示す前記実施の形態４におけるツェナーダイオードＺＤの構造とほぼ同様であるため、異なる点を説明する。本実施の形態６におけるツェナーダイオードＺＤの特徴点は、図３４に示すように、アイソレーション領域がｐ型半導体領域ＰＲ１から形成されている点にある。このｐ型半導体領域ＰＲ１は、ｎ型半導体領域ＮＲの表面から半導体基板１Ｓの内部へ達するように形成されており、ｐ型半導体領域ＰＲ１の不純物濃度は、半導体基板１Ｓの不純物濃度よりも高くなっている。

このように本実施の形態６では、前記実施の形態４や前記実施の形態５のようにアイソレーション領域をトレンチＴＲから形成するのではなく、ｐ型半導体領域ＰＲ１から形成している。このため、トレンチＴＲを形成する工程を省略することができる利点がある。さらに、トレンチＴＲを形成していないため、ｎ型半導体領域ＮＲとアイソレーション領域であるｐ型半導体領域ＰＲ１の表面が揃っているので、ｐ型半導体領域ＰＲ１（アイソレーション領域）を含むｎ型半導体領域ＮＲ上に保護絶縁膜ＩＦ１を形成しやすくなる利点も有する。

本実施の形態６におけるツェナーダイオードＺＤでも前記実施の形態４におけるツェナーダイオードＺＤと同様に、上部電極ＵＥを、開口部ＯＰ内からアイソレーション領域（ｐ型半導体領域ＰＲ１）までを覆うように延在して形成している。したがって、ツェナーダイオードＺＤに光が照射されても、ｐ型半導体領域ＰＲ１とｎ型半導体領域ＮＲの境界に形成されているｐｎ接合や、ｎ型半導体領域ＮＲと半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。このことは、例えば、ツェナーダイオードＺＤと逆並列接続されている発光ダイオードＬＥＤに流れる電流を確保することができ、電流の損失を低減できることを意味している。すなわち、ツェナーダイオードＺＤでのリーク電流を低減することができるので、発光ダイオードＬＥＤを発光させるための電流使用効率が向上し、発光ダイオードＬＥＤの発光に寄与しない無駄な電流を少なくすることができる。このように、本実施の形態６におけるツェナーダイオードＺＤによっても、光電効果によるリーク電流を低減することができる結果、発光ダイオードＬＥＤでの電流使用効率を向上することができる。

本実施の形態６におけるツェナーダイオードＺＤは上記のように構成されており、その製造方法も前記実施の形態４とほぼ同様である。具体的に、図２５から図２６に示す工程を実施する。そして、図２７に示す工程の代わりに、フォトリソグラフィ技術およびイオン注入法を使用することにより、アイソレーション領域となるｐ型半導体領域ＰＲ１を形成する。その後の工程は、アイソレーション領域がトレンチＴＲの代わりにｐ型半導体領域ＰＲ１となる点を除いて前記実施の形態４とほぼ同様である。以上のようにして、本実施の形態６におけるツェナーダイオードＺＤを製造することができる。

（実施の形態７）
前記実施の形態１〜３では双方向ツェナーダイオードのデバイス構造について説明し、前記実施の形態４〜６ではツェナーダイオードのデバイス構造について説明した。本実施の形態７では、前記実施の形態１〜３で説明した双方向ツェナーダイオードと発光ダイオードとを１パッケージ化したパッケージ構造、あるいは、前記実施の形態４〜６で説明したツェナーダイオードと発光ダイオードとを１パッケージ化したパッケージ構造について説明する。

図３５は、本実施の形態７における半導体装置（パッケージ構造）を示す平面図である。図３５に示すように、本実施の形態７におけるパッケージＰＡＣ１（半導体装置）は、矩形形状の配線基板ＷＢを有し、この配線基板ＷＢ上に配線ＷＬ１および配線ＷＬ２が形成されている。この配線ＷＬ１と配線ＷＬ２は電気的に分離されている。配線ＷＬ１上には、半導体チップＣＨＰ１が搭載されており、この半導体チップＣＨＰ１と配線ＷＬ１とはワイヤＷ１Ａで接続されており、また、半導体チップＣＨＰ１と配線ＷＬ２とはワイヤＷ１Ｂで接続されている。この半導体チップＣＨＰ１には、発光ダイオードが形成されている。一方、配線ＷＬ２上には半導体チップＣＨＰ２が搭載されており、この半導体チップＣＨＰ２と配線ＷＬ１とはワイヤＷ２で接続されている。この半導体チップＣＨＰ２には、双方向ツェナーダイオード、あるいは、ツェナーダイオードが形成されている。したがって、半導体チップＣＨＰ２は、裏面電極が配線ＷＬ２と接続されている。

図３６は、図３５に示すパッケージＰＡＣ１の一断面を示す断面図である。図３６において、配線基板ＷＢには配線ＷＬ１と配線ＷＬ２が形成されており、配線ＷＬ１上に半導体チップＣＨＰ１が搭載され、配線ＷＬ２上に半導体チップＣＨＰ２が搭載されている。そして、半導体チップＣＨＰ１と配線ＷＬ１とはワイヤＷ１Ａで接続され、半導体チップＣＨＰ１と配線ＷＬ２とは配線Ｗ１Ｂで接続されている。一方、半導体チップＣＨＰ２は裏面電極で配線ＷＬ２と接続され、半導体チップＣＨＰ２と配線ＷＬ１とはワイヤＷ２で接続されている。このとき、半導体チップＣＨＰ１には発光ダイオードが形成されており、半導体チップＣＨＰ２には双方向ツェナーダイオード、あるいは、ツェナーダイオードが形成されている。さらに、配線基板ＷＢの上部には反射板ＲＢが形成されており、半導体チップＣＨＰ１と半導体チップＣＨＰ２は、蛍光体を含む樹脂ＭＲで封止されている。

このように構成されているパッケージＰＡＣ１により図１や図３に示す回路が形成される。パッケージＰＡＣ１では、配線ＷＬ１と配線ＷＬ２間に電流を流すと、半導体チップＣＨＰ１に形成されている発光ダイオードに電流が流れて発光する。例えば、半導体チップＣＨＰ１に形成されている発光ダイオードは青色発光ダイオードであり、青色光を発する。この発光ダイオードから発せられた青色光は、樹脂ＭＲに含有されている蛍光体に照射されることにより白色光に変換される。このようにして、パッケージＰＡＣ１から白色光を照射することができる。このとき、パッケージＰＡＣ１には反射板ＲＢが形成されているので、発光ダイオードから発せられた青色光は効率よく白色光に変換される。

ここで、例えば、外部からサージ電圧が発光ダイオードに印加されたとする。この場合、発光ダイオードと逆並列に接続されている双方向ツェナダイオード（ツェナーダイオード）にもサージ電圧が印加される。したがって、サージ電圧が双方向ツェナダイオード（ツェナーダイオード）の降伏電圧を超える場合、双方向ツェナーダイオード（ツェナーダイオード）が降伏して、サージ電圧が吸収されて小さなツェナー電圧に変換される。このため、発光ダイオードには、小さなツェナー電圧しか印加されないので、発光ダイオードをサージ電圧から保護することができる。

本実施の形態７で使用している半導体チップＣＨＰ２には、前記実施の形態１〜３の双方向ツェナーダイオードや前記実施の形態４〜６のツェナーダイオードが形成されている。このため、半導体チップＣＨＰ２を半導体チップＣＨＰ１と一緒に１パッケージ化しても、半導体チップＣＨＰ２において、光電効果に起因したリーク電流を低減することができる。このことは、半導体チップＣＨＰ１に形成されている発光ダイオードに流れる電流を確保することができることを意味し、電流の損失を低減できることを意味している。すなわち、半導体チップＣＨＰ２における光電効果によるリーク電流を低減することができるので、半導体チップＣＨＰ１に形成されている発光ダイオードを発光させるための電流使用効率が向上し、発光ダイオードの発光に寄与しない無駄な電流を少なくすることができる。そして、本実施の形態７におけるパッケージＰＡＣ１では、半導体チップＣＨＰ１と半導体チップＣＨＰ２とを１パッケージ化しているので、パッケージサイズの小型化を図ることができる。つまり、本実施の形態７におけるパッケージＰＡＣ１では、低消費電力化と小型化を両立したパッケージを提供することができる。

続いて、本実施の形態７における他のパッケージＰＡＣ２（半導体装置）の構成について説明する。図３７は、本実施の形態７における他の半導体装置（パッケージ構造）を示す平面図である。図３７に示すように、本実施の形態７におけるパッケージＰＡＣ２（半導体装置）は、矩形形状のリードＬ１と円形のリードＬ２とを有し、この円形のリードＬ２上に半導体チップＣＨＰ１と半導体チップＣＨＰ２が搭載されている。この矩形形状のリードＬ１と円形のリードＬ２とは電気的に分離されている。円形のリードＬ２上に搭載されている半導体チップＣＨＰ１とリードＬ２とはワイヤＷ１Ａで接続されており、半導体チップＣＨＰ１とリードＬ１とはワイヤＷ１Ｂで接続されている。この半導体チップＣＨＰ１には発光ダイオードが形成されている。さらに、半導体チップＣＨＰ１は蛍光体を含む樹脂ＭＲによって封止されている。一方、円形のリードＬ２上に搭載されている半導体チップＣＨＰ２とリードＬ１とはワイヤＷ２で接続されている。この半導体チップＣＨＰ２には、双方向ツェナーダイオード、あるいは、ツェナーダイオードが形成されている。したがって、半導体チップＣＨＰ２は、裏面電極がリードＬ２と接続されている。このように構成されているリードＬ１およびリードＬ２は、透明なガラスＧＬによって覆われている。

図３８は、図３７に示すパッケージＰＡＣ２の一断面を示す断面図である。図３８において、リードＬ１とリードＬ２が離間して配置されており、リードＬ２上に半導体チップＣＨＰ１と半導体チップＣＨＰ２が搭載されている。半導体チップＣＨＰ１は、リードＬ２に形成されている凹部に配置されており、蛍光体を含む樹脂ＭＲで封止されている。一方、半導体チップＣＨＰ２は、リードＬ２の端部領域に配置されている。そして、半導体チップＣＨＰ１とリードＬ２とはワイヤＷ１Ａと接続されており、半導体チップＣＨＰ１とリードＬ１とはワイヤＷ１Ｂと接続されている。また、半導体チップＣＨＰ２とリードＬ１とはワイヤＷ２で接続されている。これらのリードＬ１およびリードＬ２はガラスＧＬにより封止されている。

このように構成されているパッケージＰＡＣ２により図１や図３に示す回路が形成される。パッケージＰＡＣ２では、リードＬ１とリードＬ２間に電流を流すと、半導体チップＣＨＰ１に形成されている発光ダイオードに電流が流れて発光する。例えば、半導体チップＣＨＰ１に形成されている発光ダイオードは青色発光ダイオードであり、青色光を発する。この発光ダイオードから発せられた青色光は、樹脂ＭＲに含有されている蛍光体に照射されることにより白色光に変換される。このようにして、パッケージＰＡＣ２から白色光を照射することができる。

ここで、例えば、外部からサージ電圧が発光ダイオードに印加されたとする。この場合、発光ダイオードと逆並列に接続されている双方向ツェナダイオード（ツェナーダイオード）にもサージ電圧が印加される。したがって、サージ電圧が双方向ツェナダイオード（ツェナーダイオード）の降伏電圧を超える場合、双方向ツェナーダイオード（ツェナーダイオード）が降伏して、サージ電圧が吸収されて小さなツェナー電圧に変換される。このため、発光ダイオードには、小さなツェナー電圧しか印加されないので、発光ダイオードをサージ電圧から保護することができる。

本実施の形態７で使用している半導体チップＣＨＰ２には、前記実施の形態１〜３の双方向ツェナーダイオードや前記実施の形態４〜６のツェナーダイオードが形成されている。このため、半導体チップＣＨＰ２を半導体チップＣＨＰ１と一緒に１パッケージ化しても、半導体チップＣＨＰ２において、光電効果に起因したリーク電流を低減することができる。このことは、半導体チップＣＨＰ１に形成されている発光ダイオードに流れる電流を確保することができることを意味し、電流の損失を低減できることを意味している。すなわち、半導体チップＣＨＰ２における光電効果によるリーク電流を低減することができるので、半導体チップＣＨＰ１に形成されている発光ダイオードを発光させるための電流使用効率が向上し、発光ダイオードの発光に寄与しない無駄な電流を少なくすることができる。そして、本実施の形態７におけるパッケージＰＡＣ１では、半導体チップＣＨＰ１と半導体チップＣＨＰ２とを１パッケージ化しているので、パッケージサイズの小型化を図ることができる。つまり、本実施の形態７におけるパッケージＰＡＣ２でも、低消費電力化と小型化を両立したパッケージを提供することができる。

次に、上述したパッケージＰＡＣ２をマトリクス状に連結した複合パッケージＣＰＡＣ１について説明する。図３９は、本実施の形態７における複合パッケージＣＰＡＣ１の構造を示す斜視図である。図３９に示すように、複数のパッケージＰＡＣ２をアレイ状（マトリクス状）に基板ＳＢ上に配置する。これにより複合パッケージＣＰＡＣ１を形成することができる。この複合パッケージＣＰＡＣ１により、図４に示す回路が実現される。このように構成されている複合パッケージＣＰＡＣ１においても、個々のパッケージＰＡＣ２が低消費電力化と小型化を両立しているので、このような特徴を有するパッケージＰＡＣ２をアレイ状に配置した複合パッケージＣＰＡＣ１においても、低消費電力化と小型化を実現することができる。

（実施の形態８）
前記実施の形態７では、発光ダイオードを形成した半導体チップＣＨＰ１と、双方向ツェナーダイオード、あるいは、ツェナーダイオードを形成した半導体チップＣＨＰ２とを一緒に搭載したパッケージＰＡＣ１やパッケージＰＡＣ２について説明した。これらのパッケージＰＡＣ１やパッケージＰＡＣ２では、半導体チップＣＨＰ２をワイヤＷ２で配線やリードに接続している。したがって、このワイヤＷ２が発光ダイオードから照射される光の影となりパッケージＰＡＣ１やパッケージＰＡＣ２からの照射効率を低下させる要因となる可能性がある。そこで、本実施の形態８では、双方向ツェナーダイオードを形成した半導体チップＣＨＰ２をワイヤＷ２ではなくバンプ電極で接続できるデバイス構造について説明する。

図４０は、本実施の形態８における双方向ツェナーダイオードＩＺＤを上面から見た平面図である。図４０において、矩形形状をした半導体基板１Ｓには、矩形形状のアンダーバンプメタル膜ＵＢＭ１と矩形形状のアンダーバンプメタル膜ＵＢＭ２が離間して形成されている。そして、アンダーバンプメタル膜ＵＢＭ１上にバンプ電極ＢＭＰ１が形成されており、アンダーバンプメタル膜ＵＢＭ２上にバンプ電極ＢＭＰ２が形成されている。

次に、図４１は、図４０のＡ−Ａ線で切断した断面図である。図４１に示すように、ｎ型の半導体基板１Ｓ上にはｐ型半導体領域が形成されており、このｐ型半導体領域の表面からｐ型半導体領域を貫通して半導体基板１Ｓに達するトレンチＴＲ１（アイソレーション領域）およびトレンチＴＲ２（アイソレーション領域）が形成されている。一対のトレンチＴＲ１によって第１活性領域が区画され、この区画された第１活性領域に形成されているｐ型半導体領域がｐ型半導体領域ＰＲ１である。つまり、一対のトレンチＴＲで挟まれるようにｐ型半導体領域ＰＲ１が形成されている。同様に、一対のトレンチＴＲ２によって第２活性領域が区画され、この区画された第２活性領域に形成されているｐ型半導体領域がｐ型半導体領域ＰＲ２である。つまり、一対のトレンチＴＲで挟まれるようにｐ型半導体領域ＰＲ２が形成されている。

続いて、ｐ型半導体領域（ｐ型半導体領域ＰＲ１およびｐ型半導体領域ＰＲ２を含む）と一対のトレンチＴＲ１と一対のトレンチＴＲ２とを覆うように、ｐ型半導体領域の表面上に保護絶縁膜ＩＦ１が形成されている。保護絶縁膜ＩＦ１は、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜にリンを添加したガラス状の膜であるＰＳＧ膜などから形成されている。この保護絶縁膜ＩＦ１には、第１活性領域において、ｐ型半導体領域ＰＲ１の一部を露出する開口部ＯＰ１が形成され、第２活性領域において、ｐ型半導体領域ＰＲ２の一部を露出する開口部ＯＰ２が形成されている。

そして、第１活性領域において、開口部ＯＰ１内を含む保護絶縁膜ＩＦ１上にアンダーバンプメタル膜ＵＢＭ１が形成されており、このアンダーバンプメタル膜ＵＢＭ１上にバンプ電極ＢＭＰ１が形成されている。一方、第２活性領域において、開口部ＯＰ２内を含む保護絶縁膜ＩＦ１上にアンダーバンプメタル膜ＵＢＭ２が形成されており、このアンダーバンプメタル膜ＵＢＭ２上にバンプ電極ＢＭＰ２が形成されている。アンダーバンプメタル膜ＵＢＭ１やアンダーバンプメタル膜ＵＢＭ２は、例えば、チタン膜（Ｔｉ）やモリブデン膜（Ｍｏ）から形成されており、バンプ電極ＢＭＰ１やバンプ電極ＢＭＰ２は、例えば、金膜から形成されている。

ここで、本実施の形態８の特徴は、アンダーバンプメタル膜ＵＢＭ１が開口部ＯＰ１内から延在して一対のトレンチＴＲ１の内壁を覆うように形成され、かつ、アンダーバンプメタル膜ＵＢＭ２が開口部ＯＰ２内から延在して一対のトレンチＴＲ２の内壁を覆うように形成されている点にある。

このアンダーバンプメタル膜ＵＢＭ１やアンダーバンプメタル膜ＵＢＭ２は、例えば、チタン膜やモリブデン膜などの金属を含む導体膜から形成されているので、遮光性を有する。すなわち、本実施の形態８における双方向ツェナーダイオードＩＺＤでは、トレンチＴＲ１の内壁が遮光性を有するアンダーバンプメタル膜ＵＢＭ１で覆われ、かつ、トレンチＴＲ２の内壁が遮光性を有するアンダーバンプメタル膜ＵＢＭ２で覆われていることになる。したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、トレンチＴＲ１の内壁から、ｐ型半導体領域ＰＲ１と半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。同様に、トレンチＴＲ２の内壁から、ｐ型半導体領域ＰＲ２と半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。

つまり、本実施の形態８における双方向ツェナーダイオードＩＺＤでは、ｐｎ接合において、光電効果に起因したリーク電流を低減することができる。このことは、双方向ツェナーダイオードＩＺＤと並列接続されている発光ダイオードＬＥＤに流れる電流を確保することができ、電流の損失を低減できることを意味している。すなわち、双方向ツェナーダイオードＩＺＤでのリーク電流を低減することができるので、発光ダイオードＬＥＤを発光させるための電流使用効率が向上し、発光ダイオードＬＥＤの発光に寄与しない無駄な電流を少なくすることができる。このように、本実施の形態８における双方向ツェナーダイオードＩＺＤによれば、光電効果によるリーク電流を低減することができる結果、発光ダイオードＬＥＤでの電流使用効率を向上することができる。

次に、本実施の形態８における双方向ツェナーダイオードＩＺＤの変形例について説明する。図４２は、変形例における双方向ツェナーダイオードＩＺＤの構造を示す断面図である。図４２に示す双方向ツェナーダイオードＩＺＤと、図４１に示す双方向ツェナーダイオードＩＺＤの構成はほぼ同様であるため、異なる点について説明する。具体的に、図４１に示す双方向ツェナーダイオードＩＺＤは、トレンチＴＲ１やトレンチＴＲ２の内壁（両側の側面）を覆うようにアンダーバンプメタル膜ＵＢＭ１やアンダーバンプメタル膜ＵＢＭ２が形成されている。これに対し、図４２に示す双方向ツェナーダイオードＩＺＤでは、アンダーバンプメタル膜ＵＢＭ１が開口部ＯＰ１内から延在して、少なくともトレンチＴＲ１の両側面のうち、双方向ツェナーダイオードＩＺＤが形成される第１活性領域と接する側の側面（片側の側面）を覆うように形成されている。同様に、アンダーバンプメタル膜ＵＢＭ２が開口部ＯＰ２内から延在して、少なくともトレンチＴＲ２の両側面のうち、双方向ツェナーダイオードＩＺＤが形成される第２活性領域と接する側の側面（片側の側面）を覆うように形成されている。

このように構成する場合であっても、トレンチＴＲ１の内壁やトレンチＴＲ２の内壁から、ｐ型半導体領域ＰＲ１と半導体基板１Ｓの境界に形成されているｐｎ接合やｐ型半導体領域ＰＲ２と半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。つまり、トレンチＴＲ１の両側の側面のうち、トレンチＴＲ１の内側に形成されている第１活性領域のｐｎ接合に光が照射されなければ、光電効果に起因したリーク電流を低減することができるのである。同様に、トレンチＴＲ２の両側の側面のうち、トレンチＴＲ２の内側に形成されている第２活性領域のｐｎ接合に光が照射されなければ、光電効果に起因したリーク電流を低減することができるのである。

このことから、本実施の形態８における双方向ツェナーダイオードＩＺＤは、図４２に示す双方向ツェナーダイオードＩＺＤのように、少なくとも、トレンチＴＲ１の両側面のうち、双方向ツェナーダイオードＩＺＤが形成される第１活性領域と接する側の側面（片側の側面）を覆うようにアンダーバンプメタル膜ＵＢＭ１を形成するように構成してもよい。同様に、トレンチＴＲ２の両側面のうち、双方向ツェナーダイオードＩＺＤが形成される第２活性領域と接する側の側面（片側の側面）を覆うようにアンダーバンプメタル膜ＵＢＭ２を形成するように構成してもよい。

さらに、本実施の形態８における双方向ツェナーダイオードＩＺＤの変形例について説明する。図４３は、変形例における双方向ツェナーダイオードＩＺＤの構造を示す断面図である。図４３に示す双方向ツェナーダイオードＩＺＤと、図４１に示す双方向ツェナーダイオードＩＺＤの構成はほぼ同様であるため、異なる点について説明する。具体的に、図４３に示す双方向ツェナーダイオードＩＺＤは、アンダーバンプメタル膜ＵＢＭ１だけでなく、アンダーバンプメタル膜ＵＢＭ１上に形成されているバンプ電極ＢＭＰ１も一対のトレンチＴＲ１を覆うように形成されている。同様に、図４３に示す双方向ツェナーダイオードＩＺＤは、アンダーバンプメタル膜ＵＢＭ２だけでなく、アンダーバンプメタル膜ＵＢＭ２上に形成されているバンプ電極ＢＭＰ２も一対のトレンチＴＲ２を覆うように形成されている。

これにより、トレンチＴＲ１やトレンチＴＲ２の内部に光が照射されることを確実に防止することができる。この結果、変形例における双方向ツェナーダイオードＩＺＤでは、光電効果に起因したリーク電流を低減することができる。

本実施の形態８における双方向ツェナーダイオードＩＺＤは上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。

まず、図４４に示すように、導電型不純物としてリン（Ｐ）などのｎ型不純物を導入したｎ型の半導体基板１Ｓを用意する。次に、ｎ型の半導体基板１Ｓ上にｐ型半導体領域ＰＲを形成する。このｐ型半導体領域ＰＲは、例えば、イオン注入法やエピタキシャル成長法を使用することにより形成することができる。このｐ型半導体領域ＰＲには、導電型不純物としてホウ素（Ｂ）などのｐ型不純物が導入されている。

次に、図４５に示すように、ｐ型半導体領域ＰＲの表面から半導体基板１Ｓの内部にまで達して、第１活性領域を区画する一対のトレンチＴＲ１を形成し、かつ、ｐ型半導体領域ＰＲの表面から半導体基板１Ｓの内部にまで達して、第２活性領域を区画する一対のトレンチＴＲ２を形成する。このとき、一対のトレンチＴＲ１で挟まれた第１活性領域に形成されているｐ型半導体領域ＰＲをｐ型半導体領域ＰＲ１とし、一対のトレンチＴＲ２で挟まれた第２活性領域に形成されているｐ型半導体領域ＰＲをｐ型半導体領域ＰＲ２とする。

続いて、図４６に示すように、ｐ型半導体領域ＰＲ（ｐ型半導体領域ＰＲ１およびｐ型半導体領域ＰＲ２を含む）上と一対のトレンチＴＲ１の内壁と一対のトレンチＴＲ２の内壁とにわたって保護絶縁膜ＩＦ１を形成する。この保護絶縁膜ＩＦ１は、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜にリンを添加したガラス状の膜であるＰＳＧ膜などから形成することができる。

そして、図４７に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、保護絶縁膜ＩＦ１を加工して、第１活性領域に形成されている保護絶縁膜ＩＦ１に開口部ＯＰ１を形成し、第２活性領域に形成されている保護絶縁膜ＩＦ１に開口部ＯＰ２を形成する。これにより、開口部ＯＰ１からｐ型半導体領域ＰＲ１の一部が露出し、開口部ＯＰ２からｐ型半導体領域ＰＲ２の一部が露出する。

その後、開口部ＯＰ１から露出するｐ型半導体領域ＰＲ１上、開口部ＯＰ２から露出するｐ型半導体領域ＰＲ２上、および、保護絶縁膜ＩＦ１上にアンダーバンプメタル膜ＵＢＭを形成する。このアンダーバンプメタル膜ＵＢＭは、例えば、チタン膜やモリブデン膜から形成され、例えば、スパッタリング法により形成することができる。この工程により、トレンチＴＲ１の内壁およびトレンチＴＲ２の内壁を覆うようにアンダーバンプメタル膜ＵＢＭが形成される。

次に、図４８に示すように、アンダーバンプメタル膜ＵＢＭ上にレジスト膜ＦＲを形成した後、このレジスト膜ＦＲに対して露光・現像処理を施すことによりパターニングする。レジスト膜ＦＲのパターニングは、バンプ電極形成領域を開口するように行なわれる。具体的に、一対のトレンチＴＲ１で挟まれた第１活性領域上と、一対のトレンチＴＲ２で挟まれた第１活性領域上を開口するようにレジスト膜ＦＲがパターニングされる。そして、電解めっき法を使用することにより、レジスト膜ＦＲに形成された開口部から露出するアンダーバンプメタル膜ＵＢＭ上に金膜を形成することにより、バンプ電極ＢＭＰ１とバンプ電極ＢＭＰ２を形成する。具体的に、第１活性領域のアンダーバンプメタル膜ＵＢＭ上にバンプ電極ＢＭＰ１が形成され、第２活性領域のアンダーバンプメタル膜ＵＢＭ上にバンプ電極ＢＭＰ２が形成される。その後、図４９に示すように、パターニングしたレジスト膜ＦＲを除去する。

続いて、図５０に示すように、レジスト膜ＦＲを除去することにより露出したアンダーバンプメタル膜ＵＢＭを加工する。すなわち、第１活性領域に形成されているアンダーバンプメタル膜ＵＢＭと、第２活性領域に形成されているアンダーバンプメタル膜ＵＢＭとを分離して、第１活性領域にアンダーバンプメタル膜ＵＢＭ１を形成し、第２活性領域にアンダーバンプメタル膜ＵＢＭ２を形成する。この工程は、アンダーバンプメタル膜ＵＢＭ１を開口部ＯＰ１内から延在して一対のトレンチＴＲ１の内壁を覆うように加工し、かつ、アンダーバンプメタル膜ＵＢＭ２を開口部ＯＰ２内から延在して一対のトレンチＴＲ２の内壁を覆うように加工する。

その後、半導体基板１Ｓの裏面を研磨（バックグラインド）することにより、半導体基板１Ｓの厚さを薄くする。

以上のようにして、本実施の形態８における双方向ツェナーダイオードＩＺＤを製造することができる。本実施の形態８における双方向ツェナーダイオードＩＺＤでは、トレンチＴＲ１の内壁が遮光性を有するアンダーバンプメタル膜ＵＢＭ１（遮光膜）で覆われ、かつ、トレンチＴＲ２の内壁が遮光性を有するアンダーバンプメタル膜ＵＢＭ２（遮光膜）で覆われていることになる。したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、トレンチＴＲの内壁からｐｎ接合へ光が入射することを防止できる。このため、本実施の形態８によれば、光電効果によるリーク電流を低減することができる。

（実施の形態９）
本実施の形態９では、ツェナーダイオードを形成した半導体チップをバンプ電極で接続できるデバイス構造について説明する。

図５１は、本実施の形態９におけるツェナーダイオードＺＤを上面から見た平面図である。図５１において、矩形形状をした半導体基板１Ｓには、矩形形状のアンダーバンプメタル膜ＵＢＭ１と矩形形状のアンダーバンプメタル膜ＵＢＭ２が離間して形成されている。そして、アンダーバンプメタル膜ＵＢＭ１上にバンプ電極ＢＭＰ１が形成されており、アンダーバンプメタル膜ＵＢＭ２上にバンプ電極ＢＭＰ２が形成されている。

次に、図５２は、図５１のＡ−Ａ線で切断した断面図である。図５２に示すように、ｎ型の半導体基板１Ｓ上にはｐ型半導体領域が形成されており、このｐ型半導体領域の表面からｐ型半導体領域を貫通して半導体基板１Ｓに達するトレンチＴＲ１（アイソレーション領域）およびトレンチＴＲ２（アイソレーション領域）が形成されている。一対のトレンチＴＲ１によって第１活性領域が区画され、この区画された第１活性領域に形成されているｐ型半導体領域がｐ型半導体領域ＰＲ１である。つまり、一対のトレンチＴＲで挟まれるようにｐ型半導体領域ＰＲ１が形成されている。一方、一対のトレンチＴＲ２によって第２活性領域が区画され、この区画された第２活性領域には、ｐ型半導体領域が形成されていない。

続いて、半導体基板１Ｓとｐ型半導体領域（ｐ型半導体領域ＰＲ１を含む）と一対のトレンチＴＲ１と一対のトレンチＴＲ２とを覆うように、ｐ型半導体領域および半導体基板１Ｓの表面上に保護絶縁膜ＩＦ１が形成されている。保護絶縁膜ＩＦ１は、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜にリンを添加したガラス状の膜であるＰＳＧ膜などから形成されている。この保護絶縁膜ＩＦ１には、第１活性領域において、ｐ型半導体領域ＰＲ１の一部を露出する開口部ＯＰ１が形成され、第２活性領域において、半導体基板１Ｓの一部を露出する開口部ＯＰ２が形成されている。

そして、第１活性領域において、開口部ＯＰ１内を含む保護絶縁膜ＩＦ１上にアンダーバンプメタル膜ＵＢＭ１が形成されており、このアンダーバンプメタル膜ＵＢＭ１上にバンプ電極ＢＭＰ１が形成されている。一方、第２活性領域において、開口部ＯＰ２内を含む保護絶縁膜ＩＦ１上にアンダーバンプメタル膜ＵＢＭ２が形成されており、このアンダーバンプメタル膜ＵＢＭ２上にバンプ電極ＢＭＰ２が形成されている。アンダーバンプメタル膜ＵＢＭ１やアンダーバンプメタル膜ＵＢＭ２は、例えば、チタン膜（Ｔｉ）やモリブデン膜（Ｍｏ）から形成されており、バンプ電極ＢＭＰ１やバンプ電極ＢＭＰ２は、例えば、金膜から形成されている。

ここで、本実施の形態９の特徴は、アンダーバンプメタル膜ＵＢＭ１が開口部ＯＰ１内から延在して一対のトレンチＴＲ１の内壁を覆うように形成され、かつ、アンダーバンプメタル膜ＵＢＭ２が開口部ＯＰ２内から延在して一対のトレンチＴＲ２の内壁を覆うように形成されている点にある。

このアンダーバンプメタル膜ＵＢＭ１やアンダーバンプメタル膜ＵＢＭ２は、例えば、チタン膜やモリブデン膜などの金属を含む導体膜から形成されているので、遮光性を有する。すなわち、本実施の形態９におけるツェナーダイオードＺＤでは、トレンチＴＲ１の内壁が遮光性を有するアンダーバンプメタル膜ＵＢＭ１で覆われ、かつ、トレンチＴＲ２の内壁が遮光性を有するアンダーバンプメタル膜ＵＢＭ２で覆われていることになる。したがって、ツェナーダイオードＺＤに光が照射されても、トレンチＴＲ１の内壁から、ｐ型半導体領域ＰＲ１と半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。

つまり、本実施の形態９におけるツェナーダイオードＺＤでは、ｐｎ接合において、光電効果に起因したリーク電流を低減することができる。このことは、ツェナーダイオードＺＤと並列接続されている発光ダイオードＬＥＤに流れる電流を確保することができ、電流の損失を低減できることを意味している。すなわち、ツェナーダイオードＺＤでのリーク電流を低減することができるので、発光ダイオードＬＥＤを発光させるための電流使用効率が向上し、発光ダイオードＬＥＤの発光に寄与しない無駄な電流を少なくすることができる。このように、本実施の形態９におけるツェナーダイオードＺＤによれば、光電効果によるリーク電流を低減することができる結果、発光ダイオードＬＥＤでの電流使用効率を向上することができる。

なお、トレンチＴＲ２の内壁は遮光性を有するアンダーバンプメタル膜ＵＢＭ２で覆われてなくてもよい。なぜなら、第２活性領域には半導体基板１Ｓが存在するだけでありｐｎ接合が形成されていないからである。

次に、本実施の形態９におけるツェナーダイオードＺＤの変形例について説明する。図５３は、変形例におけるツェナーダイオードＺＤの構造を示す断面図である。図５３に示すツェナーダイオードＺＤと、図５２に示すツェナーダイオードＺＤの構成はほぼ同様であるため、異なる点について説明する。具体的に、図５２に示すツェナーダイオードＺＤは、トレンチＴＲ１やトレンチＴＲ２の内壁（両側の側面）を覆うようにアンダーバンプメタル膜ＵＢＭ１やアンダーバンプメタル膜ＵＢＭ２が形成されている。これに対し、図５３に示すツェナーダイオードＺＤでは、アンダーバンプメタル膜ＵＢＭ１が開口部ＯＰ１内から延在して、少なくともトレンチＴＲ１の両側面のうち、ツェナーダイオードＺＤが形成される第１活性領域と接する側の側面（片側の側面）を覆うように形成されている。同様に、アンダーバンプメタル膜ＵＢＭ２が開口部ＯＰ２内から延在して、少なくともトレンチＴＲ２の両側面のうち、ツェナーダイオードＺＤが形成される第２活性領域と接する側の側面（片側の側面）を覆うように形成されている。

このように構成する場合であっても、トレンチＴＲ１の内壁から、ｐ型半導体領域ＰＲ１と半導体基板１Ｓの境界に形成されているｐｎ接合へ光が入射することを防止できる。このため、ｐｎ接合における光電効果の発生を抑制することができる。つまり、トレンチＴＲ１の両側の側面のうち、トレンチＴＲ１の内側に形成されている第１活性領域のｐｎ接合に光が照射されなければ、光電効果に起因したリーク電流を低減することができるのである。

このことから、本実施の形態９におけるツェナーダイオードＺＤは、図５３に示すツェナーダイオードＺＤのように、少なくとも、トレンチＴＲ１の両側面のうち、ツェナーダイオードＺＤが形成される第１活性領域と接する側の側面（片側の側面）を覆うようにアンダーバンプメタル膜ＵＢＭ１を形成するように構成してもよい。

さらに、本実施の形態９におけるツェナーダイオードＺＤの変形例について説明する。図５４は、変形例におけるツェナーダイオードＺＤの構造を示す断面図である。図５４に示すツェナーダイオードＺＤと、図５２に示すツェナーダイオードＺＤの構成はほぼ同様であるため、異なる点について説明する。具体的に、図５４に示すツェナーダイオードＺＤは、アンダーバンプメタル膜ＵＢＭ１だけでなく、アンダーバンプメタル膜ＵＢＭ１上に形成されているバンプ電極ＢＭＰ１も一対のトレンチＴＲ１を覆うように形成されている。同様に、図５４に示すツェナーダイオードＺＤは、アンダーバンプメタル膜ＵＢＭ２だけでなく、アンダーバンプメタル膜ＵＢＭ２上に形成されているバンプ電極ＢＭＰ２も一対のトレンチＴＲ２を覆うように形成されている。

これにより、トレンチＴＲ１やトレンチＴＲ２の内部に光が照射されることを確実に防止することができる。この結果、変形例におけるツェナーダイオードＺＤでは、光電効果に起因したリーク電流を低減することができる。

本実施の形態９におけるツェナーダイオードＺＤは上記のように構成されており、その製造方法は前記実施の形態８とほぼ同様である。具体的に、まず、図４４に示すように、半導体基板１Ｓの主面の全面にｐ型半導体領域ＰＲを形成するのではなく、本実施の形態９では、半導体基板１Ｓの第１活性領域に形成し、半導体基板１Ｓの第２活性領域には形成しないようにｐ型半導体領域ＰＲを選択的に形成する。その後の工程は、第２活性領域にｐ型半導体領域ＰＲが形成されていない点を除いて前記実施の形態８とほぼ同様である。以上のようにして、本実施の形態９におけるツェナーダイオードＺＤを製造することができる。

（実施の形態１０）
前記実施の形態８では、バンプ電極を形成した双方向ツェナーダイオードのデバイス構造について説明し、前記実施の形態９では、バンプ電極を形成したツェナーダイオードのデバイス構造について説明した。本実施の形態１０では、前記実施の形態８で説明した双方向ツェナーダイオードと発光ダイオードとを１パッケージ化したパッケージ構造、あるいは、前記実施の形態９で説明したツェナーダイオードと発光ダイオードとを１パッケージ化したパッケージ構造について説明する。

図５５は、本実施の形態１０における半導体装置（パッケージ構造）を示す平面図である。図５５に示すように、本実施の形態１０におけるパッケージＰＡＣ３（半導体装置）は、矩形形状の配線基板ＷＢを有し、この配線基板ＷＢ上に配線ＷＬ１および配線ＷＬ２が形成されている。この配線ＷＬ１と配線ＷＬ２は電気的に分離されている。配線ＷＬ１上には、半導体チップＣＨＰ１が搭載されており、この半導体チップＣＨＰ１と配線ＷＬ１とはワイヤＷ１Ａで接続されており、また、半導体チップＣＨＰ１と配線ＷＬ２とはワイヤＷ１Ｂで接続されている。この半導体チップＣＨＰ１には、発光ダイオードが形成されている。一方、配線ＷＬ１と配線ＷＬ２との跨るように半導体チップＣＨＰ２が搭載されている。半導体チップＣＨＰ２には、双方向ツェナーダイオード、あるいは、ツェナーダイオードが形成されている。

図５６は、図５５に示すパッケージＰＡＣ３の一断面を示す断面図である。図５６において、配線基板ＷＢには配線ＷＬ１と配線ＷＬ２が形成されており、配線ＷＬ１上に半導体チップＣＨＰ１が搭載され、配線ＷＬ１と配線ＷＬ２との跨るように半導体チップＣＨＰ２が搭載されている。そして、半導体チップＣＨＰ１と配線ＷＬ１とはワイヤＷ１Ａで接続され、半導体チップＣＨＰ１と配線ＷＬ２とは配線Ｗ１Ｂで接続されている。一方、半導体チップＣＨＰ２は、バンプ電極ＢＭＰ１により配線ＷＬ２と接続され、バンプ電極ＢＭＰ２により配線ＷＬ１と接続されている。このとき、半導体チップＣＨＰ１には発光ダイオードが形成されており、半導体チップＣＨＰ２には双方向ツェナーダイオード、あるいは、ツェナーダイオードが形成されている。さらに、配線基板ＷＢの上部には反射板ＲＢが形成されており、半導体チップＣＨＰ１と半導体チップＣＨＰ２は、蛍光体を含む樹脂ＭＲで封止されている。

このように構成されているパッケージＰＡＣ３により図１や図３に示す回路が形成される。パッケージＰＡＣ３では、配線ＷＬ１と配線ＷＬ２間に電流を流すと、半導体チップＣＨＰ１に形成されている発光ダイオードに電流が流れて発光する。例えば、半導体チップＣＨＰ１に形成されている発光ダイオードは青色発光ダイオードであり、青色光を発する。この発光ダイオードから発せられた青色光は、樹脂ＭＲに含有されている蛍光体に照射されることにより白色光に変換される。このようにして、パッケージＰＡＣ３から白色光を照射することができる。このとき、パッケージＰＡＣ３には反射板ＲＢが形成されているので、発光ダイオードから発せられた青色光は効率よく白色光に変換される。

ここで、例えば、外部からサージ電圧が発光ダイオードに印加されたとする。この場合、発光ダイオードと逆並列に接続されている双方向ツェナダイオード（ツェナーダイオード）にもサージ電圧が印加される。したがって、サージ電圧が双方向ツェナダイオード（ツェナーダイオード）の降伏電圧を超える場合、双方向ツェナーダイオード（ツェナーダイオード）が降伏して、サージ電圧が吸収されて小さなツェナー電圧に変換される。このため、発光ダイオードには、小さなツェナー電圧しか印加されないので、発光ダイオードをサージ電圧から保護することができる。

本実施の形態１０で使用している半導体チップＣＨＰ２には、前記実施の形態８の双方向ツェナーダイオードや前記実施の形態９のツェナーダイオードが形成されている。このため、半導体チップＣＨＰ２を半導体チップＣＨＰ１と一緒に１パッケージ化しても、半導体チップＣＨＰ２において、光電効果に起因したリーク電流を低減することができる。このことは、半導体チップＣＨＰ１に形成されている発光ダイオードに流れる電流を確保することができることを意味し、電流の損失を低減できることを意味している。すなわち、半導体チップＣＨＰ２における光電効果によるリーク電流を低減することができるので、半導体チップＣＨＰ１に形成されている発光ダイオードを発光させるための電流使用効率が向上し、発光ダイオードの発光に寄与しない無駄な電流を少なくすることができる。そして、本実施の形態１０におけるパッケージＰＡＣ３では、半導体チップＣＨＰ１と半導体チップＣＨＰ２とを１パッケージ化しているので、パッケージサイズの小型化を図ることができる。つまり、本実施の形態１０におけるパッケージＰＡＣ３では、低消費電力化と小型化を両立したパッケージを提供することができる。

さらに、本実施の形態１０におけるパッケージＰＡＣ３の特徴は、双方向ツェナーダイオード、あるいは、ツェナーダイオードが形成された半導体チップＣＨＰ２がバンプ電極ＢＭＰ１で配線ＷＬ２と接続され、バンプ電極ＢＭＰ２で配線ＷＬ１と接続されていることにある。つまり、本実施の形態１０におけるパッケージＰＡＣ３において、半導体チップＣＨＰ２はワイヤでなくバンプ電極（バンプ電極ＢＭＰ１、バンプ電極ＢＭＰ２）で配線（配線ＷＬ１、配線ＷＬ２）と接続されている。このため、発光ダイオードから発せられた光の影となるワイヤが存在しないので、パッケージＰＡＣ３からの光の照射効率を向上させることができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

前記実施の形態で説明した双方向ツェナーダイオードやツェナーダイオードの導電型を逆導電型にする場合にも本発明を適用することができる。つまり、ｐ型半導体領域をｎ型半導体領域にし、ｎ型半導体領域をｐ型半導体領域にするデバイス構造にも本発明は適用することができる。

本発明は、半導体装置を製造する製造業に幅広く利用することができる。

１Ｓ 半導体基板
ＢＥ 裏面電極
ＢＭＰ１ バンプ電極
ＢＭＰ２ バンプ電極
ＣＨＰ１ 半導体チップ
ＣＨＰ２ 半導体チップ
ＣＰＡＣ１ 複合パッケージ
ＦＲ レジスト膜
ＧＬ ガラス
ＩＦ１ 保護絶縁膜
ＩＦ２ 絶縁膜
ＩＺＤ 双方向ツェナーダイオード
Ｌ１ リード
Ｌ２ リード
ＬＥＤ 発光ダイオード
ＭＦ１ 導体膜
ＭＲ 樹脂
ＮＲ ｎ型半導体領域
ＮＲ１ ｎ型半導体領域
ＮＲ２ ｎ型半導体領域
ＮＳ 半導体基板
ＯＰ 開口部
ＯＰ１ 開口部
ＯＰ２ 開口部
ＰＡＣ１ パッケージ
ＰＡＣ２ パッケージ
ＰＡＣ３ パッケージ
ＰＦ１ ポリシリコン膜
ＰＲ ｐ型半導体領域
ＰＲ１ ｐ型半導体領域
ＰＲ２ ｐ型半導体領域
ＲＢ 反射板
ＳＢ 基板
ＴＲ トレンチ
ＴＲ１ トレンチ
ＴＲ２ トレンチ
ＵＢＭ アンダーバンプメタル膜
ＵＢＭ１ アンダーバンプメタル膜
ＵＢＭ２ アンダーバンプメタル膜
ＵＥ 上部電極
Ｗ１Ａ ワイヤ
Ｗ１Ｂ ワイヤ
Ｗ２ ワイヤ
ＷＢ 配線基板
ＷＬ１ 配線
ＷＬ２ 配線
ＺＤ ツェナーダイオード

Claims (40)

1. 第１半導体チップに形成された双方向ツェナーダイオードを備え、
   前記双方向ツェナーダイオードは、
   （ａ）第１導電型の半導体基板と、
   （ｂ）前記半導体基板上に形成され、前記第１導電型とは反対の第２導電型である第１半導体領域と、
   （ｃ）前記第１半導体領域上に形成され、かつ、前記第１導電型である第２半導体領域と、
   （ｄ）前記第２半導体領域の表面から所定の深さまで形成されたアイソレーション領域と、
   （ｅ）前記第２半導体領域および前記アイソレーション領域を覆うように、前記第２半導体領域の表面上に形成され、かつ、前記第２半導体領域の一部を露出する開口部が形成された保護絶縁膜と、
   （ｆ）前記開口部内を含む前記保護絶縁膜上に形成された遮光膜と、
   （ｇ）前記半導体基板の裏面に形成された裏面電極とを有する半導体装置であって、
   前記遮光膜は前記開口部内から前記アイソレーション領域上を覆うまで延在して形成されていることを特徴とする半導体装置。
2. 請求項１記載の半導体装置であって、
   前記遮光膜は、金属を含む導体膜から形成されていることを特徴とする半導体装置。
3. 請求項２記載の半導体装置であって、
   前記遮光膜は、前記双方向ツェナーダイオードの上部電極であることを特徴とする半導体装置。
4. 請求項１記載の半導体装置であって、
   前記アイソレーション領域は、前記第２半導体領域の表面から前記第２半導体領域および前記第１半導体領域を貫通して前記半導体基板の内部に達する溝から形成されており、
   前記保護絶縁膜は、前記溝の内壁上にも形成され、
   前記遮光膜は、前記溝の内壁上に形成されている前記保護絶縁膜を介して前記溝を覆うように形成されていることを特徴とする半導体装置。
5. 請求項１記載の半導体装置であって、
   前記アイソレーション領域は、前記第２半導体領域の表面から前記第２半導体領域および前記第１半導体領域を貫通して前記半導体基板の内部に達する溝と、前記溝を埋め込む充填膜から形成されており、
   前記保護絶縁膜は、前記溝に埋め込まれた充填膜上に形成されていることを特徴とする半導体装置。
6. 請求項５記載の半導体装置であって、
   前記充填膜は、前記溝の内壁に形成された第１絶縁膜と、前記第１絶縁膜を介して前記溝を埋め込むポリシリコン膜から構成されていることを特徴とする半導体装置。
7. 請求項５記載の半導体装置であって、
   前記充填膜は、第２絶縁膜から形成されていることを特徴とする半導体装置。
8. 請求項１記載の半導体装置であって、
   前記アイソレーション領域は、前記第２半導体領域の表面から前記第１半導体領域に達するように形成された前記第２導電型の第３半導体領域から構成され、
   前記第３半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも高いことを特徴とする半導体装置。
9. 請求項１記載の半導体装置であって、
   前記遮光膜は、前記半導体基板の端部から所定距離内にある領域には形成されていないことを特徴とする半導体装置。
10. 請求項１記載の半導体装置であって、
    さらに、ＬＥＤが形成された第２半導体チップを備え、
    前記第１半導体チップと前記第２半導体チップは１つのパッケージ内に搭載されていることを特徴とする半導体装置。
11. 請求項１０記載の半導体装置であって、
    前記パッケージは、配線基板と、前記配線基板上に搭載される前記第１半導体チップおよび前記第２半導体チップと、前記第１半導体チップと前記第２半導体チップを封止し、かつ、蛍光体を含む封止樹脂とを有することを特徴とする半導体装置。
12. 第１半導体チップに形成された双方向ツェナーダイオードを備え、
    前記双方向ツェナーダイオードは、
    （ａ）第１導電型の半導体基板と、
    （ｂ）前記半導体基板上に形成され、前記第１導電型とは反対の第２導電型である第１半導体領域と、
    （ｃ）前記第１半導体領域上に形成され、かつ、前記第１導電型である第２半導体領域と、
    （ｄ）前記第２半導体領域の表面から前記第２半導体領域と前記第１半導体領域を貫通して前記半導体基板の内部に達する溝と、
    （ｅ）前記第２半導体領域および前記溝の内壁を覆うように、前記第２半導体領域の表面上に形成され、かつ、前記第２半導体領域の一部を露出する開口部が形成された保護絶縁膜と、
    （ｆ）前記開口部内を含む前記保護絶縁膜上に形成された遮光膜と、
    （ｇ）前記半導体基板の裏面に形成された裏面電極とを有する半導体装置であって、
    前記遮光膜は、前記開口部内から延在して、少なくとも前記溝の両側面のうち、前記双方向ツェナーダイオードが形成される活性領域と接する側の側面を覆うように形成されていることを特徴とする半導体装置。
13. 第１半導体チップに形成された双方向ツェナーダイオードを備え、
    前記双方向ツェナーダイオードは、
    （ａ）第１導電型の半導体基板と、
    （ｂ）前記半導体基板上に形成され、前記第１導電型とは反対の第２導電型である第１半導体領域と、
    （ｃ）それぞれが前記第１半導体領域の表面から所定の深さまで形成されて、第１活性領域を区画する一対の第１アイソレーション領域と、
    （ｄ）それぞれが前記第１半導体領域の表面から所定の深さまで形成されて、第２活性領域を区画する一対の第２アイソレーション領域と、
    （ｅ）前記第１半導体領域と前記一対の第１アイソレーション領域と前記一対の第２アイソレーション領域とを覆うように、前記第１半導体領域の表面上に形成され、かつ、前記第１活性領域において、前記第１半導体領域の一部を露出する第１開口部が形成され、前記第２活性領域において、前記第１半導体領域の一部を露出する第２開口部が形成された保護絶縁膜と、
    （ｆ）前記第１活性領域において、前記第１開口部内を含む前記保護絶縁膜上に形成された第１アンダーバンプメタル膜と、
    （ｇ）前記第１アンダーバンプメタル膜上に形成された第１バンプ電極と、
    （ｈ）前記第２活性領域において、前記第２開口部内を含む前記保護絶縁膜上に形成された第２アンダーバンプメタル膜と、
    （ｉ）前記第２アンダーバンプメタル膜上に形成された第２バンプ電極とを有する半導体装置であって、
    前記第１アンダーバンプメタル膜は、前記第１開口部内から延在して前記一対の第１アイソレーション領域を覆うように形成され、かつ、前記第２アンダーバンプメタル膜は、前記第２開口部内から延在して前記一対の第２アイソレーション領域を覆うように形成されていることを特徴とする半導体装置。
14. 請求項１３記載の半導体装置であって、
    前記一対の第１アイソレーション領域は、それぞれが前記第１半導体領域の表面から前記第１半導体領域を貫通して前記半導体基板の内部に達する一対の第１溝から形成され、
    前記一対の第２アイソレーション領域は、それぞれが前記第１半導体領域の表面から前記第１半導体領域を貫通して前記半導体基板の内部に達する一対の第２溝から形成され、
    前記保護絶縁膜は、前記一対の第１溝の内壁上および前記一対の第２溝の内壁上にも形成され、
    前記第１アンダーバンプメタル膜は、前記第１開口部内から延在して前記一対の第１溝の内壁を覆うように形成され、かつ、前記第２アンダーバンプメタル膜は、前記第２開口部内から延在して前記一対の第２溝の内壁を覆うように形成されていることを特徴とする半導体装置。
15. 請求項１４記載の半導体装置であって、
    前記第１バンプ電極は、前記一対の第１溝を覆うように形成され、かつ、前記第２バンプ電極は、前記一対の第２溝を覆うように形成されていることを特徴とする半導体装置。
16. 第１半導体チップに形成されたツェナーダイオードを備え、
    前記ツェナーダイオードは、
    （ａ）第１導電型の半導体基板と、
    （ｂ）前記半導体基板上に形成され、前記第１導電型とは反対の第２導電型である第１半導体領域と、
    （ｃ）前記第１半導体領域の表面から所定の深さまで形成されたアイソレーション領域と、
    （ｄ）前記第１半導体領域および前記アイソレーション領域を覆うように、前記第１半導体領域の表面上に形成され、かつ、前記第１半導体領域の一部を露出する開口部が形成された保護絶縁膜と、
    （ｅ）前記開口部内を含む前記保護絶縁膜上に形成された遮光膜と、
    （ｆ）前記半導体基板の裏面に形成された裏面電極とを有する半導体装置であって、
    前記遮光膜は前記開口部内から前記アイソレーション領域上を覆うまで延在して形成されていることを特徴とする半導体装置。
17. 請求項１６記載の半導体装置であって、
    前記遮光膜は、金属を含む導体膜から形成されていることを特徴とする半導体装置。
18. 請求項１７記載の半導体装置であって、
    前記遮光膜は、前記ツェナーダイオードの上部電極であることを特徴とする半導体装置。
19. 請求項１６記載の半導体装置であって、
    前記アイソレーション領域は、前記第１半導体領域の表面から前記第１半導体領域を貫通して前記半導体基板の内部に達する溝から形成されており、
    前記保護絶縁膜は、前記溝の内壁上にも形成され、
    前記遮光膜は、前記溝の内壁上に形成されている前記保護絶縁膜を介して前記溝を覆うように形成されていることを特徴とする半導体装置。
20. 請求項１６記載の半導体装置であって、
    前記アイソレーション領域は、前記第１半導体領域の表面から前記第１半導体領域を貫通して前記半導体基板の内部に達する溝と、前記溝を埋め込む充填膜から形成されており、
    前記保護絶縁膜は、前記溝に埋め込まれた充填膜上に形成されていることを特徴とする半導体装置。
21. 請求項２０記載の半導体装置であって、
    前記充填膜は、前記溝の内壁に形成された第１絶縁膜と、前記第１絶縁膜を介して前記溝を埋め込むポリシリコン膜から構成されていることを特徴とする半導体装置。
22. 請求項２０記載の半導体装置であって、
    前記充填膜は、第２絶縁膜から形成されていることを特徴とする半導体装置。
23. 請求項１６記載の半導体装置であって、
    前記アイソレーション領域は、前記第１半導体領域の表面から前記半導体基板に達するように形成された前記第１導電型である第３半導体領域から構成され、
    前記第３半導体領域の不純物濃度は、前記半導体基板の不純物濃度よりも高いことを特徴とする半導体装置。
24. 請求項１６記載の半導体装置であって、
    前記遮光膜は、前記半導体基板の端部から所定距離内にある領域には形成されていないことを特徴とする半導体装置。
25. 請求項１６記載の半導体装置であって、
    さらに、ＬＥＤが形成された第２半導体チップを備え、
    前記第１半導体チップと前記第２半導体チップは１つのパッケージ内に搭載されていることを特徴とする半導体装置。
26. 請求項２５記載の半導体装置であって、
    前記パッケージは、配線基板と、前記配線基板上に搭載される前記第１半導体チップおよび前記第２半導体チップと、前記第１半導体チップと前記第２半導体チップを封止し、かつ、蛍光体を含む封止樹脂とを有することを特徴とする半導体装置。
27. 第１半導体チップに形成されたツェナーダイオードを備え、
    前記ツェナーダイオードは、
    （ａ）第１導電型の半導体基板と、
    （ｂ）前記半導体基板上に形成され、前記第１導電型とは反対の第２導電型である第１半導体領域と、
    （ｃ）前記第１半導体領域の表面から前記第１半導体領域を貫通して前記半導体基板の内部に達する溝と、
    （ｄ）前記第１半導体領域および前記溝の内壁を覆うように、前記第１半導体領域の表面上に形成され、かつ、前記第１半導体領域の一部を露出する開口部が形成された保護絶縁膜と、
    （ｅ）前記開口部内を含む前記保護絶縁膜上に形成された遮光膜と、
    （ｆ）前記半導体基板の裏面に形成された裏面電極とを有する半導体装置であって、
    前記遮光膜は、前記開口部内から延在して、少なくとも前記溝の両側面のうち、前記ツェナーダイオードが形成される活性領域と接する側の側面を覆うように形成されていることを特徴とする半導体装置。
28. 第１半導体チップに形成されたツェナーダイオードを備え、
    前記ツェナーダイオードは、
    （ａ）第１導電型の半導体基板と、
    （ｂ）前記半導体基板の第１活性領域に形成される一方、前記半導体基板の第２活性領域には形成されない、前記第１導電型とは反対の第２導電型である第１半導体領域と、
    （ｃ）それぞれが前記第１半導体領域の表面から所定の深さまで形成されて、前記第１活性領域を区画する一対の第１アイソレーション領域と、
    （ｄ）それぞれが前記半導体基板の表面から所定の深さまで形成されて、前記第２活性領域を区画する一対の第２アイソレーション領域と、
    （ｅ）前記一対の第１アイソレーション領域と前記一対の第２アイソレーション領域とを覆うように、前記第１半導体領域の表面上および前記半導体基板の表面上に形成され、かつ、前記第１活性領域において、前記第１半導体領域の一部を露出する第１開口部が形成され、前記第２活性領域において、前記半導体基板の一部を露出する第２開口部が形成された保護絶縁膜と、
    （ｆ）前記第１活性領域において、前記第１開口部内を含む前記保護絶縁膜上に形成された第１アンダーバンプメタル膜と、
    （ｇ）前記第１アンダーバンプメタル膜上に形成された第１バンプ電極と、
    （ｈ）前記第２活性領域において、前記第２開口部内を含む前記保護絶縁膜上に形成された第２アンダーバンプメタル膜と、
    （ｉ）前記第２アンダーバンプメタル膜上に形成された第２バンプ電極とを有する半導体装置であって、
    前記第１アンダーバンプメタル膜は、前記第１開口部内から延在して前記一対の第１アイソレーション領域を覆うように形成されていることを特徴とする半導体装置。
29. 請求項２８記載の半導体装置であって、
    前記一対の第１アイソレーション領域は、それぞれが前記第１半導体領域の表面から前記第１半導体領域を貫通して前記半導体基板の内部に達する一対の第１溝から形成され、
    前記一対の第２アイソレーション領域は、それぞれが前記第１半導体領域の表面から前記第１半導体領域を貫通して前記半導体基板の内部に達する一対の第２溝から形成され、
    前記保護絶縁膜は、前記一対の第１溝の内壁上および前記一対の第２溝の内壁上にも形成され、
    前記第１アンダーバンプメタル膜は、前記第１開口部内から延在して前記一対の第１溝の内壁を覆うように形成されていることを特徴とする半導体装置。
30. 請求項２９記載の半導体装置であって、
    前記第１バンプ電極は、前記一対の第１溝を覆うように形成されていることを特徴とする半導体装置。
31. （ａ）第１導電型の半導体基板を用意する工程と、
    （ｂ）前記半導体基板上に、前記第１導電型とは反対の第２導電型の第１半導体領域を形成する工程と、
    （ｃ）前記第１半導体領域の内部から表面にわたって、前記第１導電型の第２半導体領域を形成する工程と、
    （ｄ）前記第２半導体領域の表面から所定深さまで達して活性領域を区画するアイソレーション領域を形成する工程と、
    （ｅ）前記第２半導体領域上と前記アイソレーション領域上にわたって保護絶縁膜を形成する工程と、
    （ｆ）前記保護絶縁膜を加工することにより、前記活性領域に形成されている前記保護絶縁膜に開口部を形成し、前記開口部から前記第２半導体領域を露出する工程と、
    （ｇ）前記開口部から露出する前記第２半導体領域上から前記保護絶縁膜上にわたって遮光膜を形成する工程と、
    （ｈ）前記遮光膜を加工する工程とを備え、
    前記（ｈ）工程は、前記開口部内から前記アイソレーション領域上を覆うまで延在するように前記遮光膜を加工することを特徴とする半導体装置の製造方法。
32. 請求項３１記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記第２半導体領域の表面から前記第２半導体領域および前記第１半導体領域を貫通して前記半導体基板の内部に達する溝を形成する工程を有し、
    前記（ｅ）工程は、前記保護絶縁膜を前記溝の内壁上にも形成し、
    前記（ｈ）工程は、前記遮光膜を前記溝の内壁上に形成されている前記保護絶縁膜を介して前記溝の内壁を覆うように加工することを特徴とする半導体装置の製造方法。
33. 請求項３２記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、
    前記第２半導体領域の表面から前記第２半導体領域および前記第１半導体領域を貫通して前記半導体基板の内部に達する溝を形成する工程と、
    前記溝の内部に充填膜を埋め込む工程とを有し、
    前記（ｅ）工程は、前記保護絶縁膜を前記溝に埋め込まれた前記充填膜上に形成することを特徴とする半導体装置の製造方法。
34. 請求項３１記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記第２半導体領域の表面から前記第１半導体領域に達するように前記第２導電型の第３半導体領域を形成する工程を有し、
    前記第３半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも高いことを特徴とする半導体装置の製造方法。
35. （ａ）第１導電型の半導体基板を用意する工程と、
    （ｂ）前記半導体基板上に、前記第１導電型とは反対の第２導電型の第１半導体領域を形成する工程と、
    （ｃ）前記第１半導体領域の表面から前記半導体基板の内部にまで達して、第１活性領域を区画する一対の第１溝を形成し、かつ、前記第１半導体領域の表面から前記半導体基板の内部にまで達して、第２活性領域を区画する一対の第２溝を形成する工程と、
    （ｄ）前記第２半導体領域上と前記一対の第１溝の内壁と前記一対の第２溝の内壁とにわたって保護絶縁膜を形成する工程と、
    （ｅ）前記保護絶縁膜を加工することにより、前記第１活性領域に形成されている前記保護絶縁膜に第１開口部を形成し、前記第２活性領域に形成されている前記保護絶縁膜に第２開口部を形成する工程と、
    （ｆ）前記第１開口部から露出する前記第２半導体領域上、前記第２開口部から露出する前記第２半導体領域上、および、前記保護絶縁膜上にアンダーバンプメタル膜を形成する工程と、
    （ｇ）前記第１活性領域に形成されている前記アンダーバンプメタル膜上に第１バンプ電極を形成し、前記第２活性領域に形成されている前記アンダーバンプメタル膜上に第２バンプ電極を形成する工程と、
    （ｈ）前記第１活性領域に形成されている前記アンダーバンプメタル膜と、前記第２活性領域に形成されている前記アンダーバンプメタル膜とを分離して、前記第１活性領域に第１アンダーバンプメタル膜を形成し、前記第２活性領域に第２アンダーバンプメタル膜を形成する工程とを備え、
    前記（ｈ）工程は、前記第１アンダーバンプメタル膜を前記第１開口部内から延在して前記一対の第１溝の内壁を覆うように加工し、かつ、前記第２アンダーバンプメタル膜を前記第２開口部内から延在して前記一対の第２溝の内壁を覆うように加工することを特徴とする半導体装置の製造方法。
36. （ａ）第１導電型の半導体基板を用意する工程と、
    （ｂ）前記半導体基板上に、前記第１導電型とは反対の第２導電型の第１半導体領域を形成する工程と、
    （ｃ）前記第１半導体領域の表面から前記半導体基板の内部まで達して活性領域を区画するアイソレーション領域を形成する工程と、
    （ｄ）前記第１半導体領域上と前記アイソレーション領域上にわたって保護絶縁膜を形成する工程と、
    （ｅ）前記保護絶縁膜を加工することにより、前記活性領域に形成されている前記保護絶縁膜に開口部を形成し、前記開口部から前記第１半導体領域を露出する工程と、
    （ｆ）前記開口部から露出する前記第１半導体領域上から前記保護絶縁膜上にわたって遮光膜を形成する工程と、
    （ｇ）前記遮光膜を加工する工程とを備え、
    前記（ｇ）工程は、前記開口部内から前記アイソレーション領域上を覆うまで延在するように前記遮光膜を加工することを特徴とする半導体装置の製造方法。
37. 請求項３６記載の半導体装置の製造方法であって、
    前記（ｃ）工程は、前記第１半導体領域の表面から前記第１半導体領域を貫通して前記半導体基板の内部に達する溝を形成する工程を有し、
    前記（ｄ）工程は、前記保護絶縁膜を前記溝の内壁上にも形成し、
    前記（ｇ）工程は、前記遮光膜を前記溝の内壁上に形成されている前記保護絶縁膜を介して前記溝の内壁を覆うように加工することを特徴とする半導体装置の製造方法。
38. 請求項３７記載の半導体装置の製造方法であって、
    前記（ｃ）工程は、
    前記第１半導体領域の表面から前記第１半導体領域を貫通して前記半導体基板の内部に達する溝を形成する工程と、
    前記溝の内部に充填膜を埋め込む工程とを有し、
    前記（ｄ）工程は、前記保護絶縁膜を前記溝に埋め込まれた前記充填膜上に形成することを特徴とする半導体装置の製造方法。
39. 請求項３６記載の半導体装置の製造方法であって、
    前記（ｃ）工程は、前記第１半導体領域の表面から前記半導体基板の内部に達するように前記第１導電型の第３半導体領域を形成する工程を有し、
    前記第３半導体領域の不純物濃度は、前記半導体基板の不純物濃度よりも高いことを特徴とする半導体装置の製造方法。
40. （ａ）第１導電型の半導体基板を用意する工程と、
    （ｂ）前記半導体基板の第１活性領域に形成し、前記半導体基板の第２活性領域には形成しないように前記第１導電型とは反対の第２導電型の第１半導体領域を選択的に形成する工程と、
    （ｃ）前記第１半導体領域の表面から前記半導体基板の内部にまで達して、前記第１活性領域を区画する一対の第１溝を形成し、かつ、前記半導体基板の表面から内部にまで達して、前記第２活性領域を区画する一対の第２溝を形成する工程と、
    （ｄ）前記第１半導体領域上と前記一対の第１溝の内壁と前記一対の第２溝の内壁とにわたって保護絶縁膜を形成する工程と、
    （ｅ）前記保護絶縁膜を加工することにより、前記第１活性領域に形成されている前記保護絶縁膜に第１開口部を形成し、前記第２活性領域に形成されている前記保護絶縁膜に第２開口部を形成する工程と、
    （ｆ）前記第１開口部から露出する前記第１半導体領域上、前記第２開口部から露出する前記半導体基板上、および、前記保護絶縁膜上にアンダーバンプメタル膜を形成する工程と、
    （ｇ）前記第１活性領域に形成されている前記アンダーバンプメタル膜上に第１バンプ電極を形成し、前記第２活性領域に形成されている前記アンダーバンプメタル膜上に第２バンプ電極を形成する工程と、
    （ｈ）前記第１活性領域に形成されている前記アンダーバンプメタル膜と、前記第２活性領域に形成されている前記アンダーバンプメタル膜とを分離して、前記第１活性領域に第１アンダーバンプメタル膜を形成し、前記第２活性領域に第２アンダーバンプメタル膜を形成する工程とを備え、
    前記（ｈ）工程は、前記第１アンダーバンプメタル膜を前記第１開口部内から延在して前記一対の第１溝の内壁を覆うように加工し、かつ、前記第２アンダーバンプメタル膜を前記第２開口部内から延在して前記一対の第２溝の内壁を覆うように加工することを特徴とする半導体装置の製造方法。

Images