JP2011091315A - 集積回路装置および電子機器 - Google Patents
集積回路装置および電子機器 Download PDFInfo
- Publication number
- JP2011091315A JP2011091315A JP2009245504A JP2009245504A JP2011091315A JP 2011091315 A JP2011091315 A JP 2011091315A JP 2009245504 A JP2009245504 A JP 2009245504A JP 2009245504 A JP2009245504 A JP 2009245504A JP 2011091315 A JP2011091315 A JP 2011091315A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- mode
- integrated circuit
- circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 98
- 238000004891 communication Methods 0.000 claims abstract description 59
- 230000010355 oscillation Effects 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 21
- 230000007958 sleep Effects 0.000 description 18
- 230000006266 hibernation Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000002618 waking effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- XEBWQGVWTUSTLN-UHFFFAOYSA-M phenylmercury acetate Chemical compound CC(=O)O[Hg]C1=CC=CC=C1 XEBWQGVWTUSTLN-UHFFFAOYSA-M 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
【課題】 無線通信ICにおいて、低消費電力モードにおいても、高速な暗号化・復号化処理を実現する。
【解決手段】 集積回路装置(IC)100は、通常動作モード用のクロックである第1クロックQCKと、第1クロックよりも周波数が低い、低消費電力モード用のクロックである第2クロックSCKと、を生成する第1クロック生成回路(OSC)21と、第2クロックSCKよりも高い周波数のクロックである第3クロックRCCKを生成する第2クロック生成回路(RC−OSC)50と、第3クロックRCCKによって動作して、暗号化処理および復号化処理を実行する暗号化・復号化処理部56と、第1クロックQCKおよび第2クロックSCKの少なくとも一方によって動作し、ホスト200からのコマンドに基づく処理を実行する制御部110と、含む。
【選択図】 図1
【解決手段】 集積回路装置(IC)100は、通常動作モード用のクロックである第1クロックQCKと、第1クロックよりも周波数が低い、低消費電力モード用のクロックである第2クロックSCKと、を生成する第1クロック生成回路(OSC)21と、第2クロックSCKよりも高い周波数のクロックである第3クロックRCCKを生成する第2クロック生成回路(RC−OSC)50と、第3クロックRCCKによって動作して、暗号化処理および復号化処理を実行する暗号化・復号化処理部56と、第1クロックQCKおよび第2クロックSCKの少なくとも一方によって動作し、ホスト200からのコマンドに基づく処理を実行する制御部110と、含む。
【選択図】 図1
Description
本発明は、集積回路装置および電子機器等に関する。
近距離無線通信端末(短距離無線通信端末)における無線通信のセキュリティー確保は重要な課題である。暗号化手段を搭載した近距離無線通信端末は、例えば、特許文献1および特許文献2に記載されている。特許文献2では、暗号化方式としてAES(Advanced Encrypted Standard)が使用されている。
無線通信装置の動作モードとして、通常動作モードと低消費電力モードとが用意される場合がある。また、動作モードに対応して、異なる周波数の動作クロックを用いる場合がある。例えば、通常動作モードでは第1周波数の第1動作クロック(高速クロック)を使用し、低消費電力モードでは、第1周波数よりも低い周波数である第2周波数の第2動作クロック(低速クロック)を使用する場合がある。
一方、通信データの暗号化・復号化処理は、動作モードに関係なく必要となる場合が有り得る。例えば、上位装置であるホストからの、通信データの暗号化・復号化処理の要求は、通常動作モード時および低消費電力モード時の双方において生じ得る。
低消費電力モード時において、暗号化・復号化動作が必要となる場合に、暗号化・復号化動作のために使用可能な動作クロックは第2動作クロック(低速クロック)のみであることから、暗号化・復号化の処理速度は、第2動作クロック(低速クロック)の周波数に依存することになる。第2動作クロック(低速クロック)の周波数を増大させれば、暗号化・復号化の処理速度は向上するが、低消費電力モード時に動作している回路の消費電力が増大することになり、第2動作クロック(低速クロック)の高速化には限界がある。
本発明の少なくとも一つの態様によれば、例えば、無線通信ICにおいて、低消費電力モードにおいても、高速な暗号化・復号化処理を実現することができる。
(1)本発明の集積回路装置の一態様では、通常動作モード用のクロックである第1クロック、および前記第1クロックよりも周波数が低い、低消費電力モード用のクロックである第2クロックの少なくとも一方を生成する第1クロック生成回路と、前記第2クロックよりも高い周波数のクロックである第3クロックを生成する第2クロック生成回路と、前記第3クロックによって動作して、暗号化処理および復号化処理を実行する暗号化・復号化処理部と、前記第1クロックおよび前記第2クロックの少なくとも一方によって動作し、ホストからのコマンドに基づく処理を実行する制御部と、含む。
本態様では、集積回路装置の動作クロック(動作モードに対応した動作モードクロック:通常動作モード用の第1クロックおよび低消費電力モード用の第2クロックの少なくとも一方)を生成する第1クロック生成回路の他に、暗号化処理および復号化処理に用いられるクロックである第3クロックを生成する第2クロック生成回路を設ける。暗号化・復号化処理部は、動作モードに関係なく、第3クロックによって動作する。第3クロックの周波数は、低消費電力モード用のクロックである第2クロックの周波数よりも高く設定される。
本態様によれば、通常シーケンスに連動しない第3クロックを用いて、暗号化・復号化処理を実行することができる。よって、低消費電力モードにおいても、高速な暗号化・復号化処理が可能である。
例えば、低消費電力モード時において、暗号化処理(あるいは復号化処理)が必要になった場合には、上位装置であるホストは、所定のコマンドを出力する。制御部(具体的には、例えば、制御部のうちの、第2クロックで動作する部分)がコマンドに基づいて動作して、第2クロック生成回路を動作状態とする。これによって、第2クロック生成回路から第3クロックが出力され、第3クロックは、暗号化・復号化処理部に供給され、暗号化・復号化処理部が第3クロックに基づいて動作して、高速な暗号化・復号化処理が実行される。
(2)本発明の集積回路装置の他の態様では、前記第3クロックの周波数は、前記第1クロックの周波数よりも高い。
本態様では、暗号化・復号化処理用の第3クロックの周波数を、通常動作モード用の第1クロックの周波数よりも高く設定する。動作クロックである第1クロックや第2クロックは、例えば、集積回路装置の標準仕様等に基づいて決定されるが、第3クロックは通常動作モードに連動しないクロックであるため、標準仕様等に制約されることなく、自由に設定することができる。
そこで、本態様では、第3クロックの周波数を、通常動作モード用の第1クロックの周波数よりも高く設定する。これによって、暗号化・復号化処理の処理速度を、さらに高めることができる。
(3)本発明の集積回路装置の他の態様では、前記第1クロック生成回路は、振動子を用いた発振回路であり、前記第2クロック生成回路は、前記集積回路装置に内蔵される内蔵発振回路である。
本態様では、第1クロック生成回路として、例えば外付けの振動子(外付けに限定されるものではない)を用いた発振回路(例えば、水晶発振回路)を使用し、第2クロック生成回路として、例えば外付けの振動子を用いない内蔵発振回路(例えば、RC発振回路)を使用する。
動作クロックである第1クロックや第2クロックを生成する第1クロック生成回路は、集積回路装置全体の高精度な回路動作(例えば、物理層回路における通信信号の高速処理や、データリンク層回路における標準仕様の通信プロトコルに準拠した高速かつ高精度な処理等)を保証するために、十分に精度の高い発振回路を使用するのが好ましい。一方、第3クロックは、暗号化・復号化処理において要求されるクロック精度(動作クロックの精度に比べて、要求精度が低い場合が多いと考えられる)を満たせば、実際の使用上、問題はない。
そこで、動作クロックである第1クロックや第2クロックを生成する第1クロック生成回路として、高精度な振動子利用の発振回路(例えば、水晶発振回路等)を使用し、一方、第3クロックを生成する第2クロック生成回路として、暗号化・復号化処理において要求されるクロック精度を満足させ得る程度の内蔵発振回路を使用して、外付け部品(振動子等)の点数を削減し、回路の簡易化を図り、集積回路装置の小型化を実現する。
(4)本発明の集積回路装置の他の態様では、前記振動子を用いた発振回路は水晶発振回路であり、前記内蔵発振回路は、RC発振回路である。
水晶発振回路は、誤差が少ない高精度のクロックを生成することができる。一方、RC発振回路は、構成が簡易であり、集積回路装置(IC)に内蔵するのに適している。抵抗(R)の抵抗値および容量(C)の容量値を調整して、発振回路の発振周波数を高めることも容易であり、また、例えば、微細ICの製造プロセスを用いて抵抗(R)と容量(C)の比精度を高めれば、暗号化・復号化処理において要求されるクロック精度を満足させ得る程度の精度をもつクロックの生成も可能である。本態様によれば、外付け部品(振動子等)の点数を削減することができ、回路の簡易化を図ることができ、集積回路装置の小型化が実現される。
(5)本発明の集積回路装置の他の態様は、アンテナで受信された入力信号を処理する受信回路および前記アンテナから信号を無線送信するための処理を実行する送信回路、の少なくとも一つを有する無線通信用の物理層回路と、前記制御部に含まれる、前記ホストと前記物理層回路との間のデータの授受を制御するデータリンク層回路と、前記データリンク層回路と前記暗号化・復号化処理部との間の通信を管理するアービターと、をさらに有する。
本態様によれば、低消費電力モード時においても高速な暗号化処理(あるいは復号化処理)が可能な、無線通信用の集積回路装置が実現される。
(6)本発明の集積回路装置の他の態様では、前記ホストからのコマンドに基づいて、前記集積回路装置の動作を制御するための制御レジスターを備えるレジスター部をさらに有し、前記制御レジスターには、制御モード切り換えビットが用意されており、前記制御モード切り換えビットの設定によって、前記通常動作モードおよび前記低消費電力モードを含む通常シーケンス制御モードと、通常シーケンスとは非同期に集積回路装置の動作を制御するモードであるレジスター制御モードと、が切り換えられ、前記レジスター制御モードが選択された場合には、前記制御レジスターを経由して、前記第2クロック生成回路の動作が制御される。
本態様では、集積回路装置の制御モードとして、通常シーケンス制御モードと、レジスター制御モードとが設けられる。通常シーケンス制御モードは、例えば、標準仕様の通信プロトコルに準拠したタイミング制御が実行される制御モードであり、この制御モード下に置かれる動作モードとしては、通常動作モードおよび低消費電力モードがある。また、レジスター制御モードは、通常シーケンスモードとは非同期の制御モードであり、この制御モード下に置かれる動作モードとしては、例えば、デバッグモード(集積回路の動作を検証する動作モード)等がある。
レジスター制御モード時においては、例えば、ホストからのコマンドに基づいて、制御レジスターを経由して、第2クロック生成回路の動作が制御される。レジスター制御モードを用いると、通常シーケンスとは非同期に第2クロック生成回路を起動して、第2クロック生成回路から第3クロックを出力させることができ、また、任意のタイミングで第3クロックの出力を停止させることができる。具体的には、例えば、デバッグモード時において、暗号化・復号化処理部の動作を検証する際に、制御レジスター経由で第2クロック生成回路を起動して、第3クロックを出力させることができる。
(7)本発明の集積回路装置の他の態様では、前記集積回路装置の動作モードとして、前記通常動作モードとしての第1動作モードと、前記第1動作モード時よりも、集積回路装置の消費電力が低減された動作モードである前記低消費電力モードとしての第2動作モードと、前記第2動作モード時よりも、集積回路装置の消費電力がさらに低減されると共に、前記第2クロック生成回路からの前記第3クロックの出力が停止しており、かつ、前記第2クロック生成回路は、電源電圧はオンしているが前記第1クロックおよび前記第2クロックの出力は停止した状態とされている第3動作モードと、を有し、前記第3動作モードから、前記第2動作モードまたは前記第1動作モードに移行する際に、前記ホストからのコマンドに基づいて前記レジスター制御モードが選択され、前記制御レジスターを経由して前記第2クロック生成回路の動作が制御されて前記第3クロックが出力され、出力された前記第3クロックが、前記第1クロック生成回路を起動させるために使用される。
本態様では、第2動作モード時(低消費電力モード時)よりも、集積回路装置の消費電力がさらに低減された第3動作モードが設けられる。第3動作モード時には、第2クロック生成回路からの第3クロックの出力が停止している(第2クロック生成回路の電源自体はオン状態であってもよく、オフ状態であってもよい)。また、第3動作モード時には、第2クロック生成回路は、電源電圧はオンしているが第1クロックおよび第2クロックの出力は停止した状態とされている。つまり、第3動作モード時には、動作クロックがないことから集積回路装置内のほとんどの回路は非動作状態であり、消費電力は最小化される。この第3動作モードは、集積回路装置を長時間にわたってスリープ状態(擬似冬眠状態)とするのに適した動作モードである。
本態様では、第3動作モード(スリープ状態あるいは擬似冬眠状態)から覚醒させて、第2動作モード(低消費電力モード)あるいは第1動作モード(通常動作モード)に復帰させるときに、第2クロック生成回路を利用する。つまり、第2クロック生成回路を暗号化・復号化以外の用途にも使用する。これによって、第2クロック生成回路の利用価値が高まる。
例えば、ホストと集積回路装置との間のインターフェース方式としてクロック同期式インターフェースを採用する。そして、ホストが、集積回路装置に、スリープ状態(擬似冬眠状態)からの覚醒を指示するコマンドを送出する際に、同時にシリアルクロック(同期クロック)も送出する。例えばホストインターフェースが、そのコマンドとシリアルクロックを受け、そのシリアルクロックを制御レジスターに供給して、制御レジスターを動作させる。制御レジスターは、入力されたコマンドに基づいて第2クロック生成回路を起動し、これによって、第2クロック生成回路から第3クロックが出力される。この第3クロックを利用して、第1クロック生成回路を動作状態(ウェークアップ状態)に戻すことができる。例えば、第3クロックによって第1クロック生成回路の起動用シーケンサを動作させ、起動用シーケンサからの制御信号を第1クロック生成回路に供給することができる。この場合、第1クロック生成回路は、電源自体はオンしているため、制御信号が供給されれば迅速に動作を開始し、高速にウェークアップ状態に復帰することができる。
(8)本発明の電子機器の一態様では、上記いずれかの集積回路装置と、前記集積回路装置の上位装置としてのホストと、を含む。
電子機器は、通常シーケンスに連動しない第3クロックを用いて、常に高速な暗号化・復号化処理を実行することができる。このことは、電子機器のセキュリティー機能の向上に役立つ。
(9)本発明の電子機器の他の態様では、前記電子機器、は無線通信装置である。
本態様によれば、動作モードに関係なく、高速な暗号化・復号化処理が可能な、高機能な無線通信装置が実現される。無線通信装置は、例えば、小型、軽量かつ超低消費電力の近距離無線通信端末(短距離無線通信端末)である。
このように、本発明の少なくとも一つの態様によれば、例えば、無線通信ICにおいて、低消費電力モードにおいても、高速な暗号化・復号化処理を実現することができる。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
(第1の実施形態)
図1は、集積回路装置の一例を示す図である。集積回路装置(IC)100は、例えば、近距離無線通信端末に搭載される、無線通信用の集積回路装置である。
図1は、集積回路装置の一例を示す図である。集積回路装置(IC)100は、例えば、近距離無線通信端末に搭載される、無線通信用の集積回路装置である。
集積回路装置100は、無線アンテナANと、通信回路(アナログ回路部)13を含む物理層回路(PHY)15と、制御部(ロジック回路部)110を含むデータリンク層回路(LL)19と、第1クロック生成回路(OSC:例えば水晶発振回路)21と、ホストインターフェース(ホストI/F)30と、第2クロック生成回路としてのRC発振回路(RC−OSC)50と、アービター54と、暗号化・復号化処理部(AES)56と、を有する。データリンク層回路(LL)19に含まれる制御部(ロジック回路部)110には、タイミング制御部TGが設けられている。制御部(ロジック回路部)110は、ホストインターフェース(ホストI/F)30を経由してホスト200から入力されるコマンドを解釈し、コマンドに基づく処理を行うコマンド処理部(不図示)ならびにプロトコル処理部(不図示)が設けられている。なお、プロトコル処理部は、例えば、標準仕様のプロトコルに従って通信データの処理を実行する。
通常シーケンス制御時において、集積積回路装置100の動作タイミングは、例えば、制御部(ロジック回路部)110に設けられているタイミング制御部TGによって制御される。通常シーケンス制御時の動作モードとしては、通常動作モードと低消費電力モードとがある。通常動作モードでは、物理層回路(PHY)15およびデータリンク層回路(LL)19が動作し、アンテナANを経由して送信データを無線送信する送信処理、ならびに、アンテナANから入力される受信信号に基づいて受信データを復調する受信処理が実行される。送信処理および受信処理は、例えば、交互に実行される。
ホストインターフェース(ホストI/F)30は、上位装置であるホスト(ホストプロセッサー)200との間で、データやコマンド等の授受を実行する。ホストインターフェース(ホストI/F)30は、例えば、クロック同期式のシリアルインターフェースが採用される。また、アービター54は、データリンク層回路(LL)19と、暗号化・復号化処理部(AES)56との間の通信(データや制御信号等の授受)を管理する。暗号化・復号化処理部(AES)56では、例えば、暗号化(復号化)方式としてAES(Advanced Encrypted Standard)が使用される(但し、一例であり、暗号化・復号化の方式は問わない)。
第1クロック生成回路(例えば水晶発振回路)21は、水晶振動子CRYとインバーター回路16とにより構成される。第1クロック生成回路(水晶発振回路)21は、通常動作モード用の第1クロックQCK(例えば4MHz)と、低消費電力モード用の第2クロックSCK(例えば32KHz)を出力する。なお、第1クロックQCKと第2クロックSCKの各々を個別に発生させるために、2個の発振回路(例えば2個の水晶発振回路)を使用する場合も有り得る。第1クロック生成回路21は、第1クロックQCKおよび第2クロックSCKの少なくとも一方のクロックを生成することができるクロック生成回路(発振回路)である。第1クロックQCKは、物理層回路(PHY)15と、データリンク層回路(LL)19と、アービター54とに供給される。なお、データリンク層回路(LL)19と同じ階層の回路として、物理層回路(PHY)15を制御する物理層制御回路(PHY制御回路:不図示)が設けられる場合がある。この場合には、第1クロックQCKは、物理層制御回路(PHY制御回路:不図示)にも供給される。第2クロックSCKは、データリンク層回路(LL)19(PHY制御回路が設けられる場合にはPHY制御回路を含める)、およびアービター54に供給される。上述のPHY制御回路が設けられる場合には、第2クロックSCKは、PHY制御回路にも供給される。第1クロック生成回路(水晶発振回路)21の源発振の周波数を例えば16MHzとし、源発振クロックを分周回路(不図示)によって分周して、高速クロックQCK(例えば4MHz)と、低速クロックSCK(例えば32KHz)とを生成するようにしてもよい。第1クロック生成回路(水晶発振回路)21のクロック精度は、例えば、±50PPM程度である。
また、第2クロック生成回路(RC発振回路)50は、アービター54から出力される発振イネーブル信号RCENがアクティブレベルのときにイネーブル状態(動作状態)となり、イネーブル状態(動作状態)のときに、第3クロックRCCKを出力する。第2クロック生成回路(RC発振回路)50から出力される第3クロックRCCKは、暗号化・復号化処理部(AES)56に供給される。暗号化・復号化処理に使用される第3クロックRCCKの周波数は、例えば、8MHzに設定されている。つまり、図1の例では、第3クロックRCCKの周波数は、低消費電力モード用の第2クロックSCK(例えば32KHz)よりも十分に高く設定されている。なお、第2クロック生成回路(RC発振回路)50のクロック精度は、例えば、第1クロック生成回路(水晶発振回路)21のクロック精度よりもかなり低いが、暗号化・復号化処理用のクロックとして要求されるクロック精度は満足している。
暗号化・復号化処理部(AES)56は、第3クロックRCCKによって動作して、通信データの暗号化処理あるいは復号化処理を実行する。暗号化(復号化)の要求は、通常シーケンス実行中に発生することがあり、また、通常シーケンスとは非同期に発生することもあり得る。暗号化(復号化)の要求の発生元としては、ホスト200と、物理層回路(PHY)15とがある。
例えば、集積回路装置(IC)100が低消費電力モードであるときに、ホスト200が、図中、太い点線で示されるルートRT1を経由してアービター54にアクセスして、暗号化・復号化処理部(AES)56を起動させ、暗号化(あるいは復号化)を実行させることができる。また、物理層回路(PHY)15が、図中、太い点線で示されるルートRT2を経由してアービター54にアクセスして、暗号化・復号化処理部(AES)56を起動させ、暗号化(あるいは復号化)を実行させることができる。
このように、図1の例では、集積回路装置(IC)100の動作クロック(通常動作モード用の第1クロックQCKおよび低消費電力モード用の第2クロックSCK)を生成する第1クロック生成回路(ここでは水晶発振回路(OSC))21の他に、暗号化処理および復号化処理に用いられるクロックである第3クロックRCCKを生成する第2クロック生成回路(ここでは、RC発振回路50)が設けられている。暗号化・復号化処理部(AES)56は、集積回路装置(IC)100の動作モードに関係なく、第3クロックRCCKによって動作する。そして、第3クロックRCCKの周波数(ここでは8MHz)は、低消費電力モード用のクロックである第2クロックSCKの周波数(ここでは32KHz)よりも高く設定されている。よって、図1の例では、通常シーケンスに連動しない第3クロックRCCKを用いて、暗号化・復号化処理を実行することができ、低消費電力モードにおいても、高速な暗号化・復号化処理が可能である。つまり、信頼性の高い暗号化・復号化処理を、常に高速で実現することが可能な、高機能な無線通信用の集積回路装置が実現される。
例えば、低消費電力モード時において、暗号化処理(あるいは復号化処理)が必要になった場合には、上位装置であるホスト200は、所定のコマンドを出力する。データリンク層回路(LL)19に含まれる制御部110(具体的には、例えば、制御部110のうちの、第2クロックSCKで動作する部分)がコマンドに基づいて動作し、発振イネーブル信号RCENがアクティブレベルとなる。これによって、第2クロック生成回路(RC発振回路50)がイネーブル状態(動作状態)となり、第3クロックRCCKを出力し、暗号化・復号化処理部が第3クロックRCCKに基づいて動作して、高速な暗号化・復号化処理が実行される。
また、図1の例では、暗号化・復号化処理用の第3クロックRCCKの周波数(例えば8MHz)を、通常動作モード用の第1クロックQCK(例えば4MHz)の周波数よりも高く設定する。動作クロックである第1クロックや第2クロックは、例えば、集積回路装置の標準仕様等に基づいて決定されるが、第3クロックは通常動作モードに連動しないクロックであるため、標準仕様等に制約されることなく、自由に設定することができる。したがって、第3クロックRCCKの周波数を、通常動作モード用の第1クロックQCKの周波数よりも高く設定することによって、暗号化・復号化処理の処理速度を、さらに高めることができる。
また、図1の例では、第1クロック生成回路(OSC)21として、振動子(ここでは外付けの水晶振動子:外付けの場合が多いと考えられるが、必ずしも外付けに限定されるものではない)を用いた発振回路(ここでは水晶発振回路)を使用し、第2クロック生成回路50として、集積回路装置に内蔵される内蔵発振回路(ここでは、RC発振回路(RC−OSC))を使用している。
動作クロックである第1クロックQCKや第2クロックSCKを生成する第1クロック生成回路(OSC)21は、集積回路装置(IC)100全体の高精度な回路動作(例えば、物理層回路(PHY)15における通信信号の高速処理や、データリンク層回路(LL)19における標準仕様の通信プロトコルに準拠した高速かつ高精度な処理等を保証するために、十分に精度の高い発振回路を使用するのが好ましい。一方、第3クロックRCCKは、暗号化・復号化処理において要求されるクロック精度(動作クロックQCK,SCKの精度に比べて、要求精度が低い場合が多いと考えられる)を満たせば、実際の使用上、問題はない。
そこで、動作クロックである第1クロックQCKや第2クロックSCKを生成する第1クロック生成回路として、高精度な振動子利用の発振回路(例えば、水晶発振回路)21を使用し、一方、第3クロックRCCKを生成する第2クロック生成回路として、暗号化・復号化処理において要求されるクロック精度を満足させ得る程度の内蔵発振回路(例えばRC発振回路(RC−OSC))50を使用して、例えば外付け部品(振動子等)の点数を削減し、回路の簡易化を図り、集積回路装置の小型化を実現する。
ここで、RC発振回路(RC−OSC)50は、構成が簡易であり、集積回路装置(IC)100に内蔵するのに適している。抵抗(R)の抵抗値および容量(C)の容量値を調整して、RC発振回路(RC−OSC)50の発振周波数を高めることも容易であり、また、例えば、微細ICの製造プロセスを用いて抵抗(R)と容量(C)の比精度を高めれば、暗号化・復号化処理において要求されるクロック精度を満足させ得る程度の精度をもつクロックの生成も十分に可能である。
図2(A)および図2(B)は、第1クロック生成回路および第2クロック生成回路の回路構成の一例を示す図である。図2(A)は、第1クロック生成回路(第1発振回路(OSC)21の回路構成例を示す図である。第1クロック生成回路(第1発振回路(OSC))21は、容量C1,C2と、水晶振動子CRYと、抵抗R1と、インバーター(INV)16と、を含むことができる。第1クロック生成回路(第1発振回路(OSC)))21の源発振の周波数は例えば16MHzであり、この源発振クロックを分周することによって、高速クロックQCK(4M)や低速クロック(32K)を生成することができる。
図2(B)は、第2クロック生成回路(第2発振回路(RS−OSC))50の回路構成例を示す図である。第2クロック生成回路(第2発振回路(RC−OSC))50は、容量C3と、抵抗R2およびR3と、インバーター(INV2およびINV3)と、を含むことができる。第2クロック生成回路(第2発振回路(RS−OSC))50の発振周波数は、上述のとおり、例えば8MHzと高速な周波数に設定されている。十分に高速な周波数であることから、第2クロック生成回路(第2発振回路(RS−OSC))50は、他の回路(アービター54以外の回路)の動作クロック供給源としても使用することも容易である。例えば、集積回路装置(IC)100が低消費電力モードであるときに、従来構成ならば、回路の動作クロックとしては、32kHzの低速クロックSCKしか使用することができないが、ここで、第2クロック生成回路(第2発振回路(RS−OSC))50から出力される高速な補第3クロック(例えば8MHz)を、他の回路の動作クロックとしても使用できれば、低消費電力モード時においても、その回路の高速動作が可能となり、また、その回路が、第3クロックを用いて時間計測を実行する場合には、高精度な時間計測が可能となる(なお、この例については後述する)。
図3(A)および図3(B)は、集積回路装置の動作モードの一例と、暗号化・復号化処理の処理手順の一例を示す図である。図3(A)に示されるように、集積回路装置(IC)100の制御モードには通常シーケンス制御モードがあり、この制御モードに属する動作モードとしては、通常動作モード(第1動作モード:動作クロックとしてQCKとSCKを使用)と、低消費電力モード(第2動作モード:動作クロックとしてSCKを使用)とがある。通常動作モード(第1動作モード)および低消費電力モード(第2動作モード)の双方において、暗号化処理および復号化処理が可能である。上述のとおり、暗号化処理および復号化処理は、動作モードに関係なく、高速な第3クロックRCCKを用いて実行される。
図3(B)に示されるように、暗号化・復号化処理が必要になると、ホスト(ホストプロセッサー)200または物理層回路(PHY)15が暗号化(復号化)処理を要求する(ステップST1)。すると、アービター54の調停の下に、暗号化・復号化処理部(AES)56が、暗号化処理(あるいは復号化処理)を実行する(ステップST2)。暗号化処理(あるいは復号化処理)の処理結果(つまり、暗号化されたデータや復号化されたデータ等)は、アービター54を経由して要求元に送信される(ステップST3)。
図4は、暗号化処理および復号化処理の内容の一例を説明するための図である。図4に示されるように、データリンク層(LL)19とアービター54は、直接的にデータ等の授受(受け渡し)を行うことができ、また、バッファー(PDUプロセッサー)53を経由してデータ等の授受を行うこともできる。
データリンク層(LL)19とアービター54が、直接的にデータ等の授受を行う場合(つまり図4の上側に示される処理SRの場合)には、例えば、データリンク層(LL)19から、アービター54に、AES要求(AES REQ)およびAESモード(AES MODE),サイファーキー(CIPHYERKEY)、平文データ(PLAIN TEXT)等が送信される。一方、アービター54からデータリンク層(LL)19には、例えば、AES設定(AES CNF)や暗号化文データ(CIPHERTEXT)等が送信される。また、アービター54と暗号化・復号化処理部(AES)56との間では、例えば、スタート信号START、AESのモードを指定するモード信号MODE、サイファーキー(CIPHYERKEY)、平文データ(PLAIN TEXT)、暗号化文データ(CIPHERTEXT)等の送受信が行われる
また、バッファー53を介して、暗号化処理ERあるいは復号化処理DR(いずれも、図中、点線で囲んで示される)が実行される。図示されるように、暗号化処理ERや復号化処理DRにおいて受け渡しされるデータ等の中には、PLAIN PDU(平文プロトコルデータユニット)、PLAIN MIC(平文メッセージ・インテグリティ・チェックサム)、ENCRYPTED MIC(暗号化文メッセージ・インテグリティ・チェックサム)等が含まれる。なお、以上の暗号化・復号化処理は一例であり、その他の暗号化・復号化処理を採用することも可能である。
(第2の実施形態)
図5は、本発明の集積回路装置の他の例(制御レジスターを有する例)を示す図である。図5において、前掲の図面と共通する部分には同じ参照符号を付してある。図2では、図1に示される回路構成に加えて、制御レジスター48を含むレジスター部RGと、発振起動回路(OWU:オシレーター・ウエークアップ・ユニット)52が追加されている。他の回路部分は図1と共通するため、以下の説明では重複説明を避け、新規に追加された部分についてのみ説明する。
図5は、本発明の集積回路装置の他の例(制御レジスターを有する例)を示す図である。図5において、前掲の図面と共通する部分には同じ参照符号を付してある。図2では、図1に示される回路構成に加えて、制御レジスター48を含むレジスター部RGと、発振起動回路(OWU:オシレーター・ウエークアップ・ユニット)52が追加されている。他の回路部分は図1と共通するため、以下の説明では重複説明を避け、新規に追加された部分についてのみ説明する。
図5の例では、集積回路装置(IC)100の制御モードとして、通常シーケンス制御モードと、レジスター制御モードとが設けられる。レジスター部RGは、ホスト200からのコマンドに基づいて、集積回路装置(IC)100の動作を制御するための制御レジスター48を備える。制御レジスター48には、制御モード切り換えビット(図中、「Xビット」と記載されている)が用意されており、制御モード切り換えビットの設定によって、通常動作モードおよび低消費電力モードを含む通常シーケンス制御モードと、通常シーケンスとは非同期に集積回路装置(IC)100の動作を制御するモードであるレジスター制御モードと、が切り換えられる。
通常シーケンス制御モードは、例えば、標準仕様の通信プロトコルに準拠したタイミング制御が実行される制御モードであり、この制御モード下に置かれる動作モードとしては、上述のとおり、通常動作モードおよび低消費電力モードがある。また、レジスター制御モードは、例えば通常シーケンスモードとは非同期の制御モードであり、この制御モード下に置かれる動作モードとしては、例えば、デバッグモード(集積回路の動作を検証する動作モード)や、消費電力が最小化された動作モードであるスリープモード(擬似冬眠モード)がある。
レジスター制御モード時においては、例えば、ホストからのコマンドに基づいて、制御レジスター48を経由して、第2クロック生成回路(RC発振回路(RC−OSC))50の動作が制御される。レジスター制御モードを用いると、通常シーケンスとは非同期に第2クロック生成回路(RC−OSC)50を起動して、第2クロック生成回路(RC−OSC)50から第3クロックRCCKを出力させることができ、また、任意のタイミングで第3クロックRCCKの出力を停止させることができる。
具体的には、例えば、デバッグモード時において、暗号化・復号化処理部(AES)56の動作を検証する際に、制御レジスター48経由で第2クロック生成回路(RC−OSC)50を起動して、第3クロックRCCKを出力させることができる。これによって、暗号化・復号化処理部(AES)56が動作状態となる。そして、例えば、ホスト200が、暗号化・復号化処理部(AES)56に平文データ(プレーンデータ)を与え、暗号化・復号化処理部(AES)56から出力される暗号化データ(サイファーテキスト)をホスト200が受信し、受信した暗号化データ(サイファーテキスト)を解析することによって、暗号化・復号化処理部(AES)56の暗号化機能が要求仕様に適合しているかどうかを検証することができる。
また、消費電力が最小化された動作モードであるスリープモード(擬似冬眠モード)の集積回路装置(IC)100を覚醒させる場合にも、ホスト200は、制御レジスター48経由で第2クロック生成回路(RC−OSC)50を起動して、第3クロックRCCKを出力させることができる。なお、停止状態にある第1クロック生成回路(水晶発振回路(OSC))21を動作状態に復帰させるためには、所定のシーケンス制御(複数のイネーブル信号を所定間隔で順次、出力する制御)が必要となることから、図5の例では、発振起動回路(OWU)52(一種のシーケンサー)が設けられている。発振起動回路(OWU)52は、第2クロック生成回路(RC−OSC)50から出力される第3クロックRCCKを動作クロックとして動作し、第3クロックRCCKに基づいて時間を計測し、複数のイネーブル信号(発振イネーブル信号OSEN,バッファーイネーブル信号BUFEN,スロークロックイネーブル信号SCKEN,スリープ制御信号SLP等)を、所定間隔で順次、出力する。これらのイネーブル信号の各々は、第1クロック生成回路(水晶発振回路(OSC))21に供給される。各イネーブル信号に基づく発振起動動作が行われることによって、第1クロック生成回路(水晶発振回路(OSC))21は、発振停止状態から発振状態に復帰することができる。
スリープモード(擬似冬眠モード)の概要について説明する。スリープモード(擬似冬眠モード)時には、例えば、物理層回路(PHY)15の電源がオフされ、第1クロック生成回路(OSC)21は、電源はオンしているものの発振が停止しており、第2クロック生成回路(RC−OSC)50も発振が停止している(第2クロック生成回路50の電源自体はオン状態であってもよく、オフ状態であってもよい)。
データリンク層回路(LL)19(制御回路部110を含む)は、電源はオンしているものの、動作クロックQCKおよびSCKが供給されないことから、非動作状態である。ホストインターフェース(ホストI/F)30およびレジスター部RGも、電源はオンしているものの動作クロックがないことから非動作状態である。このように、スリープモード(擬似冬眠モード)時には、集積回路装置(IC)100内のほとんどの回路は非動作状態であり、消費電力は最小化される。したがって、このスリープモード(擬似冬眠モード)は、集積回路装置(IC)100を長時間にわたってスリープ状態(擬似冬眠状態)とするのに適した動作モードである。
図5の例では、集積回路装置(IC)100を、スリープ状態(擬似冬眠状態)から覚醒させて、低消費電力モード(第2動作モード)あるいは通常動作モード(第1動作モード)に復帰させるときに、第2クロック生成回路(RC−OSC)50を利用する。つまり、第2クロック生成回路を暗号化・復号化以外の用途にも使用する。これによって、第2クロック生成回路(RC―OSC)50の利用価値が高まる。
集積回路装置(IC)100を、スリープモード(擬似冬眠モード)から覚醒させるための起点となる動作クロックとしては、ホストから供給されるシリアルクロック(同期クロック)が使用される。例えば、ホスト200と集積回路装置100との間のインターフェース方式としてクロック同期式インターフェースが採用される。そして、ホスト200が、集積回路装置(IC)100に、スリープ状態(擬似冬眠状態)からの覚醒を指示するコマンドを送出する際に、同時にシリアルクロック(同期クロック)も送出する。例えばホストインターフェース(ホストI/F)30が、そのコマンドとシリアルクロックを受け、そのシリアルクロックを、例えば隣接して配置されているレジスター部RG内の制御レジスター48にも供給して、制御レジスター48を動作させる。例えば、ホストインターフェース(ホストI/F)30とレジスター部RGとの間にシフトレジスター(不図示)を設けて、このシフトレジスターを経由して、ホスト200からのコマンド(あるいはコマンドに基づく制御信号)を制御レジスター48に供給することができる。
制御レジスター48は、ホスト200からのコマンドに基づいて第2クロック生成回路(RC−OSC)50を起動し、これによって、第2クロック生成回路(RC−OSC)50から第3クロックRCCKが出力される。
この第3クロックRCCKによって、発振起動回路(OWU)52が動作し、これによって、第1クロック生成回路(OSC)21を動作状態(ウェークアップ状態)に戻すことができる。第1クロック生成回路(OSC)21は、電源自体はオンしているため、上述した各種のイネーブル信号(制御信号)が供給されれば迅速に動作を開始し、高速にウェークアップ状態に復帰することができる。そして、第1クロック生成回路(OSC)21から出力される動作クロック(SCK(32KHz)やQCK(4MHz))は、データリンク層回路(LL)19や物理層回路(PHY)15に供給され、データリンク層回路(LL)19や物理層回路(PHY)15は、迅速に動作状態に復帰する。
図6は、集積回路装置の動作モードの他の例(図5のICの動作モード例)を示す図である。図6の例では、図3(A)で示した通常シーケンス動作モードの他に、レジスター制御モードが追加されている。通常シーケンス動作モードは、例えば、ホスト200から供給される標準仕様コマンドに基づいて選択される。レジスター制御モードは、例えば、ホスト200から供給される内部仕様コマンド(標準仕様コマンドとは非同期のコマンド)に基づいて選択される。
レジスター制御モードに属する動作モードとしては、スリープモード(擬似冬眠モード:第3動作モード)と、デバッグモード(テストモード:第4動作モード)と、がある。デバッグモードは、通常シーケンスとは非同期のモードである。スリープモード(擬似冬眠モード:第3動作モード)においては、上述のとおり、第1クロック生成回路(OSC)21の発振が停止しており、制御回路部110の動作が停止している(但し、電源電圧自体はオンしている)。
集積回路装置(IC)100を、スリープモード(擬似冬眠モード:第3動作モード)から低消費電力モード(第2動作モード)または通常動作モード(第1動作モード)に移行させるための覚醒用クロックとして、第2クロック生成回路(RC−OSC)50から出力される第3クロックRCCKを使用することができる。
また、デバッグモード(テストモード:第4動作モード)時においては、例えば、暗号化・復号化処理部(AES)56の動作検証のために、第2クロック生成回路(RC−OSC)50から出力される第3クロックRCCKを使用することができる。
(第3の実施形態)
図7は、近距離無線通信端末の利用形態の一例を示す図である。近距離無線通信端末600では、近距離無線通信端末600は、入出力部(I/O)610と、I/Oインターフェース620と、ホストプロセッサー(例えばMPU:ホスト)200と、メモリー640(例えばアプリケーションソフトが格納されている)と、タイマー206と、上述の無線通信IC(無線通信用の集積回路装置)100(ホストインターフェース(ホストI/F)30や暗号化・復号化処理部56等を含む)と、無線通信のためのアンテナANと、電源スイッチ650と、を有する。近距離無線通信端末600は、例えば、コイン型電池VEで動作する、小型、軽量および超低消費電力の無線携帯端末である。
図7は、近距離無線通信端末の利用形態の一例を示す図である。近距離無線通信端末600では、近距離無線通信端末600は、入出力部(I/O)610と、I/Oインターフェース620と、ホストプロセッサー(例えばMPU:ホスト)200と、メモリー640(例えばアプリケーションソフトが格納されている)と、タイマー206と、上述の無線通信IC(無線通信用の集積回路装置)100(ホストインターフェース(ホストI/F)30や暗号化・復号化処理部56等を含む)と、無線通信のためのアンテナANと、電源スイッチ650と、を有する。近距離無線通信端末600は、例えば、コイン型電池VEで動作する、小型、軽量および超低消費電力の無線携帯端末である。
図7の例において、近距離無線通信端末600は、例えば、センサー510からの検出信号(例えば、気象の定点観測データや、農作物の生育状況の観測データ等)を、アクセスポイント700に送信するために使用される。例えば、センサー510は、24時間に1回だけ瞬時的に観測データを取得し、取得した観測データを、近距離無線通信端末600に送る。その観測データは、近距離無線通信端末600の入出力部(I/O)610、インターフェース620、ホスト200ならびに無線通信IC100を経由して、アンテナANからアクセスポイントAPに無線送信される。無線通信の際に、通信の安全性向上のために、暗号化処理を施すこともできる。アンテナANからアクセスポイントAPまでの距離は、例えば、数十m以内である。
また、アクセスポイントAPは、例えば、LAN(ローカルエリアネットワーク)710を経由してモニター用ディスプレイ720に接続されている。ユーザー730(例えば、研究者)は、モニター用ディスプレイによって、観測対象の状況(気象状況や農作物の生育状況等)を確認することができる。
図7の例では、無線通信が必要となるのは、例えば24時間間隔でごく短い期間だけである。無線通信が必要となる期間以外は、上述のスリープモード(擬似冬眠モード)を用いて、IC100の消費電力を低減するのが好ましい。
上述のとおり、IC100に搭載される暗号化・復号化処理部56は、通常シーケンスに連動しない第3クロックRCCKを用いて、IC100の動作モードに関係なく、高速な暗号化処理(復号化処理)を実行することができる。このことは、電子機器(ここでは、近距離無線通信端末600)のセキュリティー機能の向上に役立つ。このように、本実施形態によれば、動作モードに関係なく、高速な暗号化・復号化処理が可能な、高機能な無線通信装置(ここでは、近距離無線通信端末600)が実現される。無線通信装置(近距離無線通信端末600)は、通信データの暗号化・復号化の機能が強化されており、かつ、小型、軽量かつ超低消費電力という優れた特性をもつ。
以上説明したように、本発明の少なくとも一つの実施形態によれば、例えば、低消費電力モードにおいても、高速な暗号化・復号化処理を実現することができる。
以上、いくつかの実施形態について説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるものである。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
13 通信回路(アナログ回路部)、15 物理層回路(PHY)、
16 インバーター回路(INV)、19 データリンク層回路(LL)、
21 第1クロック生成回路(OSC,第1発振回路:例えば水晶発振回路)、
30 ホストインターフェース部(ホストI/F)、RG レジスター部、
48 制御レジスター、
50 第2クロック生成回路(第2発振回路,RC−OSC:例えばRC発振回路)、
52 発振起動回路(OWU)、100 集積回路装置(例えば、無線通信IC)、
200 ホスト(ホストプロセッサー)、600 近距離無線通信端末
16 インバーター回路(INV)、19 データリンク層回路(LL)、
21 第1クロック生成回路(OSC,第1発振回路:例えば水晶発振回路)、
30 ホストインターフェース部(ホストI/F)、RG レジスター部、
48 制御レジスター、
50 第2クロック生成回路(第2発振回路,RC−OSC:例えばRC発振回路)、
52 発振起動回路(OWU)、100 集積回路装置(例えば、無線通信IC)、
200 ホスト(ホストプロセッサー)、600 近距離無線通信端末
Claims (9)
- 通常動作モード用のクロックである第1クロック、および前記第1クロックよりも周波数が低い、低消費電力モード用のクロックである第2クロックの少なくとも一方を生成する第1クロック生成回路と、
前記第2クロックよりも高い周波数のクロックである第3クロックを生成する第2クロック生成回路と、
前記第3クロックによって動作して、暗号化処理および復号化処理を実行する暗号化・復号化処理部と、
前記第1クロックおよび前記第2クロックの少なくとも一方によって動作し、ホストからのコマンドに基づく処理を実行する制御部と、
含むことを特徴とする集積回路装置。 - 請求項1記載の集積回路装置であって、
前記第3クロックの周波数は、前記第1クロックの周波数よりも高いことを特徴とする集積回路装置。 - 請求項1または請求項2記載の集積回路装置であって、
前記第1クロック生成回路は、振動子を用いた発振回路であり、
前記第2クロック生成回路は、前記集積回路装置に内蔵される内蔵発振回路である、ことを特徴とする集積回路装置。 - 請求項3記載の集積回路装置であって、
前記振動子を用いた発振回路は水晶発振回路であり、前記内蔵発振回路は、RC発振回路である、ことを特徴とする集積回路装置。 - 請求項1〜請求項3のいずれかに記載の集積回路装置であって、
アンテナで受信された入力信号を処理する受信回路および前記アンテナから信号を無線送信するための処理を実行する送信回路、の少なくとも一つを有する無線通信用の物理層回路と、
前記制御部に含まれる、前記ホストと前記物理層回路との間のデータの授受を制御するデータリンク層回路と、
前記データリンク層回路と前記暗号化・復号化処理部との間の通信を管理するアービターと、
をさらに有することを特徴とする集積回路装置。 - 請求項1〜請求項5のいずれかに記載の集積回路装置であって、
前記ホストからのコマンドに基づいて、前記集積回路装置の動作を制御するための制御レジスターを備えるレジスター部をさらに有し、
前記制御レジスターには、制御モード切り換えビットが用意されており、前記制御モード切り換えビットの設定によって、前記通常動作モードおよび前記低消費電力モードを含む通常シーケンス制御モードと、通常シーケンスとは非同期に集積回路装置の動作を制御するモードであるレジスター制御モードと、が切り換えられ、
前記レジスター制御モードが選択された場合には、前記制御レジスターを経由して、前記第2クロック生成回路の動作が制御される、
ことを特徴とする集積回路装置。 - 請求項6記載の集積回路装置であって、
前記集積回路装置の動作モードとして、
前記通常動作モードとしての第1動作モードと、
前記第1動作モード時よりも、集積回路装置の消費電力が低減された動作モードである前記低消費電力モードとしての第2動作モードと、
前記第2動作モード時よりも、集積回路装置の消費電力がさらに低減されると共に、前記第2クロック生成回路からの前記第3クロックの出力が停止しており、かつ、前記第2クロック生成回路は、電源電圧はオンしているが前記第1クロックおよび前記第2クロックの出力は停止した状態とされている第3動作モードと、を有し、
前記第3動作モードから、前記第2動作モードまたは前記第1動作モードに移行する際に、前記ホストからのコマンドに基づいて前記レジスター制御モードが選択され、前記制御レジスターを経由して前記第2クロック生成回路の動作が制御されて前記第3クロックが出力され、出力された前記第3クロックが、前記第1クロック生成回路を起動させるために使用される、
ことを特徴とする集積回路装置。 - 請求項1〜請求項7のいずれかに記載の集積回路装置と、
前記集積回路装置の上位装置としてのホストと、
を含むことを特徴とする電子機器。 - 請求項8記載の電子機器であって、
前記電子機器は、バッテリーで動作する無線通信装置である、ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009245504A JP2011091315A (ja) | 2009-10-26 | 2009-10-26 | 集積回路装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009245504A JP2011091315A (ja) | 2009-10-26 | 2009-10-26 | 集積回路装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011091315A true JP2011091315A (ja) | 2011-05-06 |
Family
ID=44109279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009245504A Pending JP2011091315A (ja) | 2009-10-26 | 2009-10-26 | 集積回路装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011091315A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014236607A (ja) * | 2013-06-03 | 2014-12-15 | ローム株式会社 | ワイヤレス送電装置、その制御回路および制御方法 |
CN110024207A (zh) * | 2016-12-05 | 2019-07-16 | 三星Sdi株式会社 | 用于电池系统的控制单元 |
-
2009
- 2009-10-26 JP JP2009245504A patent/JP2011091315A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014236607A (ja) * | 2013-06-03 | 2014-12-15 | ローム株式会社 | ワイヤレス送電装置、その制御回路および制御方法 |
US10044226B2 (en) | 2013-06-03 | 2018-08-07 | Rohm Co., Ltd | Wireless power transmitter |
CN110024207A (zh) * | 2016-12-05 | 2019-07-16 | 三星Sdi株式会社 | 用于电池系统的控制单元 |
CN110024207B (zh) * | 2016-12-05 | 2022-10-04 | 三星Sdi株式会社 | 用于电池系统的控制单元 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10853304B2 (en) | System on chip including clock management unit and method of operating the system on chip | |
EP2577477B1 (en) | Integration of processor and input/output hub | |
US9146610B2 (en) | Throttling integrated link | |
CN104769567A (zh) | 用于单向传输信息的互连 | |
TW202028897A (zh) | 積體電路中一或多個處理器的啟動 | |
US20210073166A1 (en) | System on chip including clock management unit and method of operating the system on chip | |
JP3964389B2 (ja) | エネルギー制御された電子回路 | |
JP2011091315A (ja) | 集積回路装置および電子機器 | |
US20090315597A1 (en) | Clock Selection for a Communications Processor having a Sleep Mode | |
Zhong et al. | A RISC-V SoC for mobile payment based on visible light communication | |
US20060195638A1 (en) | Peripheral device | |
US20090319817A1 (en) | Clock Selection for a Communications Processor having a Sleep Mode | |
Visconti et al. | FEATURES, OPERATION PRINCIPLE AND LIMITS OF SPI AND IC COMMUNICATION PROTOCOLS FOR SMART OBJECTS: A NOVEL SPI-BASED HYBRID PROTOCOL ESPECIALLY SUITABLE FOR IoT APPLICATIONS | |
US20230305737A1 (en) | External Nonvolatile Memory with Additional Functionality | |
JP5414479B2 (ja) | 半導体装置 | |
JP2004185378A (ja) | クロック同期式シリアル通信装置および半導体集積回路装置 | |
JP2007188213A (ja) | 半導体集積回路装置 | |
JP4136601B2 (ja) | トランシーバモジュール | |
JP2011170644A (ja) | 通信装置、通信システムおよび通信方法 | |
US10429881B2 (en) | Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device | |
JP2011090626A (ja) | 集積回路装置および電子機器 | |
Paiva | Software-Hardware Co-Design for Nb-Iot Low-power Applications: Consumption and Performance Analysis | |
JP2004199115A (ja) | 半導体集積回路 | |
JP2003248525A (ja) | 電子機器における省電力制御装置及び省電力制御方法 | |
WO2023240532A1 (en) | Low-power island for display interface |