JP2011090626A - 集積回路装置および電子機器 - Google Patents

Abstract

【課題】 標準仕様と、電子機器が実際に使用される環境（実使用条件）との間に生じる矛盾を解消して、集積回路装置の、より一層の低消費電力化を実現する。
【解決手段】 標準仕様コマンドおよび内部仕様コマンドを受けるホストインターフェース３０と、レジスター部（ＲＧ）と、ロジック回路部１１０と、振動子を用いた第１発振回路０ＳＣと、第１発振回路を起動させるときに使用される第２発振回路５０と、第１発振回路を起動させるためのシーケンス制御を実行する発振起動回路５２と、を有し、内部仕様コマンドである第１コマンドによって、第１発振回路ＯＳＣおよびロジック回路部１１０を非動作状態とし、内部仕様コマンドである第２コマンドによって、レジスター部ＲＧを経由して第１発振回路０ＳＣおよびロジック回路部１１０を動作状態に復帰させる。
【選択図】 図３

Description

本発明は、集積回路装置および電子機器等に関する。

バッテリーで動作する近距離無線通信端末（短距離無線通信端末）では、消費電力の削減は重要な課題である。近距離無線通信技術は、例えば、時計、玩具、健康器具、ゲーム機、リモコン機器等への適用が可能であり、さらに、医療や農業といった新しい分野への適用も期待されている。

通信装置の消費電力を削減する技術としては、例えば、特許文献１〜特許文献５の各々に記載される技術がある。特許文献１および特許文献２に記載される技術では、回路へのクロックの供給を選択的に停止させる。特許文献３に記載される技術では、動作クロックの生成源である発振回路の電源供給を停止して発振回路を停止させる。

特許文献４に記載される技術では、ＵＳＢ機器（ユニバーサルシリアルバス規格に準拠したインターフェース機器）において、発振回路の電源電圧はオンされている状態で発振回路の発振動作を停止させる。特許文献４に記載される技術では、発振が停止している発振回路を起動させるために、リモートウェークアップトリガーあるいはローカルウェークアップトリガーと呼ばれる外部トリガー信号を使用する。

また、特許文献５に記載される技術では、無線通信ネットワークに接続される複数の機器の各々が、独自にローカル通信時間帯を設け、ローカル通信時間帯以外の期間には、自機の電源を自らオフし、自機が設定したローカル通信時間帯になると電源をオンする、という制御を行う。特許文献５によれば、機器が自己の電源をオフしている動作モードは冬眠モード（ハイバネーションモード）と呼ばれる。

特開平１０−１６１７６６号公報 特許第３６２１４９７号公報 特開２００７−２００２２１号公報 特開２００３−３２３４００号公報（例えば図１４，（０１５２）段落〜（０１６３）段落の記載） 特表２００９−５２６４３８号公報

例えば、近距離無線通信装置の動作モードとして、アクティブモード（通常動作モード）とローパワーモード（低消費電力モード）とが存在し、そして、その製品についての標準的な仕様（以下、標準仕様という）によれば、例えば、「ローパワーモードである場合でも、所定間隔で（例えば４分毎）にアクティブモードに移行して空きチャンネルのサーチを行う」のが通常である場合を想定する。なお、「標準仕様」としては、例えば、製品に関する社内スタンダード（社内標準）や、その分野の製品に関する業界標準、あるいは、製品に関係する団体が推奨する製品標準等が考えられるが、本明細書では、最も広義に解釈するものとする。

しかし、近距離無線通信端末が使用される環境によっては、上述の動作が不要な場合があり得る。例えば、近距離無線通信端末が農業分野に適用され、農作物等の生育状況を記録したデータを１日（２４時間）に一回だけアクセスポイントに送信すればよい、というような場合には、４分毎のアクティブモードへの復帰は無意味なことは明らかである。つまり、この場合、近距離無線通信端末は、１日のうちの決められたタイミングで１回だけ、ごく短い時間だけアクティブモードとなって、過去２４時間の間に蓄積された農作物の生育データをアクセスポイントに送ればよいだけである。近距離無線通信端末が、標準仕様に従って例えば４分に一度、アクティブモードの状態となると、その度に電力消費が発生する。したがって、近距離無線通信端末の、より一層の低消費電力化を実現することはできない。

つまり、上述の例では、標準仕様と、近距離無線通信端末が実際に使用される環境（実使用条件）との間に矛盾（乖離）が生じている。

従来技術（例えば上述の特許文献１〜特許文献５の各々に記載される技術）では、標準仕様と、電子機器が実際に使用される環境（実使用条件）との間に生じる矛盾（乖離）を解消するという観点からの考察がまったくなされておらず、よって、従来技術では、上述の矛盾を解消することができない。

本発明の少なくとも一つの態様によれば、標準仕様と、電子機器が実際に使用される環境（実使用条件）との間に生じる矛盾（乖離）を解消して、電子機器および電子機器に含まれる集積回路装置の、より一層の低消費電力化を実現することができる。

（１）本発明の集積回路装置の一態様は、ホストが発行する標準仕様コマンドと、前記標準仕様コマンドとは非同期のコマンドである内部仕様コマンドと、を受けるホストインターフェースと、前記ホストインターフェースを経由してアクセスされるレジスター部と、コマンド処理部を有するロジック回路部と、前記ロジック回路部の動作クロックを生成する第１発振回路と、を有し、前記第１発振回路は、前記ホストが発行する前記内部仕様コマンドとしての第１コマンドに基づいて制御されて、電源電圧は供給されているが発振が停止している状態となり、これによって、前記ロジック回路部は、電源電圧は供給されているが回路動作が停止している状態となり、かつ、前記第１発振回路は、前記ホストが発行する前記内部仕様コマンドとしての第２コマンドに基づいて、前記レジスター部を経由して制御されて、発振が停止されている状態から発振状態に復帰し、これによって、前記ロジック回路部は、回路動作が停止している状態から回路が動作している状態に復帰する。

本態様では、ホストが発行する内部仕様コマンド（第１コマンド）によって、集積回路装置に設けられる発振回路とロジック回路部の双方の動作を停止させる（但し、双方の電源はオンしている）。発振回路とロジック回路部の双方の電源はオンしているものの、双方の動作が停止した状態は、集積回路装置の電源がオフされた状態に近い、擬似的な冬眠状態ということができる（「擬似的」という表現は、電源が完全にオフしている冬眠状態に比べて、より簡易かつより高速に動作状態に復帰する（覚醒する）ことができる、という意味をもつ）。

ここで、標準仕様には、集積回路装置を擬似冬眠状態とすることについては何ら規定されていない（電源をオフすることがユーザーの自由である点を考慮すると、集積回路装置を、電源がオフしているのに近い状態とすることについても特別な制限はないといえる）。よって、内部仕様コマンド（第１コマンド）によって、集積回路装置を擬似冬眠状態にすることは、標準仕様コマンドに抵触しない。また、標準仕様は、集積回路装置が動作状態にあるときの動作手順等を規定するものであり、集積回路装置が動作していない状態（電源オフ状態や擬似冬眠状態）にある場合については、当然のことながら、何ら規定がない（この状態では、標準仕様は何ら関与しないといえる）。したがって、集積回路装置を、内部仕様コマンド（第１コマンド）によって擬似冬眠状態としてしまえば、標準仕様による制約（束縛）から逃れることができる。

したがって、その後は、ホストがタイマーによって時間を管理し、集積回路装置の動作が必要となったときに内部コマンド（第２コマンド）を発行して、集積回路装置を覚醒させればよい。その覚醒のタイミングは、例えば、集積回路装置が実際に使用される環境に特化されて作成されたアプリケーションソフトが自由に設定することができる。よって、本態様によれば、標準仕様に拘束されることなく、実際の使用環境に適応した自在のスリープ状態（例えばロングスリープ状態）を実現することができ、集積回路装置の超低消費電力化が可能となる。つまり、集積回路装置を、最小待機電力にチューニングされた状態とすることができる。

また、内部仕様コマンドを使用して、集積回路装置の状態を擬似冬眠状態に移行させたり、擬似冬眠状態から覚醒させたりするため、ホストは、特別な制御信号を新たに出力する必要がなく、ホストの負担は最小限度に抑えられる。

また、標準的仕様コマンドおよび内部仕様コマンドは、いずれも、集積回路装置に設けられた共通のホストインターフェース（標準化されたホストインターフェース）を経由して入力されることから、集積回路装置の状態を擬似冬眠状態に移行させたり、擬似冬眠状態から覚醒させたりするために、特別なＩ／Ｏインターフェース（つまり特別なハードウエア）を新設する必要がない。

さらに、本態様では、集積回路装置を擬似冬眠状態から動作状態（通常動作状態）に復帰させる場合に、集積回路装置に設けられているレジスター部を活用する。レジスター部は、例えば、集積回路装置のデバッグ（動作検証）等のために設けられることが多く、このレジスター部を、集積回路装置の覚醒のためにも利用すれば、特別なハードウエアの追加が不要となる。これによって、新たな回路の付加なく（つまり特別なハードウエアの付加なく）、集積回路装置を擬似冬眠状態から動作状態（通常動作状態）に復帰（覚醒）させることができる。

このように、本態様における擬似冬眠モードは、内部仕様コマンドとレジスター部を利用して、標準化されたシステムのコマンド体系や回路構成を活用して効率的に集積回路装置（ＩＣ）の超低消費電力化を可能とする、従来にない新規な動作モードである。本態様における「擬似冬眠モード」は、「内部仕様コマンドを受け付けることが可能なスリープモード」と言い換えることができる。

つまり、本態様の集積回路装置では、発振回路およびロジック回路部の動作がすべて停止するため（但し、電源はオンされていて、ホストインターフェースやレジスター部の電源もオンされている）ことから、回路へのクロック供給のみを停止する特許文献１および特許文献２の技術に比べて、より一層の低消費電力化が可能である。

また、特許文献３の技術のように、発振回路自体の電源をオフすると、発振をスタートさせるときに、発振回路の電源をオンする動作や、さらには発振回路にパワーオンリセット信号を入力するといった動作が必要となってホストの負担が増大し、また、発振回路の電源自体をオフしたのでは、本態様のように、内部使用コマンドを受け付けて迅速に覚醒するという動作を実現することができない。

また、特許文献４の技術では、発振が停止している発振回路を起動させるために、リモートウェークアップトリガーあるいはローカルウェークアップトリガーと呼ばれる外部トリガー信号を使用するが、このためには、集積回路装置に、通常のコマンド体系とは異なる新たな制御信号体系を導入する必要があり、ホストの負担が増大する。ホストがリモートウェークアップトリガーを発行するためには、ホストが電子機器の状態の遷移を常に検出する必要があり、また、ホストがローカルウェークアップトリガーを発行するためには、ホストが、特殊な割り込みの有無を常に監視する必要がある。これに対して、本態様では、ホストは第１コマンド（擬似冬眠を指示する内部仕様コマンド）を発行した後、例えばタイマーによって時間を管理し、所定時間が経過したら第２コマンド（覚醒を指示する内部仕様コマンド）を発行するだけでよく、ホストの負担はほとんど生じない。また、特許文献４の技術では、集積回路装置には新たにＩ／Ｏインターフェースを設ける必要が生じるが、本態様では、通常のコマンドを受け付けるホストインターフェースを共通に使用することができるため、回路構成の複雑化が防止される。

また、特許文献５では、電子機器が、自機の電源をオフする冬眠モードが採用されているが、ホストが集積回路装置の電源をオンするためには、電源スイッチが必要となって回路の占有面積が増大することから、例えば携帯機器等においては採用が困難であり、また、電源オンに伴い電源の安定化やパワーオンリセット信号の出力を待つ必要があり、迅速な覚醒ができない。これに対して、本態様では、覚醒のための回路動作は、レジスター部を経由して迅速に実行される。つまり、電源がオフしているわけではないため、所定のシーケンス制御だけで高速に第１発振回路を発振状態に復帰させることが可能である。このように、本態様における擬似冬眠モードは、従来にない新規な動作モードである。

（２）本発明の集積回路装置の他の態様では、前記第１発振回路を起動させるときに使用される第２発振回路と、前記第２発振回路から出力される補助クロックによって動作して、前記第１発振回路を起動させるためのシーケンス制御を実行する発振起動回路と、を、さらに有し、前記第２発振回路は、前記ホストが発行する前記内部仕様コマンドとしての前記第２コマンドに基づいて、前記レジスター部によって制御されて、前記補助クロックの出力を開始し、記発振起動回路は、前記第２発振回路から出力される前記補助クロックによって動作状態となって前記シーケンス制御を実行し、これによって前記第１発振回路が発振状態に復帰し、前記第１発振回路が発振状態に復帰した後、前記第２発振回路が発振停止状態に戻る。

本態様では、集積回路装置を擬似冬眠状態から覚醒させるための具体的な回路構成の一例を明確化した。本態様では、予備的な発振回路である第２発振回路と、第１発振回路を発振起動させるためのシーケンス制御を実行する発振起動回路（発振ウェークアップ回路）を設ける。そして、ホストが発行した第２コマンドに基づき、レジスター部を経由して第２発振回路の動作を制御する。第２発振回路から出力される補助クロックは発振起動回路に供給される。その発振起動回路のシーケンス制御によって、第１発振回路は発振停止状態から発振状態に復帰する。また、第１発振回路から出力される動作クロックは、ロジック回路部に供給され、これによってロジック回路は動作状態に復帰する。

このような一連の覚醒のための回路動作は、レジスター部を経由して迅速に実行される（電源がオフしているわけではないため、所定のシーケンス制御だけで高速に第１発振回路を発振状態に復帰させることが可能である）。また、第１発振回路が発振状態に復帰すると、第２発振回路は役目を終えたことから、発振停止状態に戻り、これによって余分な電力消費が生じなくなる。なお、第２発振回路としては、例えば、振動子を用いず、集積回路装置内に内蔵が容易であり、かつ構成が比較的簡易な発振回路（例えばＲＣ発振回路等）を用いることができる。

（３）本発明の集積回路装置の他の態様では、前記ホストインターフェースは、前記ホストから供給されるシリアルクロックに同期してデータを転送する、クロック同期式のシリアルインターフェースであり、また、前記レジスター部は、前記集積回路装置の動作を制御するための制御ビットを設定することが可能な制御レジスターを含み、前記レジスター部は、前記ホストインターフェースを経由して得られる前記シリアルクロックに基づいて動作を開始し、前記制御レジスターの前記制御ビットが、前記第２コマンドに基づいて設定されて、前記制御レジスターから前記第１発振回路を発振状態に復帰させるための制御信号が出力される。

本態様では、擬似冬眠状態にある集積回路装置を、ホストが発行する第２コマンドに基づいて、レジスター部を経由して覚醒させる場合における、より具体的な動作が明確化される。擬似冬眠状態では、第１発振回路（および第２発振回路）の発振は停止しているため、動作クロックがない状態である。集積回路装置を覚醒させるためには、回路を動作させるための動作クロックが必要である。そこで、本態様では、ホストから供給されるシリアルクロックを、動作クロックとして利用する。

すなわち、ホストインターフェースが、クロック同期式（単に同期式と呼ばれることがある）のシリアルインターフェースである場合に、ホストは、コマンドの発行（ならびにデータの出力等）と共に、同期をとるためのシリアルクロック（同期クロックと呼ばれることがある）も出力し、そのシリアルクロックは、コマンドと共にホストインターフェースにて受信される。ホストから供給されるシリアルクロックは、具体的には、例えばホストインターフェース内に設けられているシフトレジスターを動作させるために使用することができ、同様に、レジスター部（例えば、ホストインターフェースの近くに設けられている）の動作クロックとしても使用することができる。

この点に着目し、例えば、レジスター部をホストインターフェースの近くに配置しておき（例えば、隣接して配置しておくのが好ましい）、ホストインターフェースを経由して入力されたシリアルクロックをレジスター部にも供給してレジスター部を動作させる。シリアルクロックをそのままレジスター部の動作クロックとすることができ、また、シリアルクロックに基づいて動作クロックを生成することもできる。そして、ホストから入力された第２コマンドを、ホストインターフェースからレジスター部に転送し、その第２コマンドに基づいて、例えば、レジスター部に備わる制御レジスターを経由して回路動作を制御する。

例えば、制御レジスターの所定領域にビットが設定されると（具体的には、所定ビットをイネーブル値とする等されると）、制御レジスターは、第１発振回路を発振状態に復帰させるための制御信号を出力する。例えば、第２発振回路が設けられている例を想定すると、制御レジスターは、補助クロックの出力開始を指示する制御信号を第２発振回路に供給する。このとき、必要ならば、上述のシリアルクロックを第２発振回路の動作クロックとして供給することもできる。これによって、第２発振回路（例えば、ＲＣ発振回路のような内蔵発振器）が起動され、補助クロックの出力を開始する。補助クロックは発振起動回路に供給され、これによって発振起動回路が動作状態となることができ、発振起動回路のシーケンス制御によって第１発振回路は発振状態に復帰する（但し、これは一例であり、発振起動回路を使用しないで第１発振回路を発振状態にすることを排除するものではない）。

このように本態様によれば、特別な回路構成をほとんど用いることなく、最も簡素化された構成で、効率的かつ合理的に、集積回路装置の、擬似冬眠状態からの覚醒を実現することができる。本態様における「擬似冬眠モード」は、「内部仕様コマンドを受け付けることが可能なスリープモードであって、かつ、ホストから供給されるシリアルクロック（同期クロック）を利用して覚醒可能なスリープモード」と言い換えることができる。

（４）本発明の集積回路装置の他の態様では、前記制御レジスターは、前記集積回路装置の動作を検証する動作モードであるデバッグモードが選択されている場合においても使用される。

本態様では、レジスター部が、デバッグモード時においても使用される点を明確化した。つまり、本態様では、デバッグ（回路の検証）のために使用されるレジスター部（デバッグユニットの一部ということができる）を、集積回路装置の動作モードの切り換え（つまり、擬似冬眠状態への移行、擬似冬眠状態からの覚醒）にも活用する。よって、新たな回路を何ら付加することなく、集積回路装置の動作モードの切り換え（つまり、擬似冬眠状態への移行、擬似冬眠状態からの覚醒）が実現される。

（５）本発明の集積回路装置の他の態様では、前記第２コマンドは、前記ホストが前記第１コマンドを発行してから所定時間が経過すると発行され、前記所定時間の経過は前記ホストによって計測される。

本態様では、第２コマンド（集積回路装置を擬似冬眠状態から覚醒させるための内部仕様コマンド）が、ホストの時間管理の下で発行される点を明確化した。上述のとおり、特許文献４に記載の技術において、ホストがリモートウェークアップトリガーを発行するためには、ホストが電子機器の状態の遷移を常に検出する必要があり、また、ホストがローカルウェークアップトリガーを発行するためには、ホストが、特殊な割り込みの有無を常に監視する必要がある。これに対して、本態様では、ホストは第１コマンド（擬似冬眠を指示する内部仕様コマンド）を発行した後、例えばタイマーによって時間を管理し、所定時間が経過したら第２コマンド（覚醒を指示する内部仕様コマンド）を発行するだけでよく、ホストの負担はほとんど生じない。

また、第１コマンドが発行されてから第２コマンドが発行されるまでの時間は、例えば、集積回路装置が実際に使用される環境に特化されて作成されたアプリケーションソフトが自由に設定することができる。よって、本態様によれば、標準仕様の制約無しに、実際の使用環境に適応した自在のロングスリープを実現することができ、集積回路装置の超低消費電力化が可能となる。例えば、１ヶ月に一度あるいは数ヶ月に一度しか覚醒しない超ロングスリープも可能となる（但し、この例に限定されるものではない）。

（６）本発明の集積回路装置の他の態様では、前記集積回路装置は、アナログ回路部をさらに有し、かつ、前記集積回路装置は、前記アナログ回路部および前記ロジック部の双方が動作状態であり、かつ前記第１発振回路が動作状態である第１動作モードと、前記アナログ回路部の電源電圧がオフされることによって前記アナログ回路部が非動作状態であり、前記ロジック回路部の少なくとも一部が動作状態であり、かつ前記第１発振回路が動作状態である第２動作モードと、前記アナログ回路部の電源電圧がオフされることによって前記アナログ回路部が非動作状態であり、前記第１発振回路の発振が停止されることによって前記ロジック回路部の回路動作が停止している状態である第３動作モードと、を有する。

本態様では、集積回路装置が、ロジック部の他にアナログ部を有する点と、集積回路装置の動作モードとして第１動作モード〜第３動作モードがある点を明確化した。

第１動作モードはアクティブモードであり、アクティブモードにおいては、アナログ回路部およびロジック部の双方が動作状態であり、かつ第１発振回路も動作状態である。第２動作モードはローパワーモード（低消費電力モード）であり、ローパワーモードでは、アナログ回路部用の電源電圧がオフされることによってアナログ回路部が非動作状態であり、ロジック回路部の少なくとも一部が動作状態であり、かつ第１発振回路も動作状態である。第３動作モードは、上述した擬似冬眠モードである。擬似冬眠モードでは、アナログ回路部の電源電圧がオフされることによってアナログ回路部が非動作状態であることに加えて、第１発振回路が発振停止状態であり、かつ、第１発振回路の発振が停止されることによってロジック回路部の回路動作が停止している。これら３つの動作モードを使い分けすることによって、集積回路装置の動作状態を、実際の使用環境に適応させて切り換えることが可能となる。

（７）本発明の集積回路装置の他の態様では、前記アナログ回路部は、アンテナで受信された入力信号を処理する受信回路および前記アンテナから信号を無線送信するための処理を実行する送信回路、の少なくとも一つを有する無線通信用の物理層回路であり、前記ロジック回路部は、前記物理層回路と前記ホストとの間におけるデータの授受を行うデータリンク層回路と、前記物理層回路の動作を制御する物理層制御回路と、を含む。

本態様では、アナログ回路部は無線通信用の物理層回路であり、ロジック回路部は、物理層回路とホストとの間におけるデータの授受を行うデータリンク層回路と、物理層回路の動作を制御する物理層制御回路とを含む。これによって、新規な無線通信用集積回路装置（無線通信用ＩＣ）が実現される。

（８）本発明の集積回路装置の他の態様では、前記ロジック回路部は、前記第１動作モード時における前記物理層回路の動作タイミングを制御する第１タイミング制御部と、前記第２動作モード時において、前記ロジック回路部の少なくとも一部の動作タイミングを制御し、かつ、前記第１動作モードから前記第２動作モードへの移行ならびに前記第２動作モードから前記第１動作モードへの移行を制御する第２タイミング制御部と、を有し、前記レジスター部には、動作モード切り換えビットが用意されており、前記第１タイミング制御部および前記第２タイミング制御部の少なくとも一方によって前記集積回路装置のタイミング制御を行う通常シーケンス動作モードと、前記レジスター部に含まれる前記制御レジスターを経由して前記集積回路装置の動作を制御するレジスター制御モードとが、前記動作モード切り換えビットの設定によって切り換えられる。

本態様では、第１動作モード（アクティブモード）および第２動作モード（ローパワーモード）の切り換え制御、ならびに第１動作モード（アクティブモード）における回路のタイミング制御を行うための具体的構成の一例を明確化した。また、通常シーケンス動作モードとレジスター制御モードとの切り換え制御についても明確化した。

本態様の集積回路装置の動作モードは、通常シーケンス動作モード（第１動作モードおよび第２動作モードを含み、例えば、標準仕様に準拠したプロトコルに従うシーケンス制御が実行される動作モード）と、通常シーケンスとは非同期に、内部仕様コマンドに基づいてレジスター部を介して集積回路装置の各部の動作を制御するレジスター制御モードと、に大別される。通常シーケンス動作モードとレジスター制御モードは、動作モード切り換えビットの設定（所定ビットをイネーブル値にする等）によって切り換えられる。動作モード切り換えビットは、レジスター部に用意されており、動作モード切り換えビットの設定はホストが実行し得る。

レジスター制御モードには、例えばデバッグモード（テストモード）と、上述した擬似冬眠状態への移行あるいは擬似冬眠状態からの覚醒の各制御を行う擬似冬眠制御モードとが含まれる。

通常シーケンス動作モードが選択される場合には、ロジック回路部（データリンク層回路および物理層制御回路）に設けられる第１タイミング制御部および第２タイミング制御部によって各部の動作タイミングが制御される。第１タイミング制御部は、第１動作モード（アクティブモード）が選択されているときに、物理層回路の動作タイミングを制御する。第２タイミング制御部は、第２動作モード（ローパワーモード）が選択されているときにおけるロジック回路部の少なくとも一部（つまり、ローパワーモード時に動作状態にある回路部）の動作タイミングを制御し、かつ、第１動作モード（アクティブモード）から第２動作モード（ローパワーモード）への移行ならびに第２動作モード（ローパワーモード）から第１動作モード（アクティブモード）への移行を制御する。

通常シーケンス動作モードが選択されるときは、標準仕様コマンドに基づく、第１タイミング制御部や第２タイミング制御部によるシーケンス制御（シーケンシャルなタイミング制御）が実行されて、無線通信信号の送信処理および受信処理が実行される。レジスター制御モードが選択されるときは、例えば、ホストが、内部仕様コマンドを発行してレジスター部に動作モード切り換えビットの設定をし、次に、動作モードを指定する内部仕様コマンドを発行する。このとき発行される内部仕様コマンドが上述の第１コマンドであるときは、集積回路装置は擬似冬眠モードに移行する。また、発行される内部仕様コマンドが、例えばデバッグモードを指示するコマンドであるときは、集積回路装置はデバッグモードに移行する。

このように、本態様によれば、ホストが発行するコマンドは、標準化された回路システム通信システム（標準化されたシステム）のコマンド体系と同じハードウエアを経由して集積回路装置に供給され、また、ホストが発行するコマンドは、標準仕様コマンドと内部仕様コマンドとの区別はあるものの、特殊なコマンドや特殊な制御信号は一切、使用されず、集積回路装置の、外部からの制御が簡便化されている。よって、ホストの負担は十分に抑制される。ホストの負担が軽減されることは、ホストの回路面積の抑制やホストの消費電力の削減にも寄与する。

（９）本発明の集積回路装置の他の態様では、前記アナログ回路部における前記受信回路は、アンテナで受信された受信信号に基づく入力信号を増幅する増幅回路と、前記増幅回路によって増幅された信号の周波数を、ローカル信号のミキシングによってダウンコンバートするミキサーと、ダウンコンバート後の信号に対してフィルタリング処理を施すフィルター回路と、を含み、前記第２タイミング制御部は、前記集積回路装置を、前記第２動作モードから前記第１動作モードに移行するとき、まず、前記受信回路用の電源電圧をオフからオンに切り換え、次に前記フィルター回路を動作状態とし、次に前記ミキサーを動作状態とし、次に、前記増幅回路を動作状態とする。

本態様では、集積回路装置が、第２動作モード（ローパワーモード）から第１動作モード（アクティブモード）に移行する際における、無線通信回路における受信回路の電源管理および動作手順管理の一例を明確化した。

第１動作モード（アクティブモード）は最も消費電力が高い動作モードであることから、第２動作モード（ローパワーモード）から第１動作モード（アクティブモード）に際して、低消費電力化の一環として、最も合理的（最も消費電力が少ない）な電源管理および動作手順管理が実行されるのが好ましい。そこで、本態様では、まず、受信回路用の電源電圧をオフからオンに切り換える（増幅回路の電源電圧が他の受信回路の電源とは別の場合には、増幅回路用の電源電圧もこの時点で立ち上げる）。

次にフィルター回路を動作状態とする。つまり、ミキサーの後段に配置される回路を動作状態とする。つまり、周波数がダウンコンバートされた後の信号を処理する回路であることから、通信フロントエンド部（ＲＦ回路）に比べて消費電力が小さいと考えられる。よって、まず、フィルター回路を含む、ミキサー後段の回路部分を動作状態とするものである。

次に、ミキサーを動作状態とする。複素ミキサー（直交ミキサー）を使用する場合には、複数のミキサーが動作状態となる。これに伴い、例えば、ローカル信号を出力する局部発振器（上記の第１発振回路を使用することができる）ならびにＰＬＬ回路も動作を開始するのが好ましい。ミキサー部分（ミキサーに関連する部分を含む）は、消費電力が大きいため、動作状態への復帰を遅らせて、その分、集積回路装置全体としての消費電力の増加を抑制するという配慮がされている。

次に、増幅回路（例えば、ローノイズアンプ）を動作状態とする。増幅回路（例えば、ローノイズアンプ）は電力増幅回路（パワーアンプ）であり、最も消費電力が大きいため、動作状態への復帰を最後として、その分、集積回路装置全体としての消費電力の増加を抑制するという配慮がされている。

このように、第２動作モード（ローパワーモード）から第１動作モード（アクティブモード）に際して、低消費電力化の一環として、最も合理的（最も消費電力が少ない）な電源管理および動作手順管理が実現される。

（１０）本発明の集積回路装置の他の態様では、前記第２発振回路は、前記発振起動回路に対する前記補助クロックの供給源として使用される他、前記集積回路装置に含まれる回路に対する動作クロックの供給源としても使用される。

本態様では、上述の（２）の態様で説明した第２発振回路を、他の回路の動作クロックの供給源としても使用する。これによって、第２発振回路の有効利用が図られる。なお、第２発振回路としては、例えば、振動子を用いず、集積回路装置内に内蔵が容易であり、かつ構成が比較的簡易な発振回路（例えばＲＣ発振回路等）を用いることができる（但し、一例であり、これに限定されるものではない）。

（１１）本発明の電子機器の一態様は、上記いずれかの集積回路装置と、前記集積回路装置の上位装置としてのホストと、を含む。

上述のとおり、集積回路装置を擬似冬眠状態とすることによって、従来にないロングスリープが可能であり、また、集積回路装置の構成が簡素化されており、かつ、ホストの負担も軽減されている。これらの特徴点は、電子機器の小型化、超低消費電力化ならびにローコスト化にも貢献する。

（１２）本発明の電子機器の他の態様では、前記電子機器は、バッテリーで動作する無線通信装置である。

本態様によれば、小型・軽量、超低消費電力かつローコストの、バッテリーで動作する無線通信装置が実現される。無線通信装置は、例えば、標準仕様（例えば、低消費電力仕様）の近距離無線通信端末（短距離無線通信端末）である。

このように、本発明の少なくとも一つの態様によれば、標準仕様と、電子機器が実際に使用される環境（実使用条件）との間に生じる矛盾（乖離）を解消して、電子機器および電子機器に含まれる集積回路装置の、より一層の低消費電力化を実現することができる。

近距離無線通信端末の利用形態の一例を示す図 図２（Ａ）および図２（Ｂ）は、擬似冬眠モード（第３動作モード）について説明するための図 無線通信ＩＣの要部の回路構成の一例を示す図 ホストインターフェースおよびレジスター部の具体的な回路構成と動作を説明するための図 ＩＣを第２動作モード（ローパワーモード）から第３動作モード（擬似冬眠モード）に移行させるための動作手順を示す図 ＩＣを第３動作モード（擬似冬眠モード）から第２動作モード（ローパワーモード）に移行させる場合の動作手順を示す図 無線通信ＩＣの具体的な内部構成の一例を示す図 図８（Ａ）および図８（Ｂ）は、第１発振回路および第２発振回路の回路構成の一例を示す図 図９は、電源がオンされて、ＩＣがローパワーモード（第２動作モード）に移行する場合の動作手順を示す図 ＩＣがローパワーモード（第２動作モード）からアクティブモード（第１動作モード）に移行する場合の動作手順を示す図 ＩＣがローパワーモード（第２動作モード）から擬似冬眠モード（第３動作モード）に移行する場合の動作手順を示す図 ＩＣが擬似冬眠モード（第３動作モード）からローパワーモード（第２動作モード）に移行する場合の動作手順を示す図 無線通信ＩＣの具体的な内部構成の他の例を示す図 図１３に示される無線通信ＩＣの、電源オンからアクティブモードに至るまでの動作タイミングの一例を示すタイミング図 図１５（Ａ）および図１５（Ｂ）は、アクティブモード時における受信回路および送信回路における電源投入手順および各回路の動作手順の一例を示す図 図１３に示される無線通信ＩＣの、アクティブモードからローパワーモードおよび擬似冬眠モードに至るまでの動作タイミング、ならびに擬似冬眠モードからローパワーモードを経てアクティブモードに至るまでの動作タイミングの一例を示すタイミング図

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

（第１の実施形態）
図１は、近距離無線通信端末の利用形態の一例を示す図である。近距離無線通信端末６００では、無線通信方式が採用される。近距離無線通信端末６００は、入出力部（Ｉ／Ｏ）６１０と、Ｉ／Ｏインターフェース６２０と、ホストプロセッサー（例えばＭＰＵ、以下、単にホストという）２００と、メモリー６４０（例えばアプリケーションソフトが格納されている）と、タイマー２０６と、無線通信ＩＣ（無線通信用の集積回路装置）１００（ホストインターフェース（ホストＩ／Ｆ）３０を含む）と、無線通信のためのアンテナＡＮと、電源スイッチ６５０と、を有する。近距離無線通信端末６００は、例えば、コイン型電池ＶＥで動作する、小型、軽量および超低消費電力の無線携帯端末である。

図１の例において、近距離無線通信端末６００は、観察対象である植物（あるいは農作物）５００の生育状況を示すデータの、アクセスポイント７００への送信に使用される。撮影機器５１０は、観察対象である植物（あるいは農作物）５００の生育状況を、例えば、２４時間に１回だけ瞬時的に撮影し（静止画撮影、動画撮影のどちらでもよい）、その撮影データを、近距離無線通信端末６００に送る。その撮影データは、近距離無線通信端末６００の入出力部（Ｉ／Ｏ）６１０、インターフェース６２０、ホスト２００ならびに無線通信ＩＣ１００を経由して、アンテナＡＮからアクセスポイントＡＰに無線送信される。アンテナＡＮからアクセスポイントＡＰまでの距離は、例えば、数十ｍ以内である。

アクセスポイントＡＰは、例えば、ＬＡＮ（ローカルエリアネットワーク）７１０を経由してモニター用ディスプレイ７２０に接続されている。ユーザー７３０（例えば、研究者）は、モニター用ディスプレイによって、観察対象である植物（あるいは農作物）５００の生育状況を確認することができる。

このような使用状況（使用環境）下では、近距離無線通信端末６００に搭載される無線通信ＩＣ１００は、撮影機器５１０から撮影データが入力されるタイミングに合わせて動作すれば十分である。つまり、２４時間に１回、短い時間だけ動作すればよく、それ以外の期間では非動作状態となって、バッテリーであるコイン型電池ＶＥの消耗を抑制するのが望ましい。

しかし、例えば、標準仕様によって、無線通信ＩＣに関して、数分に一度の動作状態への復帰が推奨されているような場合には、上述の使用状況（使用環境）と矛盾が生じる。つまり、図１の例では、標準仕様の規定内容と、近距離無線通信端末６００が実際に使用される環境（実使用条件）との間に矛盾（乖離）が生じる場合があり得る。

そこで、この矛盾を解消するために、本実施形態では、発振回路の動作を停止させて回路の消費電力が零に近づけ、かつ、ホストからのシリアルクロックを利用して、発振回路を、高速に発振状態に復帰させることを内容とする、新たな動作モードを無線通信ＩＣ１００に設ける。本明細書では、この新設される動作モードを、擬似冬眠モード（第３動作モード）と称する。ここで、「擬似的」という表現は、電源が完全にオフしている冬眠状態に比べて、より簡易かつより高速に動作状態に復帰する（覚醒する）ことができる、という意味をもつ。

図２（Ａ）および図２（Ｂ）は、擬似冬眠モード（第３動作モード）について説明するための図である。図２（Ａ）は、ＩＣ（集積回路装置）に備わる動作モードの一例を示す図である。図２（Ａ）に示すように、無線通信ＩＣ１００は、例えば、通常シーケンス動作モード（通常動作モード）とレジスター制御動作モードとが備わっている。

通常シーケンス動作モード（通常動作モード）では、標準仕様に準拠した標準仕様コマンドがホスト２００によって発行される。通常シーケンス動作モード（通常動作モード）には、例えば、アクティブモード（第１動作モード）およびローパワーモード（第２動作モード）が含まれる。ローパワーモード（第２動作モード）では、無線通信ＩＣ１００の消費電力が、アクティブモード（第１動作モード）時における消費電力よりも小さくなるように、回路の一部が非動作となるように制御される。

一方、レジスター制御動作モードでは、ホスト２００が、標準仕様コマンドとは非同期に発行する内部仕様コマンドに基づいて、無線通信ＩＣ１００内の回路（例えば回路ブロック等）の動作が制御される。レジスター制御動作モードの例としては、デバッグモードがあげられる。回路動作の検証や故障箇所の解析等は、適正なＩＣの設計や生産管理を実現する上で重要であり、オンチップ・デバッグツールがＩＣに設けられる場合が多い。オンチップ・デバッグツールには、例えば、レジスター部（制御レジスター等を含む）が設けられ、このレジスター部を介して、例えば、ＩＣの各部の動作を、個別に制御することができる。

本実施形態では、レジスター制御動作モードに着目し、レジスター制御動作モードの下に、擬似冬眠モード（第３動作モード）を新設する。擬似冬眠モード（第３動作モード）では、第１発振回路（例えば、水晶振動子を用いた発振回路）の発振が停止される。これに伴って、ロジック回路部の動作が停止する（動作クロックが供給されないため）。但し、第１発振回路およびロジック回路部の電源自体はオンしている。

擬似冬眠モード（第３動作モード）は、ホスト２００が発行する内部仕様コマンドによって、実現することができる。つまり、標準仕様には、無線通信ＩＣ１００（以下、単にＩＣ１００という場合がある）を擬似冬眠状態とすることについては何ら規定されていない。電源をオフすることがユーザーの自由である点を考慮すると、ＩＣ１００を、電源がオフしているのに近い状態とすることについても特別な制限はないといえる。よって、内部仕様コマンド（第１コマンド）によって、ＩＣ１００を擬似冬眠状態にすることは、標準仕様コマンドに抵触しない。また、標準仕様は、ＩＣ１００が動作状態にあるときの動作手順等を規定するものであり、ＩＣ１００が動作していない状態（電源オフ状態や擬似冬眠状態）にある場合については、当然のことながら、何ら規定がない（この状態では、標準仕様は何ら関与しないといえる）。したがって、ＩＣ１００を、内部仕様コマンド（第１コマンド）によって擬似冬眠状態としてしまえば、標準仕様による制約（束縛）から逃れることができる。

したがって、その後は、ホスト２００がタイマーによって時間を管理し、ＩＣ１００の動作が必要となったときに内部コマンド（第２コマンド）を発行して、ＩＣ１００を覚醒させればよい。その覚醒のタイミングは、例えば、集積回路装置が実際に使用される環境に特化されて作成されたアプリケーションソフトが自由に設定することができる。よって、標準仕様の規定に拘束されることなく、実際の使用環境に適応した自在のスリープ状態（例えばロングスリープ状態）を実現することができ、ＩＣ１００の超低消費電力化が可能となる。つまり、ＩＣ１００を、最小待機電力にチューニングされた状態とすることができる。

また、内部仕様コマンドを使用して、ＩＣ１００の状態を擬似冬眠状態に移行させたり、擬似冬眠状態から覚醒させたりするため、ホスト２００は、特別な制御信号を新たに出力する必要がなく、ホストの負担は最小限度に抑えられる。

また、標準仕様コマンドおよび内部仕様コマンドは、いずれも、ＩＣ１００に設けられた共通のホストインターフェース（標準化されたホストインターフェース）を経由して入力されることから、ＩＣ１００の状態を擬似冬眠状態に移行させたり、擬似冬眠状態から覚醒させたりするために、特別なＩ／Ｏインターフェース（つまり特別なハードウエア）を新設する必要がない。つまり、通常のコマンドを受け付けるホストインターフェースを共通に使用することができるため、回路構成の複雑化が防止される。また、ＩＣ１００に、通常のコマンド体系とは異なる新たな制御信号体系を導入する必要がないため、ホストの負担が増大することはない。

また、ホスト２００は、第１コマンド（擬似冬眠を指示する内部仕様コマンド）を発行した後、例えばタイマーによって時間を管理し、所定時間が経過したら第２コマンド（擬似冬眠状態からの覚醒を指示する内部仕様コマンド）を発行するだけでよく、ホストの負担はほとんど生じない。また、第１コマンドが発行されてから第２コマンドが発行されるまでの時間は、例えば、ＩＣ１００が実際に使用される環境に特化されて作成されたアプリケーションソフトが自由に設定することができる。よって、標準仕様の制約無しに、実際の使用環境に適応した自在のロングスリープを実現することができ、ＩＣ１００の超低消費電力化が可能となる。例えば、１ヶ月に一度あるいは数ヶ月に一度しか覚醒しないような超ロングスリープも可能となる（但し、この例に限定されるものではない）。

図２（Ｂ）は、擬似冬眠状態のＩＣ（集積回路装置）を覚醒させるための手順の一例を示す図である。擬似冬眠状態では、第１発振回路（例えば、水晶振動子を用いた発振回路）の発振は停止しているため、動作クロックがない状態である。ＩＣ１００を覚醒させるためには、回路を動作させるための動作クロックが必要である。そこで、本実施形態では、ホスト２００から供給されるシリアルクロックを、動作クロックとして利用する。

すなわち、ホストインターフェース（ホストＩ／Ｆ）３０が、クロック同期式（単に同期式と呼ばれることがある）のシリアルインターフェースである場合に、ホスト２００は、コマンドの発行（ならびにデータの出力等）と共に、同期をとるためのシリアルクロック（同期クロックと呼ばれることがある）も出力し、そのシリアルクロックは、コマンドと共にホストインターフェース（ホストＩ／Ｆ）３０にて受信される。ホスト２００から供給されるシリアルクロックは、具体的には、例えばホストインターフェース（ホストＩ／Ｆ）３０内に設けられているシフトレジスターを動作させるために使用することができ、同様に、レジスター部の動作クロックとしても使用することができる。レジスター部は、例えば、ホストインターフェース３０の近くに設けられるのが好ましく、具体的には、例えば、ホストインターフェース３０に隣接して設けられるのが好ましい。この場合、レジスター部へのクロック供給やデータ転送が容易である。

このような点に着目し、図２（Ｂ）のステップＳＴ１では、例えば、レジスター部をホストインターフェースの近くに配置しておき、ホストインターフェース３０を経由して入力されたシリアルクロックをレジスター部にも供給してレジスター部を動作させる（シリアルクロックをそのままレジスター部の動作クロックとすることができ、また、シリアルクロックに基づいて動作クロックを生成することもできる）。

図２（Ｂ）のステップＳＴ２では、例えば、ホストから入力された第２コマンド（内部仕様コマンド）を、ホストインターフェース３０からレジスター部に転送し、その第２コマンドに基づいて、例えば、レジスター部に備わる制御レジスターを経由して回路動作を制御する。つまり、レジスター部を経由して制御信号を生成し、第１発振回路を発振起動し、ロジック回路部を動作状態とする。

このように、図２（Ａ）および図２（Ｂ）で説明した新たな動作モード（第３動作モード）を採用することによって、特別な回路構成をほとんど用いることなく、最も簡素化された構成で、効率的かつ合理的に、集積回路装置の、擬似冬眠状態からの覚醒を実現することができる。第３動作モード（擬似冬眠モード）は、標準仕様と実使用条件との間の矛盾を解消するという新規な課題に基づいて新設された動作モードであり、内部仕様コマンドとレジスター部を利用して、標準化されたシステムのコマンド体系や回路構成を活用して効率的に集積回路装置（ＩＣ）の超低消費電力化を可能とする、従来にない新規な動作モードである。なお、「擬似冬眠モード」は、「内部仕様コマンドを受け付けることが可能なスリープモード」、あるいは、「内部仕様コマンドを受け付けることが可能なスリープモードであって、かつ、シリアルクロック（同期クロック）を利用して覚醒可能なスリープモード」と言い換えることができる。

図３は、無線通信ＩＣの要部の回路構成の一例を示す図である。無線通信ＩＣ１００は、物理層層回路（ＰＨＹ）１５（アナログ回路部１７を含む）と、第１発振回路（ＯＳＣ）１３（水晶振動子ＣＲＹとインバーター（ＩＮＶ）１６とを含む）と、データリンク層回路および物理層制御回路（ＰＨＹ制御回路）１９と、第１レギュレーター（Ｒｅｇ１）１２０および第２レギュレーター（Ｒｅｇ２）１３０と、を有する。データリンク層回路は、物理層回路１５とホ２００ストとの間におけるデータの授受を実行し、物理層制御回路（以下、ＰＨＹ制御回路と記載する）は、物理層回路１５の（少なくとも一部の）動作を制御する。

データリンク層回路およびＰＨＹ制御回路１９は、ホストインターフェース（ホストＩ／Ｆ）３０と、レジスター部ＲＧ（制御レジスター４８を含む）と、第２発振回路としての、ＩＣ１００に内蔵されるＲＣ発振回路（ＲＣ−ＯＳＣ）５０と、ロジック回路部１１０と、を有する。

ロジック回路部１１０は、第１発振回路（ＯＳＣ）１３から出力される動作クロック（以下の説明では、正規クロックという場合がある）によって動作する。ロジック回路部１１０は、コマンド処理部ＣＰと、第１発振回路（ＯＳＣ）１３を発振起動させるためのシーケンス制御を実行する発振起動回路（ＯＷＵ：オシレーターウェークアップユニット）５２と、を含む。

コマンド処理部ＣＰは、ホストインターフェース（ホストＩ／Ｆ）３０を経由して受け付けたコマンドを解釈し、実行する機能をもつ回路ブロックである。コマンド処理部ＣＰは、例えば、標準仕様に準拠したプロトコルに基づくシーケンス制御を実行するプロトコル処理部（図３では不図示）内に設けることができる。

発振起動回路（ＯＷＵ）５２は、第２発振回路としてのＲＣ発振回路（ＲＣ−ＯＳＣ）５０が出力する動作クロック（以下、補助クロックという）によって動作する。第１発振回路（ＯＳＣ）１３の発振起動には、所定のシーケンス制御が必要であり、そのシーケンス制御を実行するためには、制御信号の出力タイミングを決定するための時間計測が必要である。第２発振回路としてのＲＣ発振回路（ＲＣ−ＯＳＣ）５０が出力する補助クロックは、その時間計測のために使用することができる。

また、電源系回路として、第１レギュレーター（Ｒｅｇ１）１２０および第２レギュレーター（Ｒｅｇ２）１３０が設けられている。第１レギュレーター（Ｒｅｇ１）１２０は、外部電源ＶＤＤＭに基づいて、データリンク層回路およびＰＨＹ制御回路１９用の電源電圧ＶＤＤＹ１（例えば、１．８Ｖ）と、第１発振回路（ＯＳＣ）１３用の電源電圧ＶＤＤＯＳと、を生成して出力する。第１レギュレーター（Ｒｅｇ１）１２０が設けられることによって、高精度な電源電圧を、常に、データリンク層回路およびＰＨＹ制御回路１９や第１発振回路（ＯＳＣ）１３に供給することができる。

第２レギュレーター（Ｒｅｇ２）１３０は、外部電源ＶＤＤＭに基づいて、物理層回路（ＰＨＹ）１５用の電源電圧（例えば、受信回路の電源電圧ＶＤＤＲやローノイズアンプ用の電源電圧ＶＤＤＬＮ等）を生成して出力する。なお、ホスト２００も、外部電源ＶＤＤＭにより動作する。

図４は、図３に示されるホストインターフェースおよびレジスター部の具体的な回路構成と動作を説明するための図である。図４では、ホスト２００と無線通信ＩＣ１００内のホストインターフェース（ホストＩ／Ｆ）３０との間の通信には、同期式のシリアル通信が用いられる。ここでは、ＳＰＩ（シリアル・ペリフェラル・インターフェース）が用いられるものとする（但し、一例であり、この例に限定されるものではない）。ホスト２００には、ＳＰＩマスターが設けられる。ホストインターフェース（ホストＩ／Ｆ）３０には、ＳＰＩスレーブが設けられる。

ＳＰＩマスターには、バッファーＢ１０とシフトレジスターＢ１１が設けられる。同様に、ＳＰＩマスターには、バッファーＣ１０とシフトレジスターＣ１１が設けられる。シフトレジスターＢ１１は、マスター側シフトクロックＭＳＦＣＫによって動作する。このマスター側シフトクロックＭＳＦＣＫは、シリアルクロック（同期クロック）ＭＣＬＫとして、端子ＴＰ３およびＴＰ４を経由してＳＰＩスレーブに送られる。また、ホスト２００が発行するコマンド等のデータは、端子ＴＰ３およびＴＰ４を経由してＳＰＩスレーブに送られる。ＳＰＩスレーブにおけるシフトレジスターＣ１１は、端子ＴＰ４を経由して入力されるシリアルクロック（同期クロック）ＭＣＬＫを動作クロックとして動作し、端子ＴＰ２を経由して入力されるコマンド等のデータを受信して格納し、動作クロックに同期して、受信されたデータを転送する。

また、図４の例では、レジスター部ＲＧは、ホストインターフェース（ホストＩ／Ｆ）３０の近くに配置される（例えば、ホストＩ／Ｆ３０に隣接して配置される）。この配置によれば、ホストＩ／Ｆ３０とレジスター部ＲＧとの距離が近いことから、ホストインターフェース（ホストＩ／Ｆ）３０を経由して入力されたシリアルクロックＭＣＬＫをレジスター部ＲＧにも供給してレジスター部ＲＧを動作させることは容易である。シリアルクロックＭＣＬＫを、そのままレジスター部ＲＧの動作クロックとすることができ、また、シリアルクロックＭＣＬＫに基づいて動作クロックを生成することもできる。

そして、例えば、ホスト２００から入力された内部仕様コマンドである第２コマンド（擬似冬眠モードからの覚醒を指示するコマンド）を、ホストインターフェース（ホストＩ／Ｆ３０）からレジスター部ＲＧに転送し、その第２コマンドに基づいて、例えば、レジスター部ＲＧに備わる制御レジスターＲＧに制御ビットが設定され、制御レジスターＲＧから制御信号ＣＱが出力される。制御信号ＣＱは、例えば、アンプＡＭ１で増幅され、各種イネーブル信号ＺＥＮとして出力され、出力された各種イネーブル信号ＺＥＮは、制御対象の回路に供給される。

具体的には、例えば、制御レジスターＲＧの所定領域にビットが設定されると（具体的には、所定ビットをイネーブル値とする等されると）、制御レジスター４８は、第１発振回路（ＯＳＣ）１３を発振状態に復帰させるための制御信号ＣＱ（補助クロックの出力開始を指示する制御信号ＣＱ）を第２発振回路であるＲＣ発振回路（ＲＣ―ＯＳＣ）５０に供給する。このとき、必要ならば、上述のシリアルクロックＭＣＬＫを、第２発振回路であるＲＣ発振回路（ＲＣ―ＯＳＣ）５０の動作クロックとして供給することもできる。これによって、第２発振回路であるＲＣ発振回路（ＲＣ―ＯＳＣ）５０が起動され、補助クロックの出力を開始する。補助クロックは発振起動回路（ＯＷＵ）５２に供給され、これによって発振起動回路（ＯＷＵ）５２が動作状態となる。発振起動回路（ＯＷＵ）５２のシーケンス制御によって第１発振回路（ＯＳＣ）１３を発振状態に復帰させることができる。（但し、これは一例であり、発振起動回路（ＯＷＵ）５２を使用しないで第１発振回路（ＯＳＣ）１３を発振状態にすることを排除するものではない）。

このように、図３および図４に示される例によれば、特別な回路構成をほとんど用いることなく、最も簡素化された構成で、効率的かつ合理的に、ＩＣ１００を擬似冬眠状態から覚醒させることができる。また、同様に、内部仕様コマンドによって制御レジスター４８を経由して制御信号を出力させて、第１発振回路（ＯＳＣ）１３を発振停止状態とし、ＩＣ１００を擬似冬眠状態にすることも容易にできる。

図５は、ＩＣを第２動作モード（ローパワーモード）から第３動作モード（擬似冬眠モード）に移行させる場合の動作手順を示す図である。図５において、第３動作モード（擬似冬眠モード）への移行に関係する箇所や各種信号は、理解の容易を考慮して、太い実線で示されている。また、図５中、回路に付されている×印は、その回路が、非動作状態である、あるいは、レジスター部等を経由した制御によって非動作状態に移行することを示している。また、クロック等の信号に付されている×印は、クロック等の信号の出力が停止されることを示している（このことは、他の図面においても同様である）。

第２動作モード（ローパワーモード）では、第２レギュレーター（Ｒｅｇ２）１３０は非動作状態であり、物理層回路（ＰＨＹ）には電源電圧（ＶＤＤＲやＶＤＤＬＮ等）が供給されておらず、よって、物理層回路（ＰＨＹ）は非動作状態である。但し、第１レギュレーター（Ｒｅｇ１）１２０は動作しており、第１レギュレーター（Ｒｅｇ１）１２０からは、データリンク層回路およびＰＨＹ制御回路１９用の電源電圧ＶＤＤＹ１および第１発振回路（ＯＳＣ）１３用の電源電圧（ＶＤＤＯＳ）が出力されている。

また、第１発振回路（ＯＳＣ）１３は、第１動作モード（アクティブモード）では、高速クロックＱＣＫ（例えば４ＭＨｚ）および低速クロックＳＣＫ（例えば３２ＫＨｚ）の双方を出力する。また、第１発振回路（ＯＳＣ）１３は、第２動作モード（ローパワーモード）では、低速クロックＳＣＫ（例えば３２ＫＨｚ）のみを出力する。低速クロックＳＣＫ（例えば３２ＫＨｚ）は、例えば、データリンク層回路およびＰＨＹ制御回路１９のうちの、第２動作モード（ローパワーモード）時に動作している回路部分の動作クロックとして使用される。

この状態で、ホスト２００から、コマンドＣＣ（ここでは、内部仕様コマンドである第１コマンド）が、シリアルクロックＭＣＬＫと共に出力されると、そのコマンドＣＣとシリアルクロックＭＣＬＫはホストインターフェース（ホストＩ／Ｆ）３０によって受信され、レジスター部ＲＧ（制御レジスター４８）が動作して、制御信号ＺＥＮがディスエーブル状態となる。これによって、第１発振回路（ＯＳＣ）１３は発振停止状態となり、低速クロックＳＣＫの出力が停止する。これに伴い、ロジック回路部１１０が非動作状態となる。このようにして、ＩＣ１００は、第２動作モード（ローパワーモード）から第３動作モード（擬似冬眠モード）に移行する。

図６は、ＩＣを第３動作モード（擬似冬眠モード）から第２動作モード（ローパワーモード）に移行させる場合の動作手順を示す図である。

ホスト２００から、コマンドＣＣ（ここでは、内部仕様コマンドである第２コマンド）が、シリアルクロックＭＣＬＫと共に出力されると、そのコマンドＣＣとシリアルクロックＭＣＬＫはホストインターフェース（ホストＩ／Ｆ）３０によって受信され、レジスター部ＲＧ（制御レジスター４８）が動作して、第２発振回路であるＲＣ発振回路（ＲＣ−ＯＳＣ）５０が起動される。ＲＣ発振回路（ＲＣ−ＯＳＣ）５０から出力される補助クロックが発振起動回路（ＯＷＵ）５２に供給される。発振起動回路（ＯＷＵ）５２のシーケンス制御によって、制御信号ＺＥＮがイネーブル状態となり、これによって、第１発振回路（ＯＳＣ）１３が発振状態に復帰する。第１発振回路（ＯＳＣ）１３から出力される低速クロックＳＣＫがロジック回路部１１０に供給され、これによって、ロジック回路部１１０が動作状態に復帰する。このように、ＩＣ１００は、第３動作モード（擬似冬眠状態）から迅速に覚醒することができる。

（第２実施形態）
本実施形態では、図７〜図１２を参照して、無線通信ＩＣ１００の内部構成と動作の一例について具体的に説明する。図７は、無線通信ＩＣの具体的な内部構成の一例を示す図である。図７において、前掲の図面と共通する部分には同じ参照符号を付してある。先に説明した部分と重複する部分については説明を省き、新規に追加された部分についてのみ説明する。

図７の下側に示されるように、物理層回路（ＰＨＹ）１５は、アナログ部１７と、物理層ベースバンド制御部ＰＨＹＢＢと、を有する。アナログ部１７は、受信回路ＲＸと、送信回路ＴＸと、ＰＬＬ回路１２が設けられている。また、物理層回路（ＰＨＹ）１５の動作を制御するために、パワー制御部２０およびアクティブモードタイミング制御部２２が設けられている。また、電源オン時のフリップフロップの誤動作を防止するために、パワーオンリセット回路（ＰＯＲ）１４０が設けられている。ロジック回路１１０（データリンク層回路およびＰＨＹ制御回路１９を含む）には、基準電圧回路１５０および基準電流源回路１６０が設けられている。これらの回路は、第３動作モード（擬似冬眠モード）時においても動作し、したがって、いくつかの論理ゲートや要素回路等は、第３動作モード（擬似冬眠モード）時においても動作することが可能である。第３動作モード（擬似冬眠モード）時における消費電流は、例えば、４００μＡ程度であり、ＩＣ１００は、最小の待機電力にチューニングされる。

また、図７の例では、制御レジスター４８が、第１発振回路（ＯＳＣ）１３に、制御信号（制御信号ＺＥＮ：具体的には、発振イネーブル信号ＯＳＥＮ，バッファーイネーブル信号ＢＵＦＦＥＮ，低速クロックイネーブル信号ＳＣＫＥＮ，スリープ制御信号ＳＬＰ）を供給することができ、また、それらの信号を、発振起動回路（ＯＷＵ）５２が供給することもできる。制御レジスター４８が送信元となる信号ルートと、発振起動回路（ＯＷＵ）５２が送信元となる信号ルートとを切り換えるために、セレクター５８が設けられている。セレクター５８によるルート切り換えは、例えば、制御レジスター４８から出力される切り換え制御信号ＭＣ２によって制御される。

また、図７の例では、第２レギュレーター（Ｒｅｇ２）１３０からは、受信回路ＲＸ用の電源電圧ＶＤＤＲと、受信回路ＲＸに含まれるローノイズアンプ用の電源電圧ＶＤＤＬＮと、送信回路ＴＸ用の電源電圧ＶＤＤＴと、送信回路ＴＸに含まれるパワーアンプ用の電源電圧ＶＤＤＰが出力される。

図８（Ａ）および図８（Ｂ）は、第１発振回路および第２発振回路の回路構成の一例を示す図である。図８（Ａ）は、第１発振回路（ＯＳＣ）１３の回路構成例を示す図である。第１発振回路（ＯＳＣ）１３は、容量Ｃ１，Ｃ２と、水晶振動子ＣＲＹと、抵抗Ｒ１と、インバーター（ＩＮＶ）１６と、を含むことができる。第１発振回路（ＯＳＣ）１３の源発振の周波数は例えば１６ＭＨｚであり、この源発振クロックを分周することによって、高速クロックＱＣＫ（４Ｍ）や低速クロック（３２Ｋ）を生成することができる。

図８（Ｂ）は、第２発振回路（ＲＳ−ＯＳＣ）５０の回路構成例を示す図である。第２発振回路（ＲＣ−ＯＳＣ）５０は、容量Ｃ３と、抵抗Ｒ２およびＲ３と、インバーター（ＩＮＶ２およびＩＮＶ３と、を含むことができる。第２発振回路（ＲＳ−ＯＳＣ）５０の発振周波数は、例えば８ＭＨｚと高速な周波数に設定されている。これは、第２発振回路（ＲＳ−ＯＳＣ）５０を、他の回路の動作クロック供給源としても使用することを考慮したものである（但し、一例であり、これに限定されるものではない）。

つまり、ＩＣ１００が第２動作モード（ローパワーモード）であるときは、回路の動作クロックとしては、３２ｋＨｚの低速クロックしか使用することができないが、ここで、第２発振回路（ＲＳ−ＯＳＣ）５０から出力される高速な補助クロック（例えば８ＭＨｚ）を、その回路の動作クロックとして使用できれば、第２動作モード（ローパワーモード）の時でも、その回路の高速動作が可能となり、その回路の信号処理の能力が向上する。なお、この点については、次の実施形態）において、図１３を参照して説明する

以下、図９〜図１２を用いて、本実施形態のＩＣ１００の具体的な動作手順について説明する。図９は、電源がオンされて、ＩＣがローパワーモード（第２動作モード）に移行する場合の動作手順を示す図である。

外部電源ＶＤＤＭがオンされると（ステップＳＴ１）、第１レギュレーター（Ｒｅｇ１）１２０から電源電圧ＶＤＤＹ１およびＶＤＤＯＳが出力され、これによって、ＩＣ１００は、ホスト２００からのコマンドを受け付けることが可能な状態となる。ホスト２００がコマンドＣＣおよびシリアルクロック（同期クロック）ＭＣＬＫを出力すると（ステップＳＴ２）、コマンドＣＣおよびシリアルクロック（同期クロック）ＭＣＬＫは、ホストインターフェース（ホストＩ／Ｆ）３０によって受信され、制御レジスター４８が動作する（ステップＳＴ３）。制御信号ＲＣＥＮ（ＲＣ発振回路５０のイネーブル信号）は、制御レジスター４８およびロジック回路部１１０を経由して第２発振回路（ＲＣ−ＯＳＣ）５０に供給される（ステップＳＴ４）。なお、ロジック回路部１１０を経由せずに、制御レジスター４８から出力される制御信号ＲＣＥＮが、直接的に第２発振回路（ＲＣ−ＯＳＣ）５０に供給されてもよい（図９中、その場合の制御信号のルートが点線で示されている）。

第２発振回路（ＲＣ−ＯＳＣ）５０が発振を開始し、補助クロック（例えば８ＭＨｚ）ＲＣＣＫが、発振起動回路（ＯＷＵ）５２に供給される（ステップＳＴ５）。発振起動回路（ＯＷＵ）５２から出力される制御信号ＺＥＮ（ここでは、発振イネーブル信号ＯＳＥＮ，バッファーイネーブル信号ＢＵＦＦＥＮ，低速クロックイネーブル信号ＳＣＫＥＮ）がアクティブレベル（例えばＨレベル）となり、これらの制御信号は、セレクター５８を経由して、第１発振回路（ＯＳＣ）１３に供給される（ステップＳＴ６）。

第１発振回路（ＯＳＣ）１３が発振を開始し、低速クロックＳＣＫ（例えば３２ＫＨｚ）がロジック回路部１１０に供給される（ステップＳＴ７）。発振起動回路（ＯＷＵ）５２から、第２発振回路（ＲＣ−ＯＳＣ）５０に供給される補助クロックイネーブル信号ＲＣＣＫＥＮがディスエーブル状態となって、第２発振回路（ＲＣ−ＯＳＣ）５０の発振が停止される（ステップＳＴ８）。これによって、ＩＣ１００は、ローパワーモード状態（第２動作モード状態）となる。

図１０は、ＩＣがローパワーモード（第２動作モード）からアクティブモード（第１動作モード）に移行する場合の動作手順を示す図である。ロジック回路１１０から第２レギュレーター（Ｒｅｇ２）１３０に制御信号が供給され、第２レギュレーター（Ｒｅｇ２）１３０が動作を開始する（ステップＳＴ１）。これによって、第２レギュレーター（Ｒｅｇ２）１３０から電源電圧（ＶＤＤＲ，ＶＤＤＬＭ，ＶＤＤＴ，ＶＤＤＰ）が出力され、それらの電源電圧が、第２レギュレーター（Ｒｅｇ２）１３０に供給される（ステップＳＴ２）。これによって、第２レギュレーター（Ｒｅｇ２）１３０が動作状態となる。

続いて、ロジック回路部１１０から出力されるパワー制御信号に基づいて、パワー制御部２０からパワーイネーブルＰＯＷＥＮが出力される（ステップＳＴ３）。また、ロジック回路部１１０から出力される制御信号に基づいて、アクティブモードタイミング制御部２２から高速クロックイネーブルＱＣＫＥＮが出力される（ステップＳＴ４）。第１発振回路（ＯＳＣ）１３は、低速クロックＳＣＫおよび高速クロックＱＣＫが共に出力される状態となる（ステップＳＴ５）。アクティブモードタイミング制御部２２から物理層回路（ＰＨＹ）１５に各種のタイミング信号が出力され、物理層回路（ＰＨＹ）１５の各回路の動作タイミングが制御される（ステップＳＴ６）。

図１１は、ＩＣがローパワーモード（第２動作モード）から擬似冬眠モード（第３動作モード）に移行する場合の動作手順を示す図である。

ホスト２００から、コマンドＣＣ（ここでは、内部仕様コマンドである第１コマンド）が、シリアルクロックＭＣＬＫと共に出力される（ステップＳＴ１）。そのコマンドＣＣとシリアルクロックＭＣＬＫはホストインターフェース（ホストＩ／Ｆ）３０によって受信され、制御レジスター４８が動作する（ステップＳＴ２）。

制御レジスター４８から出力される制御信号ＺＥＮ（ここでは、発振イネーブル信号ＯＳＥＮ，バッファーイネーブル信号ＢＵＦＦＥＮ，低速クロックイネーブル信号ＳＣＫＥＮ）が非アクティブレベル（例えばＬレベル）となり（ステップＳＴ３）、これらの制御信号は、セレクター５８を経由して、第１発振回路（ＯＳＣ）１３に供給される（ステップＳＴ４）。

また、制御レジスター４８から出力される制御信号ＹＳＴによって発振起動回路（ＯＷＵ）５２がリセットされて初期状態に戻り（ステップＳＴ５）、これによって、発振起動回路（ＯＷＵ）５２から第１発振回路（ＯＳＣ）１３に供給されるスリープ制御信号ＳＬＰがアクティブレベル（例えばＨレベル）となる（ステップＳＴ６）。これによって、第１発振回路（ＯＳＣ）１３の発振が停止され、第１発振回路（ＯＳＣ）１３から、低速クロックＳＣＫが出力されない状態となり、ロジック回路部１１０は非動作状態となる（ステップＳＴ７）。このようにして、ＩＣ１００は、迅速に擬似冬眠モード（第３動作モード）に移行する。

図１２は、ＩＣが擬似冬眠モード（第３動作モード）からローパワーモード（第２動作モード）に移行する場合の動作手順を示す図である。

ホスト２００から、コマンドＣＣ（ここでは、内部仕様コマンドである第２コマンド）が、シリアルクロックＭＣＬＫと共に出力されると（ステップＳＴ１）、そのコマンドＣＣとシリアルクロックＭＣＬＫはホストインターフェース（ホストＩ／Ｆ）３０によって受信され、制御レジスター４８が動作して（ステップＳＴ２）、制御レジスター４８から制御信号ＲＣＥＮが出力され（ステップＳＴ３）、第２発振回路であるＲＣ発振回路（ＲＣ−ＯＳＣ）５０が起動される。ＲＣ発振回路（ＲＣ−ＯＳＣ）５０から出力される補助クロックが発振起動回路（ＯＷＵ）５２に供給される（ステップＳＴ４）。

発振起動回路（ＯＷＵ）５２の起動に伴い、スリープ制御信号ＳＬＰが非アクティブレベル（例えばＬレベル）となる（ステップＳＴ５）。また、発振起動回路（ＯＷＵ）５２のシーケンス制御によって、発振イネーブル信号ＯＳＥＮ，バッファーイネーブル信号ＢＵＦＦＥＮ，低速クロックイネーブル信号ＳＣＫＥＮが非アクティブレベル（例えばＬレベル）となり（ステップＳＴ６）、これらの制御信号は、セレクター５８を経由して、第１発振回路（ＯＳＣ）１３に供給される（ステップＳＴ７）。これによって、第１発振回路（ＯＳＣ）１３が発振状態に復帰し、第１発振回路（ＯＳＣ）１３から低速クロックＳＣＫがロジック回路部１１０に供給される（ステップＳＴ７）。これによって、ロジック回路部１１０が動作状態に復帰する。このように、ＩＣ１００は、第３動作モード（擬似冬眠状態）から迅速に覚醒することができる。

（第３の実施形態）
本実施形態では、図１３〜図１６を参照して、無線通信ＩＣ１００の内部構成と動作の他の例について具体的に説明する。図１３は、無線通信ＩＣの具体的な内部構成の他の例を示す図である。図１３において、前掲の図面と共通する部分には同じ参照符号を付してある。以下の説明では、先に説明した部分と重複する部分については説明を省く。

ホスト２００は、ＭＰＵ２０２と、アプリケーションソフトを格納しているメモリー２０４と、時間計測のためのタイマー２０６と、クロック生成回路２０８と、Ｉ／Ｏインターフェース２１０と、を有する。

データリンク層回路およびＰＨＹ制御回路１９は、ホストインターフェース（ホストＩ／Ｆ）３０と、バッファー３２と、上位プロトコル処理部（Ｕ）３４（コマンド処理部を含む）と、下位プロトコル処理部（Ｌ）３６と、ローパワーモードタイミング制御部（Ｕ）３８と、ローパワーモードタイミング制御部（Ｌ）４０と、アクティブモードタイミング制御部（Ｌ）４２と、受信データ処理部（Ｌ）４４と、送信データ処理部（Ｌ）４６と、セレクター４７と、制御レジスター４８と、ＲＣ発振回路（ＲＣ−ＯＳＣ）５０と、発振起動回路（ＯＷＵ）５２と、アービター（調停回路）５４と、暗号化・復号化処理部５６と、セレクター５８と、を有する。受信データ処理部（Ｌ）４４は、物理層回路（ＰＨＹ）１５から送られてくる受信データＤ（ＲＸ）を受信し、下位プロロコル処理部（Ｌ）３６に転送する。送信データ処理部（Ｌ）４６は、下位プロロコル処理部（Ｌ）３６から供給される送信データＤ（ＴＸ）を物理層回路（ＰＨＹ）１５に供給する。

なお、（Ｕ）と記載されている回路はローパワーモード時において、低速クロックＳＣＫ（３２ＫＨｚ）を動作クロックとして動作する回路であることを示し、（Ｌ）と記載されている回路はローパワーモード時において、高速クロックＱＣＫ（４ＭＨｚ）を動作クロックとして動作する回路であることを示す。

ここで、暗号化・復号化処理部５６は、第２発振回路としてのＲＣ発振回路（ＲＣ−ＯＳＣ）５０から出力される補助クロックＲＣＣＫを動作クロックとして動作することができる。アービター５４は、暗号化・復号化処理が行われる場合の動作手順を管理する。暗号化・復号化処理部５６は、例えば制御レジスター４８によって起動される。例えば、制御レジスター４８が、暗号化・復号化処理部５６を起動する制御信号ＭＩを出力すると、アービター５４は、ＲＣ発振回路（ＲＣ−ＯＳＣ）５０のイネーブル信号であるＲＣＥＮをアクティブレベルとし、ＲＣ発振回路（ＲＣ−ＯＳＣ）５０の発振が開始される。暗号化・復号化処理部５６は、ＲＣ発振回路（ＲＣ−ＯＳＣ）５０から出力される補助クロックＲＣＣＫを動作クロックとして動作する。

また、アクティブモードタイミング制御部（Ｌ）４２は、第１タイミング制御部ＴＧ１として機能する。第１タイミング制御部ＴＧ１（アクティブモードタイミング制御部（Ｌ）４２）は、物理層回路（ＰＨＹ）１５に含まれるタイミング制御部２２にタイミング制御信号（例えば、受信回路ＲＸのイネーブル信号であるＲＸＥＮ、送信回路ＴＸのイネーブル信号であるＴＸＥＮ等）を供給する。

ローパワーモードタイミング制御部（Ｕ）３８およびローパワーモードタイミング制御部（Ｌ）４０は、第２タイミング制御部ＴＧ２として機能する。第２タイミング制御部ＴＧ２は、上位プロトコル処理部（Ｕ）３４および下位プロトコル処理部（Ｌ）３６の動作タイミングを制御し、また、物理層回路（ＰＨＹ）１５に含まれるタイミング制御部２２にタイミング制御信号を供給する。

また、セレクター４７は、デバッグモード（第４動作モード：図２（Ａ）参照）時において、制御レジスター４８が、物理層回路（ＰＨＹ）１５に含まれる回路を個別に制御できるようにするために設けられている。セレクター４７における信号ルートの切り換えは、制御レジスター４８から出力される切り換え制御信号ＭＣ１によって行われる。

通常シーケンス動作モード（第１動作モードおよび第２動作モード：図２（Ａ）参照）が選択される場合には、データタリンク層回路１９に設けられる第１タイミング制御部ＴＧ１および第２タイミング制御部ＴＧ２によって各部の動作タイミングが制御される。第１タイミング制御部ＴＧ１は、第１動作モード（アクティブモード）が選択されているときに、物理層回路（ＰＨＹ）１５の動作タイミングを制御する。第２タイミング制御部ＴＧ２は、第２動作モード（ローパワーモード）が選択されているときにおけるデータリンク層回路およびＰＨＹ制御回路（ＰＨＹ）１９の少なくとも一部（つまり、ローパワーモード時に動作状態にある回路部３４，３６等）の動作タイミングを制御し、かつ、物理層回路（ＰＨＹ）１５の動作を制御することによって、第１動作モード（アクティブモード）から第２動作モード（ローパワーモード）への移行ならびに第２動作モード（ローパワーモード）から第１動作モード（アクティブモード）への移行を制御する。

上述のとおり、通常シーケンス動作モード（第１動作モードおよび第２動作モード）が選択されるときは、標準仕様コマンドに基づく、第１タイミング制御部ＴＧ１や第２タイミング制御部ＴＧ２によるシーケンス制御（シーケンシャルなタイミング制御）が実行されて、無線通信信号の送信処理および受信処理が実行される。一方、レジスター制御モード（第３動作モードおよび第４動作モード）が選択されるときは、例えば、ホスト２００が、内部仕様コマンドを発行して制御レジスター４８に動作モード切り換えビットの設定をし、次に、動作モードを指定する内部仕様コマンドを発行する。このとき発行される内部仕様コマンドが上述の第１コマンド（擬似冬眠指示コマンド）であるときは、無線通信ＩＣ１００は、第３動作モード（擬似冬眠モード）に移行する。また、発行される内部仕様コマンドが、例えばデバッグモードを指示するコマンドであるときは、無線通信ＩＣ１００はデバッグモードに移行する。このように、ホストが発行するコマンドは、標準化された回路システム通信システム（標準化されたシステム）のコマンド体系と同じハードウエアを経由して集積回路装置に供給され、また、ホストが発行するコマンドは、標準仕様コマンドと内部仕様コマンドとの区別はあるものの、特殊なコマンドや特殊な制御信号は一切、使用されず、集積回路装置の、外部からの制御が簡便化されている。よって、ホスト２００の負担は十分に抑制される。ホスト２００の負担が軽減されることは、ホストの回路面積の抑制やホストの消費電力の削減にも寄与する。

また、図１３では、第２発振回路としてのＲＣ発振回路（ＲＣ−ＯＳＣ）５０は、発振起動回路（ＯＷＵ）５２に対する補助クロックＲＣＣＫの供給源として使用される他、無線通信ＩＣ１００に含まれる他の回路（ここでは暗号化・復号化処理部５６）に対する動作クロックの供給源としても使用される。これによって、第２発振回路の有効利用が図られる。

第２発振回路（ＲＳ−ＯＳＣ）５０の発振周波数は、上述のとおり、例えば８ＭＨｚと高速な周波数に設定されている。これは、第２発振回路（ＲＳ−ＯＳＣ）５０を、他の回路の動作クロック供給源としても使用することを考慮したものである（但し、一例であり、これに限定されるものではない）。

つまり、ＩＣ１００が第２動作モード（ローパワーモード）であるときは、回路の動作クロックとしては、３２ｋＨｚの低速クロックしか使用することができないが、ここで、第２発振回路（ＲＳ−ＯＳＣ）５０から出力される高速な補助クロック（例えば８ＭＨｚ）ＲＣＣＫを、例えば、暗号化・復号化処理部５６の動作クロックとして使用できれば、第２動作モード（ローパワーモード）の時でも、暗号化・復号化処理部５６の高速動作が可能となり、暗号化・復号化処理の能力が向上する。無線通信においては、通信のセキュリティの確保は重要な課題である。第２発振回路としてのＲＣ発振回路（ＲＣ−ＯＳＣ）５０を、他の回路（例えば暗号化・復号化処理部５６）の動作クロック源としても使用できれば、回路の専有面積の削減や消費電力の削減効果がさらに促進される。

なお、暗号化・復号化処理には、ある程度の動作クロックの精度が確保されれば十分であることから（例えば、通常の通信シーケンスのときのような精密なタイミング制御が必要ないことから）、例えば、第２発振回路としてのＲＣ発振回路（ＲＣ−ＯＳＣ）５０に関しては、精度よりも発振の高速化を重視した設計をすることが望ましい。つまり、第２発振回路から出力されるクロックの周波数を、十分に高い周波数値（例えば、第２動作モード（ローパワーモード）時に使用される低速クロックＳＣＫよりも十分に高い周波数値）に設定しておけば、仮に、第２動作モード（ローパワーモード）時においてデータの暗号化・復号化が必要になったときでも、十分に高速な動作クロックを用いてデータの暗号化・復号化をすることができるという利点がある。

また、図１３に示される物理層回路（ＰＨＹ）１５に含まれる受信回路ＲＸは、ローノイズアンプＬＮＡと、ミキサーＭＩＸと、バンドパスフィルター回路ＢＰＦと、リミッタ付きアンプＬＩＭと、を有する。送信回路ＴＸは、電圧制御発振器ＶＣＯと、パワーアンプＰＡと、を有する。また、物理層ベースバンド回路（ＰＨＹＢＢ）は、復調回路（例えばＦＳＫ信号の復調回路）ＤＥＭＯと、変調回路ＭＯと、ベースバンド信号処理部（ＢＢ）と、を有する。受信回路ＲＸおよび送信回路ＴＸの電源電圧のオン／オフは、パワー制御部２０によって制御される。送信回路ＴＸおよび送信回路ＴＸの回路の動作タイミングは、タイミング制御部２２によって制御される。

第１発振回路（ＯＳＣ）１３（例えば水晶発振器）は、例えば１６ＭＨｚの源クロックを出力する。分周回路１４は、１６ＭＨｚの源クロックを分周して高速クロックＱＣＫ（４ＭＨｚ）を生成する。分周回路２１は、１６ＭＨｚの源クロックを分周して低速クロックＳＣＫ（３２ＫＨｚ）を生成する。ＰＬＬ１２は、高速クロックＱＣＫ（４ＭＨｚ）に基づいてローカル信号を生成する。

電源系回路である第１レギュレーター（Ｒｅｇ１）１２０は、ＶＤＤＹ１およびＶＤＤＯＳを出力する。ＶＤＤＹ１は、データリンク層回路およびＰＨＹ制御回路１９（ホストＩ／Ｆ３０，制御レジスター４８，ＲＣ−ＯＳＣ５０，ＯＷＵ５２を含む）のための電源電圧である。ＶＤＤＯＳは、第１発振回路（ＯＳＣ）１３の電源電圧である。第２レギュレーター（Ｒｅｇ２）１３０からは、受信回路ＲＸ用の電源電圧ＶＤＤＲと、受信回路ＲＸに含まれるローノイズアンプＬＮＡ用の電源電圧ＶＤＤＬＮと、送信回路ＴＸ用の電源電圧ＶＤＤＴと、送信回路ＴＸに含まれるパワーアンプＰＡ用の電源電圧ＶＤＤＰが出力される。

図１４は、図１３に示される無線通信ＩＣの、電源オンからアクティブモードに至るまでの動作タイミングの一例を示すタイミング図である。

時刻ｔ０に電子機器（近距離無線端末等）の電源スイッチ（図１の参照符号６５０）がオンされて、外部電源ＶＤＤＭがオン状態となる。これによって、時刻ｔ１に電源電圧ＶＤＤＹ１が立ち上がり、時刻ｔ２にパワーオンリセット回路（ＰＯＲ）１４０によってパワーオンリセット信号ＸＲＳＴがＬからＨに変化して、各回路のリセットが解除される。これによって、無線通信ＩＣ１００は、ホスト２００からの内部仕様コマンドを受信する（受け付ける）ことが可能な状態なる。つまり、時刻ｔ２に、内部仕様コマンドに基づいて、補助クロックイネーブル信号ＲＣＣＫＥＮがＬからＨに変化し、第２発振回路であるＲＣ発振回路（ＲＣ−ＯＳＣ）５０の発振動作が開始され、ＲＣ発振回路（ＲＣ−ＯＳＣ）５０から補助クロックＲＣＣＫが出力される。

これによって、発振起動回路（ＯＷＵ）５２が動作し、発振起動回路（ＯＷＵ）５２のシーケンス制御が開始される。時刻ｔ２から時間Ｔ１が経過した時点である時刻ｔ３において、発振イネーブル信号ＯＳＥＮがアクティブ状態（出力状態）となる。時刻ｔ３から時間Ｔ２が経過した時点である時刻ｔ４において、バッファーイネーブル信号ＢＵＦＦＥＮがアクティブ状態（出力状態）となる。時刻ｔ４から時間Ｔ３が経過した時点である時刻ｔ５において、低速クロックイネーブル信号ＳＣＫＥＮがアクティブ状態（出力状態）となる。時刻ｔ５において、第１発振回路（ＯＳＣ）１３から低速クロックＳＣＫの出力が開始される。時刻ｔ６に、補助クロックイネーブル信号ＲＣＣＫＥＮがＨからＬに変化し、第２発振回路であるＲＣ発振回路（ＲＣ−ＯＳＣ）５０の発振が停止される。時刻ｔ６より、ローパワーモード（第２動作モード）となる。

また、時刻ｔ７において、ローパワーモードタイミング制御部（Ｕ）３８から、パワー系のタイミング制御信号ＰＥＮが出力され、その制御信号ＰＥＮに基づいて、パワー制御部２０から出力されているパワーイネーブル信号ＰＯＷＥＮがＬからＨに変化する。また、時刻ｔ７以降は、第１発振回路（ＯＳＣ）１３から高速クロック（ＱＣＫ）が利用可能となり、これによって、無線通信ＩＣ１００はアクティブモードに移行する。

図１５（Ａ）および図１５（Ｂ）は、アクティブモード時における受信回路および送信回路における電源投入手順および各回路の動作手順の一例を示す図である。
第１動作モード（アクティブモード）は最も消費電力が高い動作モードであることから、第２動作モード（ローパワーモード）から第１動作モード（アクティブモード）に際して、低消費電力化の一環として、最も合理的（最も消費電力が少ない）な電源管理および動作手順管理が実行されるのが好ましい。

そこで、図１５（Ａ）に示されるように、まず、受信回路ＲＸ用の電源電圧ＶＤＤＲならびにローノイズアンプＬＮＡの電源電圧ＶＤＤＬＮをオフからオンに切り換える（ステップＳＴ１）。次に、バンドパスフィルター回路ＢＰＳならびにリミッタ付きアンプＬＩＭを動作状態とする（ステップＳＴ２）。つまり、ミキサーＭＩＸの後段に配置される回路を動作状態とする。これらの回路は、周波数がダウンコンバートされた後の信号を処理する回路であることから、通信フロントエンド部（ＲＦ回路：ＬＮＡ，ＭＩＸ）に比べて消費電力が小さいと考えられる。よって、まず、バンドパスフィルター回路ＢＰＳを含む、ミキサー後段の回路部分を動作状態とするものである。

次に、ミキサーＭＩＸを動作状態とする（ステップＳＴ３）。複素ミキサー（直交ミキサー）を使用する場合には、複数のミキサーが動作状態となる。これに伴い、例えば、ローカル信号を出力する局部発振器（上記の第１発振回路を使用することができる）ならびにＰＬＬ回路１２も動作を開始する。ミキサー部分（ミキサーＭＩＸに関連する部分を含む）は、消費電力が大きいため、動作状態への復帰を遅らせて、その分、ＩＣ１００全体としての消費電力の増加を抑制するという配慮がされている。

次に、ローノイズアンプＬＮＡを動作状態とする（ステップＳＴ４）。ローノイズアンプＬＮＡは初段の電力増幅回路（パワーアンプ）であり、消費電力が大きいため、動作状態への復帰を最後として、その分、ＩＣ１００全体としての消費電力の増加を抑制するという配慮がされている。

また、送信回路ＴＸに関しては、まず、送信回路ＴＸの電源電圧ＶＤＤＴをオンさせ（ステップＳＴ５）、次に、出力段のパワーアンプＰＡの電源電圧ＶＤＤＰをオンさせる（ステップＳＴ６）。出力段のパワーアンプＰＡは消費電力が大きいため、動作状態への復帰を最後として、その分、ＩＣ１００全体としての消費電力の増加を抑制するという配慮がされている。

このように、第２動作モード（ローパワーモード）から第１動作モード（アクティブモード）に際して、低消費電力化の一環として、最も合理的（最も消費電力が少ない）な電源管理および動作手順管理が実現される。

図１６は、図１３に示される無線通信ＩＣの、アクティブモードからローパワーモードおよび擬似冬眠モードに至るまでの動作タイミング、ならびに擬似冬眠モードからローパワーモードを経てアクティブモードに至るまでの動作タイミングの一例を示すタイミング図である。

時刻ｔ１０において、パワー制御部２０から出力されているパワーイネーブル信号ＰＯＷＥＮがＨからＬに変化する。これによって、物理層回路（ＰＨＹ）１５の電源電圧がオフされ、無線通信ＩＣ１００は、ローパワーモードに移行する。時刻ｔ１１において、ホスト２００が、内部仕様コマンドである第１コマンド（擬似冬眠指示コマンド）を発行すると、発振イネーブル信号ＯＳＥＮ、バッファーイネーブル信号ＢＵＦＦＥＮ、低速クロックイネーブル信号ＳＣＫＥＮがすべて非アクティブレベル（Ｌ）となり、スリープ制御信号ＳＬＰがアクティブレベル（Ｈ）となる。

時刻ｔ１２において、ホスト２００が、内部仕様コマンドである第２コマンド（擬似冬眠からの覚醒指示コマンド）を発行すると、ＲＣ発振回路（ＲＣ−ＯＳＣ）５０のイネーブル信号ＲＣＥＮがアクティブレベルに変化する。これに伴い、ＲＣ発振回路（ＲＣ−ＯＳＣ）５０の発振が開始されて、補助クロックＲＣＣＫの出力が開始される。

発振起動回路（ＯＷＵ）５２が動作すると、スリープ制御信号ＳＬＰが非アクティブレベル（Ｌ）となり、また、補助クロックイネーブル信号ＲＣＣＫＥＮがアクティブレベル（Ｈ）となる。これによって、発振起動回路（ＯＷＵ）５２のシーケンス制御が開始される。時刻ｔ１２から時間Ｔ１が経過した時点である時刻ｔ１３において、発振イネーブル信号ＯＳＥＮがアクティブ状態（出力状態）となる。

時刻ｔ１３から時間Ｔ２が経過した時点である時刻ｔ１４において、バッファーイネーブル信号ＢＵＦＦＥＮがアクティブ状態（出力状態）となる。時刻ｔ１４から時間Ｔ３が経過した時点である時刻ｔ１５において、低速クロックイネーブル信号ＳＣＫＥＮがアクティブ状態（出力状態）となる。時刻ｔ１５において、第１発振回路（ＯＳＣ）１３から低速クロックＳＣＫの出力が開始される。時刻ｔ１６に、補助クロックイネーブル信号ＲＣＣＫＥＮがＨからＬに変化し、第２発振回路であるＲＣ発振回路（ＲＣ−ＯＳＣ）５０の発振が停止される。時刻ｔ１６より、ローパワーモード（第２動作モード）となる。時刻ｔ１７において、パワーイネーブル信号ＰＯＷＥＮがＬからＨに変化する。これによって、物理層回路（ＰＨＹ）１５の電源電圧がオンされ、無線通信ＩＣ１００はアクティブモードに復帰する。

以上説明したように、本発明の少なくとも一つの実施形態によれば、標準仕様の規定内容と、電子機器が実際に使用される環境（実使用条件）との間に生じる矛盾（乖離）を解消して、電子機器および電子機器に含まれる集積回路装置の、より一層の低消費電力化を実現することができる。

例えば、ＩＣ（集積回路装置）を擬似冬眠状態とすることによって、従来にないロングスリープが可能である。また、ＩＣ（集積回路装置）の構成が簡素化され、かつ、ホストの負担も軽減される。よって、電子機器の小型化、超低消費電力化ならびにローコスト化も実現される。例えば、小型・軽量、超低消費電力かつローコストの、バッテリーで動作する無線通信装置を実現することができる。無線通信装置は、標準仕様（例えば、低消費電力仕様）に準拠する、超低消費電力の近距離無線通信端末（短距離無線通信端末）である。

このように、本発明の少なくとも一つの実施形態によれば、標準仕様と、電子機器が実際に使用される環境（実使用条件）との間に生じる矛盾（乖離）を解消して、電子機器および電子機器に含まれる集積回路装置の、より一層の低消費電力化を実現することができる。

以上、いくつかの実施形態について説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるものである。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。

１３ 第１発振回路（ＯＳＣ：例えば水晶発振回路）、１５ 物理層回路（ＰＨＹ）、
１６ インバーター回路（ＩＮＶ）、１７ アナログ回路部、
１９ データリンク層回路およびＰＨＹ制御回路、
３０ ホストインターフェース部（ホストＩ／Ｆ）、ＲＧ レジスター部、
４８ 制御レジスター、５０ 第２発振回路（ＲＣ−ＯＳＣ：例えばＲＣ発振回路）、
５２ 発振起動回路（ＯＷＵ）、ＣＰ コマンド処理部、１１０ ロジック回路部、
１００ ＩＣ（例えば、無線通信ＩＣ）、１２０ 第１レギュレーター（Ｒｅｇ１）、
１３０ 第２レギュレーター（Ｒｅｇ２）、２００ ホスト（ホストプロセッサー）、
６００ 近距離無線通信端末、ＣＲＹ 水晶振動子、ＶＤＤＭ 外部電源電圧、
ＡＮ アンテナ、ＶＤＤＹ１ データリンク層回路およびＰＨＹ制御回路等の電源電圧、ＶＤＤＯＳ 第１発振回路（ＯＳＣ）の電源電圧、
ＶＤＤＲ 受信回路ＲＸの電源電圧、ＶＤＤＬＮ ローノイズアンプの電源電圧、
ＶＤＤＴ 送信回路ＴＸの電源電圧、ＶＤＤＰ パワーアンプの電源電圧

Claims (12)

1. ホストが発行する標準仕様コマンドと、前記標準仕様コマンドとは非同期のコマンドである内部仕様コマンドと、を受けるホストインターフェースと、
   前記ホストインターフェースを経由してアクセスされるレジスター部と、
   コマンド処理部を有するロジック回路部と、
   前記ロジック回路部の動作クロックを生成する第１発振回路と、
   を有し、
   前記第１発振回路は、前記ホストが発行する前記内部仕様コマンドとしての第１コマンドに基づいて制御されて、電源電圧は供給されているが発振が停止している状態となり、これによって、前記ロジック回路部は、電源電圧は供給されているが回路動作が停止している状態となり、
   かつ、前記第１発振回路は、前記ホストが発行する前記内部仕様コマンドとしての第２コマンドに基づいて、前記レジスター部を経由して制御されて、発振が停止されている状態から発振状態に復帰し、これによって、前記ロジック回路部は、回路動作が停止している状態から回路が動作している状態に復帰する、
   ことを特徴とする集積回路装置。
2. 請求項１記載の集積回路装置であって、
   前記第１発振回路を起動させるときに使用される第２発振回路と、
   前記第２発振回路から出力される補助クロックによって動作して、前記第１発振回路を起動させるためのシーケンス制御を実行する発振起動回路と、
   を、さらに有し、
   前記第２発振回路は、前記ホストが発行する前記内部仕様コマンドとしての前記第２コマンドに基づいて、前記レジスター部によって制御されて、前記補助クロックの出力を開始し、
   前記発振起動回路は、前記第２発振回路から出力される前記補助クロックによって動作状態となって前記シーケンス制御を実行し、これによって前記第１発振回路が発振状態に復帰し、
   前記第１発振回路が発振状態に復帰した後、前記第２発振回路が発振停止状態に戻る、
   ことを特徴とする集積回路装置。
3. 請求項１または請求項２記載の集積回路装置であって、
   前記ホストインターフェースは、前記ホストから供給されるシリアルクロックに同期してデータを転送する、クロック同期式のシリアルインターフェースであり、
   また、前記レジスター部は、前記集積回路装置の動作を制御するための制御ビットを設定することが可能な制御レジスターを含み、
   前記レジスター部は、前記ホストインターフェースを経由して得られる前記シリアルクロックに基づいて動作を開始し、
   前記制御レジスターの前記制御ビットが、前記第２コマンドに基づいて設定されて、前記制御レジスターから前記第１発振回路を発振状態に復帰させるための制御信号が出力される、
   ことを特徴とする集積回路装置。
4. 請求項３記載の集積回路装置であって、
   前記制御レジスターは、前記集積回路装置の動作を検証する動作モードであるデバッグモードが選択されている場合においても使用されることを特徴とする集積回路装置。
5. 請求項１〜請求項４のいずれかに記載の集積回路装置であって、
   前記第２コマンドは、前記ホストが前記第１コマンドを発行してから所定時間が経過すると発行され、前記所定時間の経過は前記ホストによって計測される、
   ことを特徴とする集積回路装置。
6. 請求項１〜請求項５のいずれかに記載の集積回路装置であって、
   前記集積回路装置は、アナログ回路部をさらに有し、かつ、
   前記集積回路装置は、
   前記アナログ回路部および前記ロジック部の双方が動作状態であり、かつ前記第１発振回路が動作状態である第１動作モードと、
   前記アナログ回路部の電源電圧がオフされることによって前記アナログ回路部が非動作状態であり、前記ロジック回路部の少なくとも一部が動作状態であり、かつ前記第１発振回路が動作状態である第２動作モードと、
   前記アナログ回路部の電源電圧がオフされることによって前記アナログ回路部が非動作状態であり、前記第１発振回路の発振が停止されることによって前記ロジック回路部の回路動作が停止している状態である第３動作モードと、
   を有することを特徴とする集積回路装置。
7. 請求項６記載の集積回路装置であって、
   前記アナログ回路部は、アンテナで受信された入力信号を処理する受信回路および前記アンテナから信号を無線送信するための処理を実行する送信回路、の少なくとも一つを有する無線通信用の物理層回路であり、
   前記ロジック回路部は、前記物理層回路と前記ホストとの間におけるデータの授受を行うデータリンク層回路と、前記物理層回路の動作を制御する物理層制御回路と、を含む、
   ことを特徴とする集積回路装置。
8. 請求項７記載の集積回路装置であって、
   前記ロジック回路部は、
   前記第１動作モード時における前記物理層回路の動作タイミングを制御する第１タイミング制御部と、
   前記第２動作モード時において、前記ロジック回路部の少なくとも一部の動作タイミングを制御し、かつ、前記第１動作モードから前記第２動作モードへの移行ならびに前記第２動作モードから前記第１動作モードへの移行を制御する第２タイミング制御部と、
   を有し、
   前記レジスター部には、動作モード切り換えビットが用意されており、
   前記第１タイミング制御部および前記第２タイミング制御部の少なくとも一方によって前記集積回路装置のタイミング制御を行う通常シーケンス動作モードと、前記レジスター部を経由して前記集積回路装置の動作を制御するレジスター制御モードとが、前記動作モード切り換えビットの設定によって切り換えられる、
   ことを特徴とする集積回路装置。
9. 請求項８記載の集積回路装置であって、
   前記アナログ回路部における前記受信回路は、
   アンテナで受信された受信信号に基づく入力信号を増幅する増幅回路と、
   前記増幅回路によって増幅された信号の周波数を、ローカル信号のミキシングによってダウンコンバートするミキサーと、ダウンコンバート後の信号に対してフィルタリング処理を施すフィルター回路と、を含み、
   前記第２タイミング制御部は、前記集積回路装置を、前記第２動作モードから前記第１動作モードに移行するとき、まず、前記受信回路の電源電圧をオフからオンに切り換え、次に前記フィルター回路を動作状態とし、次に前記ミキサーを動作状態とし、次に、前記増幅回路を動作状態とする、
   ことを特徴とする集積回路装置。
10. 請求項２記載の集積回路装置であって、
    前記第２発振回路は、前記発振起動回路に対する前記補助クロックの供給源として使用される他、前記集積回路装置に含まれる回路に対する動作クロックの供給源としても使用されることを特徴とする集積回路装置。
11. 請求項１〜請求項１０のいずれかに記載の集積回路装置と、
    前記集積回路装置の上位装置としてのホストと、
    を含むことを特徴とする電子機器。
12. 請求項１１記載の電子機器であって、
    前記電子機器は、バッテリーで動作する無線通信装置である、ことを特徴とする電子機器。

Images