JP2011091110A5

JP2011091110A5 -

Info

Publication number: JP2011091110A5
Application number: JP2009241818A
Authority: JP
Filing date: 2009-10-20
Publication date: 2012-11-29

Description

本発明の回路は、基板の上に、ゲート電極層と蓄積容量下部電極層とが形成され、前記基板と前記ゲート電極層と前記蓄積容量下部電極層の上に、ゲート絶縁層が形成され、前記ゲート絶縁層の上に、酸化物半導体層が形成され、前記酸化物半導体層の上に、チャネル保護層が前記ゲート電極層に対して自己整合的に形成され、前記酸化物半導体層と前記チャネル保護層の上に、水素含有保護層が形成され、前記ゲート電極層は所定波長の光の透過率が３０％以下であり、前記蓄積容量下部電極層は前記所定波長の光の透過率が７０％以上であり、前記酸化物半導体層が、前記チャネル保護層で覆われたチャネル領域と、前記水素含有保護層に接するソース領域、ドレイン領域及び蓄積容量上部電極層とを有することを特徴とする。 In the circuit of the present invention, a gate electrode layer and a storage capacitor lower electrode layer are formed on a substrate, and a gate insulating layer is formed on the substrate, the gate electrode layer, and the storage capacitor lower electrode layer, An oxide semiconductor layer is formed on the gate insulating layer, and a channel protective layer is formed on the oxide semiconductor layer in a self-aligned manner with respect to the gate electrode layer. A hydrogen-containing protective layer is formed on the channel protective layer, the gate electrode layer has a light transmittance of a predetermined wavelength of 30% or less, and the storage capacitor lower electrode layer has a light transmittance of the predetermined wavelength. is 70% or more, the oxide semiconductor layer, a channel region covered by the channel protective layer, a source region in contact with the hydrogen-containing protective layer, in that a drain territory Iki及 beauty storage capacitor upper electrode layer Features.

（第５工程）
次に酸化物半導体層１４の上にスパッタ法によりチャネル保護層１５を形成する。酸化物半導体層１４と直接接するチャネル保護層１５にはチャネル保護層形成の際に酸化物半導体を低抵抗化させない機能が要求される。さらにチャネル保護層１５の上に水素を含有する絶縁層（水素含有保護層１６）を形成した際にチャネル保護層の膜厚で水素の透過量を制御し、酸化物半導体の抵抗率を制御できる機能も必要である。具体的にはシリコン酸化膜やシリコン酸窒化膜などのＯを含有する絶縁層が望ましい。また、これらの絶縁層の組成がストイキオメトリーから外れていても何ら問題はない。チャネル保護層１５は、裏面露光を用いたフォトリソグラフィー法とエッチング法を用いてパターニングされる。このとき、ゲート電極層１１をマスクとして裏面露光が行われるので、チャネル保護層１５はゲート電極層１１が存在する領域上のみに自己整合的に形成される。 (5th process)
Next, the channel protective layer 15 is formed on the oxide semiconductor layer 14 by sputtering. The channel protective layer 15 that is in direct contact with the oxide semiconductor layer 14 is required to have a function of reducing the resistance of the oxide semiconductor when the channel protective layer is formed. Furthermore, when an insulating layer containing hydrogen ( hydrogen-containing protective layer 16) is formed on the channel protective layer 15, the amount of hydrogen permeation can be controlled by the thickness of the channel protective layer, and the resistivity of the oxide semiconductor can be controlled. A function is also necessary. Specifically, an insulating layer containing O such as a silicon oxide film or a silicon oxynitride film is desirable. Further, there is no problem even if the composition of these insulating layers is out of stoichiometry. The channel protective layer 15 is patterned by using a photolithography method using backside exposure and an etching method. At this time, since the back surface exposure is performed using the gate electrode layer 11 as a mask, the channel protective layer 15 is formed in a self-aligned manner only on the region where the gate electrode layer 11 exists.

（第６工程）
次に水素含有保護層１６を成膜し、酸化物半導体層の所定領域を低抵抗化する。水素含有保護層１６には、酸化物半導体層上に直接形成した際に酸化物半導体層を低抵抗化させる機能が要求される。酸化物半導体は水素を添加することにより低抵抗化させることが可能である。よって、酸化物半導体層の上に水素を含む絶縁層を形成する。具体的には、水素を含むシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、シリコン炭化膜およびこれらの積層膜などが望ましい。また、これらの絶縁層の組成がストイキオメトリーから外れていても何ら問題はない。 (6th process)
Next, a hydrogen-containing protective layer 16 is formed to reduce the resistance of a predetermined region of the oxide semiconductor layer. The hydrogen-containing protective layer 16 is required to have a function of reducing the resistance of the oxide semiconductor layer when directly formed on the oxide semiconductor layer. The resistance of an oxide semiconductor can be reduced by adding hydrogen. Therefore, an insulating layer containing hydrogen is formed over the oxide semiconductor layer. Specifically, a silicon nitride film containing hydrogen, a silicon oxide film, a silicon oxynitride film, a silicon carbide film, and a laminated film thereof are desirable. Further, there is no problem even if the composition of these insulating layers is out of stoichiometry.

形成方法としては水素を含む原料ガスを用いるプラズマＣＶＤ法が、プラズマによる酸化物半導体への水素拡散の促進効果もあるため望ましい。この際、原料中の水素が酸化物半導体層に拡散し、チャネル保護層がない領域の酸化物半導体層が低抵抗化する。これにより、ソース領域・ドレイン領域、酸化物半導体配線層および蓄積容量上部電極１４ａが形成される。また、自己整合的に形成されたチャネル保護層１５をマスクとしてドレイン領域・ソース領域１４ａが形成されるので、ゲート電極に対するドレイン領域・ソース領域の重なりを小さくすることができる。これにより、寄生容量の小さいＴＦＴの作製が可能である。また、ゲート電極層１１が存在しない領域上の酸化物半導体層の上にはチャネル保護層１５は形成されていないため、その領域上の酸化物半導体層はすべて低抵抗化する。
最後に外部と電気的な接続を行うために、フォトリソグラフィー法とエッチング法により、水素含有保護層１６にコンタクトホールを形成する。 As a formation method, a plasma CVD method using a source gas containing hydrogen is preferable because it has an effect of promoting diffusion of hydrogen into an oxide semiconductor by plasma. At this time, hydrogen in the raw material diffuses into the oxide semiconductor layer, and the resistance of the oxide semiconductor layer in the region where there is no channel protective layer is reduced. Thereby, the source region / drain region, the oxide semiconductor wiring layer, and the storage capacitor upper electrode 14a are formed. Further, since the drain region / source region 14a is formed using the channel protective layer 15 formed in a self-aligned manner as a mask, the overlap of the drain region / source region with the gate electrode can be reduced. Thereby, a TFT with a small parasitic capacitance can be manufactured. In addition, since the channel protective layer 15 is not formed over the oxide semiconductor layer in the region where the gate electrode layer 11 does not exist, the resistance of all the oxide semiconductor layers in the region is reduced.
Finally, in order to make an electrical connection with the outside, a contact hole is formed in the hydrogen-containing protective layer 16 by photolithography and etching.

さらに水素含有保護層１６として、プラズマＣＶＤ法により、膜厚３００ｎｍのシリコン窒化膜を成膜する。このプラズマＣＶＤ法によるシリコン窒化膜の形成時の基板温度は１５０℃とする。また、プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２を用い、ガス流量比はＳｉＨ４：ＮＨ３：Ｎ２＝１：２．５：２５とする。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１５０Ｐａとする。
水素含有保護層１６の形成と同時にチャネル保護層１５の無い領域の酸化物半導体層が、水素添加処理によって低抵抗化し、ソース領域・ドレイン領域、酸化物半導体配線層および蓄積容量上部電極１４ａとなる。 Further, as the hydrogen-containing protective layer 16, a silicon nitride film having a thickness of 300 nm is formed by plasma CVD. The substrate temperature during the formation of the silicon nitride film by this plasma CVD method is set to 150.degree. Further, SiH4, NH3, and N2 are used as the process gas, and the gas flow rate ratio is SiH4: NH3: N2 = 1: 2.5: 25. The input RF power density and pressure are 0.9 W / cm 2 and 150 Pa, respectively.
Simultaneously with the formation of the hydrogen-containing protective layer 16, the oxide semiconductor layer in the region without the channel protective layer 15 is reduced in resistance by the hydrogenation treatment, and becomes the source region / drain region, the oxide semiconductor wiring layer, and the storage capacitor upper electrode 14a. .

最後に外部と電気的な接続を行うために、フォトリソグラフィー法とエッチング法により、水素含有保護層１６にコンタクトホール（図示せず）を形成する。
以上の工程により、本発明の酸化物半導体ＴＦＴを有する回路が完成する。
本発明の回路の構成により、電気特性や寄生容量の基板内でのバラツキが小さい酸化物半導体ＴＦＴを有する回路を作製することが可能である。 Finally, in order to make an electrical connection with the outside, a contact hole (not shown) is formed in the hydrogen-containing protective layer 16 by photolithography and etching.
Through the above steps, a circuit having the oxide semiconductor TFT of the present invention is completed.
With the circuit configuration of the present invention, a circuit including an oxide semiconductor TFT in which variation in electric characteristics and parasitic capacitance in a substrate is small can be manufactured.

次にフォトリソグラフィー法とエッチング法により、ゲート絶縁層１３に第１のコンタクトホール１８を形成する。（図９（ｄ））
その後、酸化物半導体層１４、チャネル保護層１５及び水素含有保護層１６を実施例１と同様に形成する。（図９（ｅ））
次にフォトリソグラフィー法とエッチング法により、水素含有保護層１６に第２のコンタクトホール１９を形成する。 Next, a first contact hole 18 is formed in the gate insulating layer 13 by photolithography and etching. (Fig. 9 (d))
Thereafter, the oxide semiconductor layer 14, the channel protective layer 15, and the hydrogen-containing protective layer 16 are formed in the same manner as in Example 1. (Fig. 9 (e))
Next, a second contact hole 19 is formed in the hydrogen-containing protective layer 16 by photolithography and etching.

（実施例３）
本実施例ではボトムゲート型コプラナー構造の酸化物半導体ＴＦＴを用いた図４の表示装置について説明する。酸化物半導体ＴＦＴを有する回路（駆動回路）の製造工程は、前記実施例１と同様である。実施例１と同様の方法で、プラスチック基板１１０の上に酸化物半導体ＴＦＴ１２１を有する回路１２０を形成後、フォトリソグラフィー法とエッチング法により、水素含有保護層１６にコンタクトホールを形成する。
さらに、画素電極１４０をスパッタ法により成膜する。電極材料には、ＩＴＯを用い、膜厚は１００ｎｍである。この上にポリイミド膜１５０を塗布し、ラビング工程を施す。 (Example 3)
In this embodiment, the display device in FIG. 4 using an oxide semiconductor TFT having a bottom gate type coplanar structure will be described. The manufacturing process of the circuit having the oxide semiconductor TFT (driving circuit) is the same as that of the first embodiment. After forming the circuit 120 having the oxide semiconductor TFT 121 on the plastic substrate 110 by the same method as in the first embodiment, a contact hole is formed in the hydrogen-containing protective layer 16 by photolithography and etching.
Further, the pixel electrode 140 is formed by sputtering. ITO is used for the electrode material, and the film thickness is 100 nm. A polyimide film 150 is applied thereon and a rubbing process is performed.

（実施例４）
本実施例ではボトムゲート型コプラナー構造の酸化物半導体ＴＦＴを有する回路を用いた図５の表示装置について説明する。酸化物半導体ＴＦＴを有する回路の製造工程は、前記実施例２と同様である。まず本発明の酸化物半導体ＴＦＴを有する回路１２０の上に平坦化層３１０を形成する。平坦化層３１０にはポリイミド膜を用いる。そして、保護層１６および平坦化層３１０にフォトリソグラフィー法とエッチング法を用いてコンタクトホールを形成する。そして、酸化物半導体配線層３００上に水素含有保護層１６および絶縁層３１０に形成されたコンタクトホールを介して電極３２０を形成する。電極３２０にはスパッタ法により形成したＩＴＯを用いる。次に電極３２０の上に正孔輸送層３３０、発光層３４０を蒸着法により形成する。正孔輸送層３３０、発光層３４０にはそれぞれα‐ＮＰＤ（4,4’-bis[N-(1-naphthyl)-N-phenyl-amino]biphenyl）、Ａｌｑ３（tris(8-hydroxyquinoline)）を用いる。さらに発光層３４０の上に電極３５０を蒸着法により形成する。電極材料にはＡｌを用いる。このようにして、図５に示す、ボトムエミッション型の有機ＥＬ素子を表示素子とする表示装置を作製する。
本発明の回路の構成では、画素回路内はゲート電極層以外、可視光に対して透明な材料で形成されているため、非常に開口率の高い画素回路を実現することが可能である。 Example 4
In this embodiment, the display device in FIG. 5 using a circuit having an oxide semiconductor TFT having a bottom-gate coplanar structure will be described. The manufacturing process of the circuit having the oxide semiconductor TFT is the same as that of the second embodiment. First, the planarization layer 310 is formed over the circuit 120 including the oxide semiconductor TFT of the present invention. A polyimide film is used for the planarization layer 310. Then, contact holes are formed in the protective layer 16 and the planarizing layer 310 by using a photolithography method and an etching method. Then, an electrode 320 is formed on the oxide semiconductor wiring layer 300 through a contact hole formed in the hydrogen-containing protective layer 16 and the insulating layer 310. For the electrode 320, ITO formed by sputtering is used. Next, a hole transport layer 330 and a light emitting layer 340 are formed on the electrode 320 by a vapor deposition method. Α-NPD (4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] biphenyl) and Alq3 (tris (8-hydroxyquinoline)) are used for the hole transport layer 330 and the light emitting layer 340, respectively. Use. Further, an electrode 350 is formed on the light emitting layer 340 by an evaporation method. Al is used as the electrode material. In this manner, a display device using the bottom emission type organic EL element shown in FIG. 5 as a display element is manufactured.
In the circuit configuration of the present invention, the pixel circuit is formed of a material transparent to visible light other than the gate electrode layer, so that a pixel circuit with a very high aperture ratio can be realized.

１０基板
１１ゲート電極層
１１ａゲート配線層
１２ａゲート配線層および画素内配線層
１２ｂ蓄積容量下部電極
１３ゲート絶縁層
１４酸化物半導体層
１４ａソース・ドレイン領域、酸化物半導体配線層および蓄積容量上部電極
１５チャネル保護層
１６水素含有保護層 DESCRIPTION OF SYMBOLS 10 Substrate 11 Gate electrode layer 11a Gate wiring layer 12a Gate wiring layer and in-pixel wiring layer 12b Storage capacitor lower electrode 13 Gate insulating layer 14 Oxide semiconductor layer 14a Source / drain region, oxide semiconductor wiring layer and storage capacitor upper electrode 15 Channel protective layer 16 Hydrogen-containing protective layer

Claims

On the substrate, a gate electrode layer and a storage capacitor lower electrode layer are formed,
A gate insulating layer is formed on the substrate, the gate electrode layer, and the storage capacitor lower electrode layer,
An oxide semiconductor layer is formed on the gate insulating layer,
A channel protective layer is formed on the oxide semiconductor layer in a self-aligned manner with respect to the gate electrode layer,
A hydrogen-containing protective layer is formed on the oxide semiconductor layer and the channel protective layer,
The gate electrode layer has a light transmittance of a predetermined wavelength of 30% or less, the storage capacitor lower electrode layer has a light transmittance of the predetermined wavelength of 70% or more,
Circuit wherein the oxide semiconductor layer, to a channel region covered by the channel protective layer, a source region in contact with the hydrogen-containing protective layer, characterized in that a drain territory Iki及 beauty storage capacitor upper electrode.

The circuit according to claim 1, wherein the oxide semiconductor layer is an amorphous oxide semiconductor including at least one element selected from In, Ga, Zn, and Sn.

The circuit according to claim 1, wherein the light having the predetermined wavelength is ultraviolet light having a wavelength of less than 400 nm.

Forming a gate electrode layer having a light transmittance of a predetermined wavelength of 30% or less on a substrate;
Forming a storage capacitor lower electrode layer having a light transmittance of 70% or more on the substrate;
Forming a gate insulating layer on the substrate, the gate electrode layer, and the storage capacitor lower electrode layer;
Forming an oxide semiconductor layer on the gate insulating layer;
A first protective layer is formed on the oxide semiconductor layer, and the light having the predetermined wavelength is back-exposed,
Etching the first protective layer to form a channel protective layer self-aligned with the gate electrode layer;
Forming a hydrogen-containing protective layer on the channel protective layer and the oxide semiconductor layer;
A method of manufacturing a circuit comprising:

A display device comprising a light emitting element and a drive circuit connected to each other, wherein the drive circuit is the circuit according to any one of claims 1 to 3.