JP2011090759A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011090759A5 JP2011090759A5 JP2010149407A JP2010149407A JP2011090759A5 JP 2011090759 A5 JP2011090759 A5 JP 2011090759A5 JP 2010149407 A JP2010149407 A JP 2010149407A JP 2010149407 A JP2010149407 A JP 2010149407A JP 2011090759 A5 JP2011090759 A5 JP 2011090759A5
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- magnetic sensor
- substrate
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
即ち、第1の本発明に係る磁気センサ積層体は、基板の上に、バイアス磁界の付与により電気抵抗が変動する磁気抵抗素子と、前記磁気抵抗素子の対向する2つの接合壁面の側方に、前記磁気抵抗素子にバイアス磁界を付与する磁性層を含むフィールド領域と、を有し、
前記磁気抵抗素子は、少なくとも、反強磁性層上の一部に強磁性スタックを備え、
前記接合壁面が対向する方向に沿った前記強磁性スタックの最上面の幅が、前記接合壁面が対向する方向に沿った前記反強磁性層の最上面の幅よりも小さく形成され、
前記対向する2つの接合壁面の両方に、前記反強磁性層と前記強磁性スタックとで形成される段形状部分を有することを特徴とする磁気センサ積層体である。
前記磁気抵抗素子は、少なくとも、反強磁性層上の一部に強磁性スタックを備え、
前記接合壁面が対向する方向に沿った前記強磁性スタックの最上面の幅が、前記接合壁面が対向する方向に沿った前記反強磁性層の最上面の幅よりも小さく形成され、
前記対向する2つの接合壁面の両方に、前記反強磁性層と前記強磁性スタックとで形成される段形状部分を有することを特徴とする磁気センサ積層体である。
一方、第1の本発明に係る磁気センサ積層体の成膜方法は、基板上に、少なくとも、反強磁性層上の一部に強磁性スタックを備える段形状の磁気抵抗素子を配置し、前記磁気抵抗素子の対向する2つの接合壁面の側方のフィールド領域に、前記磁気抵抗素子にバイアス磁界を与えるためのハードバイアス積層体を成膜する磁気センサ積層体の成膜方法であって、
前記基板の上に前記反強磁性層および前記強磁性スタックを成膜する手順と、
前記強磁性スタックの上にフォトレジストマスクのパターンを形成する手順と、
前記強磁性スタックの一部をエッチングする手順と、
前記フォトレジストマスクの幅をトリミングする手順と、
前記トリミングされたフォトレジストマスクを使用して、前記強磁性スタックおよび前記反強磁性層をエッチングして、前記対向する2つの接合壁面の両方に、前記反強磁性層と前記強磁性スタックとで形成される段形状部分を有する前記段形状の磁気抵抗素子を形成する手順と、
前記フィールド領域にハードバイアス積層体を成膜する手順と、
前記段形状の磁気抵抗素子および前記ハードバイアス積層体の表面を平坦化する手順と、
を有することを特徴とする磁気センサ積層体の成膜方法である。
前記基板の上に前記反強磁性層および前記強磁性スタックを成膜する手順と、
前記強磁性スタックの上にフォトレジストマスクのパターンを形成する手順と、
前記強磁性スタックの一部をエッチングする手順と、
前記フォトレジストマスクの幅をトリミングする手順と、
前記トリミングされたフォトレジストマスクを使用して、前記強磁性スタックおよび前記反強磁性層をエッチングして、前記対向する2つの接合壁面の両方に、前記反強磁性層と前記強磁性スタックとで形成される段形状部分を有する前記段形状の磁気抵抗素子を形成する手順と、
前記フィールド領域にハードバイアス積層体を成膜する手順と、
前記段形状の磁気抵抗素子および前記ハードバイアス積層体の表面を平坦化する手順と、
を有することを特徴とする磁気センサ積層体の成膜方法である。
即ち、第2の本発明に係る磁気センサ積層体は、基板の上に、バイアス磁界の付与により電気抵抗が変動する磁気抵抗素子と、上記磁気抵抗素子の対向する接合壁面の側方に、上記磁気抵抗素子にバイアス磁界を付与する磁性層を含むフィールド領域と、を有し、少なくとも、上記フィールド領域の上に、体心立方晶構造(bcc)の下地層を備え、上記下地層の上に、上記磁性層が成膜され、上記磁性層は、六方晶構造(hcp)のCo−Pt系合金であって、層内に空隙が存在せず、(10.0)格子面を有し、ABS面に沿って0.9を超える角形比を有していることを特徴とする磁気センサ積層体である。
また、第2の本発明に係る磁気センサ積層体の成膜方法は、基板上に、バイアス磁界の付与により電気抵抗が変動する磁気抵抗素子を配置し、上記磁気抵抗素子の対向する2つの接合壁面の側方のフィールド領域に、上記磁気抵抗素子にバイアス磁界を与えるためのハードバイアス積層体を成膜する磁気センサ積層体の成膜方法であって、少なくとも、上記基板の法線から45度を超え90度未満の成膜角度で、上記接合壁面の方向に沿って下地層を傾斜成膜する手順と、上記下地層の上に、上記基板の法線から0〜30度の成膜角度で、磁性層を成膜する手順と、を有することを特徴とする磁気センサ積層体の成膜方法である。
ここで、少なくとも、ピンド層14a、スペーサ層15、およびフリー層16の接合体が強磁性スタック(FMスタック)18である。FMスタック18には、不図示の第3のキャッピング層(図6の17)を含んでいる場合もある。本実施形態のリーダースタック10は、AFM層13上の一部にFMスタック18を備え、その接合壁面10a、10bが対向する方向(紙面に平行な方向)に沿ったFMスタック18の最上面の幅wFは、同方向に沿ったAFM層13の最上面の幅wAよりも小さく設定されている。すなわち、リーダースタック10は、例えば、断面が幅広の台形状のAFM層13の上に、これより幅の小さい台形状のFMスタック18を積層したような段形状に形成されている。磁気センサ積層体1を、紙面に平行な面で切り分けて、ストライプ高さ(図1では奥行き)hの磁気読み取りヘッド用センサとした場合に、FMスタック18の最上面の幅wFは、ヘッド幅となるため20nm〜30nmであることが好ましい。また、AFM層13の最上面の幅wAは、FMスタック18の最上面の幅wFの2.5倍以下であることが好ましい。wAがwFの2.5倍を超えると、フィールド領域22が減少し、バイアス磁界をリーダースタック10に十分に与えられない可能性がある。
図11に示すように、第1の実施形態と同様に、本実施形態のリーダースタック10は、AFM層13上の一部にFMスタック18を備え、その接合壁面10a、10bが対向する方向に沿ったFMスタック18の最上面の幅wFは、同方向に沿ったAFM層13の最上面の幅wAよりも小さく設定されている。すなわち、リーダースタック10は、例えば、断面が幅広の台形状のAFM層13の上に、これより幅の狭い台形状のFMスタック18を積層したような段形状に形成されている。
Claims (63)
- 基板の上に、バイアス磁界の付与により電気抵抗が変動する磁気抵抗素子と、前記磁気抵抗素子の対向する2つの接合壁面の側方に、前記磁気抵抗素子にバイアス磁界を付与する磁性層を含むフィールド領域と、を有し、
前記磁気抵抗素子は、少なくとも、反強磁性層上の一部に強磁性スタックを備え、
前記接合壁面が対向する方向に沿った前記強磁性スタックの最上面の幅が、前記接合壁面が対向する方向に沿った前記反強磁性層の最上面の幅よりも小さく形成され、
前記対向する2つの接合壁面の両方に、前記反強磁性層と前記強磁性スタックとで形成される段形状部分を有することを特徴とする磁気センサ積層体。 - 前記反強磁性層の最上面の幅が、前記強磁性スタックの最上面の幅の2.5倍以下であることを特徴とする請求項1に記載の磁気センサ積層体。
- 前記磁性層は結晶c軸をもった磁性粒を有する第1と第2の磁性層を含み、
前記第1の磁性層は、前記フィールド領域に前記接合壁面に隣接して配置され、前記第1の磁性層の結晶c軸は整列されて膜面内でABS面に沿って配向されていて、
前記第2の磁性層は、前記フィールド領域に前記第1の磁性層に隣接して配置され、前記第2の磁性層の結晶c軸方向は面内ランダムに分布されていることを特徴とする請求項1または2に記載の磁気センサ積層体。 - 前記磁性層は、Co−Pt、Co−Cr−Ptおよびこれらの合金群から選択される六方晶構造(hcp)を有する合金によって形成されていることを特徴とする請求項1から3のいずれか1項に記載の磁気センサ積層体。
- 前記第1の磁性層は、Fe−Pt、Co−Ptおよびこれらの合金群から選択される面心正方晶構造(fct)の合金によって形成され、
前記第2の磁性層は、Co−Pt、Co−Cr−Ptおよびこれらの合金群から選択される六方晶構造を有する合金によって形成されていることを特徴とする請求項3に記載の磁気センサ積層体。 - 前記フィールド領域および前記接合壁面には、Cr、Cr−Mo、Cr−Ti、Nb、Ta、Wおよびこれらの合金群から選択される体心立方晶構造(bcc)の合金の下地層を備え、
前記下地層は、前記フィールド領域において3〜8nm、前記接合壁面において3nm未満の厚さを有することを特徴とする請求項1から5のいずれか1項に記載の磁気センサ積層体。 - 前記フィールド領域および前記接合壁面は、CrB、CrTiB、MgO、Ru、Ta、Ti、およびこれらの合金群から選択される第1のシード層を備え、
前記第1のシード層は、前記フィールド領域において厚さ1nm未満、前記接合壁面において厚さ0.5〜2nmを有することを特徴とする請求項1から6のいずれか1項に記載の磁気センサ積層体。 - 前記フィールド領域および前記磁気抵抗素子は、Cr、Ru、Ta、Tiおよびこれらの合金群ならびにCから選択される第1のキャッピング層で覆われていることを特徴とする請求項1から7のいずれか1項に記載の磁気センサ積層体。
- 前記フィールド領域および前記接合壁面は、酸化物または窒化物からなる絶縁層を備え、
前記絶縁層は、前記接合壁面において2〜5nmの厚さを有することを特徴とする請求項8に記載の磁気センサ積層体。 - 前記絶縁層の下および前記第1のキャッピング層の上に、軟磁性体からなるシールド層を備えることを特徴とする請求項9に記載の磁気センサ積層体。
- 基板上に、少なくとも、反強磁性層上の一部に強磁性スタックを備える段形状の磁気抵抗素子を配置し、前記磁気抵抗素子の対向する2つの接合壁面の側方のフィールド領域に、前記磁気抵抗素子にバイアス磁界を与えるためのハードバイアス積層体を成膜する磁気センサ積層体の成膜方法であって、
前記基板の上に前記反強磁性層および前記強磁性スタックを成膜する手順と、
前記強磁性スタックの上にフォトレジストマスクのパターンを形成する手順と、
前記強磁性スタックの一部をエッチングする手順と、
前記フォトレジストマスクの幅をトリミングする手順と、
前記トリミングされたフォトレジストマスクを使用して、前記強磁性スタックおよび前記反強磁性層をエッチングして、前記対向する2つの接合壁面の両方に、前記反強磁性層と前記強磁性スタックとで形成される段形状部分を有する前記段形状の磁気抵抗素子を形成する手順と、
前記フィールド領域にハードバイアス積層体を成膜する手順と、
前記段形状の磁気抵抗素子および前記ハードバイアス積層体の表面を平坦化する手順と、
を有することを特徴とする磁気センサ積層体の成膜方法。 - 前記段形状の磁気抵抗素子は、前記接合壁面が対向する方向に沿った前記強磁性スタックの最上面の幅が、前記接合壁面が対向する方向に沿った前記反強磁性層の最上面の幅よりも小さく形成されていることを特徴とする請求項11に記載の磁気センサ積層体の成膜方法。
- 前記ハードバイアス積層体を成膜する手順は、
前記基板の法線から成膜角度θ1(θ1=0〜25度)で、下地層を成膜する手順と、
前記基板の法線から成膜角度θ2(θ2=50〜90度)で、第1の磁性層を成膜する手順と、
前記基板の法線から成膜角度θ3(θ3=0〜25度)で、第2の磁性層を成膜する手順と、
前記基板の法線から成膜角度θ4(θ4=0〜45度)で、第1のキャッピング層を成膜する手順と、
を有することを特徴とする請求項11または12に記載の磁気センサ積層体の成膜方法。 - 前記第1の磁性層は、前記磁気抵抗素子の接合壁面と平行な細長いターゲットの下で、前記基板を一定の速度で直線的に移動させて、前記磁気抵抗素子の接合壁面の一方の面に成膜し、
次いで、前記基板をその中央垂直軸を中心に180度回転させ、前記ターゲットの下で前記基板を一定の速度で直線的に移動させて、前記接合壁面の他方の面に成膜することを特徴とする請求項13に記載の磁気センサ積層体の成膜方法。 - 前記下地層、前記第2の磁性層および前記第1のキャッピング層は、前記ターゲットの下で、前記基板を一定の速度で直線的に移動させて、一方のフィールド領域に成膜し、
前記基板をその中央垂直軸を中心に180度回転させ、前記ターゲットの下で、前記基板を一定の速度で直線的に移動させて、他方のフィールド領域に成膜することを特徴とする請求項14に記載の磁気センサ積層体の成膜方法。 - 前記フィールド領域にハードバイアス積層体を成膜する手順の前に、絶縁層を成膜する手順を有することを特徴とする請求項11から15のいずれか1項に記載の磁気センサ積層体の成膜方法。
- 前記磁気抵抗素子および前記ハードバイアス積層体の表面を平坦化する手順の後に、第2のキャッピング層を成膜する手順を有することを特徴とする請求項11から16のいずれか1項に記載の磁気センサ積層体の成膜方法。
- 前記第2のキャッピング層を成膜する手順の後に、シールド層を成膜する手順を有することを特徴とする請求項17に記載の磁気センサ積層体の成膜方法。
- イオンビーム蒸着法により前記ハードバイアス積層体を成膜することを特徴とする請求項11から18のいずれか1項に記載の磁気センサ積層体の成膜方法。
- 前記基板上に複数の段形状の磁気抵抗素子が形成され、該複数の磁気抵抗素子の前記ハードバイアス積層体は同一の手順で積層することを特徴とする請求項11から19のいずれか1項に記載の磁気センサ積層体の成膜方法。
- 基板上に、少なくとも、反強磁性層上の一部に強磁性スタックを備える段形状の磁気抵抗素子を配置し、前記磁気抵抗素子の対向する2つの接合壁面の側方のフィールド領域に、前記磁気抵抗素子にバイアス磁界を与えるためのハードバイアス積層体を成膜する磁気センサ積層体の成膜制御プログラムであって、
前記磁気センサ積層体の成膜装置に、
前記基板の上に前記反強磁性層および前記強磁性スタックを成膜する手順と、
前記強磁性スタックの上にフォトレジストマスクのパターンを形成する手順と、
前記強磁性スタックの一部をエッチングする手順と、
前記フォトレジストマスクの幅をトリミングする手順と、
前記トリミングされたフォトレジストマスクを使用して、前記強磁性スタックおよび前記反強磁性層をエッチングして、前記対向する2つの接合壁面の両方に、前記反強磁性層と前記強磁性スタックとで形成される段形状部分を有する前記段形状の磁気抵抗素子を形成する手順と、
前記フィールド領域にハードバイアス積層体を成膜する手順と、
前記段形状の磁気抵抗素子およびハードバイアス積層体の表面を平坦化する手順と、
を実行させることを特徴とする磁気センサ積層体の成膜制御プログラム。 - 前記段形状の磁気抵抗素子は、前記接合壁面が対向する方向に沿った前記強磁性スタックの最上面の幅が、前記接合壁面が対向する方向に沿った前記反強磁性層の最上面の幅よりも小さく形成されていることを特徴とする請求項21に記載の磁気センサ積層体の成膜制御プログラム。
- 前記ハードバイアス積層体を成膜する手順は、
前記基板の法線から成膜角度θ1(θ1=0〜25度)で、下地層を成膜する手順と、
前記基板の法線から成膜角度θ2(θ2=50〜90度)で、第1の磁性層を成膜する手順と、
前記基板の法線から成膜角度θ3(θ3=0〜25度)で、第2の磁性層を成膜する手順と、
前記基板の法線から成膜角度θ4(θ4=0〜45度)で、第1のキャッピング層を成膜する手順と、
を有することを特徴とする請求項21または22に記載の磁気センサ積層体の成膜制御プログラム。 - 前記第1の磁性層は、前記磁気抵抗素子の接合壁面と平行な細長いターゲットの下で、前記基板を一定の速度で直線的に移動させて、前記磁気抵抗素子の接合壁面の一方の面に成膜し、
次いで、前記基板をその中央垂直軸を中心に180度回転させ、前記ターゲットの下で前記基板を一定の速度で直線的に移動させて、前記接合壁面の他方の面に成膜することを特徴とする請求項23に記載の磁気センサ積層体の成膜制御プログラム。 - 前記下地層、前記第2の磁性層および前記第1のキャッピング層は、前記ターゲットの下で、前記基板を一定の速度で直線的に移動させて、一方のフィールド領域に成膜し、
前記基板をその中央垂直軸を中心に180度回転させ、前記ターゲットの下で、前記基板を一定の速度で直線的に移動させて、他方のフィールド領域に成膜することを特徴とする請求項24に記載の磁気センサ積層体の成膜制御プログラム。 - 前記フィールド領域にハードバイアス積層体を成膜する手順の前に、絶縁層を成膜する手順を有することを特徴とする請求項21から25のいずれか1項に記載の磁気センサ積層体の成膜制御プログラム。
- 前記磁気抵抗素子およびハードバイアス積層体の表面を平坦化する手順の後に、第2のキャッピング層を成膜する手順を有することを特徴とする請求項21から26のいずれか1項に記載の磁気センサ積層体の成膜制御プログラム。
- 前記第2のキャッピング層を成膜する手順の後に、シールド層を成膜する手順を有することを特徴とする請求項27に記載の磁気センサ積層体の成膜制御プログラム。
- 請求項21から28のいずれか1項に記載の成膜制御プログラムを記録したコンピュータで読み取り可能な記録媒体。
- 基板の上に、バイアス磁界の付与により電気抵抗が変動する磁気抵抗素子と、前記磁気抵抗素子の対向する接合壁面の側方に、前記磁気抵抗素子にバイアス磁界を付与する磁性層を含むフィールド領域と、を有し、
少なくとも、前記フィールド領域の上に、体心立方晶構造(bcc)の下地層を備え、
前記下地層の上に、前記磁性層が成膜され、
前記磁性層は、六方晶構造(hcp)のCo−Pt系合金であって、層内に空隙が存在せず、(10.0)格子面を有し、ABS面に沿って0.9を超える角形比を有していることを特徴とする磁気センサ積層体。 - 前記下地層は、Cr、Ti、Nb、Ta、W、Ru、Al、およびこれらの合金群から選択され、前記フィールド領域における厚さが3〜8nmであり、前記接合壁面における厚さが3nm未満であることを特徴とする請求項30に記載の磁気センサ積層体。
- 前記フィールド領域の上に、酸化物または窒化物からなる絶縁層を備え、
前記絶縁層は、前記接合壁面において2〜5nmの厚さを有することを特徴とする請求項30または31に記載の磁気センサ積層体。 - 前記絶縁層と前記下地層との間に、金属窒化物からなる第2のシード層を備えていることを特徴とする請求項32に記載の磁気センサ積層体。
- 前記第2のシード層と前記下地層との合計膜厚が10nm未満であって、
前記磁性層の膜厚が10〜30nmであり、
これらの層を含むハードバイアス積層体の保磁力配向比(OR)が1.5を超えることを特徴とする請求項33に記載の磁気センサ積層体。 - 前記第2のシード層は、Ta−N、Nb−NまたはRuAl−Nから選択され、前記フィールド領域における厚さが3〜8nmであり、前記接合壁面における厚さが3nm未満であることを特徴とする請求項33または34に記載の磁気センサ積層体。
- 前記第2のシード層はTa−Nであり、前記下地層はW−Ti(10<Ti<30原子%)であって、前記第2のシード層の前記フィールド領域における膜厚が3〜5nmであることを特徴とする請求項33から35のいずれか1項に記載の磁気センサ積層体。
- 前記フィールド領域および前記磁気抵抗素子は、Cr、Ru、Ta、Tiおよびこれらの合金群ならびにCから選択される第1のキャッピング層で覆われていることを特徴とする請求項32から36のいずれか1項に記載の磁気センサ積層体。
- 前記絶縁層の下および前記第1のキャッピング層の上に、軟磁性体からなるシールド層を備えることを特徴とする請求項37に記載の磁気センサ積層体。
- 基板上に、バイアス磁界の付与により電気抵抗が変動する磁気抵抗素子を配置し、前記磁気抵抗素子の対向する2つの接合壁面の側方のフィールド領域に、前記磁気抵抗素子にバイアス磁界を与えるためのハードバイアス積層体を成膜する磁気センサ積層体の成膜方法であって、
少なくとも、
前記基板の法線から45度を超え90度未満の成膜角度で、前記接合壁面の方向に沿って下地層を傾斜成膜する手順と、
前記下地層の上に、前記基板の法線から0〜30度の成膜角度で、磁性層を成膜する手順と、
を有することを特徴とする磁気センサ積層体の成膜方法。 - 前記下地層は、
前記基板の上の前記磁気抵抗素子の接合壁面がターゲットに対して垂直となるように配置した状態で、
前記基板を前記ターゲットの下で一定の速度で移動させながら、前記接合壁面およびフィールド領域の上に傾斜成膜し、
次いで、基板を180度回転させて、前記ターゲットの下で移動させながら、前記接合壁面およびフィールド領域の上に傾斜成膜することを特徴とする請求項39に記載の磁気センサ積層体の成膜方法。 - 前記下地層を傾斜成膜する手順の前に、前記フィールド領域および前記接合壁面の上に、絶縁層を成膜する手順を有することを特徴とする請求項39または40に記載の磁気センサ積層体の成膜方法。
- 前記絶縁層を成膜する手順の後に、前記絶縁層の上に、前記基板の法線から45度を超え90度未満の成膜角度で、前記接合壁面の方向に沿って金属窒化物からなる第2のシード層を傾斜成膜する手順を有することを特徴とする請求項41に記載の磁気センサ積層体の成膜方法。
- 前記第2のシード層は、
前記基板の上の前記磁気抵抗素子の接合壁面がターゲットに対して垂直となるように配置した状態で、
前記基板を前記ターゲットの下で一定の速度で移動させながら、前記接合壁面およびフィールド領域の上に傾斜成膜し、
次いで、基板を180度回転させて、前記ターゲットの下で移動させながら、前記接合壁面およびフィールド領域の上に傾斜成膜することを特徴とする請求項42に記載の磁気センサ積層体の成膜方法。 - 前記第2のシード層は、処理ガスおよびN2雰囲気中で反応性成膜され、N2の部分圧が10〜30%であることを特徴とする請求項42または43に記載の磁気センサ積層体の成膜方法。
- 前記磁性層を成膜する手順の後に、前記基板の法線から0〜30度の成膜角度で第1のキャッピング層を成膜する手順を有することを特徴とする請求項42から44のいずれか1項に記載の磁気センサ積層体の成膜方法。
- 前記第1のキャッピング層を成膜する手順の後に、シールド層を成膜する手順を有することを特徴とする請求項45に記載の磁気センサ積層体の成膜方法。
- 前記磁性層および前記第1のキャッピング層は、前記磁気抵抗素子の接合壁面と平行なターゲットの下で、前記基板を一定の速度で直線的に移動させて、一方のフィールド領域に成膜し、
前記基板をその中央垂直軸を中心に180度回転させ、前記ターゲットの下で、前記基板を一定の速度で直線的に移動させて、他方のフィールド領域に成膜することを特徴とする請求項45または46に記載の磁気センサ積層体の成膜方法。 - イオンビーム蒸着法により前記各層の成膜を行なうことを特徴とする請求項42から47のいずれか1項に記載の磁気センサ積層体の成膜方法。
- 前記磁性層を成膜する手順の前に、前記基板の法線から60度を超えて90度未満の角度で、前記接合壁面の上の厚い側の前記第2のシード層および前記下地層をトリミングする手順を有することを特徴とする請求項42から48のいずれか1項に記載の磁気センサ積層体の成膜方法。
- 真空空間と大気の間で基板を出し入れするロードロックモジュールと、
搬送機構を備える搬送チャンバと、
エッチング処理を行うエッチング処理チャンバと、
前記絶縁層を成膜する成膜チャンバと、
入射制御型スパッタリング処理を行う傾斜成膜チャンバと、
を有する連続処理装置の真空雰囲気の下で、前記各手順を連続処理することを特徴とする請求項41から49のいずれか1項に記載の磁気センサ積層体の成膜方法。 - 前記連続処理装置は、イオンビーム蒸着法またはイオン化物理的気相蒸着法による成膜を行う成膜チャンバを備えていることを特徴とする請求項50に記載の磁気センサ積層体の成膜方法。
- 基板上に、バイアス磁界の付与により電気抵抗が変動する磁気抵抗素子を配置し、前記磁気抵抗素子の対向する2つの接合壁面の側方のフィールド領域に、前記磁気抵抗素子にバイアス磁界を与えるためのハードバイアス積層体を成膜する磁気センサ積層体の成膜制御プログラムであって、
前記磁気センサ積層体の成膜装置に、
少なくとも、
前記基板の法線から45度を超え90度未満の成膜角度で、前記接合壁面の方向に沿って下地層を傾斜成膜する手順と、
前記下地層の上に、前記基板の法線から0〜30度の成膜角度で、磁性層を成膜する手順と、
を実行させることを特徴とする磁気センサ積層体の成膜制御プログラム。 - 前記下地層は、
前記基板の上の前記磁気抵抗素子の接合壁面がターゲットに対して垂直となるように配置した状態で、
前記基板を前記ターゲットの下で一定の速度で移動させながら、前記接合壁面およびフィールド領域の上に傾斜成膜し、
次いで、基板を180度回転させて、前記ターゲットの下で移動させながら、前記接合壁面およびフィールド領域の上に傾斜成膜することを特徴とする請求項52に記載の磁気センサ積層体の成膜制御プログラム。 - 前記下地層を傾斜成膜する手順の前に、前記フィールド領域および前記接合壁面の上に、絶縁層を成膜する手順を有することを特徴とする請求項52または53に記載の磁気センサ積層体の成膜制御プログラム。
- 前記絶縁層を成膜する手順の後に、前記絶縁層の上に、前記基板の法線から45度を超え90度未満の成膜角度で、前記接合壁面の方向に沿って金属窒化物からなる第2のシード層を傾斜成膜する手順を有することを特徴とする請求項54に記載の磁気センサ積層体の成膜制御プログラム。
- 前記第2のシード層は、
前記基板の上の前記磁気抵抗素子の接合壁面がターゲットに対して垂直となるように配置した状態で、
前記基板を前記ターゲットの下で一定の速度で移動させながら、前記接合壁面およびフィールド領域の上に傾斜成膜し、
次いで、基板を180度回転させて、前記ターゲットの下で移動させながら、前記接合壁面およびフィールド領域の上に傾斜成膜することを特徴とする請求項55に記載の磁気センサ積層体の成膜制御プログラム。 - 前記磁性層を成膜する手順の後に、前記基板の法線から0〜30度の成膜角度で第1のキャッピング層を成膜する手順を有することを特徴とする請求項55または56に記載の磁気センサ積層体の成膜制御プログラム。
- 前記第1のキャッピング層を成膜する手順の後に、シールド層を成膜する手順を有することを特徴とする請求項57に記載の磁気センサ積層体の成膜制御プログラム。
- 前記磁性層および前記第1のキャッピング層は、前記磁気抵抗素子の接合壁面と平行なターゲットの下で、前記基板を一定の速度で直線的に移動させて、一方のフィールド領域に成膜し、
前記基板をその中央垂直軸を中心に180度回転させ、前記ターゲットの下で、前記基板を一定の速度で直線的に移動させて、他方のフィールド領域に成膜することを特徴とする請求項57または58に記載の磁気センサ積層体の成膜制御プログラム。 - 前記磁性層を成膜する手順の前に、前記基板の法線から60度を超えて90度未満の角度で、前記接合壁面の上の厚い側の前記第2のシード層および前記下地層をトリミングする手順を有することを特徴とする請求項55から59のいずれか1項に記載の磁気センサ積層体の成膜制御プログラム。
- 前記磁気センサ積層体の成膜装置は、
真空空間と大気の間で基板を出し入れするロードロックモジュールと、
搬送機構を備える搬送チャンバと、
エッチング処理を行うエッチング処理チャンバと、
前記絶縁層を成膜する成膜チャンバと、
入射制御型スパッタリング処理を行う傾斜成膜チャンバと、
を有する連続処理装置であり、
前記連続処理装置の真空雰囲気の下で、前記各手順を連続処理することを特徴とする請求項54から60のいずれか1項に記載の磁気センサ積層体の成膜制御プログラム。 - 前記連続処理装置は、イオンビーム蒸着法またはイオン化物理的気相蒸着法による成膜を行う成膜チャンバを備えていることを特徴とする請求項61に記載の磁気センサ積層体の成膜制御プログラム。
- 請求項52から62のいずれか1項に記載の成膜制御プログラムを記録したコンピュータで読み取り可能な記録媒体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010149407A JP5529648B2 (ja) | 2009-08-04 | 2010-06-30 | 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体 |
US12/849,907 US8810974B2 (en) | 2009-08-04 | 2010-08-04 | Magnetic sensor stack body, method of forming the same, film formation control program, and recording medium |
CN201010250345.4A CN101989643B (zh) | 2009-08-04 | 2010-08-04 | 磁传感器层叠体、成膜方法、成膜控制程序以及记录介质 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009181479 | 2009-08-04 | ||
JP2009181479 | 2009-08-04 | ||
JP2009219943 | 2009-09-25 | ||
JP2009219943 | 2009-09-25 | ||
JP2010149407A JP5529648B2 (ja) | 2009-08-04 | 2010-06-30 | 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011090759A JP2011090759A (ja) | 2011-05-06 |
JP2011090759A5 true JP2011090759A5 (ja) | 2013-07-25 |
JP5529648B2 JP5529648B2 (ja) | 2014-06-25 |
Family
ID=43534686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010149407A Active JP5529648B2 (ja) | 2009-08-04 | 2010-06-30 | 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8810974B2 (ja) |
JP (1) | JP5529648B2 (ja) |
CN (1) | CN101989643B (ja) |
Families Citing this family (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5336591B2 (ja) * | 2009-06-09 | 2013-11-06 | キヤノンアネルバ株式会社 | 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体 |
US8233248B1 (en) | 2009-09-16 | 2012-07-31 | Western Digital (Fremont), Llc | Method and system for providing a magnetic recording transducer using a line hard mask |
US20120063034A1 (en) * | 2010-09-13 | 2012-03-15 | Hitachi Global Storage Technologies Netherlands B.V. | Current-perpendicular-to-the-plane (cpp) magnetoresistive (mr) sensor with improved insulating structure |
US20120125884A1 (en) * | 2010-11-24 | 2012-05-24 | Hitachi Global Storage Technologies Netherlands B. V. | Method for manufacturing a narrow magnetic read width current perpendicular to plane magnetoresistive sensor |
US8871102B2 (en) * | 2011-05-25 | 2014-10-28 | Western Digital (Fremont), Llc | Method and system for fabricating a narrow line structure in a magnetic recording head |
US9036308B2 (en) | 2011-09-21 | 2015-05-19 | Seagate Technology Llc | Varyinig morphology in magnetic sensor sub-layers |
JP5982795B2 (ja) | 2011-11-30 | 2016-08-31 | ソニー株式会社 | 記憶素子、記憶装置 |
US8822046B2 (en) | 2012-04-30 | 2014-09-02 | Seagate Technology Llc | Stack with wide seed layer |
US9490054B2 (en) * | 2012-10-11 | 2016-11-08 | Headway Technologies, Inc. | Seed layer for multilayer magnetic materials |
US9053713B2 (en) | 2012-10-14 | 2015-06-09 | Headway Technologies, Inc. | High coercivity magnetic film for use as a hot seed in a magnetic write head and method to grow it |
WO2014080823A1 (ja) | 2012-11-26 | 2014-05-30 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法及びデバイスの製造方法 |
US9123886B2 (en) | 2013-03-05 | 2015-09-01 | Headway Technologies, Inc. | High moment wrap-around shields for magnetic read head improvements |
US9034564B1 (en) | 2013-07-26 | 2015-05-19 | Western Digital (Fremont), Llc | Reader fabrication method employing developable bottom anti-reflective coating |
CN103424131B (zh) * | 2013-08-26 | 2015-08-05 | 电子科技大学 | 一种垂直偏置磁传感单元的制备方法 |
US9263667B1 (en) * | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US9922670B1 (en) * | 2015-04-30 | 2018-03-20 | Seagate Technology Llc | Method of manufacturing a recessed data reader pinning structure with vertical sidewall |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
US10230042B2 (en) | 2016-03-03 | 2019-03-12 | Toshiba Memory Corporation | Magnetoresistive element and method of manufacturing the same |
RU2633010C1 (ru) * | 2016-05-04 | 2017-10-11 | Акционерное общество "Научно-производственное объединение измерительной техники" | Магниторезистивный датчик |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US9799357B1 (en) | 2016-11-08 | 2017-10-24 | Headway Technologies, Inc. | Magnetic reader sensor with shield spacing improvement and better pin flop robustness |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US20190296223A1 (en) | 2018-03-23 | 2019-09-26 | Spin Memory, Inc. | Methods of Manufacturing Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
JP7455511B2 (ja) * | 2019-02-25 | 2024-03-26 | Tdk株式会社 | 磁気センサ及びその製造方法 |
CN112310273B (zh) * | 2019-07-29 | 2023-04-07 | 中电海康集团有限公司 | 磁性隧道结及其制备方法 |
TWI814942B (zh) * | 2019-11-11 | 2023-09-11 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
US11423929B1 (en) | 2020-08-25 | 2022-08-23 | Seagate Technology Llc | Reader with wide synthetic antiferromagnetic structure optimized for high stability and low noise |
US20240163538A1 (en) * | 2021-03-26 | 2024-05-16 | Sony Semiconductor Solutions Corporation | Image sensor and imaging device |
EP4362626A1 (en) * | 2022-10-31 | 2024-05-01 | Commissariat à l'énergie atomique et aux énergies alternatives | Magnetic device and corresponding method |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5739990A (en) * | 1996-11-13 | 1998-04-14 | Read-Rite Corporation | Spin-valve GMR sensor with inbound exchange stabilization |
US6139906A (en) * | 1999-10-07 | 2000-10-31 | Veeco Instruments, Inc. | Methods of depositing multilayer thin films |
JP3607850B2 (ja) * | 2000-04-06 | 2005-01-05 | アルプス電気株式会社 | 磁気抵抗効果型薄膜磁気素子及びその製造方法と、その磁気抵抗効果型薄膜磁気素子を備えた薄膜磁気ヘッド |
US7115119B2 (en) * | 2000-06-24 | 2006-10-03 | Precimed S.A. | Dual reamer holder for surgical use |
JP2002074621A (ja) * | 2000-08-30 | 2002-03-15 | Alps Electric Co Ltd | スピンバルブ型薄膜磁気素子及び薄膜磁気ヘッド及び浮上式磁気ヘッド並びにスピンバルブ型薄膜磁気素子の製造方法 |
US6888706B2 (en) * | 2001-08-08 | 2005-05-03 | Alps Electric Co., Ltd. | Magnetic sensing element having hard bias layer formed on bias underlayer and process for manufacturing the same |
JP3971140B2 (ja) | 2001-08-14 | 2007-09-05 | Tdk株式会社 | 磁気抵抗効果素子並びにこれを用いた磁気ヘッド及びヘッドサスペンションアセンブリ |
US6914760B2 (en) * | 2001-09-07 | 2005-07-05 | International Business Machines Corporation | Hard bias layer for read heads |
JP4284049B2 (ja) | 2002-09-25 | 2009-06-24 | 株式会社日立グローバルストレージテクノロジーズ | 磁気抵抗効果センサー及び磁気抵抗効果型ヘッド及びその製造方法 |
US7123451B2 (en) * | 2002-09-25 | 2006-10-17 | Tdk Corporation | Thin-film magnetic head for reading magnetic information on a hard disk by utilizing a magnetoresistance effect |
US7061731B2 (en) * | 2003-11-17 | 2006-06-13 | Seagate Technology Llc | High magnetic anisotropy hard magnetic bias element |
US7161763B2 (en) * | 2004-02-18 | 2007-01-09 | Hitachi Global Storage Technologies Netherlands B.V. | GMR sensor with oriented hard bias stabilization |
US7360300B2 (en) * | 2005-03-31 | 2008-04-22 | Hitachi Global Storage Technologies Netherlands B.V. | Method for manufacturing a magnetic read sensor employing oblique etched underlayers for inducing uniaxial magnetic anisotropy in a hard magnetic pinning layer |
JP2007141381A (ja) * | 2005-11-18 | 2007-06-07 | Alps Electric Co Ltd | Cpp型薄膜磁気ヘッド及びその製造方法 |
JP2007287239A (ja) * | 2006-04-17 | 2007-11-01 | Hitachi Global Storage Technologies Netherlands Bv | 磁気ヘッドとその形成方法 |
US7804668B2 (en) * | 2006-11-16 | 2010-09-28 | Headway Technologies, Inc. | Enhanced hard bias in thin film magnetoresistive sensors with perpendicular easy axis growth of hard bias and strong shield-hard bias coupling |
JP2008192832A (ja) * | 2007-02-05 | 2008-08-21 | Hitachi Global Storage Technologies Netherlands Bv | 磁気検出素子及びその製造方法 |
JP2009087474A (ja) | 2007-09-29 | 2009-04-23 | Hitachi Global Storage Technologies Netherlands Bv | Cpp磁気リード・ヘッド及びその製造方法 |
-
2010
- 2010-06-30 JP JP2010149407A patent/JP5529648B2/ja active Active
- 2010-08-04 CN CN201010250345.4A patent/CN101989643B/zh active Active
- 2010-08-04 US US12/849,907 patent/US8810974B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011090759A5 (ja) | ||
JP5529648B2 (ja) | 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体 | |
US7780820B2 (en) | Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier | |
JP5750211B2 (ja) | Tmr素子およびその形成方法 | |
JP5599738B2 (ja) | 磁気抵抗効果素子およびその形成方法 | |
US8488373B2 (en) | Spin injection layer robustness for microwave assisted magnetic recording | |
JP5674297B2 (ja) | Tmr素子およびその形成方法 | |
JP5763892B2 (ja) | ハードバイアス構造の形成方法 | |
US6548114B2 (en) | Method of fabricating a spin valve/GMR sensor having a synthetic antiferromagnetic layer pinned by Mn-alloy | |
JP5336591B2 (ja) | 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体 | |
US9236068B2 (en) | Thin seeded Co/Ni multilayer film with perpendicular anisotropy for read head sensor stabilization | |
JP5815204B2 (ja) | Tmr素子およびその形成方法 | |
JP2005116703A (ja) | 磁気検出素子 | |
JP5852856B2 (ja) | Cpp−mrセンサ、mrセンサ、mr再生ヘッドの製造方法 | |
WO2016158926A1 (ja) | 磁気抵抗効果素子 | |
US7733614B2 (en) | Magneto-resistive head having a stable response property without longitudinal biasing and method for manufacturing the same | |
US20050162786A1 (en) | Magnetoresistive head with improved in-stack longitudinal biasing layers and fabricating method | |
US7423851B2 (en) | Magneto-resistive element and device being provided with magneto-resistive element having magnetic nano-contact | |
JP2006209816A (ja) | 磁気抵抗効果型ヘッドの製造方法 | |
US7212383B2 (en) | Magnetic sensing element including a pair of antiferromagnetic layers separated by spacer section in track width direction and method for fabricating same | |
JPWO2019188203A5 (ja) | ||
JP2006139828A (ja) | 磁気ヘッド | |
JP2000216452A (ja) | 磁気抵抗効果膜及びそれを用いた磁気ヘッド | |
JP2010262986A (ja) | ホイスラー金属の製造方法および磁気抵抗効果膜の製造方法 |