JP2011087239A - Ｇｎｓｓ信号受信装置およびｇｎｓｓ信号受信装置の製造方法 - Google Patents

Abstract

【課題】小型化した構造であっても、演算処理部で発生する高調波がアンテナ素子で受信されることを大幅に抑圧できるＧＮＳＳ信号受信装置を実現する。
【解決手段】ＧＮＳＳ受信装置１００は積層基板１０１を備える。積層基板１０１の一方主面にはアンテナ素子１０が実装され、他方主面にはダウンコンバータ用ＩＣ２０１、ＣＰＵチップ３０１およびフラッシュメモリ３０２等の実装回路素子が実装されている。ＣＰＵチップ３０１とフラッシュメモリ３０２とは、積層基板１０１に形成されたスルーホール６２１，６２２を含む伝送線路６２０により接続される。この際、スルーホール６２１，６２２は、積層基板１０１の両主面から露出しない形状で形成されている。さらに、積層基板１０１のアンテナ素子１０の実装面には、略全面にグランド電極１２０が形成されている。
【選択図】 図３

Description

この発明は、ＧＰＳ衛星等のＧＮＳＳ衛星から放送されるＧＮＳＳ信号を受信し、所定の処理演算を実行するＧＮＳＳ信号受信装置に関するものである。

現在、ＧＰＳ衛星等のＧＮＳＳ衛星からのＧＮＳＳ信号を受信して測位を行い、各種のアプリケションを実行する携帯端末が多く利用されている。このような携帯端末では、ＧＮＳＳ信号を受信してコード捕捉やコード追尾および擬似距離を算出する等の各種処理を実行するＧＮＳＳ信号受信装置が組み込まれている。

ＧＮＳＳ信号受信装置は、アンテナ、ダウンコンバータ、演算処理部を有する。そして、このようなＧＮＳＳ信号受信装置は、アンテナ素子、ダウンコンバータ用ＩＣおよび演算処理部を実現するＣＰＵを、誘電体基板等の実装用基板上に実装することで、実現される。そして、従来では、例えば、特許文献１に示すように、実装用基板上の一方の実装面に、アンテナ素子と当該アンテナ素子に接続するダウンコンバータ用ＩＣが実装されていた。

ところが、上述のように、携帯端末に利用することから、このようなＧＮＳＳ信号受信装置は、小型化が求められており、特許文献１の構成に代わり、図６に示すような構成のＧＮＳＳ信号受信装置も利用されている。

図６は、従来のＧＮＳＳ信号受信装置１００Ｐの構成を示す側面断面図である。なお、本図では、内層電極パターンは、省略している。

図６に示すように、従来のＧＮＳＳ信号受信装置１００Ｐは、両面実装基板１０１Ｐを備える。両面実装基板１０１Ｐの一方主面（図における上面）には、アンテナ素子１０が実装されており、他方主面（図における下面）には、ダウンコンバータ用ＩＣ２０１と、演算処理部を構成するＣＰＵ３０１およびフラッシュメモリ３０２とが実装されている。

アンテナ素子１０とダウンコンバータ用ＩＣ２０１とは、アンテナ素子１０に取り付けられたアンテナ用電極６１０により接続される。ダウンコンバータ用ＩＣ２０１とＣＰＵ３０１とは、図示しない内層電極等により接続される。

そして、ＣＰＵ３０１とフラッシュメモリ３０２とは、両面実装基板１０１Ｐに形成された貫通スルーホール６２１Ｐ，６２２Ｐおよび、アンテナ素子１０の実装面側の配線パターン６２４Ｐからなる伝送経路６２０Ｐを介して接続される。

特開２００４−２６０７８６号公報

しかしながら、上述の図６に示すような構成を用いた場合、演算処理部のＣＰＵ３０１とフラッシュメモリ３０２との間で通信されるデジタル信号の高調波が、貫通スルーホール６２１Ｐ，６２２Ｐを介して、両面実装基板１０１Ｐのアンテナ素子１０の実装面側に伝搬されてしまう。ここで、通常、アンテナ素子１０の実装面側には、グランド電極１２０Ｐが形成されているが、当然ながら貫通スルーホール６２１Ｐ，６２２Ｐの形成位置には、グランド電極１２０Ｐは形成されない。

このため、高調波はアンテナ素子１０で受信され、ＧＮＳＳ信号受信装置１００ＰとしてのＧＮＳＳ信号に対する受信感度が低下してしまう。

したがって、この発明の目的は、小型化した構造であっても、演算処理部で発生する高調波がアンテナ素子で受信されることを大幅に抑圧できるＧＮＳＳ信号受信装置を実現することにある。

この発明は、電極パターンが形成された複数の誘電体層が積層されてなる積層基板と、該積層基板の一方主面に実装されたＧＮＳＳ信号を受信するためのアンテナ素子と、積層基板の他方主面に実装されたＧＮＳＳ信号に基づく各種の処理を実行するためのアンテナ素子の後段回路を構成する複数のＩＣ素子と、積層基板内に形成されたスルーホールを含み複数のＩＣ素子間を接続する接続配線パターンと、を備えるＧＮＳＳ信号受信装置に関するものである。そして、このＧＮＳＳ信号受信装置の接続配線パターンに用いられるスルーホールは、積層基板の一方主面に露出しない形状のスルーホールのみからなる。

この構成では、複数のＩＣ素子間を接続するスルーホールの端部が、アンテナ素子を実装した実装面上に露出しない。したがって、複数のＩＣ素子間を伝送される信号や当該信号の高調波が実装面側に殆ど漏洩しない。これにより、これらの信号（特に高調波）がアンテナ素子で受信されることを抑圧できる。なお、本発明におけるスルーホールとは、複数の誘電体層を、積層方向に連続して直線状に延びるように貫通して形成されたものを示し、さらには上述のように信号を伝送するためのスルーホールであり、グランド接続用のスルーホールとは異なる。

また、この発明のＧＮＳＳ信号受信装置では、積層基板の一方主面には、スルーホールの形成位置に対応する領域を含むように、略全面に亘りグランド電極が形成されている。

この構成では、グランド電極を形成することで、スルーホールとアンテナ素子との間のアイソレーションがさらに高まり、上述の高調波等の不要信号がアンテナ素子で受信されることを、さらに抑圧できる。

また、この発明のＧＮＳＳ受信装置では、スルーホールを含む接続配線パターンにより接続される複数のＩＣ素子は、ＧＮＳＳ信号を利用して測位演算用のデジタル演算処理を行うＣＰＵとこれに接続するフラッシュメモリである。

この構成では、具体的な複数のＩＣ素子として、デジタル演算処理用のＣＰＵとＦＬＡＳＨメモリの場合を示す。そして、このような場合では、これらの素子間で高速に伝送される信号の高調波がアンテナ素子で受信されることを抑圧できる。

また、この発明は、上述のＧＮＳＳ信号受信装置を製造する製造方法に関するものである。当該製造方法おける積層基板を形成する工程は、スルーホールが形成された内層基板を形成する工程と、内層基板の最外層に誘電体層をビルドアップする工程と、を有する。

この製造方法を用いることで、上述のようなスルーホールの形状に特徴を有する積層基板を容易に製造することができる。

この発明によれば、誘電体基板の対向する一方面にアンテナ素子を実装し、他方面にアンテナ素子から後段の各ＩＣやＣＰＵ等を実装するような構造であっても、後段の回路で発生する高調波がアンテナ素子で殆ど受信されない。これにより、小型の形状であっても、高いＣ／Ｎｏを有するＧＮＳＳ信号受信装置を実現することができる。

本発明の実施形態に係るＧＮＳＳ信号受信装置１００の主要構成を示す回路ブロック図である。 本発明の実施形態に係るＧＮＳＳ信号受信装置１００の分解斜視図である。 本発明の実施形態に係るＧＮＳＳ信号受信装置１００の構成を示す側面断面図である。 本発明の実施形態のＧＮＳＳ信号受信装置１００と従来のＧＮＳＳ信号受信装置１００ＰのＣ／Ｎｏ測定結果を示す図である。 本発明の実施形態に係る他の構成のＧＮＳＳ信号受信装置１００’の構成を示す側面断面図である。 従来のＧＮＳＳ信号受信装置１００Ｐの構成を示す側面断面図である。

本発明の実施形態に係るＧＮＳＳ信号受信装置について、図を参照して説明する。なお、以下の説明では、ＧＮＳＳにおけるどのシステムの構成であるかを特に言及していないが、ＧＰＳやＧａｌｉｌｅｏ等のいずれのシステムに対する受信装置についても、以下の構成や製造方法を適用することができる。

まず、本実施形態のＧＮＳＳ信号受信装置１００の機能的な主要構成について、図１を用いて説明する。図１は本実施形態のＧＮＳＳ信号受信装置１００の主要構成を示す回路ブロック図である。

図１に示すように、ＧＮＳＳ信号受信装置１００は、アンテナ素子１０、ダウンコンバータ２０、演算処理部３０、フィルタ４０、発振器５０を備える。

アンテナ素子１０は、ＧＮＳＳ衛星から放送されるＧＮＳＳ信号を受信して、伝送パターン６１を介してフィルタ４０へ出力する。フィルタ４０は、ＧＮＳＳ信号の周波数を通過帯域内に含むＳＡＷフィルタ等からなり、フィルタ処理後のＧＮＳＳ信号をダウンコンバータ２０へ出力する。

ダウンコンバータ２０は、発振器５０で生成された局部周波数信号を用いて、ＧＮＳＳ信号をベースバンドへダウンコンバートし、所定サンプリングタイミングでアナログ−デジタル変換（Ａ／Ｄ変換）して、演算処理部３０へ出力する。

演算処理部３０は、ＣＰＵ３１と、フラッシュメモリからなるメモリ３２とを備える。ＣＰＵ３１は、伝送経路６２を介してメモリ３２とデータ通信を行いながら、次に示す処理を実行する。

ＣＰＵ３１は、上記局部周波数信号に基づく基準周波数信号を用いて、Ａ／Ｄ変換されたＧＮＳＳ信号を相関処理して、当該ＧＮＳＳ信号の捕捉・追尾を実行する。また、ＣＰＵ３１は、追尾結果からＧＮＳＳ信号に重畳された航法メッセージを復調するとともに、擬似距離やキャリア位相誤差を算出する。そして、ＣＰＵ３１は、これら擬似距離、キャリア位相誤差、航法メッセージを用いて測位演算を行い、自装置位置を推定算出する。

このような構成のＧＮＳＳ信号受信装置１００は、図２、図３に示すような構造により実現される。

なお、上述の説明では、詳細に説明していないが、ＧＮＳＳ信号受信装置１００は、上述の各機能ブロック間には整合回路等が設けられている。

また、本実施形態でスルーホールと称するものは、複数の誘電体層を、積層方向に連続して直線状に延びるように貫通して形成されたものを示す。

図２は本実施形態のＧＮＳＳ信号受信装置の部分分解斜視図である。また、図３はＧＮＳＳ信号受信装置１００の構成を示す側面断面図である。なお、図３では、説明上図示が必要な内層電極パターンのみを示し、他の内層電極パターンは図示を省略している。

ＧＮＳＳ信号受信装置１００は、アンテナ素子１０と、積層基板１０１と、金属カバー１０２とを備える。

まず、図２を用いて、ＧＮＳＳ信号受信装置１００の概略的構成を示す。積層基板１０１の一方主面には、アンテナ素子１０が実装されている。この一方主面に対向する、積層基板１０１の他方主面には、ダウンコンバータ用ＩＣ２０１、ＣＰＵチップ３０１、フラッシュメモリ３０２が実装されるとともに、ＧＮＳＳ信号受信装置１００を構成するアンテナ素子１０を除く、他の実装回路素子も実装されている。また、積層基板１０１の他方主面には、外部接続用のピン端子が実装されている。なお、ここではピン端子を例に説明したが、コネクタであってもよい。

このように、各実装回路素子が実装された積層基板１０１の他方主面側には、金属カバー１０２が設置される。このような金属カバー１０２を設置することで、他方主面側の角実装回路素子と金属カバー１０２の外部とのアイソレーションを確保することができる。

次に、図３を用いて、ＧＮＳＳ信号受信装置１００の具体的な構成について説明する。
積層基板１０１は、内層基板１１０と、当該内層基板１１０の両主面上に設置されたビルトアップ誘電体層１１１，１１２を備える。

内層基板１１０は、それぞれに所定の電極パターンが形成された複数枚の誘電体層からなる。また、内層基板１１０には、対向する両主面間を貫通するスルーホール６２１およびスルーホール６２２が形成されている。また、内層基板１１０には、当該スルーホール６２１とスルーホール６２２とを導通する内層電極パターン６２４や、スルーホール６２１の当該内層電極パターン６２４と反対側の端部を所定位置に引き回す内層電極パターン６２５が形成されている。

内層基板１１０の一方主面上には、ビルドアップ誘電体層１１１がビルドアップ形成されている。当該ビルドアップ誘電体層１１１の表面、すなわち積層基板１０１の一方主面には、グランド電極１２０が形成されている。グランド電極１２０は、アンテナ用電極６１０の貫通孔の外周から所定距離離間するように非形成領域が設定されており、当該非形成領域を除く略全面に形成されている。

内層基板１１０の他方主面上には、ビルドアップ誘電体層１１２がビルドアップ形成されている。当該ビルドアップ誘電体層１１２の表面、すなわち積層基板１０１の他方主面には、アンテナ素子１０を除く各実装回路素子の実装用ランドおよび必要最小限の引き回し電極が形成されている。また、ビルドアップ誘電体層１１２には、上述の内層電極パターン６２５に接続するビアホール６３１や、図示しない内層電極パターンを介してスルーホール６２２に接続するビアホール６３２が形成されている。ビアホール６３１は、ＣＰＵチップ３０１の実装用ランドに接続するように形成され、ビアホール６３２は、フラッシュメモリ３０２の実装用ランドに接続するように形成されている。

なお、ここで、このような積層基板１１０は、次に示す工程を経て製造される。
まず、所定厚みからなる誘電体材料のコア材を複数有するとともに、当該コア材よりも薄い誘電体層とが積層形成された基板を製造する。この際、コア材や他の誘電体層間には、上述の内層電極パターン６２４，６２５を含む所定の電極パターンが形成されている。

次に、当該基板における所定位置に貫通孔を形成し、当該貫通孔に対して電極パターンを形成することで、スルーホール６２１、スルーホール６２２とを有する内層基板１１０を製造する。

次に、当該内層基板１１０の両主面上に、ビルドアップ用誘電体層１１１，１１２をビルドアップ形成する。そして、当該ビルドアップ誘電体層１１１，１１２の所定位置に、当該ビルドアップ誘電体層１１１，１１２のみを貫通するビアホールを形成し、当該ビアホールに電極パターンを形成する。これにより、上述のビアホール６３１，６３２等の導電性のビアホールが形成される。

このような製造方法を用いれば、上述のような両主面にスルーホール６２１、６２２が露出しない積層基板１０１を、容易に製造することができる。

このように製造された積層基板１０１の一方主面には、アンテナ素子１０が実装される。この際、アンテナ素子１０は、アンテナ用電極６１０が上記積層基板１０１の当該電極用の貫通孔に挿嵌されるように、実装される。なお、アンテナ用電極６１０のアンテナ素子１０と反対側の端部は、積層基板１０１の他方主面にまで達しており、当該他方主面の所定のランドに接続される。

一方、積層基板１０１の他方主面には、所定のランドに対して、ダウンコンバータ用ＩＣ２０１、ＣＰＵチップ３０１、フラッシュメモリ３０２や他の実装回路素子が実装されている。この際、ＣＰＵチップ３０１の所定バンプは、上述のビアホール６３１が接続する実装用ランドへ実装され、フラッシュメモリ３０２の所定バンプは、上述のビアホール６３２が接続する実装用ランドへ実装される。

このような構成とすることで、図２に示したＣＰＵ３１とメモリ３２とを接続する伝送経路６２は、ビアホール６３１、内層電極パターン６２５、スルーホール６２１、内層電極パターン６２４、スルーホール６２２、図示しない内層電極パターン、およびビアホール６３２からなる伝送線路６２０として実現される。

そして、このような構成とすることで、ＣＰＵチップ３０１（ＣＰＵ３１）とフラッシュメモリ３０２（メモリ３２）とを接続する伝送線路６２０が、積層基板１１０におけるアンテナ素子１０の実装面側に露出しない。これにより、積層基板に対する実装回路部品の両面実装を用いてＧＮＳＳ信号受信装置１００を小型に形成しても、伝送線路６２０を伝搬するデータ通信信号および当該データ通信信号の高調波が、積層基板１１０におけるアンテナ素子１０の実装面側へ漏洩することを抑圧できる。この結果、アンテナ素子１０のＧＮＳＳ信号に対する受信感度、すなわちＧＮＳＳ信号の受信に対するＣ／Ｎｏを高く確保することができる。

なお、ここで、積層基板１０１内に形成するグランド用の配線パターンやスルーホールは、図示しておらず、グランド電極１２０に接続するスルーホールは、本実施形態の特徴である上述のスルーホール６２１，６２２とは別に存在し、当該グランドライン用のスルーホールは、積層基板１０１の一方主面に当然のように露出する。しかしながら、グランドライン用のスルーホールは、当然にグランド電極に接続しており、上述のような高調波の漏洩には寄与しない。したがって、グランド電極１２０に接続するスルーホールは、特に存在しても問題にはならない。

さらに、本実施形態の構成では、スルーホール６２１，６２２の形成位置および当該スルーホール６２１，６２２を接続する内層電極パターン６２４の形成位置に対応する積層基板１１０の一方主面にグランド電極１２０が形成されている。これにより、これらスルーホール６２１，６２２および内層電極パターン６２４とアンテナ素子１０との間のアイソレーションを確保でき、さらにＣ／Ｎｏを向上することができる。

また、さらに、本実施形態の構成では、積層基板１０１の一方主面の略全面にグランド電極１２０が形成されているので、上述のスルーホール６２１，６２２および内層電極パターン６２４とアンテナ素子１０との間のアイソレーションをより確実に確保でき、さらにアンテナ素子１０の受信特性を向上することができる。これにより、より一層Ｃ／Ｎｏを向上することができる。

図４は、本発明の実施形態のＧＮＳＳ信号受信装置１００と従来のＧＮＳＳ信号受信装置１００ＰのＣ／Ｎｏ測定結果を示す図である。図４は、横軸がＧＮＳＳ信号の受信に対するＣ／Ｎｏを示し、縦軸が頻度である。本実験は、積層基板のみを従来と本実施形態とで置き換え、各回路素子は同じ種類のものを用いて行っている。

そして、図４に示すように、本実施形態の構成を用いることで、従来の構成（図５の構成）と比較して、高いＣ／Ｎｏを確保できる。また、本実施形態の構成を用いることで、装置毎のバラツキも小さくすることができる。

なお、上述の説明では、グランド電極を積層基板のアンテナ素子１０の実装面側にのみ形成する例を示したが、他の内層にグランド電極を形成してもよい。

また、上述の説明では、スルーホールが積層基板の両主面に露出しない構造を説明したが、少なくともアンテナ素子が実装される面に露出しない形状であれば良く、他の実装回路素子が実装される面に露出しても構わない。

また、上述の説明では、ＣＰＵとメモリとの間の伝送経路に形成されたスルーホールについて示したが、他の実装回路素子間の伝送経路に形成されたスルーホールに対しても同様の構造を用いることができる。そして、このような構造を適用することで、アンテナ素子と、当該アンテナ素子の後段回路の回路素子間や伝送経路とのアイソレーションを向上することができる。

また、上述の説明では、積層基板の両主面側の最外層には達しないスルーホールを形成した例を示したが、より内層に複数の誘電体層を貫通するスルーホールを形成するような構成であってもよい。例えば、上述の説明のように６層の内層基板の両面にそれぞれ１層の誘電体層をビルドアップする構造のみではなく、４層の内層基板の両面にそれぞれ２層の誘電体層をビルドアップし、４層の内層基板にのみ上述のスルーホールを形成する構造を用いてもよい。

例えば、図５は、本実施形態の他の構成からなるＧＮＳＳ信号受信装置１００’の構成を示す側面断面図である。図５に示すように、内層基板１１０’には、貫通するスルーホール６２１’、６２２’が形成されているが、当該スルーホール６２１’，６２２’は、ビルドアップ用誘電体層１１１Ａ，１１１Ｂにより、積層基板１０１’のアンテナ素子１０の実装面側には露出していない。このような構成であっても、上述の作用効果を奏することができる。

１００，１００’，１００Ｐ−ＧＮＳＳ信号受信装置、１０−アンテナ素子、２０−ダウンコンバータ、３０−演算処理部、３１−ＣＰＵ、３２−メモリ、４０−フィルタ、５０−発振器、１０１，１０１’−積層基板、１０２−ケース、２０１−ダウンコンバータ用ＩＣ、３０１−ＣＰＵチップ、３０２−フラッシュメモリ、６１０−アンテナ用電極、６２０−配線パターン、６２１，６２２−スルーホール、６３１，６３２−ビアホール、６２４，６２５−内層電極パターン、１０１Ｐ−両面実装基板、１１１，１１２−ビルドアップ層、１１０，１１０’−内層基板

Claims (4)

1. 電極パターンが形成された複数の誘電体層が積層されてなる積層基板と、
   該積層基板の一方主面に実装された、ＧＮＳＳ信号を受信するためのアンテナ素子と、
   前記積層基板の他方主面に実装された、前記ＧＮＳＳ信号に基づく各種の処理を実行するための前記アンテナ素子の後段回路を構成する複数のＩＣ素子と、
   前記積層基板内に形成されたスルーホールを含み複数のＩＣ素子間を接続する接続配線パターンと、を備えるＧＮＳＳ信号受信装置であって、
   前記接続配線パターンに用いられる前記スルーホールは、前記積層基板の一方主面に露出しない形状のスルーホールのみからなる、ＧＮＳＳ信号受信装置。
2. 請求項１に記載のＧＮＳＳ信号受信装置であって、
   前記積層基板の前記一方主面には、前記スルーホールの形成位置に対応する領域を含むように、略全面に亘りグランド電極が形成されている、ＧＮＳＳ信号受信装置。
3. 請求項１または請求項２に記載のＧＮＳＳ信号受信装置であって、
   前記スルーホールを含む接続配線パターンにより接続される前記複数のＩＣ素子は、前記ＧＮＳＳ信号を利用して測位演算用のデジタル演算処理を行うＣＰＵとこれに接続するフラッシュメモリである、ＧＮＳＳ信号受信装置。
4. 請求項１乃至請求項３に記載のＧＮＳＳ信号受信装置を製造する製造方法であって、
   前記積層基板を形成する工程は、
   前記スルーホールが形成された内層基板を形成する工程と、
   該内層基板の最外層に誘電体層をビルドアップする工程と、を有する、ＧＮＳＳ信号受信装置の製造方法。

Images