JP2011086975A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP2011086975A JP2011086975A JP2009235875A JP2009235875A JP2011086975A JP 2011086975 A JP2011086975 A JP 2011086975A JP 2009235875 A JP2009235875 A JP 2009235875A JP 2009235875 A JP2009235875 A JP 2009235875A JP 2011086975 A JP2011086975 A JP 2011086975A
- Authority
- JP
- Japan
- Prior art keywords
- microstrip line
- branching
- characteristic impedance
- circuit board
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
この発明は、分岐をするマイクロストリップ線路が設けられたプリント基板に関し、詳しくは、分岐後のマイクロストリップ線路の幅を大きく変えることなく、分岐前と分岐後の配線の特性インピーダンスを整合させることができるプリント基板に関する。 The present invention relates to a printed circuit board provided with a branching microstrip line. Specifically, the characteristic impedance of the wiring before and after branching can be matched without greatly changing the width of the microstrip line after branching. The present invention relates to a printed circuit board that can be used.
マイクロストリップ線路が設けられているプリント基板において、このマイクロストリップ線路は、普通は一定の特性インピーダンス(例えば、50Ω)に設定されている。 In a printed circuit board provided with a microstrip line, the microstrip line is usually set to a constant characteristic impedance (for example, 50Ω).
一方、特にバス配線においては、一つのマイクロストリップ線路から複数のマイクロストリップ線路に分岐する構造をとることがある。 On the other hand, particularly in bus wiring, a structure may be used in which a single microstrip line branches into a plurality of microstrip lines.
このようなマイクロストリップ線路の分岐において、分岐前のマイクロストリップ線路の特性インピーダンスと、分岐後のマイクロストリップ線路の各々の特性インピーダンスが同じになるように設定したとする。図4は、プリント基板のマイクロストリップ線路において、分岐前のマイクロストリップ線路及び分岐後のマイクロストリップ線路の特性インピーダンスがZ(Ω)に設定されている状態を示す概念図である。 In such a branch of the microstrip line, it is assumed that the characteristic impedance of the microstrip line before branching is set to be the same as the characteristic impedance of each of the microstrip lines after branching. FIG. 4 is a conceptual diagram showing a state in which the characteristic impedance of the microstrip line before branching and the microstrip line after branching is set to Z (Ω) in the microstrip line of the printed circuit board.
ここで、分岐前のマイクロストリップ線路から分岐後のマイクロストリップ線路の特性インピーダンスを見ると、分岐後のマイクロストリップ配線の特性インピーダンスは、
1/[(1/Z)+(1/Z)]=Z/2
となる。図5は、分岐前のマイクロストリップ線路から分岐後のマイクロストリップ線路の特性インピーダンスを見た場合を示す概念図である。
Here, looking at the characteristic impedance of the microstrip line after branching from the microstrip line before branching, the characteristic impedance of the microstrip wiring after branching is
1 / [(1 / Z) + (1 / Z)] = Z / 2
It becomes. FIG. 5 is a conceptual diagram showing a case where the characteristic impedance of the microstrip line after branching is seen from the microstrip line before branching.
それゆえ、分岐前のマイクロストリップ配線と分岐後のマイクロストリップ配線とでは、その分岐点において特性インピーダンスの不整合となり、伝送信号の反射が発生し、伝送信号の波形品質が劣化することがある。 Therefore, the characteristic impedance mismatch between the microstrip wiring before branching and the microstrip wiring after branching may cause mismatch of characteristic impedance, transmission signal reflection may occur, and waveform quality of the transmission signal may deteriorate.
この場合、伝送信号が低周波である場合は、それほど問題にはならないものの、近年、DDR、DDR2
といった高速大容量なメモリーの普及により、マイクロストリップ線路上に伝送される信号線の速度が飛躍的に高くなっているため、上述の問題は無視できなくなってきている。
In this case, when the transmission signal has a low frequency, it is not so much a problem, but in recent years, DDR, DDR2
With the widespread use of such high-speed and large-capacity memories, the speed of signal lines transmitted on the microstrip line has been dramatically increased, and thus the above problem cannot be ignored.
この問題を解決するには、分岐後のマイクロストリップ線路の配線の特性インピーダンスを、分岐前のマイクロストリップ線路の特性インピーダンスより大きくする必要がある。図4において、分岐後のマイクロストリップ線路の特性インピーダンスを2Z(Ω)とすれば、分岐前のマイクロストリップ線路からみた分岐後のマイクロストリップ線路の特性インピーダンスは、
1/[(1/2Z)+(1/2Z)]=Z
となり、整合する。
In order to solve this problem, it is necessary to make the characteristic impedance of the wiring of the microstrip line after branching larger than the characteristic impedance of the microstrip line before branching. In FIG. 4, if the characteristic impedance of the microstrip line after branching is 2Z (Ω), the characteristic impedance of the microstrip line after branching from the microstrip line before branching is
1 / [(1 / 2Z) + (1 / 2Z)] = Z
And match.
しかし、同一のプリント基板上の同一の層上で、特性インピーダンスが異なるマイクロストリップ線路を混載させようとすると、分岐後のマイクロストリップ線路の幅を分岐前のマイクロストリップ線路の幅よりも倍以上大きくすることとなり、高密度配線下では設計又は製造上の困難を伴うこととなる。 However, when microstrip lines with different characteristic impedances are mixed on the same layer on the same printed circuit board, the width of the microstrip line after branching is more than double the width of the microstrip line before branching. As a result, it is difficult to design or manufacture under high-density wiring.
また、特許文献1では、この課題の解決として、次の手段をとっている。すなわち、この発明では、絶縁層の一面に所定パターンで信号線が形成されると共に、絶縁層の他面に導電層が形成されてなる配線基板において、絶縁層は、信号線のうち特性インピーダンス
が不整合となる線路部分と対向する所定位置に、絶縁層の他の部分よりも比誘電率が低い空間領域を具えることとしており、この空間領域は、信号線のうち特性インピーダンスが不整合となる線路部分と対向する所定位置に形成された空隙であることとしている。また、空間領域は、空隙内に絶縁層の他の部分よりも比誘電率が低い所定の誘電体が充填されていることとしている。さらに、信号線のうち特性インピーダンスが不整合となる線路部分は、信号線の分岐部であることとしている。
Moreover, in patent document 1, the following means are taken as a solution of this subject. That is, according to the present invention, in the wiring board in which the signal line is formed in a predetermined pattern on one surface of the insulating layer and the conductive layer is formed on the other surface of the insulating layer, the insulating layer has a characteristic impedance of the signal line. A space region having a relative dielectric constant lower than that of other portions of the insulating layer is provided at a predetermined position facing the mismatched line portion, and this space region has a characteristic impedance mismatch among the signal lines. It is assumed that the gap is formed at a predetermined position facing the line portion. The space region is filled with a predetermined dielectric having a relative dielectric constant lower than that of other portions of the insulating layer. Further, the line portion of the signal line where the characteristic impedance is mismatched is assumed to be a branch portion of the signal line.
上記発明では、空隙部の形成において、ドリル加工又はエッチング加工にて形成することとしている。しかし、工程の増加となる。 In the said invention, in forming the space | gap part, it is supposed to form by a drill process or an etching process. However, this increases the number of processes.
そこで、本発明は、分岐をするマイクロストリップ線路が設けられたプリント基板において、分岐後のマイクロストリップ線路の幅を大きく変えることなく、かつ、既存の製造工程に大きく手を加えることなく、分岐前と分岐後の配線の特性インピーダンスを整合させることのできるプリント基板を得ることを課題とする。 Therefore, the present invention provides a printed circuit board provided with a branching microstrip line, without greatly changing the width of the microstrip line after branching, and without greatly modifying the existing manufacturing process. It is an object to obtain a printed circuit board capable of matching the characteristic impedance of the wiring after branching.
上記課題を解決するための手段は、少なくとも一つのマイクロストリップ線路(以下分岐前マイクロストリップ線路という)と、上記分岐前マイクロストリップ線路からn本に分岐して形成された複数のマイクロストリップ線路(以下分岐後マイクロストリップ線路という)と、が設けられているとともに、上記分岐前マイクロストリップ線路及び上記分岐後マイクロストリップ線路にソルダーレジストが被覆されるプリント基板において、上記分岐前マイクロストリップ線路の特性インピーダンスがZ(Ω)である場合に、上記分岐前マイクロストリップ線路に被覆されたソルダーレジストに対して上記分岐後マイクロストリップ線路に被覆すべきソルダーレジストの比誘電率を変えて、上記分岐後マイクロストリップ線路単独の特性インピーダンスがn・Z(Ω)となるよう調整されていることとしたものである。 Means for solving the above problems include at least one microstrip line (hereinafter referred to as a pre-branch microstrip line) and a plurality of microstrip lines (hereinafter referred to as n-branch lines) formed by branching from the pre-branch microstrip line. And a printed circuit board in which a solder resist is coated on the pre-branch microstrip line and the post-branch microstrip line, the characteristic impedance of the pre-branch microstrip line is In the case of Z (Ω), the post-branch microstrip line is changed by changing the relative dielectric constant of the solder resist to be coated on the post-branch microstrip line with respect to the solder resist coated on the pre-branch microstrip line. Single characteristic in -Impedance in which it was decided to have been adjusted n · Z (Ω) and so as.
分岐後マイクロストリップ線路単独の特性インピーダンスがn・Z(Ω)となっていることにより、分岐前マイクロストリップ線路から見た分岐後マイクロストリップ線路全体の特性インピーダンスは、下記式により、Zに合致することがわかる。 Since the characteristic impedance of the microstrip line after branching is n · Z (Ω), the characteristic impedance of the entire microstrip line after branching as seen from the microstrip line before branching matches Z by the following equation. I understand that.
1/(n×1/(n・Z))=Z 1 / (n × 1 / (n · Z)) = Z
よって、分岐前マイクロストリップ線路の特性インピーダンスと、分岐前マイクロストリップ線路全体の特性インピーダンスとが整合し、ここを流れる伝送信号の反射を抑制させることができる。 Therefore, the characteristic impedance of the pre-branch microstrip line matches the characteristic impedance of the entire pre-branch microstrip line, and reflection of the transmission signal flowing therethrough can be suppressed.
図1は、プリント基板に形成されたマイクロストリップ線路を拡大して見た図である。このマイクロストリップ線路は、1本のマイクロストリップ線路101が、4本のマイクロストリップ線路102に分岐する構成を取る。マイクロストリップ線路101及びマイクロストリップ線路102は、ともに、同じ幅、同じ厚みで形成されている。
FIG. 1 is an enlarged view of a microstrip line formed on a printed circuit board. This microstrip line has a configuration in which one
以下、マイクロストリップ線路101を分岐前マイクロストリップ線路、4本のマイクロストリップ線路102を分岐後マイクロストリップ線路という。
Hereinafter, the
プリント基板製造にあたっては、通常、これらマイクロストリップ線路の上に一種類のソルダーレジスト103を被覆する。図2は、これらマイクロストリップ線路に一種類のソルダーレジスト103が被覆された状態を示す図である。 In manufacturing a printed circuit board, one kind of solder resist 103 is usually coated on these microstrip lines. FIG. 2 is a diagram showing a state in which one kind of solder resist 103 is coated on these microstrip lines.
ここで、分岐前マイクロストリップ線路の特性インピーダンスが50Ωに設定されているとする。分岐後マイクロストリップ線路の各単独のマイクロストリップ線路102の特性インピーダンスも、それぞれ、50Ωとなる。しかし、分岐前マイクロストリップ線路から見た分岐後マイクロストリップ線路の総合的な特性インピーダンスは、下記のようになる。
Here, it is assumed that the characteristic impedance of the microstrip line before branching is set to 50Ω. The characteristic impedance of each
1/(1/50+1/50+1/50+1/50)=50/4=12.5Ω 1 / (1/50 + 1/50 + 1/50 + 1/50) = 50/4 = 12.5Ω
すなわち、分岐前マイクロストリップ線路から見た分岐後マイクロストリップ線路の特性インピーダンスは小さいので、分岐前マイクロストリップ線路から分岐後マイクロストリップ線路に流れる伝送信号は、これらの分岐点において反射することとなる。 That is, since the characteristic impedance of the microstrip line after branching viewed from the microstrip line before branching is small, the transmission signal flowing from the microstrip line before branching to the microstrip line after branching is reflected at these branching points.
そこで、分岐後マイクロストリップ線路の上にソルダーレジスト103とは比誘電率の異なる第2ソルダーレジスト104を被覆することにより、分岐後マイクロストリップ線路の各マイクロストリップ線路102の単独の特性インピーダンスを200Ωに設定する。 図3は、分岐後マイクロストリップ線路に、ソルダーレジスト103とは比誘電率の異なる第2ソルダーレジスト104が被覆された状態を示す図である。
Therefore, by coating the second solder resist 104 having a relative permittivity different from that of the solder resist 103 on the microstrip line after branching, the individual characteristic impedance of each
これにより、分岐後マイクロストリップ線路の総合的な特性インピーダンスは、下記の通りとなる。 As a result, the total characteristic impedance of the microstrip line after branching is as follows.
1/(1/200+1/200+1/200+1/200)=200/4=50Ω 1 / (1/200 + 1/200 + 1/200 + 1/200) = 200/4 = 50Ω
すなわち、これにより、分岐前マイクロストリップ線路と分岐後マイクロストリップ線路とで、特性インピーダンスの整合がとられることとなる。 That is, the characteristic impedance is matched between the pre-branch microstrip line and the post-branch microstrip line.
なお、各特性インピーダンスの値が厳密に整合できない場合でも、この方法によって、分岐点での反射係数が下がり、波形品質を高める事ができる。 Even when the values of the characteristic impedances cannot be strictly matched, this method can reduce the reflection coefficient at the branch point and improve the waveform quality.
101 マイクロストリップ線路
102 マイクロストリップ線路
103 ソルダーレジスト
104 第2ソルダーレジスト
101 Microstrip
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009235875A JP2011086975A (en) | 2009-10-13 | 2009-10-13 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009235875A JP2011086975A (en) | 2009-10-13 | 2009-10-13 | Printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011086975A true JP2011086975A (en) | 2011-04-28 |
Family
ID=44079635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009235875A Pending JP2011086975A (en) | 2009-10-13 | 2009-10-13 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011086975A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015164272A (en) * | 2014-02-28 | 2015-09-10 | 日本ピラー工業株式会社 | Planar antenna |
CN109548268A (en) * | 2018-11-01 | 2019-03-29 | 郑州云海信息技术有限公司 | A kind of PCB impedance adjustment, control system and a kind of PCB layout plate |
CN113473702A (en) * | 2021-05-31 | 2021-10-01 | 浪潮电子信息产业股份有限公司 | Electronic equipment and printed circuit board thereof |
-
2009
- 2009-10-13 JP JP2009235875A patent/JP2011086975A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015164272A (en) * | 2014-02-28 | 2015-09-10 | 日本ピラー工業株式会社 | Planar antenna |
US10079436B2 (en) | 2014-02-28 | 2018-09-18 | Nippon Pillar Packing Co., Ltd. | Planar antenna |
CN109548268A (en) * | 2018-11-01 | 2019-03-29 | 郑州云海信息技术有限公司 | A kind of PCB impedance adjustment, control system and a kind of PCB layout plate |
CN113473702A (en) * | 2021-05-31 | 2021-10-01 | 浪潮电子信息产业股份有限公司 | Electronic equipment and printed circuit board thereof |
CN113473702B (en) * | 2021-05-31 | 2023-11-03 | 浪潮电子信息产业股份有限公司 | Electronic equipment and printed circuit board thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5146703B2 (en) | Multilayer board | |
US8063316B2 (en) | Split wave compensation for open stubs | |
JP5384947B2 (en) | Broadband transition structure from via interconnect to planar transmission line in multilayer substrates | |
US8049118B2 (en) | Printed circuit board | |
JP4371065B2 (en) | Transmission line, communication apparatus, and wiring formation method | |
US7385470B2 (en) | Technique for reducing via capacitance | |
JP2006211070A (en) | Multilayer wiring board | |
TWI300316B (en) | ||
US10045435B2 (en) | Concentric vias and printed circuit board containing same | |
US20070278001A1 (en) | Method and apparatus for a high frequency coaxial through hole via in multilayer printed circuit boards | |
JP2011086975A (en) | Printed circuit board | |
JP2008091707A (en) | Wiring board device and its transmission characteristic correction method | |
JP2007317716A (en) | Printed wiring board | |
JP2009152499A (en) | Printed circuit board, and impedance guarantee method of printed circuit board | |
JP2010251554A (en) | Printed board and harness | |
JP2010108635A (en) | Connection structure and connecting method of coaxial cable and base board | |
JP2016207834A (en) | Printed-circuit board | |
US20050057326A1 (en) | Microstrip line and method for producing of a microstrip line | |
US11477890B2 (en) | Plated pads and leads for surface mount technology connections | |
JP2019075432A (en) | Wiring board and manufacturing method of wiring board | |
US8669830B2 (en) | Method and device for routing over a void for high speed signal routing in electronic systems | |
JP2011187575A (en) | Connection structure of high frequency multilayer circuit board | |
JP6300555B2 (en) | Multilayer printed circuit board | |
JP2006140365A (en) | Multilayer printed circuit board | |
CN103702510B (en) | Circuits System |