JP6300555B2 - Multilayer printed circuit board - Google Patents

Multilayer printed circuit board Download PDF

Info

Publication number
JP6300555B2
JP6300555B2 JP2014024496A JP2014024496A JP6300555B2 JP 6300555 B2 JP6300555 B2 JP 6300555B2 JP 2014024496 A JP2014024496 A JP 2014024496A JP 2014024496 A JP2014024496 A JP 2014024496A JP 6300555 B2 JP6300555 B2 JP 6300555B2
Authority
JP
Japan
Prior art keywords
signal transmission
characteristic impedance
multilayer printed
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014024496A
Other languages
Japanese (ja)
Other versions
JP2015154145A (en
Inventor
聖児 小松
聖児 小松
幸司 澁谷
幸司 澁谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014024496A priority Critical patent/JP6300555B2/en
Publication of JP2015154145A publication Critical patent/JP2015154145A/en
Application granted granted Critical
Publication of JP6300555B2 publication Critical patent/JP6300555B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、複数の信号伝送用導体が接続された信号ビアを有する多層プリント配線基板に関するものである。   The present invention relates to a multilayer printed wiring board having a signal via to which a plurality of signal transmission conductors are connected.

近年、デジタル伝送の高速化が著しく、複数の信号伝送用導体が接続された信号ビアを有する高周波向けの多層プリント配線基板において、特性インピーダンスの不整合による伝送損失が顕著化している。そして、回路基板の高密度化も著しく、それに伴い、コネクタのピン間から引き出す配線が細くなり、その特性インピーダンスが所望の値に整合できない場合がある。   In recent years, the speed of digital transmission has been remarkably increased, and transmission loss due to mismatching of characteristic impedance has become prominent in high-frequency multilayer printed wiring boards having signal vias to which a plurality of signal transmission conductors are connected. In addition, the density of the circuit board is significantly increased, and accordingly, the wiring drawn out between the pins of the connector becomes thin, and the characteristic impedance may not match a desired value.

それに対し、多層プリント配線基板の配線幅を広く設計すると、特性インピーダンスは下がるが導体損失が改善される。このため、バックプレーン配線などの長い伝送線路では、配線幅を広くすることにより、高周波において伝送特性の改善を行うことが提案されている。   On the other hand, when the wiring width of the multilayer printed wiring board is designed wide, the characteristic loss is reduced but the conductor loss is improved. For this reason, in long transmission lines such as backplane wiring, it has been proposed to improve transmission characteristics at high frequencies by widening the wiring width.

このように、配線の特性インピーダンスが一つの系で異なる状況が生じており、その多くは信号ビアに接続される伝送線路やコネクタピンなどの信号伝送用導体の特性インピーダンスが異なる場合である。そして、信号ビアに接続される信号伝送用導体の特性インピーダンスが入力と出力とで異なる場合、特性インピーダンス不整合により反射特性が増加するという課題がある。   In this way, the situation where the characteristic impedance of the wiring is different in one system has occurred, and in many cases, the characteristic impedance of the signal transmission conductors such as transmission lines and connector pins connected to the signal vias is different. When the characteristic impedance of the signal transmission conductor connected to the signal via is different between the input and the output, there is a problem that the reflection characteristic increases due to the characteristic impedance mismatch.

一方、信号ビアの伝送特性の改善を図った技術が知られている（例えば特許文献１，２参照）。特許文献１では、信号ビアに接続される伝送線路に面しているグランド層のクリアランス領域の径を小さくし、その他のグランド層のクリアランス領域の径を大きくすることで、信号ビアの伝送特性の改善を図っている。また、特許文献２では、信号ビアにダミーパッドなるものを接続することで、信号ビアの伝送特性の改善を図っている。   On the other hand, techniques for improving the transmission characteristics of signal vias are known (see, for example, Patent Documents 1 and 2). In Patent Document 1, by reducing the diameter of the clearance area of the ground layer facing the transmission line connected to the signal via and increasing the diameter of the clearance area of the other ground layer, the transmission characteristics of the signal via are improved. We are trying to improve. In Patent Document 2, signal via transmission characteristics are improved by connecting a dummy pad to the signal via.

特開２００１−２４４６３３号公報JP 2001-244633 A 特表２０１０−５３８４４６号公報Special table 2010-538446 gazette

しかしながら、特許文献１，２に開示された技術では、信号ビアに接続される複数の信号伝送用導体が異なる特性インピーダンスであることを前提としておらず、特性インピーダンス不整合による反射特性の増加を改善することができないという課題がある。   However, the techniques disclosed in Patent Documents 1 and 2 do not assume that a plurality of signal transmission conductors connected to signal vias have different characteristic impedances, and improve an increase in reflection characteristics due to characteristic impedance mismatches. There is a problem that can not be done.

この発明は、上記のような課題を解決するためになされたもので、信号ビアに接続される複数の信号伝送用導体が異なる特性インピーダンスである場合にも、特性インピーダンス不整合による反射特性の増加を改善することができる多層プリント配線基板を提供することを目的としている。   The present invention has been made to solve the above-described problem. Even when a plurality of signal transmission conductors connected to signal vias have different characteristic impedances, an increase in reflection characteristics due to characteristic impedance mismatching is achieved. An object of the present invention is to provide a multilayer printed wiring board capable of improving the above.

この発明に係る多層プリント配線基板は、複数の信号伝送用導体が接続された信号ビアを有する多層プリント配線基板において、複数の信号伝送用導体は、それぞれ異なる信号伝送用の層に存在し、それぞれ異なる信号伝送用の層に存在する各信号伝送用導体の特性インピーダンスに応じて、当該信号伝送用導体間における信号ビアの特性インピーダンスを段階的に変化させる特性インピーダンス勾配領域を備えたものである。 The multilayer printed wiring board according to the present invention is a multilayer printed wiring board having a signal via to which a plurality of signal transmission conductors are connected, wherein the plurality of signal transmission conductors are present in different signal transmission layers, According to the characteristic impedance of each signal transmission conductor existing in a different signal transmission layer, a characteristic impedance gradient region for changing the characteristic impedance of the signal via between the signal transmission conductors in a stepwise manner is provided.

この発明によれば、上記のように構成したので、信号ビアに接続される複数の信号伝送用導体が異なる特性インピーダンスである場合にも、特性インピーダンス不整合による反射特性の増加を改善することができる。   According to this invention, since it is configured as described above, even when a plurality of signal transmission conductors connected to signal vias have different characteristic impedances, it is possible to improve an increase in reflection characteristics due to characteristic impedance mismatching. it can.

この発明の実施の形態１に係る多層プリント配線基板の概要を説明する模式図である。It is a schematic diagram explaining the outline | summary of the multilayer printed wiring board which concerns on Embodiment 1 of this invention. この発明の実施の形態１に係る多層プリント配線基板の構成を示す模式図であり、（Ａ）部分平面図であり、（Ｂ）Ｘ1−Ｘ2間の断面図である。It is a schematic diagram showing the structure of a multilayer printed circuit board according to the first embodiment of the present invention, a (A) a partial plan view, a cross-sectional view between (B) X 1 -X 2. 従来の多層プリント配線基板の構成を示す模式図であり、（Ａ）部分平面図であり、（Ｂ）Ｘ1−Ｘ2間の断面図である。It is a schematic diagram showing a structure of a conventional multilayer printed wiring board, a (A) a partial plan view, a cross-sectional view between (B) X 1 -X 2. この発明の実施の形態１に係る多層プリント配線基板及び従来の多層プリント配線基板による反射特性の解析結果を模式的に示すグラフである。It is a graph which shows typically the analysis result of the reflective characteristic by the multilayer printed wiring board concerning Embodiment 1 of this invention, and the conventional multilayer printed wiring board. この発明の実施の形態２に係る多層プリント配線基板の構成を示す模式図であり、（Ａ）部分平面図であり、（Ｂ）Ｘ1−Ｘ2間の断面図である。It is a schematic diagram showing the structure of a multilayer printed circuit board according to the second embodiment of the present invention, a (A) a partial plan view, a cross-sectional view between (B) X 1 -X 2. この発明の実施の形態３に係る多層プリント配線基板の構成を示す模式図であり、（Ａ）部分平面図であり、（Ｂ）Ｘ1−Ｘ2間の断面図である。It is a schematic diagram showing the structure of a multilayer printed circuit board according to the third embodiment of the present invention, a (A) a partial plan view, a cross-sectional view between (B) X 1 -X 2.

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る多層プリント配線基板の概要を説明する模式図であり、図２はその具体例を示す模式図である。
図１，２に示すように、多層プリント配線基板は、誘電体１の間に、複数の信号伝送用導体である伝送線路２（図１，２では第一，二の伝送線路２ａ，２ｂ）と、互いに間隔を置いて複数積層されたグランド層３（図２ではグランド層３ａ〜３ｄ）とが介在することで構成されている。また、多層プリント配線基板には、第一，二の伝送線路２ａ，２ｂと接続された信号ビア４が設けられている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a schematic diagram for explaining an outline of a multilayer printed wiring board according to Embodiment 1 of the present invention, and FIG. 2 is a schematic diagram showing a specific example thereof.
As shown in FIGS. 1 and 2, the multilayer printed wiring board includes a transmission line 2 (first and second transmission lines 2 a and 2 b in FIGS. 1 and 2) that is a plurality of signal transmission conductors between dielectrics 1. And a plurality of ground layers 3 (the ground layers 3a to 3d in FIG. 2) that are stacked at intervals. The multilayer printed wiring board is provided with signal vias 4 connected to the first and second transmission lines 2a and 2b.

信号ビア４は、多層プリント配線基板の誘電体１を貫通したスルーホール４１と、当該スルーホール４１に接続された複数のビアパッド４２（図１，２ではビアパッド４２ａ〜４２ｃ）とから構成されている。そして、ビアパッド４２ａ，４２ｂは、第一，二の伝送線路２ａ，２ｂと接続されている。
また、多層プリント配線基板には、スルーホール４１の周囲に、信号ビア４のスルーホール４１と各グランド層３ａ〜３ｄとの電気的接触を避ける複数のクリアランス領域５（図２ではクリアランス領域５ａ〜５ｄ）が設けられている。 The signal via 4 includes a through hole 41 penetrating the dielectric 1 of the multilayer printed wiring board and a plurality of via pads 42 (via pads 42a to 42c in FIGS. 1 and 2) connected to the through hole 41. . The via pads 42a and 42b are connected to the first and second transmission lines 2a and 2b.
Further, in the multilayer printed wiring board, a plurality of clearance regions 5 (in FIG. 2, the clearance regions 5a to 5d) are avoided around the through holes 41 to avoid electrical contact between the through holes 41 of the signal vias 4 and the ground layers 3a to 3d. 5d) is provided.

このように構成された多層プリント配線基板において、図１に示すように、第一の伝送線路２ａの特性インピーダンスはＺ1aであり、第二の伝送線路２ｂの特性インピーダンスはＺ1aより低いＺ1bであるとする。この場合、信号ビア４の設計を、第一，二の伝送線路２ａ，２ｂの特性インピーダンスＺ1a，Ｚ1bのどちらかに合わせて行うと、特性インピーダンス不整合が生じ、反射特性が増加してしまう。 In the multilayer printed wiring board having such a structure, as shown in FIG. 1, the characteristic impedance of the first transmission line 2a is Z 1a, the second transmission line 2b of the characteristic impedance is lower Z 1b than Z 1a Suppose that In this case, if the design of the signal via 4 is made in accordance with one of the characteristic impedances Z 1a and Z 1b of the first and second transmission lines 2a and 2b, the characteristic impedance mismatch occurs and the reflection characteristic increases. End up.

そこで、本発明の多層プリント配線基板では、図１に示すように、信号ビア４の設計において、第一，二の伝送線路２ａ，２ｂの両方の特性インピーダンスＺ1a，Ｚ1bに合わせるため、特性インピーダンス勾配領域６を持たせる。 Therefore, in the multilayer printed wiring board of the present invention, as shown in FIG. 1, in the design of the signal via 4, in order to match the characteristic impedances Z 1a and Z 1b of both the first and second transmission lines 2a and 2b, An impedance gradient region 6 is provided.

図２に示すように、実施の形態１では、多層プリント配線基板に特性インピーダンス勾配領域６を持たせるため、第一，二の伝送線路２ａ，２ｂ間における各クリアランス領域５ａ〜５ｃを、特性インピーダンスが低い第二の伝送線路２ｂに向かい段階的に小さくさせて、キャパシタンスＣを段階的に増加させている。
ここで、高周波における特性インピーダンスＺは、Ｚ＝√（インダクタンスＬ÷キャパシタンスＣ）で近似することができる。よって、図２に示す構成によりキャパシタンスＣを段階的に増加させることで、第一，二の伝送線路２ａ，２ｂ間における信号ビア４の特性インピーダンスをＺ1a以下Ｚ1b以上の範囲で段階的に低下させることができる。 As shown in FIG. 2, in the first embodiment, in order to provide the multilayer printed wiring board with the characteristic impedance gradient region 6, the clearance regions 5a to 5c between the first and second transmission lines 2a and 2b are made to have characteristic impedance. The capacitance C is increased step by step toward the second transmission line 2b having a low value.
Here, the characteristic impedance Z at a high frequency can be approximated by Z = √ (inductance L ÷ capacitance C). Therefore, by increasing the capacitance C stepwise by the configuration shown in FIG. 2, the characteristic impedance of the signal via 4 between the first and second transmission lines 2a and 2b is stepwise within a range of Z 1a or less and Z 1b or more. Can be reduced.

次に、実施の形態１に係る多層プリント配線基板及び従来の多層プリント配線基板による反射特性の解析結果を図４に示す。なお、従来の多層プリント配線基板は、図３に示すような構成となっている。すなわち、従来の多層プリント配線基板には本発明の特性インピーダンス勾配領域６が設けられておらず、第一，二の伝送線路２ａ，２ｂ間における各クリアランス領域５ａ〜５ｃは一定の大きさとなっている。
また、図４において、実線が実施の形態１に係る多層プリント配線基板による反射特性を示し、破線が従来の多層プリント配線基板による反射特性を示している。この図４に示すように、実施の形態１に係る多層プリント配線基板では、従来構成に対し、反射特性が大きく改善していることがわかる。 Next, FIG. 4 shows the analysis results of the reflection characteristics by the multilayer printed wiring board according to Embodiment 1 and the conventional multilayer printed wiring board. The conventional multilayer printed wiring board has a configuration as shown in FIG. That is, the conventional multilayer printed wiring board is not provided with the characteristic impedance gradient region 6 of the present invention, and the clearance regions 5a to 5c between the first and second transmission lines 2a and 2b have a constant size. Yes.
In FIG. 4, the solid line indicates the reflection characteristic of the multilayer printed wiring board according to Embodiment 1, and the broken line indicates the reflection characteristic of the conventional multilayer printed wiring board. As shown in FIG. 4, it can be seen that the multilayer printed wiring board according to Embodiment 1 has greatly improved reflection characteristics over the conventional configuration.

以上のように、この実施の形態１によれば、第一，二の伝送線路２ａ，２ｂ間における複数のクリアランス領域５の大きさを、特性インピーダンスが低い第二の伝送線路２ｂに向かい段階的に小さくさせるように構成したので、信号ビア４に接続される複数の信号伝送用導体が異なる特性インピーダンスである場合にも、特性インピーダンス不整合による反射特性の増加を改善することができる。   As described above, according to the first embodiment, the sizes of the plurality of clearance regions 5 between the first and second transmission lines 2a and 2b are stepped toward the second transmission line 2b having a low characteristic impedance. Therefore, even when a plurality of signal transmission conductors connected to the signal via 4 have different characteristic impedances, an increase in reflection characteristics due to characteristic impedance mismatch can be improved.

実施の形態２．
実施の形態１では、特性インピーダンス勾配領域６として、第一，二の伝送線路２ａ，２ｂ間における複数のクリアランス領域５を段階的に変化させる場合について示した。それに対し、実施の形態２では、クリアランス領域５の大きさを変化させることが困難な場合などに、第一，二の伝送線路２ａ，２ｂ間における複数のビアパッド４２の径を段階的に変化させる場合について示す。 Embodiment 2. FIG.
In the first embodiment, the case where the plurality of clearance regions 5 between the first and second transmission lines 2a and 2b are changed stepwise as the characteristic impedance gradient region 6 has been described. On the other hand, in the second embodiment, when it is difficult to change the size of the clearance region 5, the diameters of the plurality of via pads 42 between the first and second transmission lines 2a and 2b are changed stepwise. Show the case.

図５はこの発明の実施の形態２に係る多層プリント配線基板の構成を示す模式図である。この図５に示す実施の形態２に係る多層プリント配線基板は、図２に示す実施の形態１に係る多層プリント配線基板の各クリアランス領域５の大きさを一定に変更し、第一，二の伝送線路２ａ，２ｂ間にさらに複数のビアパッド４２を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。   FIG. 5 is a schematic diagram showing a configuration of a multilayer printed wiring board according to Embodiment 2 of the present invention. The multilayer printed wiring board according to the second embodiment shown in FIG. 5 changes the size of each clearance region 5 of the multilayer printed wiring board according to the first embodiment shown in FIG. A plurality of via pads 42 are further added between the transmission lines 2a and 2b. Other configurations are the same, and the same reference numerals are given and description thereof is omitted.

実施の形態２では、多層プリント配線基板に特性インピーダンス勾配領域６を持たせるため、第一，二の伝送線路２ａ，２ｂ間にさらに複数のビアパッド４２（図５ではビアパッド４２ｄ〜４２ｆ）を設けている。そして、第一，二の伝送線路２ａ，２ｂ間における各ビアパッド４２ａ，４２ｄ〜４２ｆ，４２ｂの径を、特性インピーダンスが低い第二の伝送線路２ｂに向かい段階的に大きくさせて、キャパシタンスＣを段階的に増加させている。
そして、図５に示す構成によりキャパシタンスＣを段階的に増加させることで、第一，二の伝送線路２ａ，２ｂ間の信号ビア４の特性インピーダンスをＺ1a以下Ｚ1b以上の範囲で段階的に低下させることができる。 In the second embodiment, a plurality of via pads 42 (via pads 42d to 42f in FIG. 5) are further provided between the first and second transmission lines 2a and 2b in order to have the characteristic impedance gradient region 6 on the multilayer printed wiring board. Yes. Then, the diameter of each via pad 42a, 42d to 42f, 42b between the first and second transmission lines 2a, 2b is increased stepwise toward the second transmission line 2b having a low characteristic impedance, thereby increasing the capacitance C. Has been increased.
Then, by increasing the capacitance C stepwise by the configuration shown in FIG. 5, the characteristic impedance of the signal via 4 between the first and second transmission lines 2a and 2b is stepwise in the range of Z 1a or less and Z 1b or more. Can be reduced.

以上のように、この実施の形態２によれば、第一，二の伝送線路２ａ，２ｂ間における複数のビアパッド４２の径を、特性インピーダンスが低い第二の伝送線路２ｂに向かい段階的に大きくさせるように構成しても、実施の形態１と同様の効果を得ることができる。   As described above, according to the second embodiment, the diameter of the plurality of via pads 42 between the first and second transmission lines 2a and 2b is increased stepwise toward the second transmission line 2b having a low characteristic impedance. Even if configured, the same effect as in the first embodiment can be obtained.

実施の形態３．
特性インピーダンス勾配領域６として、実施の形態１では第一，二の伝送線路２ａ，２ｂ間における複数のクリアランス領域５を段階的に変化させる場合について示し、実施の形態２では第一，二の伝送線路２ａ，２ｂ間における複数のビアパッド４２の径を段階的に変化させる場合について示した。それに対し、実施の形態３では、クリアランス領域５とビアパッド４２の大きさを変化させることが困難な場合などに、第一，二の伝送線路２ａ，２ｂ間におけるスルーホール４１の径を段階的に変化させる場合について示す。 Embodiment 3 FIG.
As the characteristic impedance gradient region 6, the first embodiment shows a case where a plurality of clearance regions 5 between the first and second transmission lines 2a and 2b are changed stepwise, and the second and second transmissions are shown in the second embodiment. The case where the diameters of the plurality of via pads 42 between the lines 2a and 2b are changed stepwise has been shown. On the other hand, in the third embodiment, when it is difficult to change the sizes of the clearance region 5 and the via pad 42, the diameter of the through hole 41 between the first and second transmission lines 2a and 2b is stepwise. The case of changing is shown.

図６はこの発明の実施の形態３に係る多層プリント配線基板の構成を示す模式図である。この図６に示す実施の形態３に係る多層プリント配線基板は、図２に示す実施の形態１に係る多層プリント配線基板の各クリアランス領域５の大きさを一定に変更し、スルーホール４１の形状を変更したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。   FIG. 6 is a schematic diagram showing a configuration of a multilayer printed wiring board according to Embodiment 3 of the present invention. In the multilayer printed wiring board according to the third embodiment shown in FIG. 6, the size of each clearance region 5 of the multilayer printed wiring board according to the first embodiment shown in FIG. Is a change. Other configurations are the same, and the same reference numerals are given and description thereof is omitted.

実施の形態３では、多層プリント配線基板に特性インピーダンス勾配領域６を持たせるため、第一，二の伝送線路２ａ，２ｂ間におけるスルーホール４１の径を、特性インピーダンスが低い第二の伝送線路２ｂに向かい段階的に大きくさせて、キャパシタンスＣを段階的に増加させている。
そして、図６に示す構成によりキャパシタンスＣを段階的に増加させることで、第一，二の伝送線路２ａ，２ｂ間の信号ビア４の特性インピーダンスをＺ1a以下Ｚ1b以上の範囲で段階的に低下させることができる。 In the third embodiment, since the multilayer printed wiring board has the characteristic impedance gradient region 6, the diameter of the through hole 41 between the first and second transmission lines 2a and 2b is set to the second transmission line 2b having a low characteristic impedance. The capacitance C is increased stepwise to increase the capacitance C stepwise.
Then, by increasing the capacitance C stepwise by the configuration shown in FIG. 6, the characteristic impedance of the signal via 4 between the first and second transmission lines 2a and 2b is stepwise within a range of Z 1a or less and Z 1b or more. Can be reduced.

以上のように、この実施の形態３によれば、第一，二の伝送線路２ａ，２ｂ間におけるスルーホール４１の径を、特性インピーダンスが低い第二の伝送線路２ｂに向かい段階的に大きくさせるように構成しても、実施の形態１と同様の効果を得ることができる。   As described above, according to the third embodiment, the diameter of the through hole 41 between the first and second transmission lines 2a and 2b is increased stepwise toward the second transmission line 2b having a low characteristic impedance. Even if configured in this way, the same effect as in the first embodiment can be obtained.

なお、本発明の特性インピーダンス勾配領域６として、実施の形態１ではクリアランス領域５を段階的に大きくし、実施の形態２ではビアパッド４２の径を段階的に大きくし、実施の形態３ではスルーホール４１の径を段階的に大きくする場合を示した。それに対し、実施の形態１〜３の構成の中から２つ乃至全てを組み合わせて特性インピーダンス勾配領域６を構成してもよく、同様の効果を得ることができる。   As the characteristic impedance gradient region 6 of the present invention, the clearance region 5 is increased stepwise in the first embodiment, the diameter of the via pad 42 is increased stepwise in the second embodiment, and the through hole is formed in the third embodiment. The case where the diameter of 41 is increased stepwise is shown. On the other hand, the characteristic impedance gradient region 6 may be configured by combining two or all of the configurations of the first to third embodiments, and the same effect can be obtained.

また、実施の形態１〜３に係る多層プリント配線基板では、伝送線路２及び信号ビア４がシングルエンドにより構成される場合を想定して説明を行ったが、これに限るものではなく、差動線路により構成される場合に対しても同様に本発明を適用可能であり、同様の効果を得ることができる。   In the multilayer printed wiring board according to the first to third embodiments, the description has been made assuming that the transmission line 2 and the signal via 4 are configured as a single end. However, the present invention is not limited to this. The present invention can be similarly applied to the case of being constituted by a line, and the same effect can be obtained.

また、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。   Further, within the scope of the present invention, the invention of the present application can be freely combined with each embodiment, modified with any component in each embodiment, or omitted with any component in each embodiment. .

１ 誘電体、２，２ａ，２ｂ 伝送線路、３，３ａ〜３ｄ グランド層、４ 信号ビア、５，５ａ〜５ｄ クリアランス領域、６ 特性インピーダンス勾配領域、４１ スルーホール、４２，４２ａ〜４２ｆ ビアパッド。   DESCRIPTION OF SYMBOLS 1 Dielectric, 2, 2a, 2b Transmission line, 3, 3a-3d Ground layer, 4 Signal via, 5, 5a-5d Clearance area | region, 6 Characteristic impedance gradient area | region, 41 Through hole, 42, 42a-42f Via pad.

Claims (5)

複数の信号伝送用導体が接続された信号ビアを有する多層プリント配線基板において、
前記複数の信号伝送用導体は、それぞれ異なる信号伝送用の層に存在し、
それぞれ異なる信号伝送用の層に存在する前記各信号伝送用導体の特性インピーダンスに応じて、当該信号伝送用導体間における前記信号ビアの特性インピーダンスを段階的に変化させる特性インピーダンス勾配領域を備えた
ことを特徴とする多層プリント配線基板。 In a multilayer printed wiring board having a signal via to which a plurality of signal transmission conductors are connected,
The plurality of signal transmission conductors are present in different signal transmission layers,
A characteristic impedance gradient region for changing the characteristic impedance of the signal via between the signal transmission conductors stepwise according to the characteristic impedance of the signal transmission conductors existing in different signal transmission layers. A multilayer printed wiring board characterized by 前記信号伝送用導体間に互いに間隔を置いて複数積層されたグランド層と、
前記信号ビアと前記各グランド層との電気的接触を避ける複数のクリアランス領域とを備え、
前記特性インピーダンス勾配領域は、前記信号伝送用導体間における前記各クリアランス領域を、当該信号伝送用導体のうち特性インピーダンスが低い方に向かい段階的に小さくすることで形成される
ことを特徴とする請求項１記載の多層プリント配線基板。 A plurality of laminated ground layers spaced apart from each other between the signal transmission conductors;
A plurality of clearance regions to avoid electrical contact between the signal via and each ground layer;
The characteristic impedance gradient region is formed by gradually reducing each clearance region between the signal transmission conductors toward a lower characteristic impedance of the signal transmission conductors. Item 11. A multilayer printed wiring board according to Item 1. 前記信号伝送用導体間に互いに間隔を置いて複数積層され、前記信号ビアに接続されたビアパッドを備え、
前記特性インピーダンス勾配領域は、前記信号伝送用導体間における前記各ビアパッドの径を、当該信号伝送用導体のうち特性インピーダンスが低い方に向かい段階的に大きくすることで形成される
ことを特徴とする請求項１または請求項２記載の多層プリント配線基板。 A plurality of stacked signal transmission conductors spaced apart from each other, comprising via pads connected to the signal vias;
The characteristic impedance gradient region is formed by gradually increasing the diameter of each via pad between the signal transmission conductors toward the lower characteristic impedance of the signal transmission conductors. The multilayer printed wiring board according to claim 1 or 2. 前記特性インピーダンス勾配領域は、前記信号伝送用導体間における前記信号ビアの径を、当該信号伝送用導体のうち特性インピーダンスが低い方に向かい段階的に大きくすることで形成される
ことを特徴とする請求項１から請求項３のうちのいずれか１項記載の多層プリント配線基板。 The characteristic impedance gradient region is formed by gradually increasing the diameter of the signal via between the signal transmission conductors toward the lower characteristic impedance of the signal transmission conductors. The multilayer printed wiring board according to any one of claims 1 to 3. 前記各信号伝送用導体及び前記信号ビアは、シングルエンド又は差動線路で構成される
ことを特徴とする請求項１から請求項４のうちのいずれか１項記載の多層プリント配線基板。 5. The multilayer printed wiring board according to claim 1, wherein each of the signal transmission conductors and the signal via is configured by a single end or a differential line.
JP2014024496A 2014-02-12 2014-02-12 Multilayer printed circuit board Active JP6300555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014024496A JP6300555B2 (en) 2014-02-12 2014-02-12 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024496A JP6300555B2 (en) 2014-02-12 2014-02-12 Multilayer printed circuit board

Publications (2)

Publication Number Publication Date
JP2015154145A JP2015154145A (en) 2015-08-24
JP6300555B2 true JP6300555B2 (en) 2018-03-28

Family

ID=53896021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024496A Active JP6300555B2 (en) 2014-02-12 2014-02-12 Multilayer printed circuit board

Country Status (1)

Country Link
JP (1) JP6300555B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265456B (en) * 2008-12-25 2014-12-24 日本电气株式会社 Filter based on a combined via structure
JP2012209340A (en) * 2011-03-29 2012-10-25 Nec Corp Multilayer substrate and method for manufacturing multilayer substrate

Also Published As

Publication number Publication date
JP2015154145A (en) 2015-08-24

Similar Documents

Publication Publication Date Title
JP4371065B2 (en) Transmission line, communication apparatus, and wiring formation method
JP5194440B2 (en) Printed wiring board
JP6302871B2 (en) Method and apparatus for reducing far-end crosstalk in electrical connectors
US9859603B2 (en) Printed wiring board, electronic device, and wiring connection method
US7441222B2 (en) Differential pair connection arrangement, and method and computer program product for making same
JP6385075B2 (en) Printed wiring board, printed circuit board, and electronic equipment
JPWO2012133755A1 (en) Transmission system and backplane system construction method
US9258886B2 (en) Printed circuit board having differential line pairs with a percentage of their lengths disposed as an outer signal layer
US20140167886A1 (en) Plating Stub Resonance Shift with Filter Stub Design Methodology
TWI445462B (en) Flexible printed circuit board
JP6375357B2 (en) Impedance matching structure of transmission line
JP6300555B2 (en) Multilayer printed circuit board
JP2013239511A (en) Multi-layer board, print circuit board, semiconductor package board, semiconductor package, semiconductor chip, semiconductor device, information processing apparatus, and communication device
US9337521B2 (en) Crosstalk reduction in signal lines by crosstalk introduction
JP2014154593A (en) High frequency package
US20170064814A1 (en) Signal wiring board
JP2015204309A (en) Printed wiring board and method of manufacturing the same
TWM599507U (en) Broadband common mode filter suppression device using tandem annular ground plane structure
TWI393514B (en) Flexible printed circuit board
JP6452332B2 (en) Printed circuit board
TWI442839B (en) Flexible printed circuit board
TWM553914U (en) Printed circuit board for high-speed transmission
US11348868B2 (en) Channel structure for signal transmission
TW201238412A (en) Printed circuit board
TWI489922B (en) Multilayer circuit boards

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180227

R150 Certificate of patent or registration of utility model

Ref document number: 6300555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250