JP2011086800A - Cmos集積回路およびフォトマスク - Google Patents
Cmos集積回路およびフォトマスク Download PDFInfo
- Publication number
- JP2011086800A JP2011086800A JP2009239140A JP2009239140A JP2011086800A JP 2011086800 A JP2011086800 A JP 2011086800A JP 2009239140 A JP2009239140 A JP 2009239140A JP 2009239140 A JP2009239140 A JP 2009239140A JP 2011086800 A JP2011086800 A JP 2011086800A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pattern
- wiring
- row region
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】横方向のロウ領域部2に膜厚が厚い配線層で電源パターンA10と接地パターンA20とが縦方向に形成されて、縦方向に電源パターンA10が形成されている領域では、ロウ領域部2の電源パターン11は縦方向の電源パターンA10の形成領域内で左右に分離し、縦方向の電源パターンA10とヴィア30を介してそれぞれ接続され、分離されたロウ領域部2の電源パターン11の間には、縦方向の接地パターンB201がロウ領域部2の接地パターン21と同じ層で形成され、かつロウ領域部2の接地パターン21に直接接続されていることを特徴とする。
【選択図】図1
Description
ロウ領域部には基幹の電源配線10、接地配線20の両配線が、最上の配線層で縦方向に形成され、各ロウ領域部のセル内の電源配線11、接地配線21にヴィア30を介して接続されている。
製造する。
複数のロウ領域部が縦横に配置され、複数の配線層を備え、層間配線がヴィアを介して接続されたCMOS集積回路において、
横方向のロウ領域部に膜厚が厚い配線層で電源パターンAと接地パターンAとが縦方向に形成され、
縦方向に電源パターンAが形成されている領域では、ロウ領域部の電源パターンは縦方向の電源パターンAの形成領域内で左右に分離し、縦方向の電源パターンAとヴィアを介してそれぞれ接続され、分離されたロウ領域部の電源パターンの間には、縦方向の接地パターンBがロウ領域部の接地パターンと同じ層で形成され、かつロウ領域部の接地パターンに直接接続され、
縦方向に接地パターンAが形成されている領域では、ロウ領域部の接地パターンは縦方向の接地パターンAの形成領域内で左右に分離し、縦方向の接地パターンAとヴィアを介してそれぞれ接続され、分離されたロウ領域部の接地パターンの間には、縦方向の電源パターンBがロウ領域部の電源パターンと同じ層で形成され、かつロウ領域部の電源パターンに直接接続されたことを特徴とするCMOS集積回路としたものである。
A20とヴィア30を介してそれぞれ接続されている。さらに、分離されたロウ領域部2の接地パターン21の間には、縦方向の電源パターンB101がロウ領域部2の電源パターン11と同じ層で形成され、かつロウ領域部2の電源パターン11に直接接続されている。
フォトマスクを作製し、これを用いてウエハープロセスで製造することができる。
2・・・ロウ領域部
200・・・論理領域部
4・・・基本セル
8・・・メモリブロック
9・・・大規模論理ブロック
10・・・電源パターン、電源パターンA
11・・・ロウ領域部の電源パターン
101・・・電源パターンB
20・・・接地パターン、接地パターンA
21・・・ロウ領域部の接地パターン
201・・・接地パターンB
30・・・ヴィア
31・・・ヴィア
32・・・中位の配線層
33・・・他の中位の配線層
Claims (3)
- 複数のロウ領域部が縦横に配置され、複数の配線層を備え、層間配線がヴィアを介して接続されたCMOS集積回路において、
横方向のロウ領域部に膜厚が厚い配線層で電源パターンAと接地パターンAとが縦方向に形成され、
縦方向に電源パターンAが形成されている領域では、ロウ領域部の電源パターンは縦方向の電源パターンAの形成領域内で左右に分離し、縦方向の電源パターンAとヴィアを介してそれぞれ接続され、分離されたロウ領域部の電源パターンの間には、縦方向の接地パターンBがロウ領域部の接地パターンと同じ層で形成され、かつロウ領域部の接地パターンに直接接続され、
縦方向に接地パターンAが形成されている領域では、ロウ領域部の接地パターンは縦方向の接地パターンAの形成領域内で左右に分離し、縦方向の接地パターンAとヴィアを介してそれぞれ接続され、分離されたロウ領域部の接地パターンの間には、縦方向の電源パターンBがロウ領域部の電源パターンと同じ層で形成され、かつロウ領域部の電源パターンに直接接続され
たことを特徴とするCMOS集積回路。 - 左右の電源パターンまたは接地パターンの形成領域の間に、他の層の配線パターンが形成されていることを特徴とする請求項1に記載のCMOS集積回路。
- 請求項1または2に記載のCMOS集積回路の配線層を形成するために使用されるフォトマスク。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009239140A JP5126194B2 (ja) | 2009-10-16 | 2009-10-16 | Cmos集積回路およびフォトマスク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009239140A JP5126194B2 (ja) | 2009-10-16 | 2009-10-16 | Cmos集積回路およびフォトマスク |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086800A true JP2011086800A (ja) | 2011-04-28 |
JP5126194B2 JP5126194B2 (ja) | 2013-01-23 |
Family
ID=44079530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009239140A Expired - Fee Related JP5126194B2 (ja) | 2009-10-16 | 2009-10-16 | Cmos集積回路およびフォトマスク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5126194B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61158162A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | 半導体集積回路 |
JP2001015601A (ja) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | 半導体集積回路 |
JP2003060037A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置における積層異幅電源幹線 |
-
2009
- 2009-10-16 JP JP2009239140A patent/JP5126194B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61158162A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | 半導体集積回路 |
JP2001015601A (ja) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | 半導体集積回路 |
JP2003060037A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置における積層異幅電源幹線 |
Also Published As
Publication number | Publication date |
---|---|
JP5126194B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080180132A1 (en) | Semiconductor device and method of fabricating the same | |
JP7415176B2 (ja) | 半導体集積回路装置 | |
US7872283B2 (en) | Semiconductor integrated circuit and multi-chip module | |
CN102820280A (zh) | 用于集成电路的非分层式金属层 | |
US20180323148A1 (en) | Semiconductor device and io-cell | |
JP4164056B2 (ja) | 半導体装置の設計方法及び半導体装置 | |
US9419014B2 (en) | Alternating tap-cell strategy in a standard cell logic block for area reduction | |
JP3825252B2 (ja) | フリップチップ型半導体装置 | |
JP6925953B2 (ja) | 半導体装置 | |
US8239809B2 (en) | 3-dimensional integrated circuit designing method | |
JP2011060942A (ja) | 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法 | |
JP2007250933A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
US20070200245A1 (en) | Semiconductor device and pattern generating method | |
JP2007234777A (ja) | 半導体集積回路装置およびその設計方法 | |
JP2010283269A (ja) | 半導体装置 | |
TW202349251A (zh) | 積體電路系統及積體電路的設計方法 | |
JP5126194B2 (ja) | Cmos集積回路およびフォトマスク | |
JP5230912B2 (ja) | 半導体集積回路装置の製造方法 | |
US8907492B2 (en) | Semiconductor device | |
JP2006165040A (ja) | 半導体装置及び半導体装置のパターン設計方法 | |
JP2005236107A (ja) | 上層メタル電源スタンダードセル、面積圧縮装置および回路最適化装置 | |
JP5021891B2 (ja) | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 | |
JP2010165756A (ja) | 半導体装置 | |
JP5640438B2 (ja) | 半導体装置 | |
JP2001203272A (ja) | 半導体集積回路のレイアウト設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |