JP2011086655A - Laminated inductor and circuit module - Google Patents
Laminated inductor and circuit module Download PDFInfo
- Publication number
- JP2011086655A JP2011086655A JP2009236153A JP2009236153A JP2011086655A JP 2011086655 A JP2011086655 A JP 2011086655A JP 2009236153 A JP2009236153 A JP 2009236153A JP 2009236153 A JP2009236153 A JP 2009236153A JP 2011086655 A JP2011086655 A JP 2011086655A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer
- wiring
- inductor
- coil
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Abstract
Description
本発明は、多層配線板の複数の配線層に形成された積層インダクタと、積層インダクタを回路デバイスの回路素子の1つとして有する回路モジュールとに関する。 The present invention relates to a multilayer inductor formed in a plurality of wiring layers of a multilayer wiring board, and a circuit module having the multilayer inductor as one of circuit elements of a circuit device.
平面コイル部を有する電気磁気素子としては、半導体集積回路やプリント配線基板に形成される平面型のインダクタ、さらには、ICカード等に内蔵される平面アンテナが存在する。 As an electromagnetic element having a planar coil portion, there are a planar inductor formed on a semiconductor integrated circuit or a printed wiring board, and a planar antenna built in an IC card or the like.
ところで、近年、デジタル電子機器をはじめ高周波を利用する電子機器類の普及が進み、なかでも[GHz]帯域を使用する移動体通信機器類の普及がめざましい。それに伴い、インダクタンス部品(インダクタ)にも高周波への対応が求められている。 By the way, in recent years, digital devices such as digital electronic devices have been widely used, and in particular, mobile communication devices using the [GHz] band have been remarkably spread. Along with that, inductance components (inductors) are also required to support high frequencies.
加えて、その用途が携帯電話機等の小型、軽量な通信機器の場合には、高いQ値を実現するために特性を維持しながらもインダクタ自身に小型、軽量、低背化等が要求されている。 In addition, when the application is a small and light communication device such as a mobile phone, the inductor itself is required to be small, light, and low in profile while maintaining characteristics to achieve a high Q value. Yes.
このような要求に対応して、導体ライン間の相互影響による性能劣化を減少させることにより高いQ値を有するスパイラルインダクタ構造が提案されている(例えば、特許文献1参照)。 In response to such a demand, a spiral inductor structure having a high Q value has been proposed by reducing performance degradation due to mutual influence between conductor lines (see, for example, Patent Document 1).
特許文献1に記載のインダクタ構造では、導体ラインを幅が狭い領域と幅が広い領域を隣接させるように導体ライン(コイル配線)を形成している。これにより、隣接する導体ライン同士の電気的、磁気的結合によってインダクタンスが低下し、あるいはQ値が低下することの抑制を狙っている。
In the inductor structure described in
特許文献1に記載のインダクタ構造では、巻線数を変えずに、かつ、占有面積を増やさずにQ値を上げるには、導体ライン(コイル配線)の幅の差を大きくする必要がある。
In the inductor structure described in
この構造では、コイル配線間の磁力線に与える影響が大きく、そのため、コイル配線幅の差を大きくしていったときに、ある程度まではQ値の改善効果がある。しかし、コイル配線を細くするには限界があり、余りに細くすると逆に特性が低下するため、Q値を大幅にアップするような改善は難しい。 This structure has a large influence on the magnetic lines of force between the coil wirings. Therefore, when the difference in coil wiring width is increased, there is an effect of improving the Q value to some extent. However, there is a limit to making the coil wiring thinner, and if the coil wiring is made too thin, the characteristics deteriorate, conversely, it is difficult to improve the Q value significantly.
この構造で更に高いQ値を得ようとする場合、コイル配線間を広げることしか、その対処法がない。しかし、コイル配線間を広げると、Q値の改善は可能となるが占有面積が大きくなり、これが小型化への阻害要因となってしまう。 When trying to obtain a higher Q value with this structure, the only solution is to widen the space between the coil wires. However, if the space between the coil wirings is widened, the Q value can be improved, but the occupied area becomes large, which becomes an obstacle to downsizing.
本発明は、配線間の相互影響による特性低下を抑止することでQ値を向上できる構造のインダクタを提供するものである。 The present invention provides an inductor having a structure in which the Q value can be improved by suppressing characteristic deterioration due to mutual influence between wirings.
本発明に関わる積層インダクタは、複数のコイル配線と、これを相互接続する少なくとも1つの配線接続部とを有する。
前記複数のコイル配線は、多層配線板の複数の配線層に形成され、平面視で一重以上巻かれた導体ラインを各配線層に有する。
前記配線接続部は、多層配線板内で積層方向に隣り合う2つの配線層に形成された任意の2つのコイル配線の端部同士を、導体ラインを流れる電流の向きが逆向きとなるように相互接続する。
The multilayer inductor according to the present invention has a plurality of coil wirings and at least one wiring connecting part for interconnecting them.
The plurality of coil wirings are formed in a plurality of wiring layers of a multilayer wiring board, and each wiring layer has a conductor line wound one or more times in a plan view.
In the wiring connection portion, the ends of any two coil wirings formed in two wiring layers adjacent to each other in the stacking direction in the multilayer wiring board are arranged so that the directions of the currents flowing through the conductor lines are opposite to each other. Interconnect.
このような構成によれば、積層方向で隣り合う2つのコイル配線層のそれぞれに流れる電流に応じた磁界が、各コイル配線層の周囲に発生する。そのとき、電流の向きが2つのコイル配線層の導体ラインで逆向きであるため、導体ライン間領域において、発生した磁界の磁束が互いに強め合う向きとなる。 According to such a configuration, a magnetic field corresponding to the current flowing in each of the two coil wiring layers adjacent in the stacking direction is generated around each coil wiring layer. At that time, since the direction of the current is opposite in the conductor lines of the two coil wiring layers, the magnetic fluxes of the generated magnetic fields are intensified in each other in the region between the conductor lines.
本発明に関わる回路モジュールは、上記積層インダクタと同様に、上記複数のコイル配線と、これを上記電流の向きを逆向きとするように相互接続する配線接続部とを有する。また、当該回路モジュールは、このようなインダクタを多層配線板に実装された回路デバイスの回路素子の1つとして有する。 The circuit module according to the present invention includes the plurality of coil wirings and a wiring connection part that interconnects the plurality of coil wirings so that the direction of the current is reversed, like the multilayer inductor. The circuit module has such an inductor as one of circuit elements of a circuit device mounted on a multilayer wiring board.
本発明によれば、配線間の相互影響による特性低下を抑止することでQ値を向上できる構造のインダクタと、これを用いた回路モジュールを提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the inductor of the structure which can improve Q value by suppressing the characteristic fall by the mutual influence between wiring, and a circuit module using this can be provided.
本発明の実施形態を、図面を参照して以下の手順で説明する。
1.第1の実施の形態:実施形態の概略説明である。
2.第2の実施の形態:具体的な、1巻き2層タイプの積層インダクタの実施形態を、第1および第2比較例と対比して示す。
3.第3の実施の形態:回路モジュールの実施形態を、移動体通信向けのフロントエンドモジュールで示す。
An embodiment of the present invention will be described in the following procedure with reference to the drawings.
1. First embodiment: A schematic description of the embodiment.
2. Second Embodiment: A specific embodiment of a single-turn two-layer type multilayer inductor is shown in comparison with the first and second comparative examples.
3. Third Embodiment: An embodiment of a circuit module is shown as a front-end module for mobile communication.
第1の実施の形態>
本発明の実施形態に関わる積層インダクタは、多層配線板に形成される。多層配線板は、層間に絶縁層(コア層)を挟んで配線層が幾重にも重ねられた構造を有する。より詳細に、本実施形態の積層インダクタは、多層配線板内の積層方向にコア層を層間に挟んで連続する複数の配線層に形成される複数のコイル配線を有する。
First Embodiment>
The multilayer inductor according to the embodiment of the present invention is formed on a multilayer wiring board. The multilayer wiring board has a structure in which wiring layers are stacked several times with an insulating layer (core layer) interposed between layers. More specifically, the multilayer inductor of this embodiment has a plurality of coil wirings formed in a plurality of wiring layers that are continuous with a core layer sandwiched between layers in the stacking direction in the multilayer wiring board.
多層配線板は、通常、その最表面と裏面の少なくとも一方に、電子部品を実装している。さらに多層配線板の内部に、配線層から形成された受動部品(たとえばインダクタやキャパシタ)を有することもある。本実施形態の積層インダクタは、そのような内部のインダクタの一つとして形成され得る。 A multilayer wiring board usually has electronic components mounted on at least one of its outermost surface and rear surface. Furthermore, the multilayer wiring board may have a passive component (for example, an inductor or a capacitor) formed from a wiring layer. The multilayer inductor of this embodiment can be formed as one of such internal inductors.
本実施形態の積層インダクタの各コイル配線は、平面視で一重以上巻かれた導体ラインと、導体ラインの端部が幅広となっているパッド部とを有する。
そして、この積層インダクタの特徴として、層配線板内で積層方向に隣り合う2つの配線層に形成された任意の2つのコイル配線は、その端部同士が、導体ラインを流れる電流の向きが逆向きとなるように相互接続されている。この相互接続は、コア層を厚さ方向に貫くビア等を介して、例えばパッド部同士を相互接続する配線接続部によって達成される。
Each coil wiring of the multilayer inductor according to the present embodiment includes a conductor line wound one or more times in a plan view and a pad portion having a wide end portion of the conductor line.
As a feature of this multilayer inductor, any two coil wirings formed on two wiring layers adjacent to each other in the stacking direction in the layer wiring board are opposite in the direction of the current flowing through the conductor line. Interconnected to be oriented. This interconnection is achieved by, for example, a wiring connection portion that interconnects the pad portions through vias that penetrate the core layer in the thickness direction.
このコイル配線の接続構造は、電流の向きを以下のように規定する構造である。
ある第1のコイル配線を流れる電流が、配線接続部を通って異なる階層の第2のコイル配線に流れ込むとする。このとき、多層配線板の積層方向で見たときに、第1のコイル配線の導体パターンを流れる電流の向きと、第2のコイル配線の導体パターンを流れる電流の向きが逆向きとなる。
This coil wiring connection structure is a structure that regulates the direction of current as follows.
It is assumed that a current flowing through a certain first coil wiring flows into a second coil wiring at a different level through the wiring connection portion. At this time, when viewed in the stacking direction of the multilayer wiring board, the direction of the current flowing through the conductor pattern of the first coil wiring is opposite to the direction of the current flowing through the conductor pattern of the second coil wiring.
その結果、第1のコイル配線に電流が流れることにより発生する第1の磁界と、第2のコイル配線に電流が流れることにより発生する第2の磁界は、強め合うような関係となる。したがって、第1および第2のコイル配線に限れば、インダクタ特性、特にインダクタンスが、コイル配線の相互干渉によって低下することがない。
この作用効果は、第1と第2のコイル配線間距離(コア層厚)を小さくしたときに有効である。
As a result, the first magnetic field generated by the current flowing through the first coil wiring and the second magnetic field generated by the current flowing through the second coil wiring are in a relationship of strengthening each other. Therefore, as long as the first and second coil wirings are limited, the inductor characteristics, particularly the inductance, is not reduced by the mutual interference of the coil wirings.
This effect is effective when the distance between the first and second coil wirings (core layer thickness) is reduced.
より詳細に、上記電流の向きが同じである本発明が非適用な場合は、この距離(コア層厚)を小さくすればするだけコイル配線の相互干渉によってインダクタ特性が低下する。
一方、電流の向きを逆とする本発明が適用された場合は、距離(コア層厚)を小さくすると、渦電流損失などのその他の要因でインダクタ特性が低下することはあっても、磁界が弱め合うことがないので、その点でインダクタ特性の低下は抑制される。つまり、磁界が弱め合うことで発生するインダクタ特性の低下を防止するという意味で言えば、本発明適用の効果はコイル配線の層間距離が小さくなればなるほど、非適用の場合に比べた相対的な効果として大きくなる。
More specifically, when the present invention in which the direction of the current is the same is not applied, the inductor characteristics are degraded by the mutual interference of the coil wirings only by reducing this distance (core layer thickness).
On the other hand, when the present invention in which the direction of the current is reversed is applied, if the distance (core layer thickness) is reduced, the inductor characteristics may be deteriorated due to other factors such as eddy current loss, but the magnetic field is reduced. Since there is no weakening, the deterioration of the inductor characteristics is suppressed at that point. In other words, in terms of preventing the deterioration of the inductor characteristics caused by the weakening of the magnetic field, the effect of the present invention is that the smaller the inter-layer distance of the coil wiring, the more the relative effect compared to the non-application case. The effect will increase.
このことは、インダクタを薄いコア層で積層方向にコンパクトに形成した高密度積層インダクタの実現に大きく寄与する。 This greatly contributes to the realization of a high-density multilayer inductor in which the inductor is compactly formed in the lamination direction with a thin core layer.
なお、上記の電流の向きが逆方向となるような配線接続の仕方と、その作用効果は、3層以上の積層インダクタにおいて積層方向に隣り合う任意の2つのコイル配線について同様である。
例えば、上記第2のコイル配線の、第1コイル配線と反対側の配線層に第3のコイル配線を有する場合、第2のコイル配線と第3のコイル配線との間でも同じような接続関係にすることで同じ作用効果が得られる。
Note that the wiring connection method in which the current directions are opposite to each other and the operation and effect thereof are the same for any two coil wirings adjacent in the stacking direction in a multilayer inductor having three or more layers.
For example, when the third coil wiring is provided in the wiring layer on the opposite side of the second coil wiring to the first coil wiring, the same connection relationship is also provided between the second coil wiring and the third coil wiring. The same effect can be obtained.
各コイル配線が有する導体ラインはそれ自体1本のラインであるが、一重以上に巻かれた平面視(平面パターン形状)を有している。この平面パターンは、全体として円形あるいは楕円形の巻線であってもよいし、四角形その他の多角形の巻線であってもよい。 The conductor lines included in each coil wiring are one line per se, but have a plan view (planar pattern shape) wound more than once. The planar pattern may be a circular or elliptical winding as a whole, or may be a rectangular or other polygonal winding.
同一配線層内における導体ラインの巻線数がN(≧2)の場合は、巻線局部において隣接するN本の導体ライン部分の離間ピッチは比較的小さくてもインダクタ特性への影響はない。むしろ、この離間ピッチが小さくなると、N本の導体ライン部分で合成磁界が強く発生するため、インダクタ特性が向上することが知られている。N本の導体ライン部分の合成磁界が強い場合、この合成磁界は、平面パターン形状における反対側の逆向きの電流による他のN本の導体ライン部分で発生した合成磁界との相互作用を起こす。これによって、インダクタ全体の発生磁界をさらに強め合う関係となる。 When the number of windings of the conductor lines in the same wiring layer is N (≧ 2), the inductor characteristics are not affected even if the spacing pitch between the N conductor line portions adjacent in the winding local portion is relatively small. Rather, it is known that when the spacing pitch is reduced, a composite magnetic field is generated strongly in the N conductor line portions, so that the inductor characteristics are improved. When the combined magnetic field of the N conductor line portions is strong, the combined magnetic field causes an interaction with the combined magnetic field generated in the other N conductor line portions due to the reverse current on the opposite side in the planar pattern shape. As a result, the magnetic field generated by the entire inductor is further strengthened.
このように同一配線層内の巻線局部における電流の向きが同じであってもよいが、積層方向における異なる巻線(導体ライン)同士では電流の向きを逆向きにしなければインダクタ特性の向上が見込めない。
本実施形態では、このことに着目して、積層方向で隣り合う任意の2つの導体ライン間で流れる電流の向きを逆にすることに特徴がある。
In this way, the direction of current in the local part of the winding in the same wiring layer may be the same, but if the direction of current is not reversed between different windings (conductor lines) in the stacking direction, the inductor characteristics will be improved. I can't expect.
The present embodiment is characterized by reversing the direction of the current flowing between any two conductor lines adjacent in the stacking direction, paying attention to this.
多層配線板で一般的に渦巻き状のパターンを形成する場合、コア層をベースとして、その上下面にコイル配線を形成する。但し、コイル配線、コア層、コイル配線といった順に形成する形態には限定されない。
例えば多層に積層されるビルドアップ層によって積層インダクタを形成する方法でもよい。例えば、コア層の変わりとなるベースフィルムにコイル配線を形成したものを用意し、それを複数層重ねて積層インダクタを形成してもよい。その場合、このように形成した積層インダクタを、さらに多層配線板のコア層内に埋め込むものでもよい。
When a spiral pattern is generally formed on a multilayer wiring board, coil wiring is formed on the upper and lower surfaces of the core layer as a base. However, it is not limited to the form in which the coil wiring, the core layer, and the coil wiring are formed in this order.
For example, a method of forming a multilayer inductor by a build-up layer that is laminated in multiple layers may be used. For example, a base film that changes the core layer may be prepared by forming a coil wiring, and a multilayer inductor may be formed by stacking a plurality of layers. In that case, the multilayer inductor thus formed may be further embedded in the core layer of the multilayer wiring board.
ベースフィルムにコイル配線を形成した場合、予め、配線接続部まで形成しておいて、これを重ね合わせることでコイル配線間の電気的接続をとるようにしてもよい。
その他の形態では、一般に、コイル配線の接続は、貫通ビアやレーザビアなどプリント配線基板で一般的に用いられる最適な方法で行ってよい。
When the coil wiring is formed on the base film, the wiring connection portion may be formed in advance, and the coil wirings may be electrically connected by overlapping them.
In other embodiments, generally, the coil wiring may be connected by an optimum method generally used in a printed wiring board such as a through via or a laser via.
多層配線板は、電子機器の回路部が作り込まれたプリント配線基板そのものでもよいし、プリント配線基板に実装される小型の基板モジュールでもよい。 The multilayer wiring board may be a printed wiring board in which a circuit unit of an electronic device is built, or may be a small board module mounted on the printed wiring board.
第2の実施の形態>
本実施形態では、第1の実施形態で述べた概要(インダクタ構造)を、より具体的な実施形態として図面を参照して示す。
Second Embodiment>
In this embodiment, the outline (inductor structure) described in the first embodiment is shown as a more specific embodiment with reference to the drawings.
[積層インダクタ構造]
図1に、第2の実施形態に関わる積層インダクタの立体的な斜視図を示す。また、図2に、図1のA−A線に沿った断面図を示す。
図1に図解する積層インダクタは、第1の実施形態で述べた様々な形態のうち、平面視が一重巻きで円形の2層コイルの場合を例示するものである。
ここで下層側のコイル配線を“第1コイル配線”、上層側のコイル配線を“第2コイル配線”と呼ぶ。
[Multilayer inductor structure]
FIG. 1 shows a three-dimensional perspective view of the multilayer inductor according to the second embodiment. FIG. 2 is a cross-sectional view taken along the line AA in FIG.
The multilayer inductor illustrated in FIG. 1 exemplifies a case of a two-layer coil having a single winding in a plan view and a circular shape among various forms described in the first embodiment.
Here, the coil wiring on the lower layer side is called “first coil wiring”, and the coil wiring on the upper layer side is called “second coil wiring”.
第1コイル配線1は、導体ライン10と、その両端に、同一の導電材料で一体形成された2つのパッド部13,14とを有する。
同様に、第2コイル配線2は、導体ライン11と、その両端に、同一の導電材料で一体形成された2つのパッド部16,18とを有する。
The
Similarly, the
導体ライン10と11は、その殆んどの部分が平面視で重なる円形パターンを有するが、導体ライン10については、そのパッド部13がコイル中心付近に配置されることから、そこまでの接続ライン部10Aを有する。
導体ライン10と11の線幅は均一でもよし、各導体ラインで変化してもよい。導体ライン10と11の膜厚は通常同じである。
The conductor lines 10 and 11 have a circular pattern in which most of the portions overlap in plan view. However, since the
The line widths of the conductor lines 10 and 11 may be uniform or may vary with each conductor line. The film thickness of the conductor lines 10 and 11 is usually the same.
導体ライン10の一方端に連続するパッド部14と、導体ライン11の一方端に連続するパッド部16とは、平面視で重なるように配置され、その間がビア12により電気的に接続されている。ビア12は、本発明の“配線接続部”の一形態である。
一方、導体ライン10の他端側は、その接続ライン部10Aの端部にもパッド部が設けられ、これがビア(符号なし)によって上層配線層にまで引き出されている。
The
On the other hand, the other end side of the
このような構造では、この上層配線層にまで引き出されている第1コイル配線1の他端部と、第2コイル配線2の他端部(パッド部18)とが、積層インダクタの両端子となる。この両端子に信号や電圧が印加されると、導体ライン10と11には逆向きの電流が流れる。
例えば、上層配線層にまで引き出されている第1コイル配線1の他端部を正極側、第2コイル配線2の他端部(パッド部18)を負極側とする電位差が印加されたとする。その場合、第1コイル配線1の導体ライン10には、符号“15”の矢印で示す向きで第1電流が流れ、これがビア12を介して折り返されて、第2コイル配線2の導体ライン11を流れるときは符号“17”の矢印で示す向きの第2電流となって流れる。
このため、導体ライン10と導体ライン11はどの重ね合わせ部分をとっても、電流の向きが逆になる。
In such a structure, the other end portion of the
For example, it is assumed that a potential difference in which the other end portion of the
For this reason, the direction of the current is reversed regardless of the overlapping portion of the
なお、第1コイル配線1および第2コイル配線2は、例えば銅等の低抵抗導電材料から形成することが望ましい。その周囲の一部を磁性材料で覆うなど、複数の材料から第1コイル配線1および第2コイル配線2を形成してもよい。
The
ビア12や他端側のビアは、例えば、ブラインドバイアホールから形成し得る。ブラインドバイアホールの形成法としては、例えば炭酸ガスレーザーによって層間膜(例えば、図2のコア層19)を加工した後に、メッキによって加工孔を導電材料で充填してパッド部14,16間の導通を得る方法が挙げられる。
The via 12 and the via on the other end side can be formed from, for example, a blind via hole. As a method for forming the blind via hole, for example, after processing an interlayer film (for example, the
コイル成分は、主としてその巻き数により左右されることが一般的に知られている。また、同一コイル配線で渦巻き内の電流の方向は常に同一方向でよりインダクタンス値は大きくなることから、この電流の方向を揃えることでより最大のインダクタンス値を得ることができる。但し、これらは渦電流損失を低減したパターン形成にはなっていない。
本実施形態においては、同一コイル配線内では渦電流損失を低減させると共にインダクタンス値も大きく得るようにコイルの巻き方向を揃え、かつ、積層方向に隣り合う異なるコイル配線間では電流が逆向きになるように接続を行なっている。
It is generally known that the coil component mainly depends on the number of turns. In addition, since the direction of current in the spiral is always the same in the same coil wiring and the inductance value is larger, the maximum inductance value can be obtained by aligning the direction of this current. However, these patterns are not formed with reduced eddy current loss.
In this embodiment, the coil winding direction is aligned so that the eddy current loss can be reduced and the inductance value can be increased in the same coil wiring, and the current is reversed between different coil wirings adjacent in the stacking direction. The connection is made as follows.
次に、導体ライン10と11で電流の向きを逆にした効果を説明するが、対比のため電流の向きが同じ比較例の構造をまず、説明する。 Next, the effect of reversing the current direction in the conductor lines 10 and 11 will be described. First, the structure of a comparative example having the same current direction for comparison will be described.
[第1比較例]
図3は、第1比較例のインダクタ構造を示す立体斜視図である。
ここでは1層構造のインダクタを説明し、その同一配線層内で隣接する導体ライン間における磁束密度の低下現象を説明する。この磁束密度の低下現象は、縦に積層した2つの導体ライン間にも適用できるため、本実施形態の比較例として用い得る。
[First Comparative Example]
FIG. 3 is a three-dimensional perspective view showing the inductor structure of the first comparative example.
Here, an inductor having a single-layer structure will be described, and a phenomenon in which the magnetic flux density decreases between adjacent conductor lines in the same wiring layer will be described. Since this magnetic flux density lowering phenomenon can be applied between two conductor lines stacked vertically, it can be used as a comparative example of this embodiment.
図3に図解するインダクタは、絶縁性基板100上に形成されたスパイラル構造の導体ライン101を有する。導体ライン101の幅は、スパイラル形状の長さ方向に従って同じ幅で形成されていると同時に導体ライン間の間隔は全て同一である。
The inductor illustrated in FIG. 3 includes a
導体ライン101の一方端にパッド部102を有し、他方端にパッド部103を有する。また、パッド部102と103はそれぞれインダクタの出力端子(不図示)に連結されることができ、パッド部102側から電流を流したときに、電流は矢印方向104に流れ他のパッド部103に導出されるようになっている。
The
[電磁界シミュレーション]
図4に、第1比較例のインダクタ構造について、電磁解シミュレータを用いて得られた磁束ベクトルの分布図を示す。図4は、図3のB−B線に沿った箇所の磁束分布を示すとみなしてよい。
[Electromagnetic field simulation]
FIG. 4 shows a distribution map of magnetic flux vectors obtained using the electromagnetic solution simulator for the inductor structure of the first comparative example. FIG. 4 may be regarded as showing the magnetic flux distribution at a location along the line BB in FIG.
導体ライン101と102が近接して配置され、ある程度大きな電流が同じ向きに流れると、磁束がライン間の領域で打ち消し合うことが、この図から分かる。
このように比較例のインダクタ構造はインダクタが同じ幅で形成されており、配線間での磁束の打ち消しや渦電流損失によって互いが磁力線に大きく影響を与えインダクタンスが小さくなると共にQ値(Quality factor)も低くなる。
It can be seen from this figure that when the
Thus, in the inductor structure of the comparative example, the inductors are formed with the same width, and the mutual influence of the magnetic field lines due to the cancellation of the magnetic flux between the wires and the eddy current loss greatly reduces the inductance and the Q value (Quality factor). Also lower.
図5に、第2の実施形態について、電磁解シミュレータを用いて得られた磁束ベクトルの分布図を示す。図5は、図2の破線箇所の磁束分布を示すとみなしてよい。 FIG. 5 is a distribution diagram of magnetic flux vectors obtained by using an electromagnetic solution simulator for the second embodiment. FIG. 5 may be regarded as showing the magnetic flux distribution at the broken line in FIG.
導体ライン10と11が近接して配置され、ある程度大きな電流が逆向きに流れると、磁束がライン間の領域で強め合うことが、この図から分かる。
このように配線間で磁界が強められると、インダクタ値(L値)が向上し、また渦電流によるQ値の低下が抑えられる。第1比較例ではL値アップには渦電流によるQ値低下を伴うため、十分なインダクタ特性が得られないが、本実施形態のインダクタ構造ではこれらを解決している。
It can be seen from this figure that when the conductor lines 10 and 11 are arranged close to each other and a large amount of current flows in the opposite direction, the magnetic flux strengthens in the region between the lines.
When the magnetic field is strengthened between the wirings in this way, the inductor value (L value) is improved, and a decrease in Q value due to eddy current is suppressed. In the first comparative example, an increase in the L value is accompanied by a decrease in the Q value due to the eddy current, so that sufficient inductor characteristics cannot be obtained. However, the inductor structure of this embodiment solves these problems.
図6は、電磁解シミュレータを用いて得られたQ値の周波数依存性を、図1および図2に示す第2の実施形態の場合と、図3の第1比較例の場合とで対比して示すグラフである。
第1比較例の図3に示すインダクタ構造ではQ値(Max)が3[GHz]で180程度である。4〜6[GHz]では必要なQ値が得られていない。
FIG. 6 compares the frequency dependence of the Q value obtained using the electromagnetic solution simulator between the case of the second embodiment shown in FIGS. 1 and 2 and the case of the first comparative example of FIG. It is a graph shown.
In the inductor structure shown in FIG. 3 of the first comparative example, the Q value (Max) is about 180 at 3 [GHz]. A necessary Q value is not obtained in 4 to 6 [GHz].
ここでは、第2の実施形態を示す図2において、コア層19の厚さtを、400[μm]と200[μm]と2種類変えたものに対してQ値の周波数依存性をシミュレーションにより求めている。
200[μm]のコア層19を用いると、Q値(Max)が5[GHz]付近で190程度となる。また、コア層19を400[μm]と2倍ほど厚くすると、Q値(Max)が5[GHz]付近で205となり大幅にアップしている。
Here, in FIG. 2 showing the second embodiment, the frequency dependence of the Q value is simulated by changing the thickness t of the
When the
このグラフから、第1比較例のように同一配線層における隣り合う導体ラインの電流の向きが同じでも、2〜4[GHz]の周波数ではある程度のQ値が得られることが分かる。一方、横方向に2重巻線としていたものを、巻線数は同じで縦方向(積層方向)の2重巻線に変更し、かつ電流の向きを逆にすると大幅なQ値の向上が見込め、しかもある程度コイル配線間を離すことが望ましいことが分かる。コイル配線間を離すと渦電流損失の抑制が大きく特性アップに寄与するためである。本発明の適用によって、特に4〜6ギガヘルツ帯の高性能なインダクタが実現可能である。 From this graph, it can be seen that even if the current direction of adjacent conductor lines in the same wiring layer is the same as in the first comparative example, a certain Q value can be obtained at a frequency of 2 to 4 [GHz]. On the other hand, if the double winding in the horizontal direction is changed to a double winding in the vertical direction (stacking direction) with the same number of windings, and the current direction is reversed, the Q value can be greatly improved. It can be seen that it is desirable to separate the coil wirings to some extent. This is because if the coil wirings are separated, the suppression of eddy current loss greatly contributes to the improvement of characteristics. By applying the present invention, a high-performance inductor in the 4 to 6 gigahertz band can be realized.
[第2比較例]
図7は、第2比較例のインダクタ構造を示す立体斜視図である。図7において、図1と同一構成は同一符号により示す。
図7に示す第2比較例のインダクタ構造が、図1の構造と異なる点は、ビア12によるコイル配線の接続箇所である。より詳細には、図1の第2実施形態では、導体ライン10の一方端に設けられているパッド部14と、導体ライン11の一方端に設けられているパッド部16とがビア12によって相互接続されている。これに対し、図7の第2比較例では、導体ライン10の他方端に設けられているパッド部18が、ビア12によってパッド部14と接続されている。このため、符号“15”に示す導体ライン10を流れる電流の向きに対して、導体ライン11に流れる電流の向きが符号“17(図1)”と符号“17A(図7)”に示すように逆になる。
[Second Comparative Example]
FIG. 7 is a three-dimensional perspective view showing the inductor structure of the second comparative example. 7, the same components as those in FIG. 1 are denoted by the same reference numerals.
The inductor structure of the second comparative example shown in FIG. 7 is different from the structure of FIG. More specifically, in the second embodiment of FIG. 1, the
この電流の向きが上下のコイル配線層で同じであることは、図4に示す横方向の磁束分布のシミュレーション結果から、この図7における縦方向の磁束分布で磁束が打ち消し合うように作用することは容易に推測できる。 The fact that the direction of this current is the same in the upper and lower coil wiring layers means that the magnetic fluxes cancel each other with the vertical magnetic flux distribution in FIG. 7 from the simulation result of the horizontal magnetic flux distribution shown in FIG. Can be easily guessed.
図8は、電磁解シミュレータを用いて得られたQ値の周波数依存性を、図1および図2に示す第2の実施形態の場合と、図7の第2比較例の場合とで対比して示すグラフである。図8では、第2の実施形態と同様、第2比較例においても、コア層19の厚さtを、400[μm]と200[μm]と2種類変えたものに対してQ値の周波数依存性をシミュレーションにより求めている。
FIG. 8 compares the frequency dependence of the Q value obtained using the electromagnetic solution simulator between the case of the second embodiment shown in FIGS. 1 and 2 and the case of the second comparative example of FIG. It is a graph shown. In FIG. 8, as in the second embodiment, in the second comparative example, the frequency t of the Q value is obtained in the case where the thickness t of the
図8のグラフから、コア層19の厚さtを、400[μm]と200[μm]と2種類変えたものの双方において、第2比較例では、Q値(Max)が2[GHz]付近で120前後と大幅に低下していることが分かる。この結果からも、電流の向きが同一である第2の実施形態のインダクタ構造では、配線間の渦電流損失及び寄生成分を低減することにより、Q値(Max)をアップさせまた高周波側へ共振周波数を伸ばすことができることが裏付けられている。
From the graph of FIG. 8, the Q value (Max) is around 2 [GHz] in the second comparative example in both cases where the thickness t of the
また、第1比較例と第2比較例を比べると、電流の向きを積層方向で隣り合う2つの導体ラインで同一とする効果は特に大きいことが分かる。つまり、同じ巻線数2を得るのに、導体ラインを上下にライン面で対向させる場合、電流の向きを逆にすることは必須である。導体ラインを上下にライン面で対向させる第2の実施形態と第2比較例の場合、対向面積が、第1比較例のライン側面の場合より大きく、このため渦電流損失を補って余りある効果を得るには、電流の向きを逆にしなければ所望の特性が得られない。
Further, comparing the first comparative example and the second comparative example, it can be seen that the effect of making the current direction the same in two conductor lines adjacent in the stacking direction is particularly great. That is, in order to obtain the same number of
以上より、所望の巻線数N(≧2)を得るためには、各コイル配線の巻線数は各層で1として、N層のコイル配線を用いて積層インダクタを形成することが望ましい。その場合、積層方向で隣り合う任意の2つの導体ラインにおいて電流の向きを逆にすることが高い周波数でQ値を向上させるには必須であるという結論が得られる。 From the above, in order to obtain a desired number of windings N (≧ 2), it is desirable that the number of windings of each coil wiring is 1 in each layer and a multilayer inductor is formed using N layers of coil wiring. In that case, it can be concluded that reversing the direction of the current in any two conductor lines adjacent in the stacking direction is essential for improving the Q value at a high frequency.
図9は、参考のために、本発明を半導体集積回路に適用する場合を考慮して、コア層19の特性パラメータをシリコン(Si)のもので置き換えて、シミュレーションした結果を示す。ここでは半導体集積回路を想定し、半導体基板そのものが数百[μm]のオーダであるため、積層方向の導体パターン間距離は、現実的な値として20[μm]としている。その場合は、Q値(Max)が5[GHz]付近で25と非常に低い。
このことから、半導体集積回路のコイル配線は、半導体基板の表面と裏面ほど離す必要があり、それ以上の配線積総数は得るのが難しい。但し、半導体基板を何層にも重ねる形態では、3以上の配線積層数を達成することも可能である。
For reference, FIG. 9 shows the result of simulation by replacing the characteristic parameters of the
For this reason, the coil wiring of the semiconductor integrated circuit needs to be separated from the front surface and the back surface of the semiconductor substrate, and it is difficult to obtain a total wiring product larger than that. However, in the embodiment in which the semiconductor substrates are stacked in layers, it is possible to achieve a wiring stack number of 3 or more.
以上から、本発明の適用は多層配線板内の積層インダクタが望ましいことが分かる。なお、この結論は、半導体集積回路への本発明の適用を阻害するものではない。 From the above, it can be seen that the application of the present invention is preferably a multilayer inductor in a multilayer wiring board. This conclusion does not hinder the application of the present invention to a semiconductor integrated circuit.
次に、コア層19の適切な範囲を、L値とQ値の両面から調べたシミュレーション結果を説明する。
Next, a simulation result obtained by examining an appropriate range of the
図10はL値について、図11はQ値について、さらにコア層19の厚さtを細かくとってシミュレーションした結果を示すグラフである。
このグラフから、Q値については上記厚さt=300[μm]付近に適正値があり、4〜6ギガヘルツ帯で100程度が実用的な下限値とされるため、上記t=40[μm]がコア層19の実用的な薄さの下限である。なお、4〜6ギガヘルツ帯で100程度が実用的な下限値とされる場合、望ましい上記tの値は200[μm]〜400[μm]となる。
なお、L値については用途によって異なるため上記t=40[μm]としても2[nH]程度の用途があるため十分実用性はある。
FIG. 10 is a graph showing the results of simulation with the L value, FIG. 11 with respect to the Q value, and further taking the thickness t of the
From this graph, there is an appropriate value for the Q value in the vicinity of the thickness t = 300 [μm], and about 100 is a practical lower limit in the 4 to 6 gigahertz band, so the above t = 40 [μm]. Is the lower limit of the practical thinness of the
Note that since the L value varies depending on the application, even if t = 40 [μm], there are applications of about 2 [nH], which is sufficiently practical.
以上より、1巻き2層タイプの積層インダクタにおいて導体ライン10と11との距離は、望ましくは40〜400[μm]、さらに望ましくは200〜400[μm]とする。
また、高周波になると導体ラインの表面が導電層として寄与しなくなり、ギガヘルツ帯の用途においては、その導体特性維持のために導体表面のラフネスRzが5[μm]以下が望ましい。
本発明が適用される周波数は、ギガヘルツ帯に限定されず、100[MHz]z〜数[GHz]が望ましい。
As described above, the distance between the conductor lines 10 and 11 in the one-turn two-layer type multilayer inductor is preferably 40 to 400 [μm], more preferably 200 to 400 [μm].
In addition, when the frequency becomes high, the surface of the conductor line does not contribute as a conductive layer, and in applications in the gigahertz band, the roughness Rz of the conductor surface is desirably 5 [μm] or less in order to maintain the conductor characteristics.
The frequency to which the present invention is applied is not limited to the gigahertz band, and is preferably 100 [MHz] z to several [GHz].
<3.第3の実施の形態>
本実施形態は、本発明を適用した積層インダクタを低域通過フィルタ(LPF)の外付け部品として内蔵する回路モジュールに関する。ここでは、移動体通信端末装置のフロントエンドモジュールを、回路モジュールの一例として示す。
<3. Third Embodiment>
The present embodiment relates to a circuit module in which a multilayer inductor to which the present invention is applied is incorporated as an external component of a low-pass filter (LPF). Here, the front end module of the mobile communication terminal device is shown as an example of a circuit module.
図12は、移動体通信端末装置の概略的な構成を示すブロック図である。移動体通信端末装置200は、アンテナ202、回路モジュールとしてのフロントエンドモジュール203、および送受信回路204を有する。送受信回路204は、受信部205と送信部206とを含む。
FIG. 12 is a block diagram showing a schematic configuration of the mobile communication terminal apparatus. The mobile
フロントエンドモジュール203は、SP*T(Single Pole x Throw)構成のアンテナスイッチを含む。ここで「*」は任意の複数の自然数であるが、複数の周波数の信号を送受信できる本実施の形態における移動体通信端末装置では、「*」は4,5,6,7,…と4以上の数字となる。この場合に「SP*T」は、4つ以上の操作端を有し、これらを共通のアンテナ側端に別々に作動(接続または非接続に)させることができる接点(スイッチ)を意味する。また、フロントエンドモジュール203は、それぞれのスイッチの操作端側に望ましくは複数のローパスフィルタ(LPF)を集積化したフィルタ部品を含む。
The
受信部205は、受信信号の周波数ごとに所定の周波数帯域成分を通過させる特性のバンドパスフィルタとしてのSAW(Surface Acoustic Wave)フィルタ、周波数ごとのローノイズアンプと局部発振器、IFアンプ、PLL、および、周波数変換を行うミキサ等を含む。また、送信部6は、送信信号の周波数ごとのパワーアンプと局部発振器、および、ミキサ等を含む。
The receiving
図13に、フロントエンドモジュール203の一例(実装面の斜視図)を示す。また、図14に、フロントエンドモジュール203のスイッチ構成とLPFの挿入例、ならびに、各スイッチのバンド対応を示す。このスイッチは、4つのバンドに対応したクワッドバンド対応のフロントエンドモジュールに適合している。
FIG. 13 shows an example of the front end module 203 (a perspective view of the mounting surface). FIG. 14 shows a switch configuration of the
図13に示すように、多層配線板の表面(実装面)には、LPFチップと、GaAsスイッチのチップと、さらには、受信信号のデコーダのチップまで実装させている。各チップはワイヤボンド等で相互接続され、さらに外部端子への接続もとられている。 As shown in FIG. 13, an LPF chip, a GaAs switch chip, and a reception signal decoder chip are mounted on the surface (mounting surface) of the multilayer wiring board. Each chip is interconnected by wire bond or the like and further connected to an external terminal.
図14に示すスイッチ構成図では、合計9つのスイッチSWを有し、SP9T (Single Pole nine Throw)構成が採られている。これにより、当該アンテナスイッチは、GSM(Global System for Mobile Communications)については、送受信の2系統で周波数帯域が異なる2バンド対応となっている。また、UMTS(Universal Mobile Telecommunication System)については2バンド3系統が割り当てられている。 The switch configuration diagram shown in FIG. 14 has a total of nine switches SW and adopts an SP9T (Single Pole nine Throw) configuration. As a result, the antenna switch is compatible with GSM (Global System for Mobile Communications) in two bands with different frequency bands in two transmission and reception systems. In addition, two bands and three systems are allocated for UMTS (Universal Mobile Telecommunication System).
図14では、GMSの例えば送信部側それぞれにLPFが挿入されている。このLPFは、例えば、図1に示す送信部206内のパワーアンプの非線形性に起因した高調波成分(スプリアス成分)を除去するために設けられる。
LPFは、通常、チップ内または多層基板内に形成されたキャパシタとインダクタとから構成されるが、このうちインダクタについては高いL値やQ値を要求するため、外付け部品として配置される。
このような場合、本発明の上記第1または第2の実施形態で説明した積層インダクタを、図13のベースとなる多層配線板内に設けることができる。あるいは、LPFが半導体チップではなく、セラミックや樹脂をコア層とする多層基板構造の場合、その内部に本発明が適用された積層インダクタを設けることができる。
In FIG. 14, LPFs are inserted on the GMS, for example, on the transmitter side. This LPF is provided, for example, to remove harmonic components (spurious components) caused by the nonlinearity of the power amplifier in the
The LPF is usually composed of a capacitor and an inductor formed in a chip or a multilayer substrate. Among these, the inductor requires a high L value or Q value, and is therefore arranged as an external component.
In such a case, the multilayer inductor described in the first or second embodiment of the present invention can be provided in the multilayer wiring board serving as a base in FIG. Alternatively, when the LPF is not a semiconductor chip but a multilayer substrate structure having a ceramic or resin as a core layer, a multilayer inductor to which the present invention is applied can be provided therein.
以上の第1〜第3の実施形態によれば、以下の利点が得られる。
第1および第2の実施形態では、プリント配線基板等の多層配線板にインダクタを形成する際に、層によって流れる電流の向きを逆にすることによって配線間の相互影響による性能劣化を減少させ、高いQ値を有する積層インダクタが形成することができる。また、導体ライン間はコア層もしくは多層に積層されるビルドアップ層となり、面積を縮小できるとともに小型化も可能となる。
第3の実施形態では、上記利点を有する積層インダクタを回路素子の1つとして有する回路デバイス(例えばフィルタ部品)を有することから、この積層インダクタがもつ利点が、回路デバイスの小型化、高性能化に寄与する。
According to the above first to third embodiments, the following advantages can be obtained.
In the first and second embodiments, when forming an inductor on a multilayer wiring board such as a printed wiring board, performance deterioration due to mutual influence between wirings is reduced by reversing the direction of current flowing through the layers, A multilayer inductor having a high Q value can be formed. In addition, the conductor line becomes a core layer or a build-up layer laminated in multiple layers, and the area can be reduced and the size can be reduced.
The third embodiment has a circuit device (for example, a filter component) having a multilayer inductor having the above advantages as one of the circuit elements. Therefore, the advantages of this multilayer inductor are the miniaturization and high performance of the circuit device. Contribute to.
なお、本発明は上述の実施形態及び添付の図面により限定されない。即ち、インダクタを成すスパイラル導体ラインの形態、積層される層数等は多様に具現されることができる。上記の実施形態の記載は、本発明の技術的思想から外れない範囲内で多様な形態の置換、変形及び変更が可能である。 The present invention is not limited to the above-described embodiments and the accompanying drawings. That is, the shape of the spiral conductor line forming the inductor, the number of layers to be stacked, and the like can be variously realized. The description of the above embodiment can be variously replaced, modified, and changed without departing from the technical idea of the present invention.
1…第1コイル配線、2…第2コイル配線、10,11…導体ライン、12…ビア(配線接続部)、13,14,16,18…パッド部、15,17,17A…電流の向き、19…コア層、203…フロントエンドモジュール(回路モジュール)
DESCRIPTION OF
Claims (7)
多層配線板内で積層方向に隣り合う2つの配線層に形成された任意の2つのコイル配線の端部同士を、導体ラインを流れる電流の向きが逆向きとなるように相互接続する少なくとも1つの配線接続部と、
を有する積層インダクタ。 A plurality of coil wirings formed in a plurality of wiring layers of the multilayer wiring board and having a conductor line wound in a single plane in a plan view in each wiring layer;
At least one interconnecting the ends of any two coil wirings formed in two wiring layers adjacent to each other in the stacking direction in the multilayer wiring board so that the directions of the currents flowing through the conductor lines are reversed. Wiring connections;
A multilayer inductor.
請求項1に記載の積層インダクタ。 2. The multilayer inductor according to claim 1, wherein the number of turns in each of the plurality of coil wirings is 1, and the number N of windings (≧ 2) of the entire multilayer inductor matches the number of laminations of the plurality of coil wirings.
請求項2に記載の積層インダクタ。 The multilayer inductor according to claim 2, wherein a separation distance of the conductor lines in the stacking direction is 40 [μm] or more and 400 [μm] or less.
請求項3に記載の積層インダクタ。 The multilayer inductor according to claim 3, wherein a separation distance of the conductor lines in the stacking direction is 200 [μm] or more and 400 [μm] or less.
請求項2に記載の積層インダクタ。 The multilayer inductor according to claim 2, wherein the conductor line has a surface roughness of 5 μm or less.
請求項2に記載の積層インダクタ。 The multilayer inductor according to claim 2, wherein the conductor line has a circular, elliptical, square, or polygonal pattern in plan view.
前記多層配線板の内部で複数の配線層に層ごとに配置されたコイル配線を層間で接続しているインダクタと、
前記インダクタを回路素子の1つとして有し、前記多層配線板に実装された回路デバイスと、
を有し、
前記インダクタは、
前記多層配線板の複数の配線層に形成され、平面視で一重以上巻かれた導体ラインを各配線層に有する複数のコイル配線と、
多層配線板内で積層方向に隣り合う2つの配線層に形成された任意の2つのコイル配線の端部同士を、導体ラインを流れる電流の向きが逆向きとなるように相互接続する少なくとも1つの配線接続部と、
を含む回路モジュール。 A multilayer wiring board;
An inductor that connects coil wirings arranged between layers in a plurality of wiring layers within the multilayer wiring board; and
A circuit device having the inductor as one of circuit elements and mounted on the multilayer wiring board;
Have
The inductor is
A plurality of coil wirings formed in a plurality of wiring layers of the multilayer wiring board and having a conductor line wound in a single plane in a plan view in each wiring layer;
At least one interconnecting the ends of any two coil wirings formed in two wiring layers adjacent to each other in the stacking direction in the multilayer wiring board so that the directions of the currents flowing through the conductor lines are reversed. Wiring connections;
Including circuit module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009236153A JP2011086655A (en) | 2009-10-13 | 2009-10-13 | Laminated inductor and circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009236153A JP2011086655A (en) | 2009-10-13 | 2009-10-13 | Laminated inductor and circuit module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011086655A true JP2011086655A (en) | 2011-04-28 |
Family
ID=44079412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009236153A Pending JP2011086655A (en) | 2009-10-13 | 2009-10-13 | Laminated inductor and circuit module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011086655A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109119232A (en) * | 2017-06-26 | 2019-01-01 | 瑞昱半导体股份有限公司 | Asymmetric helical inductor |
WO2020155478A1 (en) * | 2019-01-29 | 2020-08-06 | 安徽安努奇科技有限公司 | Integrated inductor structure and integrated circuit |
WO2021060928A1 (en) * | 2019-09-25 | 2021-04-01 | 삼성전자 주식회사 | Multilayer inductor |
CN113628851A (en) * | 2020-05-07 | 2021-11-09 | 台达电子企业管理(上海)有限公司 | Winding assembly and magnetic element |
-
2009
- 2009-10-13 JP JP2009236153A patent/JP2011086655A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109119232A (en) * | 2017-06-26 | 2019-01-01 | 瑞昱半导体股份有限公司 | Asymmetric helical inductor |
CN109119232B (en) * | 2017-06-26 | 2020-04-28 | 瑞昱半导体股份有限公司 | Asymmetric spiral inductor |
WO2020155478A1 (en) * | 2019-01-29 | 2020-08-06 | 安徽安努奇科技有限公司 | Integrated inductor structure and integrated circuit |
WO2021060928A1 (en) * | 2019-09-25 | 2021-04-01 | 삼성전자 주식회사 | Multilayer inductor |
CN113628851A (en) * | 2020-05-07 | 2021-11-09 | 台达电子企业管理(上海)有限公司 | Winding assembly and magnetic element |
CN113628851B (en) * | 2020-05-07 | 2024-01-23 | 台达电子企业管理(上海)有限公司 | Winding assembly and magnetic element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101762024B1 (en) | Coil component and board for mounting the same | |
JP2008198929A (en) | Balun transformer, mounting structure of the same, and electronic apparatus in which the mounting structure is built-in | |
JP2007129565A (en) | Low-pass filter | |
KR20190021686A (en) | Coil component and method of manufacturing the same | |
JP2010177380A (en) | Common mode filter and mounting structure thereof | |
JP5356520B2 (en) | Wiring board, filter device and portable device | |
JP2016006816A (en) | Transformer and multilayer substrate | |
KR102029581B1 (en) | Inductor and manufacturing method thereof | |
KR102047561B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR102551243B1 (en) | Coil component | |
US10716212B2 (en) | LC device and method of manufacturing LC device | |
JP2011086655A (en) | Laminated inductor and circuit module | |
JP5994108B2 (en) | Common mode noise filter | |
JP6504960B2 (en) | Printed board | |
JP2007129291A (en) | Noise filter and noise filter circuit | |
JP6195033B2 (en) | Impedance conversion element and communication device | |
JP2011114627A (en) | Common mode noise filter | |
JP2005167468A (en) | Electronic apparatus and semiconductor device | |
JP2010192722A (en) | Wiring board, method of manufacturing the same, tuner module, and electronic device | |
JP2008258464A (en) | Circuit board and differential transmission apparatus | |
JP2003087074A (en) | Laminated filter | |
CN107452460B (en) | Electronic component | |
JP2004087524A (en) | Circuit board and electronic apparatus employing it | |
JP6344482B2 (en) | Flexible cable connection structure to printed circuit board | |
JP5178351B2 (en) | Electronic component mounting structure |