JP2011072118A

JP2011072118A - ５レベルインバータ

Info

Publication number: JP2011072118A
Application number: JP2009220665A
Authority: JP
Inventors: Makoto Tanitsu; 誠谷津; Kazuyuki Yoda; 和之依田
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-09-25
Filing date: 2009-09-25
Publication date: 2011-04-07
Anticipated expiration: 2029-09-25
Also published as: EP2306629A3; JP5593660B2; CN102035420B; CN102035420A; EP2306629B1; EP2306629A2

Abstract

【課題】発生損失を低減することにより装置の小型・低価格化が可能な５レベルインバータを提供する。
【解決手段】２つに分割された３つの端子を備え、ゼロを含む互いに異なる３つの電圧レベルを持つ入力直流電源から５つの電圧レベルを生成し、その５つの電圧レベルを任意に選択して出力する５レベルインバータを、半導体デバイスからなるアームを２つ直列に組み合わせて構成される第１，第２および第３のアーム対QA1~QA3と、半導体デバイスを組み合わせて構成される交流スイッチSW1とから構成し、電流の通過素子数を従来回路よりも少なくして発生損失を低減することにより、装置の高効率・低価格化を図る。
【選択図】図１

Description

この発明は電力変換装置、特に５つの電圧レベルを直接出力し得る５レベルインバータに関する。

図７は、例えば特許文献１に開示されている５レベルインバータの１相分を示す。
図７において、直流単電源b11〜b22が直列に接続された直流組電源BA2の正極と負極との間には、半導体スイッチQ1〜Q8の直列回路が接続され、その半導体スイッチQ4とQ5の接続点が交流出力点Uとなっている。また、半導体スイッチQ1とQ2の接続点およびQ5とQ6の接続点の間には、ダイオードD1とD4によるダイオードアーム対DA1の外側端子が接続され、その中点端子は直流単電源b11とb12との接続点に接続されている。なお、アーム対の外側端子とは、その中点端子と区別するための呼称であり、単に端子と言うこともある。

同様に、半導体スイッチQ2とQ3の接続点およびQ6とQ7の接続点の間には、ダイオードD2とD5によるダイオードアーム対DA2の外側端子が接続され、その中点端子は直流単電源b12とb21との接続点に接続されている。さらに、半導体スイッチQ3とQ4の接続点およびQ7とQ8の接続点の間には、ダイオードD3とD6によるダイオードアーム対DA3の外側端子が接続され、その中点端子は直流単電源b21とb22との接続点に接続されている。

このような構成において、半導体スイッチQ1〜Q4をオンとし、Q5〜Q8をオフにすると、交流出力端子Uには＋2Eレベルの電圧が出力され、半導体スイッチQ2〜Q5をオンとし、Q 1，Q6〜Q8をオフにすると、交流出力端子Uには1Eレベルの電圧が出力される。同様に、半導体スイッチQ3〜Q6をオンとし、Q1，Q2，Q7およびQ8をオフにすると、交流出力端子Uにはゼロレベルの電圧がそれぞれ出力される。

また、半導体スイッチQ4〜Q7をオンとし、Q1〜Q3およびQ8をオフにすると、交流出力端子Uには−1Eレベルの電圧が出力され、半導体スイッチQ5〜Q8をオンとし、Q1〜Q4をオフにすると、交流出力端子Uには−2Eレベルの電圧が出力される。
以上のように、各半導体スイッチQ1〜Q8のオン・オフを調節することにより、交流出力端子Uには互いに異なる５レベルの電圧（2E，1E，0，−1E，−2E ）を出力することができる。

特開２００６−２７１０４２号公報

ところで、図７に示すものでは、直流組電源BA2から交流出力端子Uの間で、出力電流（単に電流ともいう）が通過する半導体スイッチの数が最大で４個となる。そのため、半導体スイッチにおける定常オン損失が大きくなり、装置全体の効率低下を招き、小型・低価格化が困難になるという問題がある。
また、交流出力端子Uから出力される電圧，電流が正負対称な交流波形の場合においても、直流単電源b11とb12の分担する電力は原理的に同じとならないため、各々独立した直流電源を必要とする。この点は、b21とb22についても同様である。そのため、入力となる直流組電源BA2には、独立に電力を供給できる４つの単電源b11〜b22を必要とするため、装置を製作する上で大きな制約となってしまう。

このような直流電源のアンバランスの問題については、たとえばIEEE-PESC95のカンファレンスレコードpp1144~1150の「A multi-level voltage-source converter system with balanced DC voltage」に紹介されている。
従って、この発明の課題は、電流が通過する半導体スイッチの数を従来よりも少なくして発生する損失を低減することにある。また、直流入力電源として２つの単電源でも動作できるようにし、運用上の制約を改善することにある。

上記のような課題を解決するため、請求項１の発明では、２つに分割された３つの端子を備え、ゼロを含む互いに異なる３つの電圧レベルを持つ入力直流電源から５つの電圧レベルを生成し、その５つの電圧レベルを任意に選択して出力可能な５レベルインバータにおいて、
半導体デバイスからなるアームを２つ直列に組み合わせて構成される第１，第２および第３のアーム対と、半導体デバイスを組み合わせて構成される交流スイッチとを備え、
前記直流電源の電位が最も高い第１直流端子と中間電位となる第２直流端子との間には前記第１アーム対を接続し、前記第２直流端子と電位が最も低い第３直流端子との間には前記第２アーム対を接続し、前記第１アーム対の中点端子と前記第２アーム対の中点端子との間には前記第３アーム対を接続し、さらに、この第３アーム対と並列に２つのコンデンサを直列接続した直列コンデンサ回路を接続し、かつ、この直列コンデンサ回路の中間接続点と前記第３アーム対の中間端子との間に前記交流スイッチを接続し、第３アーム対の中間端子を出力端子とすることを特徴とする。

上記請求項１の発明においては、前記直列コンデンサ回路の一端と前記第１アーム対の中間端子との間に接続される第１巻線と、前記直列コンデンサ回路の他端と前記第２アーム対の中間端子との間に接続される第２巻線とからなる結合リアクトルを設け、前記直流電源から前記第１アーム対，前記直列コンデンサ回路および前記第２アーム対を介して流れる直列コンデンサ回路への突入電流成分の抑制を図ることができる（請求項２の発明）。
また、請求項１または２の発明においては、前記直列コンデンサ回路を構成する２つのコンデンサの各電圧を等しく保つための電圧バランス回路を設けることができる（請求項３の発明）。

さらに、請求項３の発明においては、前記電圧バランス回路を、前記直列コンデンサ回路と並列に接続され、半導体デバイスからなるアームを２つ直列に組み合わせて構成される第４アーム対と、この第４アーム対の中点端子と前記直列コンデンサ回路の中点端子間に接続されたリアクトルとから構成することができる（請求項４の発明）。これら請求項１〜４の発明においては、前記交流スイッチを、半導体デバイスからなるアームを逆直列に接続して構成することができ（請求項５の発明）、または、前記交流スイッチを、逆耐圧のある半導体デバイスを逆並列接続して構成することができる（請求項６の発明）。

この発明によれば、入力となる直流電源から交流出力の間で、電流が通過する半導体スイッチの数を最大３個にしたので、損失が低減され、結果的に装置の高効率化・低価格化・小型化が可能となる。また、入力直流電源が単電源２つを組み合わせて構成されていることから、通常の３レベルインバータと同等の条件で、５レベルインバータを提供することが可能となる。

この発明の実施の形態を示す回路図図１の変形例を示す回路図図２の第１変形例を示す回路図図２の第２変形例を示す回路図図２の第３変形例を示す回路図図１〜図５の動作を説明する波形図５レベルインバータの従来例を示す回路図

図１はこの発明の実施の形態を示す回路図である。
ここでは、各々が2Eの電圧を持つ直流単電源b1とb2を、直列に接続して直流組電源BA1が構成される。直流組電源BA1の正極と中間端子との間には、半導体スイッチQ1，Q2からなるアーム対QA1の外側端子が接続され、その中間端子と負極との間には、半導体スイッチQ3，Q4からなるアーム対QA2の外側端子が接続される。

また、アーム対QA1とQA2の中点端子間には、半導体スイッチQ5，Q6からなるアーム対QA3の外側端子が接続され、その中点端子が交流出力点Uとなっている。さらに、アーム対QA3の外側端子と並列にコンデンサC1，C2からなる直列コンデンサ回路CA1が接続され、このコンデンサC1とC2の中間接続点とQA3の中点端子との間には、半導体スイッチQ11，Q12からなる交流スイッチSW1が接続されている。

図１の回路において、半導体スイッチQ1，Q5をオンとし、Q２，Q６およびSW1のQ12をオフにすると、交流出力点Uには+2Eの電圧が出力され、このとき出力電流が通過する半導体スイッチはQ1，Q5の２個となる。さらに、このときQ4をオフしQ3をオンしておくことで、QA1~ QA3のなかでオフしている交流スイッチSW1のQ12にかかる電圧は、コンデンサC1の電圧にクランプされる。また、このときQ1およびQ3がオンしているため、直列コンデンサ回路CA1の電圧は単電源b1の電圧と同じ2Eに保たれる。この状態から、次に交流スイッチSW1を全オンとしQ5をオフすると、交流出力点UにはコンデンサC2の電圧+VC2が出力され、このとき出力電流が通過する半導体スイッチはQ3，Q11，Q12の３個となる。また、QA1~ QA3のなかでオフしている半導体スイッチにかかる電圧は最大2Eでクランプされる。

次に、Q2，Q5をオンまたはQ3，Q6をオンとし、Q1，Q4およびスイッチSW1をオフすると、交流出力点Uにはゼロ電圧が出力され、このとき出力電流が通過する半導体スイッチはQ2，Q5またはQ3，Q6の２個となる。さらに、このときQ1をオフし、Q2をオンしておくことで、QA1~ QA3のなかでオフしている半導体スイッチにかかる電圧は、最大2Eでクランプされる。同様に、オフしている交流スイッチSW1にかかる電圧は、コンデンサC1またはC2の電圧にクランプされる。

半導体スイッチQ4，Q6をオンとしQ3，Q5およびSW1をオフすると、交流出力点Uには-2Eの電圧が出力され、このとき出力電流が通過する半導体スイッチQ4，Q6の２個となる。また、Q1をオフし Q2をオンしておくことで、QA1~ QA3のなかでオフしている半導体スイッチにかかる電圧は最大2Eでクランプされ、同様にオフしている交流スイッチSW1のQ11にかかる電圧はコンデンサC2の電圧VC2にクランプされる。このときQ2およびQ4がオフしているため、直列コンデンサ回路CA1の電圧はb2の電圧と同じ2Eに保たれている。

上記の状態から交流スイッチSW1をオンさせQ6をオフさせると、交流出力点UにはコンデンサC1の電圧-VC1が出力され、このとき出力電流が通過する半導体スイッチQ11，Q12，Q4または Q11，Q12，Q3の３個となる。また、QA1~ QA3のなかでオフしている半導体スイッチにかかる電圧は最大2Eでクランプされる。
以上の一連の動作により、交流出力点Uには+2E，+ VC2，0，-VC1，-2Eの５つのレベルの電圧出力が可能となる。

このときの半導体スイッチQ1~ Q 6，Q11，Q12のオン・オフパターン、および交流出力点Uの電圧波形を図６に示す。ここで、コンデンサC1， C2の容量が同じで、各半導体スイッチQ1 とQ4，Q2とQ3，Q 5とQ6 ，Q11とQ12の各動作が図６に示すように正負の期間で対称のときは、交流出力点Uの電圧および交流出力電流は、ともに正負対称となる。その結果、コンデンサC1， C2の各電圧VC1，VC2は平均的には同じ電圧で1Eとなり、上記交流出力点Uの電圧は+2E，+ VC2=+1E，0，-VC1=-1E，-2Eとなる。

図２に図１の変形例を示す。図１との相違は、交流スイッチSW1を構成する半導体スイッチQ11 とQ12の逆直列接続を、逆阻止形IGBTによるQ21 とQ22の逆並列接続に変更した点にある。この変更により動作機能に変わりは無く、図１と全く同様の動作を行なう。ただ、SW1を出力電流が通過する場合に、図１ではQ11とQ12の両方を通過するのに対し、図２ではQ21またはQ22のいずれか一方しか通過しない。その結果、５レベルインバータ全体としては、出力電流が通過する半導体スイッチ（逆阻止形IGBTを含む）が最大３個から２個と少なくなるため、さらなる高効率化が可能になる。

図３に図２の第１変形例を示す。図２との相違は、直列コンデンサ回路CA1とアーム対QA1，QA2との間に、結合リアクトルL1の巻線La，Lbをそれぞれ接続した点にある。なお、図３の回路動作は図２と同様なので、説明は省略する。ただ、図２では、図６に示すように、a点およびb点のタイミングでQ1〜Q4のスイッチング動作により、直列コンデンサ回路CA1は単電源b1またはb2に接続先が切り替わることになる。このとき、b1とb2の電圧に僅かでも差があると、直列コンデンサ回路CA1にはその電位差に起因する突入電流が生じることになる。

そのため、図３示すように結合リアクトルL1を挿入することで、直列コンデンサ回路CA1への突入電流を抑制するようにしている。さらに、リアクトルL1を巻線La，Lbによる結合リアクトル構成とすることで、直列コンデンサ回路CA1への突入電流に対するインピーダンスを高めてその抑制効果を上げ、出力Uに対する出力インピーダンスを低減する。
また、b1＞b2なる電圧条件で、図６のa点またはb点のタイミングでQ1とQ2のオン・オフを単純に切り替えるのではなく、Q1またはQ2をPWM制御することでb1，b2およびCA1の各電圧差による突入電流を完全に抑制することが可能となる。同様に、b2＞b1の場合はQ3，Q4 のPWM制御により突入電流の抑制が可能となる。

図４に図２の第２変形例を示す。図２との相違は、直列コンデンサ回路CA1のコンデンサC1， C2の各電圧をバランスさせるために、Q7，Q8およびリアクトルL2からなる電圧バランス回路VB1を付加した点にある。
すなわち、交流出力点Uに接続される交流側負荷の特性に起因して、交流出力電流に直流成分が存在する場合、コンデンサC1， C2の電圧バランスが崩れることがある。このとき、例えば電圧バランス回路VB1のQ7，Q8を交互に同じ時間比率でオン・オフさせることでC1， C2の電圧を同じに保つことが可能となる。
図５に図２の第３変形例を示す。これは、図４の回路に電圧バランス回路VB1を付加したもので、その動作は図４と同様なので説明は省略する。

b1，b2，b11~b22…直流単電源
BA1，BA2…直流組電源
Q1〜Q8、Q11，Q12…半導体スイッチ素子
QA1〜QA3…アーム対
Q21，Q22…逆阻止IGBT
SW1…交流スイッチ
L1…結合リアクトル
La，Lb…結合リアクトル巻線
L2…リアクトル
VB1…電圧バランス回路

Claims

２つに分割された３つの端子を備え、ゼロを含む互いに異なる３つの電圧レベルを持つ入力直流電源から５つの電圧レベルを生成し、その５つの電圧レベルを任意に選択して出力可能な５レベルインバータにおいて、
半導体デバイスからなるアームを２つ直列に組み合わせて構成される第１，第２および第３のアーム対と、半導体デバイスを組み合わせて構成される交流スイッチとを備え、
前記直流電源の電位が最も高い第１直流端子と中間電位となる第２直流端子との間には前記第１アーム対を接続し、前記第２直流端子と電位が最も低い第３直流端子との間には前記第２アーム対を接続し、前記第１アーム対の中点端子と前記第２アーム対の中点端子との間には前記第３アーム対を接続し、さらに、この第３アーム対と並列に２つのコンデンサを直列接続した直列コンデンサ回路を接続し、かつ、この直列コンデンサ回路の中間接続点と前記第３アーム対の中間端子との間に前記交流スイッチを接続し、第３アーム対の中間端子を出力端子とすることを特徴とする５レベルインバータ。
前記直列コンデンサ回路の一端と前記第１アーム対の中間端子との間に接続される第１巻線と、前記直列コンデンサ回路の他端と前記第２アーム対の中間端子との間に接続される第２巻線とからなる結合リアクトルを設け、前記直流電源から前記第１アーム対，前記直列コンデンサ回路および前記第２アーム対を介して流れる直列コンデンサ回路への突入電流成分の抑制を図ることを特徴とする請求項１に記載の５レベルインバータ。
前記直列コンデンサ回路を構成する２つのコンデンサの各電圧を等しく保つための電圧バランス回路を設けることを特徴とする請求項１または２に記載の５レベルインバータ。
前記電圧バランス回路を、前記直列コンデンサ回路と並列に接続され、半導体デバイスからなるアームを２つ直列に組み合わせて構成される第４アーム対と、この第４アーム対の中点端子と前記直列コンデンサ回路の中点端子間に接続されたリアクトルとから構成することを特徴とする請求項３に記載の５レベルインバータ。
前記交流スイッチを、半導体デバイスからなるアームを逆直列に接続して構成することを特徴とする請求項１〜４のいずれか１つに記載の５レベルインバータ。
前記交流スイッチを、逆耐圧のある半導体デバイスを逆並列接続して構成することを特徴とする請求項１〜５のいずれか１つに記載の５レベルインバータ。