JP2011071677A - 増幅回路 - Google Patents

Abstract

【課題】出力トランジスタに直列にトランジスタを接続し、このトランジスタに入力信号を入力すると共に、このトランジスタによって出力トランジスタをドライブするカスコード構成の増幅回路では、出力トランジスタのベース電位は固定されていた。このため、電源電圧が高くなると出力トランジスタの消費電力が増大し、その規格を越えてしまうという課題があった。本発明は、電源電圧が高くなっても出力トランジスタの消費電力が増大しない増幅回路を提供することを目的にする。
【解決手段】電源電圧が入力され、この電源電圧に基づいて出力トランジスタのベース電位を決定すると共に、電源電圧の変動に連動して、前記出力トランジスタのベース電位を変化させる電圧帰還回路を具備した。電源電圧が高くなると出力トランジスタのベース電位も高くなるので、出力トランジスタの消費電力を低減することができる。
【選択図】図１

Description

本発明は、電源電圧変動の影響を受け難い増幅回路に関し、特に伝送すべき信号に基づいて光の強度や周波数を変調するＬＮ変調器の増幅段や広帯域増幅回路のような、大振幅出力が必要な増幅器に用いて好適な増幅回路に関するものである。

図３に、ＬＮ変調器等に用いられる、カスコード構成の増幅回路を示す。図３において、端子１０、１１にはそれぞれ電源電圧ＶＣＣ１、ＶＣＣ２が印加される。出力トランジスタ１２のコレクタは端子１１に接続され、そのエミッタはトランジスタ１３のコレクタに接続される。

トランジスタ１３のベースには端子１４が接続され、この端子１４には入力信号ＩＮが印加される。また、トランジスタ１３のエミッタは、抵抗１５を介して共通電位点に接続される。

抵抗１６は端子１０と出力トランジスタ１２のベース間に接続される。１７〜１９はそれぞれそのコレクタとベースが接続されたトランジスタである。トランジスタ１７〜１９は直列接続され、この直列回路は出力トランジスタ１２のベースと共通電位点の間に接続される。出力トランジスタ１２のベース電位はトランジスタ１７〜１９によって決定され、電源電圧ＶＣＣ１、ＶＣＣ２が変動しても変化しない。

出力トランジスタ１２のコレクタは端子２０に接続される。この増幅回路の出力信号ＯＵＴは、端子２０から取られる。トランジスタ１３は入力信号ＩＮでドライブされ、このトランジスタ１３によって出力トランジスタ１２がドライブされる。出力トランジスタ１２は入力信号ＩＮを増幅して出力するトランジスタであり、消費電力が大きい。

このようなカスコード構成の回路では、トランジスタ１３は電圧を増幅しないので、ミラー効果が発生しないという特徴がある。また、トランジスタ１３によって出力トランジスタ１２をドライブするので、端子１４から見た入力インピーダンスを高くすることができるという特徴もある。

そこで、特許文献１では簡単な回路構成で待機モード時の増幅回路の消費電力を低減する増幅回路の提案が行われている。

特開２００６−１０１０５４号公報

しかしながら、このような増幅回路には、次のような課題があった。出力トランジスタ１２のベース電位は固定されているので、電源電圧が変動しても出力トランジスタ１２のベース電位は変化しない。このため、電源電圧ＶＣＣ１、ＶＣＣ２が高くなると、出力トランジスタ１２の消費電力が増大してしまうという課題があった。

前述したように、出力トランジスタ１２は消費電力が大きいので、電源電圧ＶＣＣ１、ＶＣＣ２の変動が大きいと、出力トランジスタ１２の消費電力がその規格を上回ってしまう。このため、その特性が劣化し、甚だしい場合には破損してしまうという課題があった。

本発明の目的は、出力トランジスタのベース電位を電源電圧の変動に連動して変化させることにより、消費電力の増加を抑制することができる増幅回路を実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
入力信号が入力される第１のトランジスタと、この第１のトランジスタによってドライブされる出力トランジスタを具備した増幅回路において、
電源電圧が入力され、この電源電圧に基づいて前記出力トランジスタのベース電位を決定すると共に、前記電源電圧が変化したときに、この電源電圧変化に連動して前記出力トランジスタのベース電位を変化させる電圧帰還回路
を具備したものである。電源電圧が高くなっても、出力トランジスタの消費電力は増加しない。

請求項２記載の発明は、請求項１に記載の発明において、
前記電圧帰還回路を、
そのコレクタが前記出力トランジスタのベースに接続される第２のトランジスタと、
前記第２のトランジスタのエミッタと共通電位点の間に配置される第１の抵抗と、
前記電源電圧を分圧して、前記第２のトランジスタのベース電位を決定する第２の抵抗
で構成したものである。構成が簡単になる。

本発明によれば以下のような効果がある。
第１のトランジスタに入力信号を入力し、この第１のトランジスタによって出力トランジスタをドライブする、いわゆるカスコード構成の増幅器において、電源電圧が入力される電圧帰還回路によって出力トランジスタのベース電位を決定し、かつこのベース電位を電源電圧に連動して変化させるようにした。

電源電圧が高くなると、それに従って出力トランジスタのベース電位も高くなるので、出力トランジスタの消費電力を抑制することができるという効果がある。

このため、電圧変動が大きな電源を用いても、出力トランジスタの消費電力が増大してその規格を越えることがなくなる。従って、増幅回路の動作が不安定になることがなく、かつ出力トランジスタの規格を越えることがないので、寿命が短くなることもなくなるという効果もある。

本発明の一実施例を示した構成図である。 本発明の一実施例の特性を示す特性図である。 従来の増幅回路の構成図である。

以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る増幅回路の一実施例を示した構成図である。なお、図３と同じ要素には同一符号を付し、説明を省略する。図１において、出力トランジスタ１２とトランジスタ１３は直列に接続され、トランジスタ１３には入力信号ＩＮが入力される。トランジスタ１３は第１のトランジスタに相当する。

３０は電圧帰還回路であり、トランジスタ１７〜１９の代わりに用いられる。電圧帰還回路３０は、抵抗３１、３２、３４、およびトランジスタ３３で構成される。トランジスタ３３は第２のトランジスタに、抵抗３４は第１の抵抗に、抵抗３１、３２は第２の抵抗に相当する。

抵抗３１と３２は直列接続され、抵抗３１の他端は抵抗１６の一端と出力トランジスタ１２のベースの接続点に、抵抗３２の他端は共通電位点に接続される。トランジスタ３３のベースは抵抗３１と３２の接続点に接続され、そのコレクタは抵抗３１と１６の接続点に接続される。トランジスタ３３のエミッタには抵抗３４の一端が接続され、この抵抗３４の他端は共通電位点に接続される。

端子１０と１１には、それぞれ電源電圧ＶＣＣ１、ＶＣＣ２が印加される。また、端子１４には入力信号ＩＮが入力され、出力信号は端子２０から取られる。トランジスタ１３は入力信号ＩＮによって制御され、このトランジスタ１３は出力トランジスタ１２をドライブする。

次に、この実施例の動作を説明する。トランジスタ３３のベースには、抵抗１６、３１、３２で分圧された電源電圧ＶＣＣ１が印加されるので、トランジスタ３３には、それに応じたコレクタ電流が流れる。このため、出力トランジスタ１２のベース電位は一定になる。

電源電圧ＶＣＣ１、ＶＣＣ２が正常値の時に、出力トランジスタ１２のベース電位が図３の回路と同じになるように、抵抗１６、３１、３２、３４の値を選択する。例えば、抵抗１６、３１、３２、３４として、それぞれ１３１６Ω、６０００Ω、２２００Ω、３６６．６Ωを用いる。

電源電圧ＶＣＣ１、ＶＣＣ２が変化すると、端子１０の電圧が変化する。端子１０の電圧が大きくなるとトランジスタ３３のベース電位が上昇し、そのコレクタ電流、すなわち抵抗３４に流れる電流が増加する。

このため、トランジスタ３４のエミッタ電位が上昇し、出力トランジスタ１２のベース電位が高くなる。すなわち、出力トランジスタ１２のベース電位は、電源電圧に連動して変化する。従って、出力トランジスタ１２の消費電力は小さくなる。

このように、電源電圧の変動に連動させて出力トランジスタ１２のベース電位を変化させることにより、出力トランジスタ１２の消費電力を抑えることができる。このため、出力トランジスタ１２の消費電力がその規格を上回ることがなくなる。

この実施例では、電圧帰還回路３０をトランジスタ３３で構成されたエミッタ接地回路で構成するようにした。このため、大振幅出力が必要な場合でも、出力トランジスタ１２に安定したベース電位を供給することができる。

図２に、図１実施例と図３従来例による増幅回路の利得特性のシミュレーション結果を示す。図２（Ａ）は図１実施例、同図（Ｂ）は図３従来例のシミュレーション結果であり、いずれも横軸は周波数（ＧＨｚ）、縦軸は利得（ｄＢ）である。

この図からわかるように、図１実施例と図３従来例では利得の絶対値およびその周波数特性はほぼ同じである。従って、図３の増幅回路の代わりに図１の増幅回路を用いることができる。

なお、図１実施例では電圧帰還回路としてトランジスタ３３と抵抗３１、３２、３４を用いた回路を用いたが、この回路に限定されることはない。要は、電源電圧が変動したときに、この変動に連動して出力トランジスタ１２のベース電位を変化させ、出力トランジスタ１２の消費電力を抑える構成であればよい。

また、図１実施例では出力トランジスタ１２、トランジスタ１３、３３としてバイポーラ型のトランジスタを用いたが、ＦＥＴ（Field Effect Transistor）であってもよい。本発明によるトランジスタは、ＦＥＴを含むものとする。

１０、１１、１４、２０ 端子
１２ 出力トランジスタ
１３、３３ トランジスタ
１５、１６、３１、３２、３４ 抵抗
３０ 電圧帰還回路

Claims (2)

1. 入力信号が入力される第１のトランジスタと、この第１のトランジスタによってドライブされる出力トランジスタを具備した増幅回路において、
   電源電圧が入力され、この電源電圧に基づいて前記出力トランジスタのベース電位を決定すると共に、前記電源電圧が変化したときに、この電源電圧変化に連動して前記出力トランジスタのベース電位を変化させる電圧帰還回路
   を具備したことを特徴とする増幅回路。
2. 前記電圧帰還回路は、
   そのコレクタが前記出力トランジスタのベースに接続される第２のトランジスタと、
   前記第２のトランジスタのエミッタと共通電位点の間に配置される第１の抵抗と、
   前記電源電圧を分圧して、前記第２のトランジスタのベース電位を決定する第２の抵抗
   で構成されることを特徴とする請求項１記載の増幅回路。

Images