JP2011069809A - 制御システム及びそれに用いる半導体素子 - Google Patents
制御システム及びそれに用いる半導体素子 Download PDFInfo
- Publication number
- JP2011069809A JP2011069809A JP2010123792A JP2010123792A JP2011069809A JP 2011069809 A JP2011069809 A JP 2011069809A JP 2010123792 A JP2010123792 A JP 2010123792A JP 2010123792 A JP2010123792 A JP 2010123792A JP 2011069809 A JP2011069809 A JP 2011069809A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- control system
- current
- semiconductor chip
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L2240/00—Control parameters of input or output; Target parameters
- B60L2240/40—Drive Train control parameters
- B60L2240/44—Drive Train control parameters related to combustion engines
- B60L2240/441—Speed
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L2240/00—Control parameters of input or output; Target parameters
- B60L2240/40—Drive Train control parameters
- B60L2240/44—Drive Train control parameters related to combustion engines
- B60L2240/445—Temperature
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L2240/00—Control parameters of input or output; Target parameters
- B60L2240/40—Drive Train control parameters
- B60L2240/48—Drive Train control parameters related to transmissions
- B60L2240/486—Operating parameters
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2510/00—Input parameters relating to a particular sub-units
- B60W2510/06—Combustion engines, Gas turbines
- B60W2510/0638—Engine speed
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2510/00—Input parameters relating to a particular sub-units
- B60W2510/06—Combustion engines, Gas turbines
- B60W2510/0676—Engine temperature
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2540/00—Input parameters relating to occupants
- B60W2540/10—Accelerator pedal position
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2540/00—Input parameters relating to occupants
- B60W2540/16—Ratio selector position
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
【課題】高精度電流検出手段を1チップのLSIに内蔵でき、しかも、低コストで実現できる制御システム及びそれに用いる半導体素子を提供することにある。
【解決手段】駆動回路24−1,24−4は、同一の半導体チップ1の内部に設けられる。複数の駆動回路24−1,24−4は、それぞれ、負荷に流れる電流を検出するとともに、同一のプロセスにより、半導体チップ1内に設けられた電流検出用シャント抵抗Rs1,Rs4と、電流検出用シャント抵抗と同一のプロセスにより、半導体チップ1内に設けられたダミー抵抗Rdと、半導体チップ1に外付けされるとともに、ダミー抵抗Rdに接続される校正基準2とを備える。また、補正手段10は、ダミー抵抗Rd及び校正基準2を用いて、電流検出用シャント抵抗Rs1,Rs4に流れる電流値を補正する。
【選択図】図1
【解決手段】駆動回路24−1,24−4は、同一の半導体チップ1の内部に設けられる。複数の駆動回路24−1,24−4は、それぞれ、負荷に流れる電流を検出するとともに、同一のプロセスにより、半導体チップ1内に設けられた電流検出用シャント抵抗Rs1,Rs4と、電流検出用シャント抵抗と同一のプロセスにより、半導体チップ1内に設けられたダミー抵抗Rdと、半導体チップ1に外付けされるとともに、ダミー抵抗Rdに接続される校正基準2とを備える。また、補正手段10は、ダミー抵抗Rd及び校正基準2を用いて、電流検出用シャント抵抗Rs1,Rs4に流れる電流値を補正する。
【選択図】図1
Description
本発明は、制御対象に流す電流を制御する制御システム及びそれに用いる半導体素子に係り、特に、制御対象に流す電流を検出する検出抵抗を備えるものに好適な制御システム及びそれに用いる半導体素子に関する。
各種制御対象が電子制御されるに従って、電気信号を機械的運動や油圧に変換するためにモータやソレノイドなどの電動アクチュエータが広く用いられるようになっている。これらの電動アクチュエータ高精度に制御するためには、高精度な電流検出が必須である。ここで、電流検出回路をICチップ内に内蔵することによって制御装置の小型化、低価格化がはかれる。
電流検出回路をICチップ内に内蔵するために、ICチップ内に電流検出用抵抗を内蔵するものが知られている(例えば、特許文献1,特許文献2参照)。このように構成することで、電流検出のための外付け部品を削減でき、装置の小型化、低価格化が可能となる。
しかしながら、電流制御のためには、制御の目的とする精度に見合った電流検出精度が要求されるにも拘わらず、特許文献1,2に記載の方式では、電流検出精度が低いという問題がある。すなわち、ICチップ内に形成され抵抗の値は、プロセスのばらつきにより数十%の絶対誤差を伴い、絶対誤差を小さくしようとすれば、プロセス管理,選別,トリミングに大きなコストがかかり、結果としてチップ内に内蔵するコスト面でのメリットが相殺される。
本発明の目的は、高精度電流検出手段を1チップのLSIに内蔵でき、しかも、低コストで実現できる制御システム及びそれに用いる半導体素子を提供することにある。
(1)上記目的を達成するために、本発明は、負荷に流す電流を制御する制御指令を出力する制御手段と、該制御手段からの制御指令に基づいて前記負荷に流す電流を制御する駆動回路とを有する制御システムであって、前記駆動回路は、複数個備えられるとともに、同一の半導体チップ内に設けられ、前記複数の駆動回路は、それぞれ、負荷に流れる電流を検出するとともに、同一のプロセスにより、前記半導体チップ内に設けられた電流検出用シャント抵抗と、前記電流検出用シャント抵抗と同一のプロセスにより、前記半導体チップ内に設けられたダミー抵抗と、前記半導体チップに外付けされるとともに、前記ダミー抵抗に接続される校正基準と、前記ダミー抵抗及び前記校正基準を用いて、前記電流検出用シャント抵抗に流れる電流値を補正する補正手段を備えるようにしたものである。
かかる構成により、高精度電流検出手段を1チップのLSIに内蔵でき、しかも、低コストで実現できるものとなる。
(2)上記(1)において、好ましくは、前記ダミー抵抗は、複数の同一形状を有する抵抗要素を複数個直列接続して構成するものである。
(3)上記(2)において、好ましくは、前記電流検出用シャント抵抗は、前記抵抗要素を複数個並列接続して構成するものである。
(4)上記(1)において、好ましくは、前記校正基準は、校正用基準抵抗,若しくは定電流源である。
(5)上記(1)において、好ましくは、前記駆動回路は、出力駆動半導体素子と、電流検出半導体素子とを備え、前記出力駆動半導体素子と前記電流検出半導体素子との制御信号入力端子は、前記制御手段に接続され、前記出力駆動半導体素子と前記電流検出半導体素子の第1の電流入出力端子同士が並列接続され、前記電流検出半導体素子の第2の電流入出力端子は、前記電流検出用シャント抵抗の第1の端子に接続されるようにしたものである。
(6)上記(5)において、好ましくは、前記駆動回路は、演算増幅回路を備え、前記電流検出半導体素子の第2の電流入出力端子が、前記演算増幅回路の負側入力端子に接続され、前記出力駆動半導体素子の第2の電流入出力端子が、前記演算増幅回路の正側入力端子に接続され、前記電流検出用シャント抵抗の第2の端子が、前記演算増幅回路の出力端子に接続されるようにしたものである。
(7)上記(6)において、好ましくは、前記演算増幅回路は、第1の演算増幅器と、第2の演算増幅器とを備え、前記第2の演算増幅器の正側入力端子には第1のキャパシターが接続され、負側入力端子には第2のキャパシターが接続され、前記第1の演算増幅器は、第1の動作フェーズには、基準電位に対する前記演算増幅回路の負側入力端子の電位を増幅して前記第1のキャパシターに充電し、第2の動作フェーズには、正側入力端子の電位を増幅して前記第2のキャパシターに充電し、前記第1の動作フェーズと前記第2の動作フェーズとを交互に繰り返すようにしたものである。
(8)上記(7)において、好ましくは、前記第1の演算増幅器の増幅率は、前記第2の演算増幅器の増幅率よりも大きいものである。
(9)上記(5)において、好ましくは、前記出力駆動半導体素子は、上アーム側に設けられ、前記上アームと直列接続される下アーム側に設けられた第2の出力半導体素子を備えるようにしたものである。
(10)上記(1)において、好ましくは、前記補正手段は、前記ダミー抵抗の両端電圧Vdの変換結果であるVd*の値によって係数Kを決定する係数算出器と、該係数算出器のより決定された係数Kを前記電流検出用シャント抵抗の両端電圧に乗ずる乗算器とを備えるようにしたものである。
(11)上記(1)において、好ましくは、前記補正手段は、前記電流検出用シャント抵抗の両端電圧をディジタル信号に変換するA/D変換器を備え、前記ダミー抵抗の両端電圧は、前記A/D変換器の基準電圧として、前記A/D変換器のVref入力端子に入力するようにしたものである。
(12)上記(1)において、好ましくは、前記制御手段は、前記半導体チップに内蔵されているものである。
(13)上記(1)において、好ましくは、前記制御手段は、前記半導体チップの外部に設けられているものである。
(14)また、上記目的を達成するために、本発明は、負荷に流す電流を制御する制御指令を出力する制御手段と、該制御手段からの制御指令に基づいて前記負荷に流す電流を制御する駆動回路とを有する制御システムに用いられる半導体素子であって、前記半導体素子は、その同一の半導体チップ内に設けられた複数の前記駆動回路と、前記複数の駆動回路にそれぞれ設けられ、負荷に流れる電流を検出するとともに、同一のプロセスにより、前記半導体チップ内に設けられた電流検出用シャント抵抗と、前記電流検出用シャント抵抗と同一のプロセスにより、前記半導体チップ内に設けられたダミー抵抗と、前記半導体チップに外付けされるとともに、前記ダミー抵抗に接続される校正基準を接続可能な接
続端子と、前記ダミー抵抗及び前記校正基準を用いて、前記電流検出用シャント抵抗に流れる電流値を補正する補正手段を備えるようにしたものである。
続端子と、前記ダミー抵抗及び前記校正基準を用いて、前記電流検出用シャント抵抗に流れる電流値を補正する補正手段を備えるようにしたものである。
かかる構成により、高精度電流検出手段を1チップのLSIに内蔵でき、しかも、低コストで実現できるものとなる。
(15)また、上記目的を達成するために、本発明は、同一半導体チップ上に同一プロセスで少なくとも2つの抵抗器を形成し、一方の第1の抵抗器は外部に接続する手段を有し、他方の第2の抵抗器は同一半導体チップ内の回路に接続するようにしたものである。
かかる構成により、高精度電流検出手段を1チップのLSIに内蔵でき、しかも、低コストで実現できるものとなる。
(16)上記(15)において、好ましくは、前記第1の抵抗器の値を計測する計測手段と、該計測手段による計測結果に基づき、前記第2の抵抗器の値を補正する手段を同一半導体チップ上に有するものである。
において、
(17)上記(15)の半導体素子を用いた制御システムにおいて、好ましくは、前記第1の抵抗器の値を計測する計測手段と、該計測手段による計測結果に基づき、前記第2の抵抗器の値を補正する手段を同一半導体チップ上に有するようにしたものである。
において、
(17)上記(15)の半導体素子を用いた制御システムにおいて、好ましくは、前記第1の抵抗器の値を計測する計測手段と、該計測手段による計測結果に基づき、前記第2の抵抗器の値を補正する手段を同一半導体チップ上に有するようにしたものである。
(18)上記(15)において、好ましくは、前記第1の抵抗器外部に接続する手段を介しては外部の校正基準に接続される。
(19)上記(18)において、好ましくは、前記校正基準は、抵抗器,若しくは定電圧源,又は定電流源である。
(20)上記(15)において、好ましくは、前記第2の抵抗器は、電流検出用シャント抵抗,若しくは入力電圧を分圧する分圧抵抗,又は増幅器の利得を決定するフィードバック抵抗である。
本発明によれば、高精度電流検出手段を1チップのLSIに内蔵でき、しかも、低コストで実現できるものとなる。
以下、図1〜図9を用いて、本発明の第1の実施形態による制御システム及びそれに用いる半導体素子の構成及び動作について説明する。
最初に、図1を用いて、本実施形態による制御システムの構成について説明する。
図1は、本発明の第1の実施形態による制御システムの構成を示すブロック図である。
本実施形態による制御システムとして、ここでは、オートマチックトランスミッション制御システムを一例として説明する。
エンジンからの駆動出力はオートマチックトランスミッション74の入力軸に加えられ、トルクコンバータ72を介して変速機74に伝えられる。変速機74からの駆動出力は、駆動軸を介して作動ギアを介して車輪に伝えられる。
本実施形態によるオートマチックトランスミッション制御システムは、ポンプ70から供給されるオイルを、複数のソレノイド5−1,5−4を介して複数のクラッチC1,C4に供給し、クラッチC1,C4の開放・締結を制御することで、変速制御するものである。図示の例では、クラッチは、4個備えられているものとし、ここでは、2個のクラッチC1,C4のみを図示している。
本実施形態によるオートマチックトランスミッション制御システムは、半導体チップ1と、半導体チップ1から出力される駆動電流により駆動される複数のソレノイド5−1,5−4と、半導体チップ1に外付けされた校正用基準抵抗Rrefとを備えている。校正用基準抵抗Rrefは、誤差の小さい高精度な抵抗である。複数のソレノイド5−1,5−4は、それぞれ、複数のクラッチC1,C4に対応して設けられている。すなわち、クラッ
チが4個の場合には、ソレノイドも4個備えられる。ソレノイド5−1,5−4は、誘導性負荷である。
チが4個の場合には、ソレノイドも4個備えられる。ソレノイド5−1,5−4は、誘導性負荷である。
半導体チップ1は、制御手段6と、複数の駆動回路20−1,20−4と、ダミー抵抗Rdと、電圧源Vaccを備えている。複数の駆動回路20−1,20−4は、それぞれ、複数のソレノイド5−1,5−4と対応して設けられている。すなわち、ソレノイドが4個の場合には、駆動回路も4個備えられる。複数の駆動回路20−1,20−4は、それぞれ、ソレノイド5−1,5−4に流れる電流を検出するための電流検出抵抗Rs1,Rs4を備えている。ダミー抵抗Rd及び電流検出用シャント抵抗Rs1,Rs4は、同一のプロセスにより半導体チップ1の内部に形成された抵抗であり、拡散抵抗やポリシリコンの抵抗からなる。なお、駆動回路20−1,20−4の構成については後述する。
制御手段6には、エンジン回転数センサ81,シフトレバー位置センサ82,アクセルペダル位置センサ83,水温センサ84などからの信号が入力する。制御手段6は、これらの信号に基づき、駆動回路20−1,20−4に制御指令を出力する。駆動回路20−1,20−4は、制御手段6からの制御指令に基づいてスイッチング動作してソレノイド5−1,5−4に流す電流を制御する。ソレノイド5−1,5−4は駆動回路20−1,20−4から供給される電流により駆動され、クラッチC1,C4の締結状態を制御することで、走行状態にあった適切な変速比を設定する。
また、制御手段6は、補正手段10を備えている。電流検出抵抗Rs1,Rs4に流れる負荷電流Id1,Id4は、電流検出抵抗Rs1,Rs4の両端電圧Vs1,Vs4として検出され、補正手段10に取り込まれる。補正手段10は、ダミー抵抗Rdの両端電圧Vdを用いて、電流検出抵抗Rs1,Rs4の両端電圧Vs1,Vs4を補正し、補正後の電圧Vsn*(Vs1,Vs4)として制御手段6に出力する。補正手段10における補正内容については、図2を用いて後述する。制御手段6は、補正手段10の出力である電圧Vsn*(Vs1,Vs4)から、負荷であるソレノイド5−1,5−4に流れる電流Id1,Id4が、予め設定した指令電流値となるとように、フィードバック制御して、駆動回路20−1,20−4の内部のスイッチング素子をオンオフ制御する。それにより、駆動回路20−1,20−4は、所定値の電流をソレノイド5−1,5−4に出力する。ソレノイド5−1,5−4は、入力した電流値に応じて動作し、ポンプ70から供給されるオイルを所定の油圧として、クラッチC1,C4に供給する。それにより、クラッチC1,C4は所定のタイミングで開放され、また、締結される。これにより、変速ショックのない滑らかな変速動作を実現する。
次に、駆動回路20−1,20−4の構成について説明する。なお、駆動回路20−1と駆動回路20−4は同一の構成となっているため、ここでは、駆動回路20−1について説明する。
出力電流制御用のMOSFET(第1の出力駆動半導体素子)21−1とMOSFET(第2の出力駆動半導体素子)22−1とは直列接続されている。MOSFET21−1のドレイン端子(第1の電流入出力端子)は、電源電圧VBに接続されている。ここで、電源電圧VBはバッテリの電圧である。MOSFET21−1のソース端子(第2の電流入出力端子)は、MOSFET22−1(第2の出力駆動半導体素子)のドレイン端子(第1の電流入出力端子)に接続されている。MOSFET22−1のソース端子(第2の電流入出力端子)は、接地されている。また、MOSFET21−1,22−1のゲート端子(制御信号入力端子)には、制御手段6から制御信号が入力する。MOSFET21−1,22−1は、制御手段6から制御信号によりオンオフし、スイッチング動作する。MOSFET21−1は負荷を駆動するための上アームを構成し、MOSFET22−2は下アームを構成する。負荷は、通常は、ソレノイドやモータなどの誘導性負荷である。
MOSFET21−1がオンし、MOSFET22−2がオフすると、バッテリから供給される電流が、MOSFET21−1を介して、ソレノイド5−1に流れる。また、MOSFET21−1がオフし、MOSFET22−2がオンすると、ソレノイド5−1からMOSFET221−1を通って還流電流(フライホール電流)が流れる。
また、上アームには、MOSFET(電流検出半導体素子)23−1を備えている。MOSFET23−1のドレイン端子(第1の電流入出力端子)は、電源電圧VBに接続されている。MOSFET23−1のソース端子(第2の電流入出力端子)は、電流検出用シャント抵抗Rs1の第1の端子に接続されている。MOSFET23−1のゲート端子(制御信号入力端子)には、制御手段6から制御信号が入力する。ここで、MOSFET21−1のゲートに入力する制御信号とMOSFET23−1のゲートに入力する制御信号とは同じものである。従って、MOSFET21−1とMOSFET23−1とは同じタイミングでオンオフする。従って、バッテリから供給される電流は、MOSFET21−1とMOSFET23−1により分流される。分流比は、MOSFET23−1のゲートの幅と、MOSFET21−1のゲートの幅によって決定される。例えば、MOSFET23−1に流れる電流は、MOSFET21−1に流れる電流の1/20としている。例えば、MOSFET21−1に1Aの電流が流れるとき、MOSFET22−1には、0.05Aの電流が流れる。
電流検出用シャント抵抗Rs1の両端には、Vs1=Id・Rs1なる電位差が生じる。この電位差により電流検出用シャント抵抗Rs1を流れるIdを計測し、さらに、分流比(例えば、1/20)から、ソレノイド5−1に流れる電流を、例えば、20・Idとして求めることができる。電流検出用シャント抵抗Rs1を、MOSFET21−1からソレノイド5−1に流れる電流に比べて小さくすることで、電流検出用シャント抵抗Rs1で消費される電力を小さくできる。
さらに、MOSFET21−1のソース端子とMOSFET22−1のドレイン端子の接続点は、オペアンプ(演算増幅回路)24−1の正入力端子に接続されている。MOSFET23−1のソース端子と電流検出用シャント抵抗Rs1の第1の端子の接続点は、オペアンプ24−1の負入力端子に接続されている。オペアンプ24−1の出力端子は、電流検出用シャント抵抗Rs1の第2の端子に接続されている。
電流検出用シャント抵抗Rs1の両端の電圧降下により、MOSFET22−1と、MOSFET23−1のソース電位に差が生じ、両者のVgs(ゲート−ソース間電圧)、Vds(ドレイン−ソース間電圧)に差が生じると、両者の電流の分流比が変化する。そこで、前述のオペアンプ24−1を用いて、両者のソース電位が等しくなるように補正することで、分流比の変化による電流検出誤差を防いでいる。
また、MOSFET(電流検出半導体素子)23−1を上アームに備えることで、ソレノイド5−1に過電流が流れた場合に、この過電流を検出することができる。
次に、図2を用いて、本実施形態による制御システムに用いる電流検出用シャント検出抵抗の誤差の補正手段10の構成及び動作について説明する。
図2は、本発明の第1の実施形態による制御システムに用いる電流検出用シャント検出抵抗の誤差の補正手段の構成の構成を示すブロック図である。なお、図2において、図1と同一符号は同一部分を示している。
電流検出用シャント抵抗Rs1,Rs4は、同一のプロセスにより半導体チップ1の内部に形成された抵抗であり、拡散抵抗やポリシリコンの抵抗からなる。
前述したように、ICチップ内に形成され抵抗の値は、プロセスのばらつきにより数十%の絶対誤差を伴い、絶対誤差を小さくしようとすれば、プロセス管理,選別,トリミングに大きなコストがかかり、結果としてチップ内に内蔵するコスト面でのメリットが相殺される。
そこで、本実施形態では、電流検出用シャント抵抗Rs1,Rs4と同一プロセスにより、ダミー抵抗Rdを、同じ半導体チップ1の内部に形成している。補正手段10は、ダミー抵抗Rdを用いて、電流検出用シャント抵抗Rs1,Rs4の抵抗値を補正する。
そのため、ダミー抵抗Rdの第1の端子は、半導体チップ1の外部端子を介して外部の電源電圧VBに接続されている。ダミー抵抗Rdの第2の端子が接続される外部端子と、VAG端子の間には、半導体チップ1の外部に校正用基準抵抗Rrefが外付けされる。ダミー抵抗Rdと校正用基準抵抗Rrefの直列回路の両端には、半導体チップ1の内部の定電圧源Vaccから、一定電圧Vaccが印加される。なお、電圧VAG(Voltage Analogue Ground)は、電源電圧VBに対して、一定電圧Vaccだけ低い電圧レベルである。
図2に示すように、補正手段10は、マルチプレクサ31と、A/D変換器30と、係数算出器11と、乗算器12とを備えている。
電流検出用シャント抵抗Rs1,…,Rs4の両端の電圧Vs1,…,Vs4と、ダミー抵抗Rdの両端の電圧Vdは、マルチプレクサ31を介してアA/D変換器30に入力する。なお、図2には、二個の電流検出用シャント抵抗Rs1,Rs4のみを図示しているが、図1に対応して、4個の電流検出用シャント抵抗Rs1,…,Rs4がある。係数算出器11は、Vdの変換結果であるVd*の値によって係数Kを決定し、乗算器12により係数K倍してVs1*,…,Vs4*を得る。
以下、補正原理について、詳細に説明する。
電流検出用シャント抵抗Rs1,…,Rs4と同一チップ1内に同一プロセスで形成されたダミー抵抗Rdは、チップ外の校正基準2となる標準抵抗Rrefと直列接続し、図1に示した基準となる一定電圧Vaccを分圧する。ダミー抵抗Rdの両端の電圧Vdを計測することにより、ダミー抵抗Rdの誤差に関する情報を得ることができる。この誤差情報によって電流検出用シャント抵抗Rs1,…Rs4の抵抗値の誤差、あるいは検出電圧Vs1,…,Vs4の電圧誤差を補正することが可能となる。
ダミー抵抗Rd、電流検出用シャント抵抗Rs1,…,Rs4は同一プロセスで形成されているので、絶対誤差は大きいが、個々の抵抗値の絶対誤差の差、即ち相対誤差は小さくなる。この関係を式で表すと以下の式(1),式(2)のようになる。
Rd=Rd.typ・(1+α)・(1+β1) …(1)
Rs=Rs.typ・(1+α)・(1+β2) …(2)
ここで、αは絶対誤差係数であり、β1,β2は相対誤差係数であり、Rd.typ,Rs.typは、ダミー抵抗及びシャント抵抗の設計値である。また、ここで、α>>β1,β2である。
Rs=Rs.typ・(1+α)・(1+β2) …(2)
ここで、αは絶対誤差係数であり、β1,β2は相対誤差係数であり、Rd.typ,Rs.typは、ダミー抵抗及びシャント抵抗の設計値である。また、ここで、α>>β1,β2である。
従って、ダミー抵抗Rdの誤差情報(絶対誤差係数α)に基づいて、電流検出用シャント抵抗Rs1,…,Rs4の値を補正すれば、高い精度で誤差の影響を補正することができる。その結果、本来ならば絶対誤差の大きい電流検出用シャント抵抗Rs1,…,Rs4を精度の良い電流検出に用いることができる。
ダミー抵抗Rdと校正用基準抵抗Rrefとを直列接続して、一定電圧Vaccを分圧してVdを得る方法では、以下の方法で補正が可能である。
ダミー抵抗Rdの両端の電圧Vdは、以下の式(3)により表される。
Vd=Vacc・Rd/(Rref+Rd) …(3)
式(3)を変形することにより、ダミー抵抗Rdの抵抗値は、式(4)により求められる。
式(3)を変形することにより、ダミー抵抗Rdの抵抗値は、式(4)により求められる。
Rd=Vd・Rref/(Vacc−Vd) …(4)
ダミー抵抗Rd、電流検出用シャント抵抗Rs1,…,Rs4は同一プロセスで形成されているので、相対誤差係数β1,β2は小さいので無視できると仮定すれば、式(4)は、以下の式(5)に変形できる。
ダミー抵抗Rd、電流検出用シャント抵抗Rs1,…,Rs4は同一プロセスで形成されているので、相対誤差係数β1,β2は小さいので無視できると仮定すれば、式(4)は、以下の式(5)に変形できる。
Rd=Rd.typ・(1+α) …(5)
式(5)から、補正のための(1+α)は、以下の式(6)により算出できる。
式(5)から、補正のための(1+α)は、以下の式(6)により算出できる。
(1+α)=Rd/Rd.typ
=Vd・Rref/{(Vacc−Vd)・Rd.typ} …(6)
同様に、電流検出用シャント抵抗Rsの抵抗値は、以下の式(7)で表される。
=Vd・Rref/{(Vacc−Vd)・Rd.typ} …(6)
同様に、電流検出用シャント抵抗Rsの抵抗値は、以下の式(7)で表される。
Rs=Rs.typ・(1+α)
以上のようにして得られた(1+α)により電流検出用シャント抵抗Rsの絶対誤差を補償することができる。
以上のようにして得られた(1+α)により電流検出用シャント抵抗Rsの絶対誤差を補償することができる。
ここで、係数算出器11により算出される係数Kは、式(6)に基づき、K=1/(1+α)とする。
乗算器12は、電流検出用シャント抵抗Rs1,…,Rs4の両端の電圧Vs1,Vs4と、ダミー抵抗Rdの両端の電圧Vdに、係数Kを乗算することで、補正済み検出電圧Vs1*,…,Vs4*を得る。
図1に示した制御手段6は、補正済み検出電圧Vs1*,…,Vs4*と、シャント抵抗の設計値Rs.typから、MOS21−1等に流れる電流Id1等を算出する。さらに、制御手段6は、MOSFET21−1とMOSFET23−1の分流比(例えば、1/20)を用いて、ソレノイド5−1等に流れる電流を、例えば、20・Id1として求めることができる。その上で、制御手段6は、検出された電流(20・Id1)が指令値と一致するように、MOSFET21−1等をオンオフ制御する。
続いて、最適設計、即ち絶対誤差係数αの検出感度を最大化するダミー抵抗Rd.typについて説明する。
式(3)に式(5)を代入すると、以下の式(7)となる。
Vd=Vacc・Rd.typ・(1+α)/(Rref+Rd.typ・(1+α)) …(7)
絶対誤差係数αの検出感度、即ち絶対誤差係数αの変化に対するダミー抵抗の両端電圧Vdの変化を求めるため、式(7)を絶対誤差係数αについて偏微分すると、以下の式(8)となる。
絶対誤差係数αの検出感度、即ち絶対誤差係数αの変化に対するダミー抵抗の両端電圧Vdの変化を求めるため、式(7)を絶対誤差係数αについて偏微分すると、以下の式(8)となる。
∂Vd/∂α=Vacc・Rd.typ・Rref/(Rref+Rd.typ・(1+α))2 …(8)
次に、絶対誤差係数αの検出感度、即ち式(8)を最大とするダミー抵抗Rd.typを求めるために、式(8)をダミー抵抗Rd.typについて更に偏微分すると、以下の式(9)となる。
次に、絶対誤差係数αの検出感度、即ち式(8)を最大とするダミー抵抗Rd.typを求めるために、式(8)をダミー抵抗Rd.typについて更に偏微分すると、以下の式(9)となる。
∂2Vd/∂α/∂Rd.typ=(Rref2−Rd.typ2・(1+ α)2)/(Rref+Rd.typ・(1+α))4 …(9)
ここで、 式(9)の左辺を0とし、αを0とすると、Rd.typ=Rrefのときに式(9)は最大値をとり、最適値となることがわかる。
ここで、 式(9)の左辺を0とし、αを0とすると、Rd.typ=Rrefのときに式(9)は最大値をとり、最適値となることがわかる。
なお、補正手段10は、補正のための(1+α)の算出は、一定時間毎に繰り返し行っている。これは、電流検出用シャント抵抗Rsやダミー抵抗Rdは、半導体チップ1の内部に形成された抵抗(拡散抵抗やポリシリコンによる抵抗)であり、このような抵抗は温度依存性を有する。従って、一定時間毎に(1+α)を算出することで、半導体チップ1の温度が変化した場合でも、その温度変化を補償して、正確に電流検出用シャント抵抗の抵抗値を補正することができる。なお、半導体チップ1のおかれた環境の温度がほぼ一定の場合には、(1+α)の算出を半導体チップ1の工場出荷前に一度行うだけとして、(1+α)を補正手段10の内部に記憶することで、工場出荷時には半導体チップ1から外付けの基準抵抗Rrefを外した状態とすることもできる。
以上のように、本実施形態では、誤差の小さい高精度な校正用基準抵抗Rrefを1個だけ、半導体チップ1の外部に外付けすることで、4個の電流検出用シャント抵抗Rs1,…,Rs4の誤差を補正できる。すなわち、外付けの抵抗は必要であるが、1個だけで、半導体チップ1に内蔵した複数個の電流検出用シャント抵抗の誤差を補正できるため、外付け部品を低減して、かつ、装置の小型化、検出精度の高精度化が達成できる。
なお、チップ外部に設けた校正基準2としては、所定の精度を有する定電流源,定電圧源,標準抵抗などを用いることができる。校正基準2として定電流源を用いる場合には、ダミー抵抗Rdの両端の電圧により値を測定することができる。校正基準2として定電圧源を用いる場合には、ダミー抵抗Rdに流れる電流により値を測定することができる。また、校正基準2として標準抵抗を用いる場合には、図2にて説明したように、定電圧源に標準抵抗とダミー抵抗Rdとを直列に接続し、ダミー抵抗Rdの分圧電圧、即ち、両端の電圧により値を測定することができる。
次に、図3及び図4を用いて、本実施形態による制御システムに用いる半導体チップ1のレイアウトについて説明する。
図3は、本発明の第1の実施形態による制御システムに用いる半導体チップのレイアウト図である。図4は、本発明の第1の実施形態による制御システムに用いる半導体チップにおける配線ワイヤの影響を説明するための回路図である。なお、図3において、図1と同一符号は同一部分を示している。
図1には、2個の駆動回路20−1,20−4のみ図示しているが、図1にて説明したように、図1に示した制御システムでは、4個の駆動回路を備えている。ここでは、4個の駆動回路を用いる場合の各構成要素のレイアウトを示している。
図3において、ドライバを構成するMOSFET21−1,21−2,21−3,21−4、MOSFET22−1,22−2,22−3,22−3,22−4、及び電流検出用MOSFET23−1,23−2,23−3,23−4は発熱の集中を防ぐためにチップ上に分散されて配置されている。
なお、図3に示す例では、MOSFET22−1,22−2,22−3,22−3,22−4は、それぞれ2個ずつの四角の枠として図示しているが、例えば、2個の四角の枠により図示されるMOSFET22−1は、1個のMOSFET22−1を分割して配置しており、それらの中央に、電流検出用MOSFET23−1を配置するレイアウトとしている。
また、ダミー抵抗Rd及び電流検出用シャント抵抗Rs1,Rs2,Rs3,Rs4は相対誤差を小さくするためにチップ中央部の集中して配置してある。さらに、本例では、ダミー抵抗Rdは、電流検出用シャント抵抗Rs1,Rs2,Rs3,Rs4の絶対誤差特性を代表するように、電流検出用シャント抵抗Rs1,Rs2,Rs3,Rs4の中央に配置してある。
なお、このようなレイアウトではMOSFET23−1,23−2,23−3,23−4と電流検出用シャント抵抗Rs1,Rs2,Rs3,Rs4との間の配線が長くなる。
ここで、図4を用いて、配線が長い場合配線の影響低減方法について説明する。なお、図4において、21−i等のiの添え字は、それぞれ、1〜4を示している。
配線が長い場合には、図4のように各部の電圧を取り出せば配線抵抗Rw1,Rw2の影響を受けることなく電流検出できる。また、オペアンプ24−iの入力端子は、図4に示すように、MOSFET22−i、MOSFET23−iのソース端子に接続すれば、配線抵抗Rw1,Rw2によらずMOSFET22−i、MOSFET23−iのソース端子の電位を等しくすることができる。また、図4に示すように電流検出用シャント抵抗Rs−iの両端から取り出せば、配線抵抗Rw1,Rw2によらず検出電圧Vsを計測することができる。
また、マスク位置ずれによる絶対誤差特性の相関を高めるために、ダミー抵抗Rd、電流検出用シャント抵抗Rs1,…,Rs4は同一の形状、即ち同一の値とすることが望ましい。
ここで、電流検出用シャント抵抗Rs1,…,Rs4はその用途から、数十Ω〜100Ω程度の値が望ましく、ダミー抵抗Rdは基準抵抗Rrefと同一、即ち数百Ω〜数kΩの値が望ましい。そこで、ダミー抵抗Rdは電流検出用シャント抵抗Rs1,…,Rs4と同一の抵抗要素を複数直列に接続して所定の抵抗値を実現することが考えられる。また、電流検出用シャント抵抗Rs1,…,Rs4は複数の抵抗要素を並列接続して実現することが考えられる。
次に、図5を用いて、本実施形態による制御システムに用いる半導体チップ1の電流検出用シャント抵抗Rs1,…,Rs4とダミー抵抗Rdのレイアウトについて説明する。
図5は、本発明の第1の実施形態による制御システムに用いる半導体チップの電流検出用シャント抵抗とダミー抵抗のレイアウト図である。なお、図5において、図3と同一符号は同一部分を示している。
図5に示す四角の枠は、全て同じ形状寸法の抵抗要素を示している。12個の抵抗要素は、直線的に配置されている。
ここで、左から1番目と4番目と7番目と10番目の抵抗要素を直列接続することで、ダミー抵抗Rdを構成している。また、左から2番目と12番目の抵抗要素を並列接続することで、電流検出用シャント抵抗Rs1を構成している。また、左から6番目と8番目の抵抗要素を並列接続することで、電流検出用シャント抵抗Rs2を構成している。また、左から3番目と9番目の抵抗要素を並列接続することで、電流検出用シャント抵抗Rs3を構成している。また、左から5番目と8番目の抵抗要素を並列接続することで、電流検出用シャント抵抗Rs1を構成している。
このように、直列接続によりダミー抵抗Rdを構成する抵抗要素と、電流検出用シャント抵抗Rs1,…,Rs4を構成する抵抗要素と交互に並べて配置している。また、電流検出用シャント抵抗Rs1,…,Rs4を構成する抵抗要素は、中心線に対して対称(コモンセントロイド)に配置している。
以上述べた構成により、ダミー抵抗Rd、電流検出用シャント抵抗Rs1,…,Rs4間の相対誤差を小さくすることができる。
本例では、ダミー抵抗Rdは電流検出用シャント抵抗Rs1,…,Rs4の8倍の抵抗値となる。従って、図示の12個の抵抗要素の個々の抵抗値を例えば100Ωとすると、ダミー抵抗Rdの抵抗値は400Ωとなり、電流検出用シャント抵抗Rs1,…,Rs4の抵抗値は50Ωとなる。従って、電流検出用シャント抵抗Rs1,…,Rs4はその用途から、数十Ω〜100Ω程度の値が望ましく、ダミー抵抗Rdは基準抵抗Rrefと同一、即ち数百Ω〜数kΩの値が望ましいという条件を満たすことができる。しかも、ダミー抵抗Rdを構成する抵抗要素と、電流検出用シャント抵抗Rs1,…,Rs4を構成する抵抗要素を同一の寸法形状とすることで、両者の相対誤差係数β1,β2は小さく、無視できる。
次に、図6を用いて、本実施形態による制御システムに用いる半導体チップ1の電流検出用シャント抵抗Rs1,…,Rs4とダミー抵抗Rdの他のレイアウトについて説明する。
図6は、本発明の第1の実施形態による制御システムに用いる半導体チップの電流検出用シャント抵抗とダミー抵抗の他のレイアウト図である。なお、図6において、図5と同一符号は同一部分を示している。
図6に示す四角の枠は、全て同じ形状寸法の抵抗要素を示している。8個の抵抗要素は、直線的に配置されている。
ここで、左から1番目と3番目と5番目と7番目の抵抗要素を直列接続することで、ダミー抵抗Rdを構成している。また、左から2番目の抵抗要素を電流検出用シャント抵抗Rs1を構成している。また、左から6番目の抵抗要素を電流検出用シャント抵抗Rs2を構成している。また、左から4番目の抵抗要素を電流検出用シャント抵抗Rs3を構成している。また、左から8番目の抵抗要素を電流検出用シャント抵抗Rs1を構成している。
このように、直列接続によりダミー抵抗Rdを構成する抵抗要素と、電流検出用シャント抵抗Rs1,…,Rs4を構成する抵抗要素と交互に並べて配置している。また、電流検出用シャント抵抗Rs1,…,Rs4を構成する抵抗要素は、中心線に対して対称(コモンセントロイド)に配置している。
以上述べた構成により、ダミー抵抗Rd、電流検出用シャント抵抗Rs1,…,Rs4間の相対誤差を小さくすることができる。
本例では、ダミー抵抗Rdは電流検出用シャント抵抗Rs1,…,Rs4の4倍の抵抗値となる。従って、図示の12個の抵抗要素の個々の抵抗値を例えば100Ωとすると、ダミー抵抗Rdの抵抗値は400Ωとなり、電流検出用シャント抵抗Rs1,…,Rs4の抵抗値は100Ωとなる。従って、電流検出用シャント抵抗Rs1,…,Rs4はその用途から、数十Ω〜100Ω程度の値が望ましく、ダミー抵抗Rdは基準抵抗Rrefと同一、即ち数百Ω〜数kΩの値が望ましいという条件を満たすことができる。しかも、ダミー抵抗Rdを構成する抵抗要素と、電流検出用シャント抵抗Rs1,…,Rs4を構成する抵抗要素を同一の寸法形状とすることで、両者の相対誤差係数β1,β2は小さく、無視できる。
なお、図5及び図6に示した例では、ダミー抵抗Rd、電流検出用シャント抵抗Rs1,…,Rs4を1次元的に配置しているが、2次元的に配置してもよいものである。2次元的に配置する場合も、ダミー抵抗Rdを構成する抵抗要素を電流検出用シャント抵抗Rs1,…,Rs4を構成する抵抗要素と交互に並べて配置し、電流検出用シャント抵抗Rs1,…,Rs4を構成する抵抗要素は中心に対して対称(コモンセントロイド)に配置することによりダミー抵抗Rd、電流検出用シャント抵抗Rs1,…,Rs4間の相対誤差を小さくすることができる。
ここで、半導体チップ1の製作時の露光条件などのプロセス条件は座標依存性があり、チップ上の座標が近いほど相関が高い。そのため、電流検出用シャント抵抗とダミー抵抗は近接して配置するのが望ましく、さらにはコモンセントロイド配置とすることが望ましいものである。
次に、図7及び図8を用いて、本実施形態による制御システムに用いるオペアンプ24−1の構成について説明する。
図7は、本発明の第1の実施形態による制御システムに用いるオペアンプの構成を示す回路図である。図8は、本発明の第1の実施形態による制御システムに用いるオペアンプの動作を示すタイミングチャートである。なお、図7において、図1と同一符号は同一部分を示している。
図7では、オペアンプ24−1の構成を示しているが、図1に示したオペアンプ24−4等も同一の構成を有している。
オペアンプ24−1は、低雑音チョッパーアンプにより実現されている。オペアンプ24−1は、4個のスイッチsw1,sw2,sw3,sw4と、2個のアンプAm1,Am2と、2個のコンデンサCn,Cpとから構成されている。アンプAm1の増幅率はK1とし、アンプAm2の増幅率をK2とする。
図1にも示した2入力in_a,in_bは、それぞれ、スイッチsw1,sw2を介して、アンプAm1に入力する。アンプAm1は、オペアンプAm1−1と、2個の入力抵抗Riと、帰還抵抗Rfと、バイアス抵抗Rbとから構成されている。2入力in_a,in_bの一方がスイッチsw1,sw2により選択され、入力抵抗Riを介して、オペアンプAm1−1の負入力端子に入力する。オペアンプAm1−1の正入力端子には、入力in_bが入力抵抗Riを介して入力する。また、オペアンプAm1−1の正入力端子には、バイアス電圧Vbiasが抵抗Rbを介して入力する。
アンプAm1の出力は、スイッチsw3,sw4により選択されて、アンプAm2の負入力端子若しくは正入力端子のいずれかに入力する。アンプAm2の負入力端子及び正入力端子には、それぞれ、コンデンサCn,Cpが接続されている。
スイッチsw1〜sw4は、図8に示すタイミングで開閉される。
Phase1では、スイッチsw1、スイッチsw3が開き、スイッチsw2、スイッチsw4が閉じ、アンプAmp.1からは、以下の式(10)で示される電圧Vnが出力する。
Vn=K1・(in_b−in_a+Vofs1)+Vbias …(10)
但し、ここで、Vofs1はアンプAmp.1のオフセット(入力換算)であり、K1はアンプAmp.1のゲイン(=Rf/Ri)であり、Vbiasはバイアス電圧(動作電圧を電源−GND間にするため)である。
但し、ここで、Vofs1はアンプAmp.1のオフセット(入力換算)であり、K1はアンプAmp.1のゲイン(=Rf/Ri)であり、Vbiasはバイアス電圧(動作電圧を電源−GND間にするため)である。
そして、この電圧Vnは、スイッチsw3を介してコンデンサCnに充電される。
Phase2では、スイッチsw2、スイッチsw4が開き、スイッチsw1、スイッチsw3が閉じ、アンプAmp.1からは、以下の式(11)で示される電圧Vpが出力する。
Vp=K1・(Vofs1)+Vbias …(11)
この電圧Vpは、スイッチsw4を介してコンデンサCpに充電される。このときコンデンサCnには、先ほどの式(10)で表される電圧Vnが保持される。
この電圧Vpは、スイッチsw4を介してコンデンサCpに充電される。このときコンデンサCnには、先ほどの式(10)で表される電圧Vnが保持される。
再び、Phase1では、スイッチsw1、スイッチsw3が開き、スイッチsw2、スイッチsw4が閉じ、アンプAmp.1からは、式(10)で表される電圧Vnが出力され、スイッチsw3を介してコンデンサCnに充電されると共に、コンデンサCpには先ほどの式(11)で表される電圧Vpが保持される。
以上の動作が繰り返され、アンプAmp.2の出力端子には、 以下の式(12)で示される電圧outが出力する。
out=K2・(K1・(in_a−in_b)+Vofs2) …(12)
但し、ここで、Vofs2はアンプAmp.2のオフセット(入力換算)であり、K2はアンプAmp.2のゲインである。
但し、ここで、Vofs2はアンプAmp.2のオフセット(入力換算)であり、K2はアンプAmp.2のゲインである。
式(12)から明らかなように、アンプAmp.1のオフセットVofs1は相殺され、アンプAmp.2のオフセットVofs2のみがK2倍されて出力される。つまり、K1>>K2とすればアンプAmp.2のオフセットVofs2の出力に及ぼす影響を小さくすることができる。さらに、オペアンプ24−1がフィードバック動作することにより、in_a→in_bと収束する結果、Vp→Vnと収束する。従って、スイッチsw1とスイッチsw2、スイッチsw3とスイッチsw4が切替動作をする電位差が0に収束するためチョッパー動作に伴うスイッチングノイズを低減させることができる。
次に、図9を用いて、本実施形態による制御システムに用いる電流検出用シャント検出抵抗の誤差の補正手段の他の構成及び動作について説明する。
図9は、本発明の第1の実施形態による制御システムに用いる電流検出用シャント検出抵抗の誤差の補正手段の他の構成の構成を示すブロック図である。なお、図9において、図1及び図2と同一符号は同一部分を示している。
図3に示すように、補正手段10Aは、マルチプレクサ31と、A/D変換器30とを備えている。
電流検出用シャント抵抗Rs1,…,Rs4の両端の電圧Vs1,…,Vs4は、マルチプレクサ31を介してアA/D変換器30に入力する。なお、図2には、二個の電流検出用シャント抵抗Rs1,Rs4のみを図示しているが、図1に対応して、4個の電流検出用シャント抵抗Rs1,…,Rs4がある。
ダミー抵抗Rdの両端の電圧Vdは、アナログディジタル変換の基準電圧Vrefとして、A/D変換器30のVref入力端子に入力する。
この例では、校正基準2として一定電流Irefを供給する定電流源を用いる。すると、アナログディジタル変換の基準電圧Vrefとしては、Vref=Iref・Rdとなる,ダミー抵抗Rdに比例した電圧が得られる。この電圧Vrefを基準にアナログディジタル変換を施すことにより、Vs1*=K・Vs1/Vrefとなる。ここで、Kは係数である。
ここで、前述の式(1),(2)において、相対誤差係数β1,β2は小さいので無視できると仮定すれば、以下の式(10),式(11)となる。
Rs=Rs.typ・(1+α) …(10)
Rd=Rd.typ・(1+α) …(11)
従って、電圧Vs1が(1 + α)倍になったときには、電圧Vrefも(1+α)となるため電流検出用シャント抵抗Rsの絶対誤差を補償することができる。
Rd=Rd.typ・(1+α) …(11)
従って、電圧Vs1が(1 + α)倍になったときには、電圧Vrefも(1+α)となるため電流検出用シャント抵抗Rsの絶対誤差を補償することができる。
なお、図1において、制御対象のソレノイドの数は4個として説明しており、電流検出用シャント抵抗の数も4個として説明しているが、制御対象の数は2個以上であれば、よいものである。
以上説明したように、本実施形態によれば、高精度電流検出手段を1チップのLSIに内蔵でき、しかも、低コストで実現できる。
また、精度の高い電流制御によりよりシフトショックのない滑らかな動作を実現することができる。
また、制御回路を同一の半導体チップ1に集積化できるため制御システムを小型化することができる。
また、クラッチの繊細な制御によりシフトショックの軽減だけでなく、オートマチックトランスミッションに加わる機械的応力を軽減することができ、オートマチックトランスミッション自体の小型軽量化も可能となる。
次に、図10〜図11を用いて、本発明の第2の実施形態による制御システムの構成及び動作について説明する。
最初に、図10を用いて、本実施形態による制御システムの概念構成について説明する。
図10は、本発明の第2の実施形態による制御システムの概念構成を示すブロック図である。
図1に示した例では、電流検出用シャント抵抗の誤差を補正する補正手段10を、半導体チップ1の内部に備えていた。それに対して、本実施形態では、図10に示すように、補正手段10は、半導体チップ1の外部に備えるようにしている。
次に、図11を用いて、本実施形態の具体的な構成について説明する。
図11は、本発明の第2の実施形態による制御システムの構成を示すブロック図である。
本実施形態による制御システム7として、ここでは、オートマチックトランスミッション制御システムを一例として説明する。
エンジンからの駆動出力はオートマチックトランスミッション74の入力軸に加えられ、トルクコンバータ72を介して変速機74に伝えられる。変速機74からの駆動出力は、駆動軸を介して作動ギアを介して車輪に伝えられる。
本実施形態によるオートマチックトランスミッション制御システムは、ポンプ70から供給されるオイルを、複数のソレノイド5−1,5−4を介して複数のクラッチC1,C4に供給し、クラッチC1,C4の開放・締結を制御することで、変速制御するものである。図示の例では、クラッチは、4個備えられているものとし、ここでは、2個のクラッチC1,C4のみを図示している。
本実施形態によるオートマチックトランスミッション制御システムは、半導体チップ1と、半導体チップ1から出力される駆動電流により駆動される複数のソレノイド5−1,5−4と、半導体チップ1に外付けされた校正用基準抵抗Rrefと、制御手段6とを備えている。校正用基準抵抗Rrefは、誤差の小さい高精度な抵抗である。複数のソレノイド5−1,5−4は、それぞれ、複数のクラッチC1,C4に対応して設けられている。すなわち、クラッチが4個の場合には、ソレノイドも4個備えられる。ソレノイド5−1,5−4は、誘導性負荷である。
半導体チップ1は、複数の駆動回路20−1,20−4と、ダミー抵抗Rdと、電圧源Vaccを備えている。複数の駆動回路20−1,20−4は、それぞれ、複数のソレノイド5−1,5−4と対応して設けられている。すなわち、ソレノイドが4個の場合には、駆動回路も4個備えられる。複数の駆動回路20−1,20−4は、それぞれ、ソレノイド5−1,5−4に流れる電流を検出するための電流検出抵抗Rs1,Rs4を備えている。ダミー抵抗Rd及び電流検出用シャント抵抗Rs1,Rs4は、同一のプロセスにより半導体チップ1の内部に形成された抵抗であり、拡散抵抗やポリシリコンの抵抗からなる。駆動回路20−1,20−4の構成及び動作は、図1にて説明したのと同様である。
制御手段6は、補正手段10を備えている。制御手段6には、エンジン回転数センサ81,シフトレバー位置センサ82,アクセルペダル位置センサ83,水温センサ84などからの信号が入力する。制御手段6は、これらの信号に基づき、ソレノイド5−1,5−4を駆動し、クラッチC1,C4の締結状態を制御することで、走行状態にあった適切な変速比を設定する。
電流検出抵抗Rs1,Rs4に流れる負荷電流Id1,Id4は、電流検出抵抗Rs1,Rs4の両端電圧Vs1,Vs4として検出され、補正手段10に取り込まれる。補正手段10は、ダミー抵抗Rdの両端電圧Vdを用いて、電流検出抵抗Rs1,Rs4の両端電圧Vs1,Vs4を補正し、補正後の電圧Vsn*(Vs1,Vs4)として制御手段6に出力する。補正手段10における補正内容については、図2を用いて後述する。制御手段6は、補正手段10の出力である電圧Vsn*(Vs1,Vs4)から、負荷であるソレノイド5−1,5−4に流れる電流Id1,Id4が、予め設定した指令電流値となるとように、フィードバック制御して、駆動回路20−1,20−4の内部のスイッチング素子をオンオフ制御する。それにより、駆動回路20−1,20−4は、所定値の電流をソレノイド5−1,5−4に出力する。ソレノイド5−1,5−4は、入力した電流値に応じて動作し、ポンプ70から供給されるオイルを所定の油圧として、クラッチC1,C4に供給する。それにより、クラッチC1,C4は所定のタイミングで開放され、また、締結される。これにより、変速ショックのない滑らかな変速動作を実現する。
本実施形態によれば、電流検出用シャント抵抗を1チップのLSIに内蔵でき、しかも、低コストで実現できる。
また、精度の高い電流制御によりよりシフトショックのない滑らかな動作を実現することができる。
また、クラッチの繊細な制御によりシフトショックの軽減だけでなく、オートマチックトランスミッションに加わる機械的応力を軽減することができ、オートマチックトランスミッション自体の小型軽量化も可能となる。
次に、図12を用いて、本発明の第3の実施形態による制御システムの構成及び動作について説明する。
図12は、本発明の第3の実施形態による制御システムの概念構成を示すブロック図である。
図1に示した例では、駆動回路20では、電流検出用シャント抵抗Rs及びこの抵抗Rsに通電するためのMOSFET23を上アームの側に設けていた。
それに対して、本実施形態では、電流検出用シャント抵抗Rs及びこの抵抗Rsに通電するためのMOSFET23を下アームの側に設けている。
図12において、半導体チップ1Aは、駆動回路20Aiと、ダミー抵抗Rdと、補正手段10とを備えている。なお、駆動回路20Aiにおけるiは、1,2,3…というように、複数個の駆動回路を備えているが、各駆動回路の構成は同一であり、図示の例では、代表して1個を示している。
また、半導体チップ1Aには、基準抵抗Rrefが外付けされている。また、半導体チップ1AのOUT端子とP−GND端子間には、図1に示したように、駆動対象の負荷を接続する。駆動対象の負荷は多くの場合、ソレノイド、モータなどの誘導性負荷である。
駆動回路20Aiは、MOSFET21−iと、MOSFET22−iと、MOSFET23−iと、電流検出用シャント抵抗Rsiと、オペアンプ24−iとを備えている。
MOSFET21−iは負荷を駆動するための上アームを構成し、MOSFET22−iは下アームを構成する。下アームには、電流検出用のMOSFET23−iを備えている。MOSFET22−iとMOSFET23−iは、所定の比で電流を分流する。MOSFET23−iのソース側には電流検出用シャント抵抗Rsiが接続されている。電流検出用シャント抵抗Rsiの両端には、Vsi=Id・Rsiなる電位差が生じる。この電位差により、電流検出用シャント抵抗Rsiを流れるIdiを計測し、さらに分流比から負荷に流れる電流を求める。
電流検出用シャント抵抗Rsiの両端の電圧降下により、MOSFET22−i、MOSFET23−iのソース電位に差が生じ、両者のVgs(ゲート−ソース間電圧)、Vds(ドレイン−ソース間電圧)に差が生じると、両者の電流の分流比が変化するため、オペアンプ24−iにより両者のソース電位が等しくなるように補正することで、分流比の変化による電流検出誤差を防ぐことができる。
電流検出用シャント抵抗Rsiと同一チップ1Aの内部に同一プロセスで形成されたダミー抵抗Rdはチップ外の校正基準2となる標準抵抗Rrefと直列接続し、一定電圧Vccを分圧する。ダミー抵抗Rdの両端の電圧Vdを計測することによりダミー抵抗Rdの誤差に関する情報を得ることができ、この誤差情報によって電流検出用シャント抵抗Rsiの誤差、あるいはVsiの誤差を補正することが可能となる。
本例のように、ダミー抵抗Rdと校正用基準抵抗Rrefとを直列接続して、一定電圧Vccを分圧してVdを得る方法では、補正手段10は、図2にて説明した式(6)により(1+α)を求める際に、電圧Vaccの代わりに、電圧Vccを用いることで算出できる。この(1+α)を用いて、電流検出用シャント抵抗Rsiの誤差、あるいはVsiの誤差を補正することができる。
なお、補正手段10は、図10にて説明したように、半導体チップ1の外部に備えることもできる。
本実施形態によれば、電流検出用シャント抵抗を1チップのLSIに内蔵でき、しかも、低コストで実現できる。
次に、図13を用いて、本発明の第4の実施形態による制御システムの構成及び動作について説明する。
図13は、本発明の第4の実施形態による制御システムの概念構成を示すブロック図である。
本実施形態では、電流検出用シャント抵抗Rs及びこの抵抗Rsに通電するためのMOSFET23iを上アームの側に設けている。さらに、上アームの電流検出用MOSFET23iのドレイン側に電流検出用シャント抵抗Rsiを接続している。この例の基本的原理は、図1と同様である。
図13において、半導体チップ1Bは、駆動回路20Biと、ダミー抵抗Rdと、補正手段10とを備えている。なお、駆動回路20Biにおけるiは、1,2,3…というように、複数個の駆動回路を備えているが、各駆動回路の構成は同一であり、図示の例では、代表して1個を示している。
また、半導体チップ1Bには、基準抵抗Rrefが外付けされている。また、半導体チップ1BのOUT端子とP−GND端子間には、図1に示したように、駆動対象の負荷を接続する。駆動対象の負荷は多くの場合、ソレノイド、モータなどの誘導性負荷である。
駆動回路20Biは、MOSFET21−iと、MOSFET22−iと、MOSFET23−iと、電流検出用シャント抵抗Rsiと、オペアンプ24−iとを備えている。
MOSFET21−iは負荷を駆動するための上アームを構成し、MOSFET22−iは下アームを構成する。上アームには、電流検出用のMOSFET23−iを備えている。MOSFET21−iとMOSFET23−iは、所定の比で電流を分流する。MOSFET23−iのドレイン側には電流検出用シャント抵抗Rsiが接続されている。電流検出用シャント抵抗Rsiの両端には、Vsi=Id・Rsiなる電位差が生じる。この電位差により、電流検出用シャント抵抗Rsiを流れるIdiを計測し、さらに分流比から負荷に流れる電流を求める。
電流検出用シャント抵抗Rsiの両端の電圧降下により、MOSFET21−i、MOSFET23−iのソース電位に差が生じ、両者のVgs(ゲート−ソース間電圧)、Vds(ドレイン−ソース間電圧)に差が生じると、両者の電流の分流比が変化するため、オペアンプ24−iにより両者のソース電位が等しくなるように補正することで、分流比の変化による電流検出誤差を防ぐことができる。
電流検出用シャント抵抗Rsiと同一チップ1Aの内部に同一プロセスで形成されたダミー抵抗Rdはチップ外の校正基準2となる標準抵抗Rrefと直列接続し、一定電圧Vccを分圧する。ダミー抵抗Rdの両端の電圧Vdを計測することによりダミー抵抗Rdの誤差に関する情報を得ることができ、この誤差情報によって電流検出用シャント抵抗Rsiの誤差、あるいはVsiの誤差を補正することが可能となる。
本例のように、ダミー抵抗Rdと校正用基準抵抗Rrefとを直列接続して、一定電圧Vaccを分圧してVdを得る方法では、補正手段10は、図2にて説明した式(6)により(1+α)を算出できる。この(1+α)を用いて、電流検出用シャント抵抗Rsiの誤差、あるいはVsiの誤差を補正することができる。
なお、補正手段10は、図10にて説明したように、半導体チップ1の外部に備えることもできる。
本実施形態によれば、電流検出用シャント抵抗を1チップのLSIに内蔵でき、しかも、低コストで実現できる。
次に、図14を用いて、図1,図12及び図13に示した実施形態における電流検出用シャント抵抗Rsi及びダミー抵抗Rdへの印加電圧について説明する。
図14は、図1,図12及び図13に示した実施形態における電流検出用シャント抵抗Rsi及びダミー抵抗Rdへの印加電圧の説明図である。
半導体チップ内に形成される抵抗が、半導体基板とは完全に絶縁されておらず、PN接合が寄生しているために電圧依存性がある。そのため、電流検出用シャント抵抗Rsi、ダミー抵抗Rdの特性を一致させるためには、印加電圧も同一にすることが望ましい。
図12の実施形態の場合には、電圧Vccよりも低く電圧GND(0V)近傍の電位となっており、図13、図1の実施形態では、電圧VB(バッテリ電圧)近傍の電位としている。図13の実施形態では電流検出用シャント抵抗Rsiには電圧VBよりも高い電位が印加されるため、可能であればダミー抵抗RdにもVBではなくVBよりも高い電位(VB++)を印加することが望ましい。
また、電流検出のためのアナログ回路に供給する電源電圧は、図12の実施形態では電圧Vccと電圧GND、図13の実施形態では電圧VBよりも高い電位(VB++)と電圧VBよりも電圧Vaccだけ低い電圧VAG、図1の実施例では電圧VBと電圧VAGとなる。これらのうち、電圧Vcc、電圧VAGは電圧VBと電圧GNDの間で分圧することにより生成できるが、電圧VBよりも高い電位(VB++)はチャージポンプを使用する必要があるため、図12、図1の実施例に比べて図13の実施形態は回路がやや複雑になる。
次に、図15を用いて、本発明の第4の実施形態による制御システムの構成及び動作について説明する。
図15は、本発明の第4の実施形態による制御システムの構成を示すブロック図である。
本実施形態による制御システムとして、ここでは、直流ブラシレスモータ5の制御システムを一例として説明する。
直流ブラシレスモータ(3相同期モータ)5は、U相,V相,W相の3相コイルを備えている。3相コイルは、スター結線されている。3相コイルに、それぞれ、U相電流,V相電流,W相電流が供給されることで、モータ5が回転し、所定のトルクを出力する。
本実施形態によるモータ制御システムは、半導体チップ1と、半導体チップ1に外付けされた校正用基準抵抗Rrefとを備えている。校正用基準抵抗Rrefは、誤差の小さい高精度な抵抗である。
半導体チップ1は、制御手段6と、3個の駆動回路20−1,20−2,20−3と、ダミー抵抗Rdと、電圧源Vaccを備えている。複数の駆動回路20−1,20−2,20−3は、それぞれ、モータ5の3相コイルに対応して設けられている。駆動回路20−1,20−2,20−3は、それぞれ、モータ5の3相コイルに流れる電流を検出するための電流検出抵抗Rs1,Rs2,Rs3を備えている。ダミー抵抗Rd及び電流検出用シャント抵抗Rs1,Rs2,Rs3は、同一のプロセスにより半導体チップ1の内部に形成された抵抗であり、拡散抵抗やポリシリコンの抵抗からなる。
駆動回路20−1,20−2,20−3の構成は、図1にて説明したものと同様である。
また、制御手段6は、補正手段10を備えている。電流検出抵抗Rs1,Rs2,Rs3に流れる負荷電流Id1,Id2,Id3は、電流検出抵抗Rs1,Rs2,Rs3の両端電圧Vs1,Vs2,Vs3として検出され、補正手段10に取り込まれる。補正手段10は、ダミー抵抗Rdの両端電圧Vdを用いて、電流検出抵抗Rs1,Rs2,Rs3の両端電圧Vs1,Vs2,Vs3を補正し、補正後の電圧Vsn*(Vs1,Vs2,Vs3)として制御手段6に出力する。補正手段10における補正内容については、図2にて説明したものと同様である。制御手段6は、補正手段10の出力である電圧Vsn*(Vs1,Vs2,Vs3)から、負荷であるモータ5に流れる電流Id1,Id2,Id3が、予め設定した指令電流値となるとように、フィードバック制御して、駆動回路20−1,20−2,20−3の内部のスイッチング素子をオンオフ制御する。それにより、駆動回路20−1,20−2,20−3は、所定値の電流をモータ5に出力する。
これにより、高精度で滑らかなモータ制御が可能となる。また、図1に示す実施例同様に、制御回路を同一の半導体チップ1に集積化できるため制御システムを小型化することができる。また、モータ5により電動パワーステアリング、電動ブレーキなどを駆動することにより電動パワーステアリング、電動ブレーキ制御システムを小型化できるだけでなく、より細やかな電流制御が可能となり、より快適な乗り心地を実現することができる。
なお、電流検出用シャント抵抗Rsの補正手段10を含む制御手段6を半導体チップ1の内部に設けているが、図10に示したように、半導体チップ1の外部に設けることもできる。
また、ブラシレスモータ5では、3相の各相電流の和は零である。従って、電流検出用シャント抵抗は3個設けることなく、2個だけでもよい。すなわち、電流検出用シャント抵抗Rs3を設けない場合には、電流Id3=0−Id1−Id2として算出することもできる。
以上説明したように、本実施形態によれば、高精度電流検出手段を1チップのLSIに内蔵でき、しかも、低コストで実現できる。
また、精度の高い電流制御によりより滑らかなモータ制御を実現することができる。
また、制御回路を同一の半導体チップ1に集積化できるため制御システムを小型化することができる。
次に、図16を用いて、本発明の第5の実施形態による制御システムの構成及び動作について説明する。
図16は、本発明の第5の実施形態による制御システムの構成を示すブロック図である。
前述の例では、図9,図10に示したように、半導体チップ内に形成したシャント抵抗(測定用抵抗)Rsの抵抗値の誤差をダミー抵抗Rdに代表させて、これに基づき誤差を補正している、すなわち、測定用抵抗Rsをシャント抵抗として用いている。
それに対して、本実施形態では、電圧検出、すなわち測定用抵抗Rsを分圧抵抗として用いるようにしている。
それに対して、本実施形態では、電圧検出、すなわち測定用抵抗Rsを分圧抵抗として用いるようにしている。
図16に示すように、被測定電圧Viを半導体チップ1外部の抵抗Reiと半導体チップ1内部の電圧測定用抵抗Rsiとで分圧し、Rsiの両端の電圧Vsiを得る。
被測定電圧Viが半導体チップ1の耐圧を上回る場合または、サージを含んでいる場合には予め分圧器で分圧した電圧を半導体チップ1の入力端子に印加することが多いが、本例のように分圧器を構成する抵抗器の内、コールドエンド側を半導体チップ1内部の電圧測定用抵抗Rsiで実現すれば、被測定電圧Viの点数に応じて外付け部品を削減することができる。被測定電圧Viの例としてはバッテリ電源電圧や、高圧電源電圧などがあげられる。
この時、
Vsi=Vi・Rsi/(Rsi+Rei) …(12)
なる関係にあり、Reiに外付けの高精度抵抗を使用できるとすると、VsiはRsiの誤差の影響を受けることになる。
Vsi=Vi・Rsi/(Rsi+Rei) …(12)
なる関係にあり、Reiに外付けの高精度抵抗を使用できるとすると、VsiはRsiの誤差の影響を受けることになる。
次に、図17を用いて、本発明の第6の実施形態による制御システムの構成及び動作について説明する。
図17は、本発明の第6の実施形態による制御システムの構成を示すブロック図である。
図17に示すように、本実施形態では、被測定電圧Viを半導体チップ1外部の抵抗Reiと半導体チップ1内部の電圧測定用抵抗Rsiとでゲインが決定される増幅器25で増幅するようにしている。
被測定電圧Viにサージを含んでいる場合には、サージ電流制限のために、本例のように、外付けの抵抗器を介して半導体チップ1の入力端子に印加することが多いが、本例のように増幅器のゲインを決定するする抵抗器の内、フィードバック抵抗を半導体チップ1内部の測定用抵抗Rsiで実現すれば、被測定電圧Viの点数に応じて外付け部品を削減することができる。
この時、増幅器25のゲインは
−Rei/Rsi …(13)
となり、Reiに外付けの高精度抵抗を使用できるとすると、ゲインはRsiの誤差の影響を受けることになる。
−Rei/Rsi …(13)
となり、Reiに外付けの高精度抵抗を使用できるとすると、ゲインはRsiの誤差の影響を受けることになる。
以上シングルエンド入力について説明したが、差動入力についても同様に実施が可能である。被測定電圧Viの例としては、コントロールユニットに外部から入力される各種信号が挙げられ、これらの信号にはサージが印加される可能性がある上、バッテリ電圧への短絡の可能性もある。
図16、17の例共に、測定用抵抗Rsiと同一チップ1の内部に同一プロセスで形成されたダミー抵抗Rdはチップ外の校正基準2となる標準抵抗Rrefと直列接続し、一定電圧Vccを分圧する。ダミー抵抗Rdの両端の電圧Vdを計測することによりダミー抵抗Rdの誤差に関する情報を得ることができ、この誤差情報によって測定用抵抗Rsiの誤差、あるいはVsiの誤差を補正することが可能となる。
図16、17の例共に、測定用抵抗Rsiと同一チップ1の内部に同一プロセスで形成されたダミー抵抗Rdはチップ外の校正基準2となる標準抵抗Rrefと直列接続し、一定電圧Vccを分圧する。ダミー抵抗Rdの両端の電圧Vdを計測することによりダミー抵抗Rdの誤差に関する情報を得ることができ、この誤差情報によって測定用抵抗Rsiの誤差、あるいはVsiの誤差を補正することが可能となる。
なお図14、15の例共に、補正手段10は、図10にて説明したように、半導体チップ1の外部に備えることもできる。
1…半導体チップ
2…校正基準
5…モータ
5−1,5−2,5−3…ソレノイド
6…制御手段
10…補正手段
20…駆動回路
21−i、22−i…MOSFET
22−i…MOSFET(センス用)
24−i…オペアンプ
Rd…ダミー抵抗
Rs1、Rs2,Rs3,Rs4…電流検出用シャント抵抗
Rref…基準抵抗
2…校正基準
5…モータ
5−1,5−2,5−3…ソレノイド
6…制御手段
10…補正手段
20…駆動回路
21−i、22−i…MOSFET
22−i…MOSFET(センス用)
24−i…オペアンプ
Rd…ダミー抵抗
Rs1、Rs2,Rs3,Rs4…電流検出用シャント抵抗
Rref…基準抵抗
Claims (20)
- 負荷に流す電流を制御する制御指令を出力する制御手段と、
該制御手段からの制御指令に基づいて前記負荷に流す電流を制御する駆動回路とを有する制御システムであって、
前記駆動回路は、複数個備えられるとともに、同一の半導体チップ内に設けられ、
前記複数の駆動回路は、それぞれ、負荷に流れる電流を検出するとともに、同一のプロセスにより、前記半導体チップ内に設けられた電流検出用シャント抵抗と、
前記電流検出用シャント抵抗と同一のプロセスにより、前記半導体チップ内に設けられたダミー抵抗と、
前記半導体チップに外付けされるとともに、前記ダミー抵抗に接続される校正基準と、
前記ダミー抵抗及び前記校正基準を用いて、前記電流検出用シャント抵抗に流れる電流値を補正する補正手段を備えることを特徴とする制御システム。 - 請求項1記載の制御システムにおいて、
前記ダミー抵抗は、複数の同一形状を有する抵抗要素を複数個直列接続して構成することを特徴とする制御システム。 - 請求項2記載の制御システムにおいて、
前記電流検出用シャント抵抗は、前記抵抗要素を複数個並列接続して構成することを特徴とする制御システム。 - 請求項1記載の制御システムにおいて、
前記校正基準は、校正用基準抵抗,若しくは定電流源であることを特徴とする制御システム。 - 前記駆動回路は、出力駆動半導体素子と、電流検出半導体素子とを備え、
前記出力駆動半導体素子と前記電流検出半導体素子との制御信号入力端子は、前記制御手段に接続され、
前記出力駆動半導体素子と前記電流検出半導体素子の第1の電流入出力端子同士が並列接続され、
前記電流検出半導体素子の第2の電流入出力端子は、前記電流検出用シャント抵抗の第1の端子に接続されることを特徴とする制御システム。 - 請求項5記載の制御システムにおいて、
前記駆動回路は、演算増幅回路を備え、
前記電流検出半導体素子の第2の電流入出力端子が、前記演算増幅回路の負側入力端子に接続され、
前記出力駆動半導体素子の第2の電流入出力端子が、前記演算増幅回路の正側入力端子に接続され、
前記電流検出用シャント抵抗の第2の端子が、前記演算増幅回路の出力端子に接続されることを特徴とする制御システム。 - 請求項6記載の制御システムにおいて、
前記演算増幅回路は、第1の演算増幅器と、第2の演算増幅器とを備え、
前記第2の演算増幅器の正側入力端子には第1のキャパシターが接続され、負側入力端子には第2のキャパシターが接続され、
前記第1の演算増幅器は、
第1の動作フェーズには、基準電位に対する前記演算増幅回路の負側入力端子の電位を増幅して前記第1のキャパシターに充電し、
第2の動作フェーズには、正側入力端子の電位を増幅して前記第2のキャパシターに充電し、
前記第1の動作フェーズと前記第2の動作フェーズとを交互に繰り返すことを特徴とする制御システム。 - 請求項7記載の制御システムにおいて、
前記第1の演算増幅器の増幅率は、前記第2の演算増幅器の増幅率よりも大きいことを特徴とする制御システム。 - 請求項5記載の制御システムにおいて、
前記出力駆動半導体素子は、上アーム側に設けられ、
前記上アームと直列接続される下アーム側に設けられた第2の出力半導体素子を備えることを特徴とする制御システム。 - 請求項1記載の制御システムにおいて、
前記補正手段は、
前記ダミー抵抗の両端電圧Vdの変換結果であるVd*の値によって係数Kを決定する係数算出器と、
該係数算出器のより決定された係数Kを前記電流検出用シャント抵抗の両端電圧に乗ずる乗算器とを備えることを特徴とする制御システム。 - 請求項1記載の制御システムにおいて、
前記補正手段は、前記電流検出用シャント抵抗の両端電圧をディジタル信号に変換するA/D変換器を備え、
前記ダミー抵抗の両端電圧は、前記A/D変換器の基準電圧として、前記A/D変換器のVref入力端子に入力することを特徴とする制御システム。 - 請求項1記載の制御システムにおいて、
前記制御手段は、前記半導体チップに内蔵されていることを特徴とする制御システム。 - 請求項1記載の制御システムにおいて、
前記制御手段は、前記半導体チップの外部に設けられていることを特徴とする制御システム。 - 負荷に流す電流を制御する制御指令を出力する制御手段と、該制御手段からの制御指令に基づいて前記負荷に流す電流を制御する駆動回路とを有する制御システムに用いられる半導体素子であって、
前記半導体素子は、その同一の半導体チップ内に設けられた複数の前記駆動回路と、
前記複数の駆動回路にそれぞれ設けられ、負荷に流れる電流を検出するとともに、同一のプロセスにより、前記半導体チップ内に設けられた電流検出用シャント抵抗と、
前記電流検出用シャント抵抗と同一のプロセスにより、前記半導体チップ内に設けられたダミー抵抗と、
前記半導体チップに外付けされるとともに、前記ダミー抵抗に接続される校正基準を接続可能な接続端子と、
前記ダミー抵抗及び前記校正基準を用いて、前記電流検出用シャント抵抗に流れる電流値を補正する補正手段を備えることを特徴とする半導体素子。 - 同一半導体チップ上に同一プロセスで少なくとも2つの抵抗器を形成し、
一方の第1の抵抗器は、外部に接続する手段を有し、
他方の第2の抵抗器は、同一半導体チップ内の回路に接続することを特徴とする半導体素子。 - 請求項15記載の半導体素子において、
前記第1の抵抗器の値を計測する計測手段と、
該計測手段による計測結果に基づき、前記第2の抵抗器の値を補正する手段を同一半導体チップ上に有することを特徴とする半導体素子。 - 請求項15記載の半導体素子を用いた制御システムにおいて、
前記第1の抵抗器の値を計測する計測手段と、
該計測手段による計測結果に基づき、前記第2の抵抗器の値を補正する手段を同一半導体チップ上に有することを特徴とする制御システム。 - 請求項15記載の半導体素子において、
前記第1の抵抗器は、外部に接続する手段を介して外部の校正基準に接続されることを特徴とする半導体素子。 - 請求項18記載の半導体素子において、
前記校正基準は、抵抗器,若しくは定電圧源,又は定電流源であることを特徴とする半導体素子。 - 請求項15記載の半導体素子において、
前記第2の抵抗器は、電流検出用シャント抵抗,若しくは入力電圧を分圧する分圧抵抗,又は増幅器の利得を決定するフィードバック抵抗であることを特徴とする半導体素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123792A JP2011069809A (ja) | 2009-08-31 | 2010-05-31 | 制御システム及びそれに用いる半導体素子 |
EP20100172566 EP2296074A2 (en) | 2009-08-31 | 2010-08-11 | Control system and semiconductor device used therein |
US12/855,428 US20110049988A1 (en) | 2009-08-31 | 2010-08-12 | Control System and Semiconductor Device Used Therein |
CN2010102606361A CN102004453A (zh) | 2009-08-31 | 2010-08-20 | 控制系统及在其中使用的半导体元件 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009200462 | 2009-08-31 | ||
JP2010123792A JP2011069809A (ja) | 2009-08-31 | 2010-05-31 | 制御システム及びそれに用いる半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011069809A true JP2011069809A (ja) | 2011-04-07 |
JP2011069809A5 JP2011069809A5 (ja) | 2012-11-22 |
Family
ID=42782718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010123792A Abandoned JP2011069809A (ja) | 2009-08-31 | 2010-05-31 | 制御システム及びそれに用いる半導体素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110049988A1 (ja) |
EP (1) | EP2296074A2 (ja) |
JP (1) | JP2011069809A (ja) |
CN (1) | CN102004453A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015194460A (ja) * | 2014-03-17 | 2015-11-05 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5280332B2 (ja) * | 2009-10-30 | 2013-09-04 | 日立オートモティブシステムズ株式会社 | 電流制御用半導体素子およびそれを用いた制御装置 |
JP5395127B2 (ja) * | 2011-07-14 | 2014-01-22 | 日立オートモティブシステムズ株式会社 | 電流制御用半導体素子およびそれを用いた制御装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3473638A (en) * | 1965-12-02 | 1969-10-21 | Gen Motors Corp | Transmission with constant speed electric clutch |
JP4127641B2 (ja) | 2001-10-23 | 2008-07-30 | 三菱電機株式会社 | 半導体装置 |
US7248078B2 (en) * | 2004-08-20 | 2007-07-24 | Nec Electronics Corporation | Semiconductor device |
JP4144591B2 (ja) | 2004-12-03 | 2008-09-03 | 株式会社デンソー | 半導体装置 |
JP4814705B2 (ja) * | 2005-10-13 | 2011-11-16 | パナソニック株式会社 | 半導体集積回路装置及び電子装置 |
-
2010
- 2010-05-31 JP JP2010123792A patent/JP2011069809A/ja not_active Abandoned
- 2010-08-11 EP EP20100172566 patent/EP2296074A2/en not_active Withdrawn
- 2010-08-12 US US12/855,428 patent/US20110049988A1/en not_active Abandoned
- 2010-08-20 CN CN2010102606361A patent/CN102004453A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015194460A (ja) * | 2014-03-17 | 2015-11-05 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2296074A2 (en) | 2011-03-16 |
US20110049988A1 (en) | 2011-03-03 |
CN102004453A (zh) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7004585B2 (ja) | 半導体装置、負荷駆動システムおよびインダクタ電流の電流検出方法 | |
JP4905208B2 (ja) | 過電流検出回路 | |
JP5395127B2 (ja) | 電流制御用半導体素子およびそれを用いた制御装置 | |
EP2871488A1 (en) | Hall electromotive force correction device and hall electromotive force correction method | |
EP3346247B1 (en) | Sensor device | |
WO2009111168A1 (en) | Two-terminal linear sensor | |
JP2017129528A (ja) | 電流検出回路及びそれを備えた半導体装置 | |
US9360344B2 (en) | Parallel reading of an analog sensor by two control units | |
JP2009288153A (ja) | 空気流量測定装置、空気流量補正方法、および、プログラム | |
CN103080863B (zh) | 电流控制用半导体元件和使用它的控制装置 | |
JP2011069809A (ja) | 制御システム及びそれに用いる半導体素子 | |
JP5188465B2 (ja) | 電流検出装置およびこれを用いた制御システム | |
CN101762338B (zh) | 温度传感器电路及温度信号处理方法 | |
US20170117835A1 (en) | Back EMF Monitor for Motor Control | |
JP5516350B2 (ja) | 負荷駆動回路 | |
JP5706502B2 (ja) | 電子制御装置 | |
CN110114638A (zh) | 模拟输入单元以及基准电压稳定化电路 | |
CN109564139B (zh) | 传感器装置 | |
WO2015043252A1 (zh) | 一种感温电路及温度传感器 | |
JP2000018989A (ja) | レシオメトリック出力型発熱抵抗体式空気流量計 | |
KR101549303B1 (ko) | 전동식 조향 장치의 토크센서 출력회로 | |
US10302678B2 (en) | Motor control circuitry | |
JP6461427B2 (ja) | リニアソレノイド駆動装置 | |
JP2006329066A (ja) | センサ信号の入力装置 | |
CN116225138A (zh) | 一种适用于电压基准电路的恒温控制系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121004 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130131 |