JP2011066078A - Circuit module, and method of manufacturing the same - Google Patents

Circuit module, and method of manufacturing the same Download PDF

Info

Publication number
JP2011066078A
JP2011066078A JP2009213442A JP2009213442A JP2011066078A JP 2011066078 A JP2011066078 A JP 2011066078A JP 2009213442 A JP2009213442 A JP 2009213442A JP 2009213442 A JP2009213442 A JP 2009213442A JP 2011066078 A JP2011066078 A JP 2011066078A
Authority
JP
Japan
Prior art keywords
circuit board
circuit module
element chip
adhesive member
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009213442A
Other languages
Japanese (ja)
Inventor
Ko Tometaka
航 留高
Atsushi Tatsuta
淳 立田
Mitsuru Kobayashi
充 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2009213442A priority Critical patent/JP2011066078A/en
Publication of JP2011066078A publication Critical patent/JP2011066078A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit module in which an element chip is securely bonded to a circuit board without causing the element chip to be tilted, and which is highly reliable. <P>SOLUTION: The circuit module includes the circuit board 10 having the wiring conductor layer 11 on a surface and the element chip 20 mounted on the circuit board 10. The element chip 20 is fixed to the circuit board 10 via an adhesive member 14 which is filled so that a part of a surface opposed to the circuit board 10 is left. In this constitution, the adhesive member 14 is formed at the part of the semiconductor chip 20, so even when the circuit board 10 thermally deforms or deforms by external force, stress applied to the element chip 20 becomes small since contact area is small, thereby preventing erroneous detection. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、回路モジュールおよびその製造方法に係り、特に、回路基板上へのチップの実装に関する。   The present invention relates to a circuit module and a method for manufacturing the circuit module, and more particularly to mounting a chip on a circuit board.

例えば、セラミックス、樹脂などの成形基板、あるいは絶縁層の間に内部導体層が形成されてなる積層基板などの基板と、この基板の表面に形成され且つ内部導体層と電気的に接続された表面導体層と、を有する回路基板に、キャビティを設けるととともに、このキャビティに半導体チップなどの素子部を形成したものが、広く用いられている。   For example, a molded substrate such as ceramic or resin, or a substrate such as a laminated substrate in which an internal conductor layer is formed between insulating layers, and a surface formed on the surface of the substrate and electrically connected to the internal conductor layer A circuit board having a conductor layer provided with a cavity and an element portion such as a semiconductor chip formed in the cavity is widely used.

例えば、特許文献１では、凹凸が設けられた立体回路基板に半導体チップを搭載し、立体回路基板と半導体チップの凸部回路パターンとの間に封止樹脂を塗布して実装したものが提案されている。   For example, Patent Document 1 proposes a semiconductor chip mounted on a three-dimensional circuit board provided with irregularities and mounted by applying a sealing resin between the three-dimensional circuit board and the convex circuit pattern of the semiconductor chip. ing.

また、特許文献２では、回路基板上に搭載される素子チップの基準面が実装基板に対して垂直な方向を向くように、垂直実装される回路モジュールも提案されている（特許文献２）。   Patent Document 2 also proposes a circuit module that is vertically mounted such that a reference surface of an element chip mounted on the circuit board faces a direction perpendicular to the mounting substrate (Patent Document 2).

例えば、図２０（ａ）及び（ｂ）に示すように回路基板１１０に形成された凹部にセンサチップ１２０を搭載しボンディングワイヤ１１２で回路基板１１０上の配線導体層１１１ｐに接続したものが提案されている。このような回路モジュールでは、一般的にはセンサチップ１２０と回路基板１１０との間に、接着層１２１を介在させ、固定する方法が用いられる。
回路基板１１０上に形成された配線導体層（ダイパッド１１１ｄ）上に、センサチップ１２０を載置した時には正しく設置できたとしても、熱負荷がかかると、センサチップ１２０と回路基板１１０との間の熱膨張率差の影響で熱応力が発生し、その結果センサチップ側に負荷がかかり、センサチップが誤検知を生じる原因となることがあった。 For example, as shown in FIGS. 20A and 20B, a sensor chip 120 mounted in a recess formed in the circuit board 110 and connected to the wiring conductor layer 111p on the circuit board 110 with a bonding wire 112 is proposed. ing. In such a circuit module, generally, a method is used in which an adhesive layer 121 is interposed between the sensor chip 120 and the circuit board 110 and fixed.
Even if the sensor chip 120 can be correctly placed on the wiring conductor layer (die pad 111d) formed on the circuit board 110, if a thermal load is applied, the sensor chip 120 and the circuit board 110 are Thermal stress is generated due to the effect of the difference in thermal expansion coefficient. As a result, a load is applied to the sensor chip side, which may cause a false detection of the sensor chip.

そこで、図２１に示すように、接着層１２１を部分的に介在させる方法も提案されているが、センサチップ実装後において、回路基板１１０に対しセンサチップ１２０に傾きが生じることがあった。   Therefore, as shown in FIG. 21, a method of partially interposing the adhesive layer 121 has been proposed, but the sensor chip 120 may be inclined with respect to the circuit board 110 after the sensor chip is mounted.

例えば接着層を半田で構成する場合、半田溶融から凝固過程においてセンサチップ１２０を引き付ける力が発生し、水平度を確保するのが困難であった。   For example, when the adhesive layer is made of solder, a force for attracting the sensor chip 120 is generated in the solidification process from the melting of the solder, and it is difficult to ensure the levelness.

特に、加速度センサあるいはジャイロセンサなど、一般にＸＹＺの３軸方向の特性を得るようなチップ部品を、回路基板に搭載する場合、回路モジュールは、チップ部品が斜めに傾くと、傾き角θの値が大きければ大きいほど本来得ようとする値とのずれが大きくなる。このため傾き角θをできるだけ小さくする必要がある。   In particular, when a chip component such as an acceleration sensor or a gyro sensor, which generally obtains XYZ three-axis characteristics, is mounted on a circuit board, when the chip component is tilted, the inclination angle θ The larger the value, the greater the deviation from the value originally obtained. For this reason, it is necessary to make the inclination angle θ as small as possible.

特開２００４−２０７４０６号公報JP 2004-207406 A 特許３２２４７９８号公報Japanese Patent No. 3224798

このように、従来の素子チップの回路基板への実装に際しては、接着層を接着面全体に形成すると、素子チップと回路基板との熱膨張率の差に起因して、素子チップに負荷がかかり誤動作や破損の原因となっていた。
また、接着層を部分的に形成すると、固着時に素子チップに傾きが生じ易いという問題があった。
特に、このようにして形成した回路モジュールを実装基板に対して垂直実装しようとすると、スナップラインにおける実装面の突出により、回路基板がある角度θで斜めに傾いた状態となり、センサモジュールの場合は、測定誤差が大きくなるという問題があった。 As described above, when the conventional element chip is mounted on the circuit board, if the adhesive layer is formed on the entire bonding surface, a load is applied to the element chip due to the difference in thermal expansion coefficient between the element chip and the circuit board. It was the cause of malfunction and damage.
Further, when the adhesive layer is partially formed, there is a problem that the element chip is likely to be inclined at the time of fixing.
In particular, when the circuit module formed in this way is mounted vertically with respect to the mounting substrate, the mounting of the mounting surface on the snap line causes the circuit substrate to be inclined at an angle θ, and in the case of a sensor module, There was a problem that the measurement error increased.

本発明は、前記実情に鑑みてなされたものであり、素子チップに傾きを生じることなく、確実な接合が可能で、かつ信頼性の高い回路モジュールを提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a highly reliable circuit module that can be reliably bonded without causing an inclination of an element chip.

そこで本発明は、表面に配線導体層を有する回路基板と、前記回路基板上に搭載される素子チップとを具備し、前記素子チップは、前記回路基板との対向面の一部を残すように充填された接着部材を介して前記回路基板に固着された回路モジュールを構成する。
この構成により、素子チップ一部に接着部材が形成されているため、回路基板が熱変形や外力による変形をおこしても、接触面積が小さい分、素子チップに与える応力が小さくなるため、誤検知を防ぐことができる。このため、ジャイロセンサなど方向性を維持する必要のあるデバイスの場合においても、熱負荷がかかっても素子チップ側に負荷がほとんどかからないため、素子チップが傾いたり、損傷を受けたりすることがない。誤動作の大幅な低減をはかることができる。 Therefore, the present invention includes a circuit board having a wiring conductor layer on the surface and an element chip mounted on the circuit board, and the element chip leaves a part of a surface facing the circuit board. A circuit module fixed to the circuit board via the filled adhesive member is formed.
With this configuration, an adhesive member is formed on a part of the element chip, so even if the circuit board undergoes thermal deformation or deformation due to external force, the stress applied to the element chip is reduced because the contact area is small. Can be prevented. For this reason, even in the case of a device that needs to maintain the directionality, such as a gyro sensor, the element chip is not tilted or damaged even when a thermal load is applied, since the load is hardly applied to the element chip side. . It is possible to greatly reduce malfunctions.

また、本発明は、上記回路モジュールにおいて、前記素子チップは、前記回路基板との対向面に選択的に塗布形成された接着部材を介して前記回路基板に固着されたものを含む。
この構成により、あらかじめ回路基板の一部に接着部材を塗布しておくことで、回路基板との対向面の一部が選択的に接続することができる。 Further, the present invention includes the circuit module, wherein the element chip is fixed to the circuit board through an adhesive member selectively applied and formed on a surface facing the circuit board.
With this configuration, by applying an adhesive member to a part of the circuit board in advance, a part of the surface facing the circuit board can be selectively connected.

また、本発明は、上記回路モジュールにおいて、前記素子チップが、前記回路基板との対向面に、接着部材の付着を抑制する付着抑制層を有するものを含む。
この構成により、接着部材の存在領域を付着抑制層により確実に規制することができる。 Further, the present invention includes the above circuit module, wherein the element chip has an adhesion suppression layer that suppresses adhesion of an adhesive member on a surface facing the circuit board.
With this configuration, the region where the adhesive member exists can be reliably regulated by the adhesion suppression layer.

また、本発明は、上記回路モジュールにおいて、前記付着抑制層が、レジスト膜であるものを含む。
この構成により、レジスト膜パターンの形成により、高精度の付着抑制層パターンを形成することができる。 Further, the present invention includes the above circuit module, wherein the adhesion suppression layer is a resist film.
With this configuration, a highly accurate adhesion suppression layer pattern can be formed by forming a resist film pattern.

また、本発明は、上記回路モジュールにおいて、前記回路基板は、前記素子チップとの対向面に、凹部を有し、前記凹部内に接着部材を充填することで前記素子チップが固着されたものを含む。
この構成により、確実な接合が可能となり、かつ凹部の外側は接着部材の存在しない領域となっており、接着部材の存在領域を凹部で効率よく規制することができる。そしてさらに、素子チップと回路基板との熱膨張率の差に起因する応力をこの接着剤の存在しない領域に逃がすことができる。また接着部材のはみ出しがないようにすることができるため、美観を保持することができる。 According to the present invention, in the above circuit module, the circuit board has a concave portion on a surface facing the element chip, and the element chip is fixed by filling the concave portion with an adhesive member. Including.
With this configuration, reliable bonding is possible, and the outside of the recess is an area where no adhesive member is present, and the presence area of the adhesive member can be efficiently regulated by the recess. Furthermore, the stress caused by the difference in thermal expansion coefficient between the element chip and the circuit board can be released to the area where the adhesive does not exist. Further, since it is possible to prevent the adhesive member from protruding, the aesthetic appearance can be maintained.

また、本発明は、上記回路モジュールにおいて、前記回路基板は、前記素子チップとの対向面に、凸部を有し、前記凸部の頂面およびその周辺に、選択的に接着部材が介在することで前記素子チップが固着されたものを含む。
この構成により、凸部の存在により、凸部の頂面およびその周辺により選択的に接続がなされているため、高さの制御も有効となる。 In the circuit module according to the present invention, the circuit board has a convex portion on a surface facing the element chip, and an adhesive member is selectively interposed on a top surface of the convex portion and its periphery. In this case, the element chip is fixed.
With this configuration, the presence of the convex portion selectively connects the top surface of the convex portion and the periphery thereof, so that the height control is also effective.

また、本発明は、上記回路モジュールにおいて、前記回路基板は、前記素子チップとの対向面に、凸部を有し、前記凸部の頂面と前記素子チップとが当接することで、前記素子チップの前記回路基板に対する方位が規定されるものを含む。
この構成により、凸部の間にある凹部に接着部材を充填し、効率よく選択的に接続を実現することができる。 Further, the present invention provides the circuit module, wherein the circuit board has a convex portion on a surface facing the element chip, and the top surface of the convex portion and the element chip come into contact with each other. Includes one in which the orientation of the chip with respect to the circuit board is defined.
With this configuration, the concave portions between the convex portions are filled with the adhesive member, and the connection can be realized efficiently and selectively.

また、本発明は、上記回路モジュールにおいて、前記凸部は、互いに離間して設けられた３個の突起で構成されたものを含む。
この構成により、３個の突起によって、素子チップの面を支持することができるため、面方位を、正しく規定することができる。 Further, the present invention includes the above circuit module, wherein the convex portion is configured by three protrusions provided apart from each other.
With this configuration, the surface of the element chip can be supported by the three protrusions, so that the surface orientation can be correctly defined.

また、本発明は、上記回路モジュールにおいて、前記凸部は、環状突起であるものを含む。
この構成により、環状突起の内部に接着部材を充填することで容易に素子チップと回路基板の選択的接合が実現される。 The present invention includes the circuit module, wherein the convex portion is an annular protrusion.
With this configuration, selective bonding between the element chip and the circuit board can be easily realized by filling the annular protrusion with the adhesive member.

また、本発明は、上記回路モジュールにおいて、前記素子チップが、裏面側で前記配線導体層に接続され、ワイヤボンディング接続されたものを含む。
この構成により、凹部内に接着部材を充填し、この上に素子チップを搭載し、ワイヤボンディングを行うようにすればよいため、素子チップ搭載時には高精度の位置合わせが不要であり、実装作業性が良好である。 Further, the present invention includes the above circuit module in which the element chip is connected to the wiring conductor layer on the back surface side and connected by wire bonding.
With this configuration, it is only necessary to fill an adhesive member in the recess, mount an element chip thereon, and perform wire bonding. Therefore, high-precision alignment is not required when mounting the element chip, and mounting workability Is good.

また、本発明は、前記回路モジュールは、ジャイロセンサモジュールを構成するものを含む。
この構成により、素子チップの方位により、測定値が変動する、ジャイロセンサモジュールなどにおいても、信頼性の高い測定値を出力するような実装が実現可能である。 In the present invention, the circuit module includes a gyro sensor module.
With this configuration, even in a gyro sensor module or the like in which the measurement value varies depending on the orientation of the element chip, it is possible to implement mounting that outputs a highly reliable measurement value.

また、本発明の回路モジュールの製造方法は、表面に配線導体層を有するとともに、素子搭載領域を有する回路基板を用意する工程と、前記回路基板の前記素子搭載領域の一部に接着部材を供給する工程と、前記素子搭載領域に素子チップを配する工程と、前記素子チップを押圧しながら、前記回路基板を加熱し固着する工程と、を含む。
この構成により、素子チップと回路基板との一部が導電性接着剤などの接着部材を介して接続されるように、加圧しながら固着しているため、電気的接続も実現され、確実な接続が実現される。また接着部材のはみ出しがないため、美観を保持することができる。 The method for manufacturing a circuit module according to the present invention includes a step of preparing a circuit board having a wiring conductor layer on the surface and an element mounting area, and supplying an adhesive member to a part of the element mounting area of the circuit board. A step of arranging an element chip in the element mounting region, and a step of heating and fixing the circuit board while pressing the element chip.
With this configuration, part of the element chip and the circuit board are fixed while being pressed so that they are connected via an adhesive member such as a conductive adhesive. Is realized. Moreover, since there is no protrusion of an adhesive member, aesthetics can be maintained.

また、本発明は、上記回路モジュールの製造方法において、前記接着部材を供給する工程は、前記接着部材抑制領域としてレジストパターンを形成し、前記レジストパターン形成領域で規定された領域に選択的に接着部材を供給する工程を含む。
この構成により、簡単に接着部材抑制領域を形成することができる。 In the method for manufacturing a circuit module according to the present invention, the step of supplying the adhesive member forms a resist pattern as the adhesive member suppression region and selectively adheres to the region defined by the resist pattern formation region. Supplying a member.
With this configuration, the adhesive member suppressing region can be easily formed.

また、本発明は、上記回路モジュールの製造方法において、前記回路基板を固着する工程後、前記素子チップを押圧しつつ、ワイヤボンディングにより、前記回路基板と前記素子チップとを電気的に接続する工程を含む。
この構成により、素子チップを回路基板上に接続する際には位置決め精度を要することなく、効率のよい、接続が実現される。 Further, the present invention provides a method for electrically connecting the circuit board and the element chip by wire bonding while pressing the element chip after the step of fixing the circuit board in the method for manufacturing the circuit module. including.
With this configuration, efficient connection is realized without requiring positioning accuracy when the element chip is connected to the circuit board.

本発明によれば、素子チップと回路基板との間の接着部材が、部分的にしか介在しないため、熱負荷が低減される。また熱負荷がかかっても素子チップ側に負荷がかかりにくいため、素子チップが傾いたり、損傷を受けたりすることがない。このため、ジャイロセンサなど方向性を維持する必要のあるデバイスの場合においても、誤動作の大幅な低減をはかることができる。   According to the present invention, since the adhesive member between the element chip and the circuit board is only partially interposed, the thermal load is reduced. Even if a thermal load is applied, it is difficult to apply a load to the element chip side, so that the element chip is not tilted or damaged. For this reason, even in the case of a device that needs to maintain the directionality, such as a gyro sensor, it is possible to significantly reduce malfunctions.

本発明の実施の形態１の回路モジュールを示す図であり、（ａ）は断面図、（ｂ）は上面図It is a figure which shows the circuit module of Embodiment 1 of this invention, (a) is sectional drawing, (b) is a top view. 本発明の実施の形態１の回路モジュールの製造工程を示す図であり、（ａ）は断面図、（ｂ）は上面図It is a figure which shows the manufacturing process of the circuit module of Embodiment 1 of this invention, (a) is sectional drawing, (b) is a top view. 本発明の実施の形態１の回路モジュールの製造工程を示す断面図Sectional drawing which shows the manufacturing process of the circuit module of Embodiment 1 of this invention 本発明の実施の形態１の回路モジュールの製造工程を示す断面図Sectional drawing which shows the manufacturing process of the circuit module of Embodiment 1 of this invention 本発明の実施の形態の変形例の回路モジュールを示す断面図Sectional drawing which shows the circuit module of the modification of embodiment of this invention 本発明の実施の形態２の回路モジュールを示す図であり、（ａ）は断面図、（ｂ）は上面図It is a figure which shows the circuit module of Embodiment 2 of this invention, (a) is sectional drawing, (b) is a top view. 本発明の実施の形態２の回路モジュールの製造工程を示す図であり、（ａ）は断面図、（ｂ）は上面図It is a figure which shows the manufacturing process of the circuit module of Embodiment 2 of this invention, (a) is sectional drawing, (b) is a top view. 本発明の実施の形態２の回路モジュールの製造工程を示す図であり、（ａ）は断面図、（ｂ）は上面図It is a figure which shows the manufacturing process of the circuit module of Embodiment 2 of this invention, (a) is sectional drawing, (b) is a top view. 本発明の実施の形態２の回路モジュールの製造工程を示す図であり、（ａ）は断面図、（ｂ）は上面図It is a figure which shows the manufacturing process of the circuit module of Embodiment 2 of this invention, (a) is sectional drawing, (b) is a top view. 本発明の実施の形態２の回路モジュールの製造工程を示す断面図Sectional drawing which shows the manufacturing process of the circuit module of Embodiment 2 of this invention 本発明の実施の形態２の回路モジュールの製造工程を示す断面図Sectional drawing which shows the manufacturing process of the circuit module of Embodiment 2 of this invention 本発明の実施の形態２の変形例の回路モジュールを示す断面図Sectional drawing which shows the circuit module of the modification of Embodiment 2 of this invention. 本発明の実施の形態３の回路モジュールを示す断面図Sectional drawing which shows the circuit module of Embodiment 3 of this invention 同回路モジュールに用いられる回路基板の上面図Top view of the circuit board used in the circuit module 本発明の実施の形態４の回路モジュールを示す断面図Sectional drawing which shows the circuit module of Embodiment 4 of this invention. 同回路モジュールに用いられる回路基板の上面図Top view of the circuit board used in the circuit module 本発明の実施の形態５の回路モジュールを示す断面図Sectional drawing which shows the circuit module of Embodiment 5 of this invention. 本発明の実施の形態５の回路モジュールの変形例を示す断面図Sectional drawing which shows the modification of the circuit module of Embodiment 5 of this invention 本発明の実施の形態６の回路モジュールを示す断面図Sectional drawing which shows the circuit module of Embodiment 6 of this invention. 従来例の回路モジュールを示す図であり、（ａ）は断面図、（ｂ）は上面図It is a figure which shows the circuit module of a prior art example, (a) is sectional drawing, (b) is a top view. 従来例の回路モジュールを示す図The figure which shows the circuit module of the conventional example

以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
（実施の形態１）
図１（ａ）および（ｂ）は本発明の実施の形態１の回路モジュールを示す説明図であり、図１（ａ）は、図１（ｂ）のＡ−Ａ断面図である。図２乃至図４は同回路モジュールの実装工程を示す図である。
本実施の形態の回路モジュール１は、図１（ａ）及び（ｂ）に示すように、素子搭載領域に相当する領域に、素子搭載面積よりも大きい凹部１３Ｓを有するとともに、表面に配線導体層１１を有する、樹脂基板からなる回路基板１０と、この回路基板１０上に搭載されるジャイロセンサ用の素子チップ２０とを具備している。そしてこの素子チップ２０は、凹部１３Ｓに設けられた配線導体層１１のうちダイパッド１１ｄの一部を残して塗布された接着部材１４を介してこの回路基板１０に固着される。この凹部１３Ｓ内ではこの接着部材１４としての半田を介して、素子チップ２０が、配線導体層１１のうちダイパッド１１ｄに接合されており、凹部１３Ｓの周縁近傍には、ボンディングパッド１１ｐが設けられ、素子チップ２０表面のパッド２１と、回路基板１０表面の配線導体層１１のボンディングパッド１１ｐとが、ボンディングワイヤ１２を介して接続され、電気的接続がなされている。
この実装構造においては、接着部材１４は、ジャイロセンサ用の素子チップ２０の底面の一部所定寸法だけ残して小さく形成されている。この接着部材１４としての半田の形成領域は、あらかじめダイパッド１１ｄに半田を供給するに際し、ダイパッドの一部に半田を供給することで、接着部材による接着面積を規定する。
そして、必要に応じて封止樹脂（図示せず）で被覆されている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(Embodiment 1)
FIGS. 1A and 1B are explanatory views showing a circuit module according to Embodiment 1 of the present invention, and FIG. 1A is a cross-sectional view taken along line AA of FIG. 2 to 4 are diagrams showing a mounting process of the circuit module.
As shown in FIGS. 1A and 1B, the circuit module 1 of the present embodiment has a recess 13S larger than the element mounting area in a region corresponding to the element mounting region, and a wiring conductor layer on the surface. 11 and a circuit board 10 made of a resin substrate and a gyro sensor element chip 20 mounted on the circuit board 10. The element chip 20 is fixed to the circuit board 10 via an adhesive member 14 that is applied to leave a part of the die pad 11d in the wiring conductor layer 11 provided in the recess 13S. In the recess 13S, the element chip 20 is bonded to the die pad 11d in the wiring conductor layer 11 via solder as the adhesive member 14, and a bonding pad 11p is provided in the vicinity of the periphery of the recess 13S. The pads 21 on the surface of the element chip 20 and the bonding pads 11p of the wiring conductor layer 11 on the surface of the circuit board 10 are connected via the bonding wires 12 and are electrically connected.
In this mounting structure, the adhesive member 14 is formed small so as to leave a predetermined dimension on the bottom surface of the element chip 20 for the gyro sensor. The solder forming area as the bonding member 14 prescribes the bonding area by the bonding member by supplying the solder to a part of the die pad when the solder is supplied to the die pad 11d in advance.
And it is coat | covered with sealing resin (not shown) as needed.

次に、この回路モジュール１の製造方法について説明する。
まず、図２（ａ）および（ｂ）に示すように、射出成型により素子搭載領域を囲むように凹部１３Ｓを有する樹脂基板（１０）を形成する。ここで図２（ａ）は図２（ｂ）のＡ−Ａ断面図である。 Next, a method for manufacturing the circuit module 1 will be described.
First, as shown in FIGS. 2A and 2B, a resin substrate (10) having a recess 13S so as to surround the element mounting region is formed by injection molding. Here, FIG. 2A is a cross-sectional view taken along the line AA of FIG.

そして、この樹脂基板の表面に配線導体層１１を形成する。この配線導体層１１のうち、凹部１３Ｓの周縁部に形成されるパターンは、ボンディングパッド１１ｐを構成しており、凹部１３の中央部に形成されるパターンは、前記配線導体層と前記素子チップの裏面とを接続するためのダイパッド１１ｄを構成する。   Then, the wiring conductor layer 11 is formed on the surface of the resin substrate. Of the wiring conductor layer 11, the pattern formed at the peripheral edge of the recess 13S constitutes the bonding pad 11p, and the pattern formed at the center of the recess 13 is formed between the wiring conductor layer and the element chip. A die pad 11d for connecting the back surface is formed.

次いで、接着部材１４として、このダイパッド１１ｄに対して選択的に少量の半田を供給する。   Next, a small amount of solder is selectively supplied as an adhesive member 14 to the die pad 11d.

一方、素子チップ２０の裏面側は鏡面研磨により平滑度を高めておく。
この状態で、図３に示すように、素子チップ２０を位置合わせし、吸着ノズル３０を用いて回路基板１０上に配置し、吸着ノズル３０で加圧しつつ、加熱し、半田を硬化させる。 On the other hand, the smoothness of the back surface side of the element chip 20 is increased by mirror polishing.
In this state, as shown in FIG. 3, the element chip 20 is aligned, placed on the circuit board 10 using the suction nozzle 30, heated while being pressurized by the suction nozzle 30, and the solder is cured.

このとき、半田１４を介して回路基板１０および素子チップ２０の、確実な接合が可能となる。そしてダイパッド１１ｄの一部を残して半田が形成されているため、接合面積が小さく、素子チップと回路基板との熱膨張率の差に起因する応力も小さい。また接着部材のはみ出しがないため、美観を保持することができる。   At this time, the circuit board 10 and the element chip 20 can be reliably bonded via the solder 14. Since the solder is formed so as to leave a part of the die pad 11d, the bonding area is small, and the stress due to the difference in thermal expansion coefficient between the element chip and the circuit board is also small. Moreover, since there is no protrusion of an adhesive member, aesthetics can be maintained.

こののち、図４に示すように、ワイヤボンディングにより、素子チップ２０のパッド２１と回路基板１０上のボンディングパッド１１ｐとをボンディングワイヤ１２を介して電気的接続を行う。そしてワイヤボンディング後、素子チップ２０を加圧しながら保持していた吸着ノズル３０を外し、図１及び図２に示した回路モジュールが完成する。   After that, as shown in FIG. 4, the pads 21 of the element chip 20 and the bonding pads 11 p on the circuit board 10 are electrically connected via the bonding wires 12 by wire bonding. After wire bonding, the suction nozzle 30 that holds the element chip 20 while applying pressure is removed, and the circuit module shown in FIGS. 1 and 2 is completed.

以上のように、本発明の回路モジュールによれば、配線導体層で構成されるダイパッドの一部に対してのみ、接着部材１４が形成され、ダイパッド１１ｄと前記素子チップ２０とが電気的に接続されているため、接着部材の存在しない領域が存在していることで、素子チップと回路基板との熱膨張率の差に起因する応力の発生領域が小さくなり、反りや歪の発生を低減することができる。また、接着部材のはみ出しがないため、美観を保持することができる。   As described above, according to the circuit module of the present invention, the adhesive member 14 is formed only on a part of the die pad constituted by the wiring conductor layer, and the die pad 11d and the element chip 20 are electrically connected. Therefore, the presence of the region where the adhesive member does not exist reduces the region where stress is generated due to the difference in coefficient of thermal expansion between the element chip and the circuit board, thereby reducing the occurrence of warpage and distortion. be able to. Moreover, since there is no protrusion of an adhesive member, aesthetics can be maintained.

さらにまたセンサを構成する素子チップ２０と、回路基板との間の接合部材である半田が部分的にしか介在しないため、熱負荷がかかっても素子チップ側への負荷は極めて小さく、誤動作が大幅に低減される。   Furthermore, since the solder, which is a bonding member between the element chip 20 constituting the sensor and the circuit board, is only partially interposed, even if a thermal load is applied, the load on the element chip side is extremely small, resulting in a large malfunction. Reduced to

また、半田溶融時には吸着ノズル３０などのツールを用いて素子チップを固定し、そのまま硬化させ、硬化した後、ツールを解放するため、＋−１度の精度でセンサに傾きを生じることもなく、良好な姿勢角を維持することができる。   In addition, the element chip is fixed using a tool such as the suction nozzle 30 when the solder is melted, and is cured as it is. After the curing, the tool is released, so that the sensor is not inclined with an accuracy of + −1 degree. A good posture angle can be maintained.

なお、このツールはチップ割れの発生を回避するために、０．９８０６６５Ｎ（１００ｇｆ）以下の低荷重とするのが望ましい。   In order to avoid the occurrence of chip cracking, it is desirable that this tool has a low load of 0.980665N (100 gf) or less.

なお、前記実施の形態では、素子チップ２０の周縁部に半田をディスペンサで、供給量を制御しながら、供給することで、素子チップ２０に、均一に負荷がかかるようにすることができる。この半田を供給する領域については、必ずしも周縁部に限定されるものではなく、適宜調整可能である。   In the above-described embodiment, it is possible to uniformly apply a load to the element chip 20 by supplying solder to the peripheral portion of the element chip 20 with a dispenser while controlling the supply amount. The region for supplying the solder is not necessarily limited to the peripheral portion, and can be appropriately adjusted.

ここで回路基板１０を形成するための樹脂基板上への配線導体層１１の形成に際しては以下の方法がとられる。
まず、この樹脂基板（１０）の表面の全面に、無電解めっきあるいはＣＶＤやスパッタリング等を行うことにより導電性薄膜からなる下地層を形成する。ここでは無電解の銅めっきあるいはスパッタリングによる銅薄膜を形成する。そして、樹脂基板（１０）の表面にレーザビームを照射することで当該照射部分の下地層をパターニングし選択的に除去する。ここでレーザビームは、ガルバノミラー等で走査することにより配線導体層１１の輪郭に沿って樹脂基板の表面を移動しつつ照射され、下地層のうち配線導体層１１のパターンに一致した部分と配線導体層１１のパターンに一致しない部分との境界領域の下地層を除去する。従って、樹脂基板（１０）の表面にはレーザビームが照射された輪郭内側の下地層（配線導体層１１のパターンに一致した下地層）と、下地層の輪郭に沿った部分のみがレーザビーム照射で除去された下地層（図示せず）とが残ることになる。但し、隣接する配線導体層１１の間隔が狭い場合においては、上述のように輪郭部分だけでなく配線導体層１１間の下地層を全てレーザビーム照射で除去することも可能である。 Here, when forming the wiring conductor layer 11 on the resin substrate for forming the circuit board 10, the following method is used.
First, a base layer made of a conductive thin film is formed on the entire surface of the resin substrate (10) by performing electroless plating, CVD, sputtering, or the like. Here, a copper thin film is formed by electroless copper plating or sputtering. Then, by irradiating the surface of the resin substrate (10) with a laser beam, the underlying layer of the irradiated portion is patterned and selectively removed. Here, the laser beam is irradiated while moving on the surface of the resin substrate along the outline of the wiring conductor layer 11 by scanning with a galvanometer mirror or the like, and the portion of the underlying layer that matches the pattern of the wiring conductor layer 11 and the wiring The underlayer in the boundary region with the portion that does not match the pattern of the conductor layer 11 is removed. Accordingly, the surface of the resin substrate (10) is irradiated with the laser beam only on the inner layer of the contour (underlayer matching the pattern of the wiring conductor layer 11) irradiated with the laser beam and the portion along the contour of the foundation layer. The underlying layer (not shown) removed in step (1) is left. However, when the interval between the adjacent wiring conductor layers 11 is narrow, it is possible to remove not only the contour portion but also the entire underlying layer between the wiring conductor layers 11 by laser beam irradiation as described above.

続いて、配線導体層１１のパターンに一致した下地層の上に電気めっきにより銅などのめっき層を厚付けすることで配線導体層１１を形成し、パターンに一致した下地層（１１ｄ）以外の不要なめっき層をエッチングで除去すれば、内部導体層（図示せず）と配線導体層１１により所望の回路が形成された回路基板１０を得ることができる。ここで、めっき層を形成する電気めっきを行うには、このようにエッチングでパターニングされた下地層を直流電源の陰極に接続し電気めっき浴に樹脂基板（１０）を浸漬した状態で給電する必要があり、回路基板１０の内部導体層を給電路として用いるようにしてもよい。そのために樹脂基板が積層基板であるときには、内部導体層と電気的に接続された給電用のビアホールを積層基板の長手方向両端部に設け、積層基板の周縁部に形成した矩形枠状の給電用の表面導体層に直流電源の陰極を接続することで、給電用の表面導体層からビアホール、内部導体層を介して（パターンに一致した）下地層に給電することもできる。   Subsequently, the wiring conductor layer 11 is formed by thickening a plating layer such as copper on the base layer matching the pattern of the wiring conductor layer 11 by electroplating, and other than the base layer (11d) matching the pattern. If an unnecessary plating layer is removed by etching, a circuit board 10 on which a desired circuit is formed by an internal conductor layer (not shown) and the wiring conductor layer 11 can be obtained. Here, in order to perform electroplating to form a plating layer, it is necessary to supply power in a state where the base layer patterned by etching is connected to the cathode of the DC power source and the resin substrate (10) is immersed in the electroplating bath. The internal conductor layer of the circuit board 10 may be used as a feed path. For this reason, when the resin substrate is a laminated substrate, a power supply via hole electrically connected to the internal conductor layer is provided at both ends in the longitudinal direction of the laminated substrate, and a rectangular frame-shaped power supply formed at the peripheral portion of the laminated substrate. By connecting a cathode of a DC power source to the surface conductor layer, power can be supplied from the surface conductor layer for power supply to the base layer (matching the pattern) via the via hole and the internal conductor layer.

従って、複数の絶縁層間に内部導体層を有する積層基板を用いた場合には、絶縁層の間に形成されている内部導体層を介して下地層に給電することにより電気めっきを行い、めっき層を厚付けすることにより配線導体層となる表面導体層を形成するため、積層基板の表面に形成される配線導体層の形状や配置の自由度が高いという利点がある。なお、下地めっき層をエッチングで除去するいわゆるソフトエッチング後、最後にニッケルめっき層を介して金めっき層（図示せず）を形成し、プリント配線基板上の配線パターンと接続性の良好な表面導体層を形成するようにしてもよい。   Therefore, when a multilayer substrate having an inner conductor layer between a plurality of insulating layers is used, electroplating is performed by supplying power to the base layer via the inner conductor layer formed between the insulating layers. Since the surface conductor layer to be the wiring conductor layer is formed by thickening, there is an advantage that the degree of freedom of the shape and arrangement of the wiring conductor layer formed on the surface of the multilayer substrate is high. After the so-called soft etching that removes the underlying plating layer by etching, a gold plating layer (not shown) is finally formed via the nickel plating layer, and the surface conductor has good connectivity with the wiring pattern on the printed wiring board. A layer may be formed.

なお、前記実施の形態では、半田を所定の領域に選択的に形成したが、図５に変形例を示すように、あらかじめ、ソルダレジストなどのレジスト層など、半田濡れ性の良くない層でパターンを形成しておき、このパターンを抑制層Ｒとして、半田１４を供給する領域を規定するようにすることができる。   In the above embodiment, the solder is selectively formed in a predetermined region. However, as shown in a modified example in FIG. 5, a pattern is previously formed with a layer having poor solder wettability such as a resist layer such as a solder resist. This region can be used as a suppression layer R to define a region where the solder 14 is supplied.

（実施の形態２）
次に本発明の形態２について説明する。図６（ａ）および（ｂ）は本発明の実施の形態２の回路モジュールを示す説明図であり、図６（ａ）は、図６（ｂ）のＡ−Ａ断面図である。図７乃至図１１は同回路モジュールの実装工程を示す図である。
本実施の形態の回路モジュールは、前記実施の形態１の回路モジュールが、立体回路基板上の平坦面である素子搭載領域に選択的に接着部材１４を形成し、選択的に接触するようにしたが、本実施の形態では、平板状の基板の、素子搭載領域に凹部１３を形成した回路基板１０を用いた点で前記実施の形態１と異なる。他部については前記実施の形態１と同様に形成されている。 (Embodiment 2)
Next, Embodiment 2 of the present invention will be described. 6 (a) and 6 (b) are explanatory views showing a circuit module according to the second embodiment of the present invention, and FIG. 6 (a) is a cross-sectional view taken along line AA in FIG. 6 (b). 7 to 11 are views showing a mounting process of the circuit module.
In the circuit module according to the present embodiment, the adhesive module 14 is selectively formed on the element mounting region, which is a flat surface on the three-dimensional circuit board, so that the circuit module according to the first embodiment is selectively in contact with the circuit module. However, the present embodiment is different from the first embodiment in that the circuit board 10 in which the concave portion 13 is formed in the element mounting region of the flat substrate is used. Other portions are formed in the same manner as in the first embodiment.

すなわち、図６（ａ）及び（ｂ）に示すように、表面に配線導体層１１を有するとともに、素子搭載領域に凹部１３を有する樹脂基板からなる回路基板１０と、この回路基板１０上に搭載されるジャイロセンサ用の素子チップ２０とを具備している。そしてこの素子チップ２０は、この凹部１３内に充填された接着部材１４を介してこの回路基板１０に固着される。この凹部１３内ではこの接着部材１４としての半田を介して、素子チップ２０が、配線導体層１１のうちダイパッド１１ｄに接合されており、凹部１３の周縁部ではこのダイパッド１１ｄと素子チップ２０裏面とは接着剤を介することなく直接接合によって接合され、電気的接続がなされている。   That is, as shown in FIGS. 6A and 6B, a circuit board 10 made of a resin substrate having a wiring conductor layer 11 on the surface and a recess 13 in an element mounting region, and mounted on the circuit board 10. And an element chip 20 for a gyro sensor. The element chip 20 is fixed to the circuit board 10 via an adhesive member 14 filled in the recess 13. In the recess 13, the element chip 20 is bonded to the die pad 11 d of the wiring conductor layer 11 via the solder as the adhesive member 14, and in the peripheral portion of the recess 13, the die pad 11 d and the back surface of the element chip 20 are connected. Are joined by direct joining without using an adhesive, and are electrically connected.

この実装構造においては、凹部１３は、ジャイロセンサ用の素子チップ２０よりも所定寸法だけ小さく形成されている。
そして、素子チップ２０表面のパッド２１と、回路基板１０表面の配線導体層１１で構成されたボンディングパッド１１ｐとが、ボンディングワイヤ１２を介して接続されている。あとは必要に応じて封止樹脂（図示せず）で被覆されている。 In this mounting structure, the recess 13 is formed to be smaller than the gyro sensor element chip 20 by a predetermined dimension.
The pads 21 on the surface of the element chip 20 and the bonding pads 11p formed of the wiring conductor layer 11 on the surface of the circuit board 10 are connected via the bonding wires 12. The rest is covered with a sealing resin (not shown) as required.

次に、この回路モジュール１の製造方法について説明する。
まず、図７（ａ）および（ｂ）に示すように、射出成型により素子搭載領域に凹部１３を有する樹脂基板（１０）を形成する。ここで図７（ａ）は図７（ｂ）のＡ−Ａ断面図である。 Next, a method for manufacturing the circuit module 1 will be described.
First, as shown in FIGS. 7A and 7B, a resin substrate (10) having a recess 13 in the element mounting region is formed by injection molding. FIG. 7A is a cross-sectional view taken along the line AA in FIG. 7B.

そして、図８（ａ）および（ｂ）に示すように、この樹脂基板（１０）の表面に配線導体層１１を形成する。この配線導体層１１のうち、凹部１３内に形成されるパターンは、凹部１３からその周縁部表面にかけて連続して形成されており、前記配線導体層１１と前記素子チップ２０の裏面とを接続するためのダイパッド１１ｄを構成する。ここで図８（ａ）は図８（ｂ）のＡ−Ａ断面図である。   Then, as shown in FIGS. 8A and 8B, a wiring conductor layer 11 is formed on the surface of the resin substrate (10). Of the wiring conductor layer 11, the pattern formed in the recess 13 is continuously formed from the recess 13 to the peripheral surface thereof, and connects the wiring conductor layer 11 and the back surface of the element chip 20. A die pad 11d is formed. Here, FIG. 8A is a cross-sectional view taken along line AA of FIG.

次いで、図９（ａ）および（ｂ）に示すように、接着部材１４として、このダイパッド１１ｄの凹部１３内に接着部材１４としての半田を充填する。ここでも図９（ａ）は図９（ｂ）のＡ−Ａ断面図である。   Next, as shown in FIGS. 9A and 9B, the adhesive member 14 is filled with solder as the adhesive member 14 in the recess 13 of the die pad 11d. Again, FIG. 9A is a cross-sectional view taken along the line AA of FIG. 9B.

一方、素子チップ２０の裏面側は鏡面研磨により平滑度を高めておく。
この状態で、図１０に示すように、素子チップ２０を位置合わせし、凹部１３を覆うように、吸着ノズル３０を用いて回路基板１０上に配置し、吸着ノズル３０で加圧しつつ、加熱し、半田を硬化させる。 On the other hand, the smoothness of the back surface side of the element chip 20 is increased by mirror polishing.
In this state, as shown in FIG. 10, the element chip 20 is aligned and placed on the circuit board 10 using the suction nozzle 30 so as to cover the recess 13, and heated while being pressurized by the suction nozzle 30. , Cure the solder.

このとき、半田１４を介して回路基板１０および素子チップ２０の、確実な接合が可能となる。そして凹部１３内に接着部材（半田）１４が充填されており、接着部材１４の存在しない領域では、素子チップと回路基板との熱膨張率の差に起因する応力をうけない。また、応力が発生したとしても、接着剤の存在しない領域に逃がすことができる。また鏡面加工を施しておくことで、横方向の滑りにより、応力を逃がすことも可能である。従って、素子チップと回路基板とのなす角を精度よく維持することができる。ジャイロセンサの場合、＋−１度の範囲の精度を必要とするが、この構成によれば十分に精度を維持することができる。
また、凹部内では素子チップ２０と回路基板１０とが導電性接着剤などの接着部材１４を介して接続され、凹部の周縁部では、素子チップと回路基板とが直接接合などにより接触しているため、電気的接続も実現され、確実な接続が実現される。また接着部材のはみ出しがないため、美観を保持することができる。 At this time, the circuit board 10 and the element chip 20 can be reliably bonded via the solder 14. In addition, the adhesive member (solder) 14 is filled in the recess 13, and in a region where the adhesive member 14 does not exist, stress due to the difference in thermal expansion coefficient between the element chip and the circuit board is not received. Moreover, even if stress is generated, it can escape to an area where no adhesive is present. Further, by applying a mirror finish, it is possible to relieve stress by sliding in the lateral direction. Therefore, the angle formed between the element chip and the circuit board can be accurately maintained. In the case of a gyro sensor, accuracy in the range of + −1 degrees is required. However, according to this configuration, sufficient accuracy can be maintained.
In addition, in the recess, the element chip 20 and the circuit board 10 are connected via an adhesive member 14 such as a conductive adhesive, and in the periphery of the recess, the element chip and the circuit board are in contact by direct bonding or the like. Therefore, electrical connection is also realized, and reliable connection is realized. Moreover, since there is no protrusion of an adhesive member, aesthetics can be maintained.

こののち、図１１に示すように、ワイヤボンディングにより、素子チップ２０のパッド２１と回路基板１０上のボンディングパッド１１ｐとをボンディングワイヤ１２を介して電気的接続を行う。そしてワイヤボンディング後、素子チップ２０を加圧しながら保持していた吸着ノズル３０を外し、図６及び図７に示した回路モジュールが完成する。   After that, as shown in FIG. 11, the pads 21 of the element chip 20 and the bonding pads 11p on the circuit board 10 are electrically connected through the bonding wires 12 by wire bonding. After wire bonding, the suction nozzle 30 that holds the element chip 20 while applying pressure is removed, and the circuit module shown in FIGS. 6 and 7 is completed.

以上のように、本発明の回路モジュールによれば、配線導体層１１が、凹部１３内から前記回路基板１０表面にかけて連続して形成されており、前記配線導体層１１と前記素子チップ２０とが電気的に接続されているため、電気的接続を行う面の面積は確保されており、凹部を含む面内で確実な接続が達成される。かつ接着部材１４の存在しない領域が存在しているため、素子チップ２０と回路基板１０との熱膨張率の差に起因する応力を低減することができる。また、たとえば凹部１３内では素子チップ２０と回路基板１０とが半田などの接着部材１４を介して接続され、凹部１３の周部では、素子チップ２０と回路基板１０とが直接接合などにより接触しているため、電気的接続も実現され、確実な接続が実現される。また接着部材１４のはみ出しがないため、美観を保持することができる。   As described above, according to the circuit module of the present invention, the wiring conductor layer 11 is continuously formed from the inside of the recess 13 to the surface of the circuit board 10, and the wiring conductor layer 11 and the element chip 20 are formed. Since it is electrically connected, the area of the surface to be electrically connected is ensured, and reliable connection is achieved within the surface including the recess. And since the area | region where the adhesive member 14 does not exist exists, the stress resulting from the difference of the thermal expansion coefficient of the element chip 20 and the circuit board 10 can be reduced. Further, for example, in the recess 13, the element chip 20 and the circuit board 10 are connected via an adhesive member 14 such as solder, and in the periphery of the recess 13, the element chip 20 and the circuit board 10 are in contact by direct bonding or the like. Therefore, electrical connection is also realized, and reliable connection is realized. In addition, since the adhesive member 14 does not protrude, the aesthetic appearance can be maintained.

さらにまたセンサを構成する素子チップ２０と、回路基板１０との間の接合部材である半田が部分的にしか介在しないため、熱負荷がかかっても素子チップ２０側にかかる負荷は小さく、誤動作が大幅に低減される。   Furthermore, since the solder which is a bonding member between the element chip 20 constituting the sensor and the circuit board 10 is only partially interposed, even if a thermal load is applied, the load applied to the element chip 20 side is small and malfunctions are caused. It is greatly reduced.

また、半田溶融時には吸着ノズルなどのツールを用いて素子チップを固定し、そのまま硬化させ、硬化した後、ツールを解放するため、センサに傾きを生じることもなく、良好な姿勢角を維持することができる。   In addition, when solder is melted, the element chip is fixed using a tool such as a suction nozzle, cured as it is, and after curing, the tool is released so that the sensor does not tilt and maintains a good posture angle. Can do.

なお、ここでもツールはチップ割れの発生を回避するために、０．９８０６６５Ｎ（１００ｇｆ）以下の低荷重とするのが望ましい。   Here again, it is desirable that the tool has a low load of 0.980665N (100 gf) or less in order to avoid the occurrence of chip cracking.

なお、前記実施の形態では、凹部１３全体に接着部材としての半田を充填したが、図１２に示すように、一部を残して充填するようにしてもよい。これにより、応力が発生したとしても、効率よく、空隙Ｃに逃がすことができる。また鏡面加工を施しておくことで、横方向の滑りにより、応力を逃がすことも可能である。   In the above embodiment, the entire recess 13 is filled with solder as an adhesive member. However, as shown in FIG. Thereby, even if stress occurs, it can be efficiently released to the gap C. Further, by applying a mirror finish, it is possible to relieve stress by sliding in the lateral direction.

また、前記実施の形態では、回路基板１０に、素子チップ２０よりも小さく、ほぼ四角形をなすように形成された凹部１３を覆うように素子チップ２０を搭載したが、凹部の形状については、実施の形態に限定されるものではなく、凹部１３に代えて、素子チップ２０よりも小幅の貫通溝としてもよい。さらにまた接着部材１４としては半田に限定されることなく銀ペーストなどの導電性接着剤でもよい。   In the above embodiment, the element chip 20 is mounted on the circuit board 10 so as to cover the concave portion 13 which is smaller than the element chip 20 and formed in a substantially square shape. The present invention is not limited to this form, and a through groove having a width smaller than that of the element chip 20 may be used instead of the recess 13. Furthermore, the adhesive member 14 is not limited to solder and may be a conductive adhesive such as silver paste.

この構成により、貫通溝の２方が開放空間となっているため、放熱性が良好である。また、空気の排出口があるため、ガスが残留して接着部材内にボイドができるのを防ぐことができる。また前記実施の形態２と同様、貫通溝内では素子チップ２０と回路基板１０とが導電性接着剤である銀ぺーストなどの接着部材１４を介して接続され、貫通溝の側壁の周縁部では、素子チップ２０と回路基板１０とが直接接合により接触している。このため、電気的接続が確実に実現される。   With this configuration, since two of the through grooves are open spaces, heat dissipation is good. Moreover, since there is an air outlet, it is possible to prevent gas from remaining and voids in the adhesive member. Similarly to the second embodiment, in the through groove, the element chip 20 and the circuit board 10 are connected via an adhesive member 14 such as a silver paste as a conductive adhesive, and at the peripheral portion of the side wall of the through groove. The element chip 20 and the circuit board 10 are in contact by direct bonding. For this reason, electrical connection is realized reliably.

（実施の形態３）
次に、本発明の実施の形態３について説明する。
図１３は本発明の実施の形態３の回路モジュールを示す断面図である。
本実施の形態では回路基板１０の素子搭載領域に凹部１３Ｓを形成した点では前記実施の形態１と同様であるが、本実施の形態ではこの素子搭載領域に選択的に凸部１０Ｔを形成しておき、この上にダイパッド１１ｄを構成する配線導体層を形成し、この上層に接着部材１４として銀ペーストを供給し、銀ペーストの粘度を調整し流動性を制御することで、凸部１０Ｔ間領域に低い部分を形成し、この上に搭載される素子チップ２０との間に空隙Ｃを形成したことを特徴とする。 (Embodiment 3)
Next, a third embodiment of the present invention will be described.
FIG. 13 is a cross-sectional view showing a circuit module according to Embodiment 3 of the present invention.
Although the present embodiment is the same as the first embodiment in that the concave portion 13S is formed in the element mounting region of the circuit board 10, in this embodiment, the convex portion 10T is selectively formed in this element mounting region. In addition, a wiring conductor layer constituting the die pad 11d is formed thereon, a silver paste is supplied as an adhesive member 14 to the upper layer, the viscosity of the silver paste is adjusted, and the fluidity is controlled, so that the convex portions 10T can be controlled. A low portion is formed in the region, and a gap C is formed between the device chip 20 mounted on the low portion.

他の構成については前記実施の形態１と同様であるため、ここでは説明を省略する。
なお、素子チップの方向性を維持するために凸部は、三角形の頂点を構成する位置に配するようにしてもよい。また凸部は環状に形成してもよい。
この構成によっても、接着部材の形成領域を容易に規定することができ、外観も優れたものとなる。
また、この凸部１０Ｔ（突起）は、図１４に平面図を示すように、三角形の頂点を構成する位置に配するようにしてもよい。このように凸部１０Ｔを三点配置することで、この凸部１０Ｔはいずれも接着部材１４で覆われる。従って、凸部１０Ｔに対応する領域の接着部材１４が高くなり、素子チップの方向性を良好に維持することができる。
つまり、回路基板１０は、素子チップ２０との対向面に、３個の突起で構成された凸部１０Ｔを有し、前記凸部１０Ｔの頂面と前記素子チップ２０とが当接することで、前記素子チップ２０の前記回路基板１０に対する方位が規定されるものを含む。
この構成により、３個の突起によって、素子チップ２０の面を支持することができるため、面方位を、正しく規定することができ、また凸部の間にある凹部に接着部材を充填し、効率よく選択的に接続を実現することができる。
また、凸部の形状を調整し、接着部材１４が環状となるようにに形成してもよい Since other configurations are the same as those in the first embodiment, description thereof is omitted here.
In addition, in order to maintain the directionality of the element chip, the convex portion may be arranged at a position constituting the apex of the triangle. Moreover, you may form a convex part in cyclic | annular form.
Also with this configuration, the formation region of the adhesive member can be easily defined, and the appearance is excellent.
Moreover, you may make it arrange | position this convex part 10T (protrusion) to the position which comprises the vertex of a triangle, as shown in a top view in FIG. Thus, by arranging the three convex portions 10T, the convex portions 10T are all covered with the adhesive member 14. Therefore, the adhesive member 14 in the region corresponding to the convex portion 10T is increased, and the directionality of the element chip can be maintained well.
That is, the circuit board 10 has a convex portion 10T composed of three protrusions on the surface facing the element chip 20, and the top surface of the convex portion 10T and the element chip 20 come into contact with each other. This includes one in which the orientation of the element chip 20 with respect to the circuit board 10 is defined.
With this configuration, the surface of the element chip 20 can be supported by the three protrusions, so that the surface orientation can be correctly defined, and the concave portion between the convex portions is filled with an adhesive member, thereby improving efficiency. A connection can be realized selectively.
Further, the shape of the convex portion may be adjusted so that the adhesive member 14 has an annular shape.

(実施の形態４)
さらにまた前記実施の形態３では凸部１０Ｔに配線導体層を形成し、ダイパッド１１ｄを構成したが、図１５に示すように、凸部で囲まれた内部領域にダイパッド１１ｄを構成する配線導体層１１を形成するようにしてもよい。この場合、接着部材１４は、凸部１０Ｔで囲まれた内部領域のダイパッド１１ｄに間隙を形成する程度に少量を充填するようにしてもよい。 (Embodiment 4)
Furthermore, in the third embodiment, the wiring conductor layer is formed on the convex portion 10T and the die pad 11d is configured. However, as shown in FIG. 15, the wiring conductor layer configuring the die pad 11d in the inner region surrounded by the convex portion. 11 may be formed. In this case, the adhesive member 14 may be filled with a small amount so as to form a gap in the die pad 11d in the inner region surrounded by the convex portion 10T.

ここでは、図１６にここで用いられる回路基板の平面図を示すように凸部１０Ｔを環状に形成しこの環状部内に接着部材１４を形成してもよい
すなわち、回路モジュールにおいて、凸部１０Ｔを、環状突起で構成し、この環状部の内部に接着部材を充填する。
この構成により、環状突起の内部に接着部材を充填することで容易に素子チップと回路基板の選択的接合が実現される。 Here, as shown in the plan view of the circuit board used here in FIG. 16, the convex portion 10T may be formed in an annular shape, and the adhesive member 14 may be formed in the annular portion. That is, in the circuit module, the convex portion 10T may be formed. The ring-shaped protrusion is filled with an adhesive member.
With this configuration, selective bonding between the element chip and the circuit board can be easily realized by filling the annular protrusion with the adhesive member.

この構成によっても、接着部材の形成領域を容易に規定することができ、外観も優れたものとなる。   Also with this configuration, the formation region of the adhesive member can be easily defined, and the appearance is excellent.

(実施の形態５)
さらにまた前記実施の形態３では、素子形成領域に突出するように凸部１０Ｔを形成子、この凸部１０Ｔ間に接着部材を供給することで、接着部材の素子チップとの当接面積を小さくするようにしたが、図１７に示すように、素子搭載領域に凹部１３を形成し、この凹部１３内に接着部材１４を充填するようにしてもよい。
この場合、接着部材１４は、ダイパッド１１ｄの中心部に、樹脂基板（１０）に到達するように形成された凹部１３に充填された接着部材１４で素子チップ２０の一部と当接するように構成されているため、確実な接合が可能となり、かつ凹部１３の外側は接着部材の存在しない領域となっており、接着部材１４の存在領域を凹部１３で効率よく規制することができる。そしてさらに、素子チップと回路基板との熱膨張率の差に起因する応力をこの接着剤の存在しない領域に逃がすことができる。また接着部材１４のはみ出しがないようにすることができるため、美観を保持することができる。 (Embodiment 5)
Furthermore, in the third embodiment, the convex portion 10T is formed so as to protrude into the element forming region, and the adhesive member is supplied between the convex portions 10T, thereby reducing the contact area of the adhesive member with the element chip. However, as shown in FIG. 17, the recess 13 may be formed in the element mounting region, and the recess 13 may be filled with the adhesive member 14.
In this case, the adhesive member 14 is configured to contact a part of the element chip 20 with the adhesive member 14 filled in the recess 13 formed so as to reach the resin substrate (10) at the center of the die pad 11d. Therefore, reliable bonding is possible, and the outside of the recess 13 is an area where no adhesive member is present, and the area where the adhesive member 14 is present can be efficiently regulated by the recess 13. Furthermore, the stress caused by the difference in thermal expansion coefficient between the element chip and the circuit board can be released to the area where the adhesive does not exist. Further, since it is possible to prevent the adhesive member 14 from protruding, the aesthetic appearance can be maintained.

なお、変形例として、図１８に示すように、配線導体層１１で構成されたダイパッド１１ｄを凹部内にも形成することで、電気的な接続性を高めることができる。   As a modification, as shown in FIG. 18, the electrical connectivity can be improved by forming the die pad 11 d formed of the wiring conductor layer 11 also in the recess.

（実施の形態６）
次に、本発明の実施の形態６について説明する。
図１９は本発明の実施の形態６の回路モジュールを示す断面図である。
前記実施の形態１乃至５では、ワイヤボンディングによる接続を行ったが、本実施の形態ではフリップチップ接続により接続するものである。
本実施の形態では、図１９に示すように、回路基板１０の小さい凹部１０Ｒを囲むように、ボンディングパッド１１ｐが、配列されており、小さい凹部１０Ｒ内には絶縁性樹脂からなる接着部材２４を充填し、電気的接続はボンディングパッド１１ｐに対して、素子チップ２０表面に形成されたバンプ２３を介して実現したことを特徴とするものである。
他の構成については前記実施の形態１乃至５と同様に形成されているため、ここでは説明を省略する。 (Embodiment 6)
Next, a sixth embodiment of the present invention will be described.
FIG. 19 is a sectional view showing a circuit module according to the sixth embodiment of the present invention.
In the first to fifth embodiments, connection by wire bonding is performed, but in the present embodiment, connection is performed by flip-chip connection.
In this embodiment, as shown in FIG. 19, bonding pads 11p are arranged so as to surround a small recess 10R of the circuit board 10, and an adhesive member 24 made of an insulating resin is provided in the small recess 10R. The filling and electrical connection are realized through the bumps 23 formed on the surface of the element chip 20 with respect to the bonding pad 11p.
Since other configurations are the same as those in the first to fifth embodiments, description thereof is omitted here.

本実施の形態の回路モジュールは、図１９に示すように、表面に配線導体層１１（ボンディングパッド１１ｐ）を有するとともに、素子搭載領域に凹部１３Ｓを有するとともにこの凹部１３Ｓ内の平坦面に小さい凹部１０Ｒをもつ樹脂基板からなる回路基板１０と、この回路基板１０上に搭載される素子チップ２０とを具備している。そしてこの素子チップ２０は、凹部１３の一部を残すように、この小さい凹部１０Ｒ内に充填された接着部材２４を介してこの回路基板１０に固着される。この小さい凹部１０Ｒ内ではこの接着部材２４としての絶縁性樹脂を介して、素子チップ２０が、回路基板１０に固着されており、小さい凹部１０Ｒの周縁部ではボンディングパッド１１ｐと素子チップ２０表面に突出するバンプ２３とが接合され、電気的接続がなされている。   As shown in FIG. 19, the circuit module of the present embodiment has a wiring conductor layer 11 (bonding pad 11p) on the surface, a recess 13S in the element mounting region, and a small recess on the flat surface in the recess 13S. A circuit board 10 made of a resin substrate having 10R and an element chip 20 mounted on the circuit board 10 are provided. The element chip 20 is fixed to the circuit board 10 via an adhesive member 24 filled in the small recess 10R so as to leave a part of the recess 13. In this small concave portion 10R, the element chip 20 is fixed to the circuit board 10 via the insulating resin as the adhesive member 24, and in the peripheral portion of the small concave portion 10R, the bonding pad 11p and the surface of the element chip 20 protrude. The bumps 23 to be bonded are joined and electrically connected.

このように、本実施の形態では、小さい凹部１０Ｒに絶縁性樹脂からなる接着部材２４が充填されており、接着部材のはみ出しもなく、良好に固着される。なお、この接着部材２４についても、空間の一部を残して充填されるようにしてもよい。このように空間の一部を残して充填することで、固着に際して、熱膨張が生じても、素子チップが力を受け変位したりすることがない。   As described above, in the present embodiment, the small concave portion 10R is filled with the adhesive member 24 made of an insulating resin, and the adhesive member does not stick out and is fixed firmly. Note that the adhesive member 24 may also be filled while leaving a part of the space. In this way, by leaving a part of the space for filling, even if thermal expansion occurs at the time of fixing, the element chip does not receive a force and is not displaced.

なお、前記実施の形態では、センサチップを搭載した回路モジュール（センサモジュール）について説明したが、センサモジュールに限定されることなく、携帯端末などに搭載されるモジュールや、壁面に取り付けられるＬＥＤ照明用のＬＥＤモジュールなど種々の回路モジュールに適用可能である。   In the above-described embodiment, the circuit module (sensor module) on which the sensor chip is mounted has been described. However, the present invention is not limited to the sensor module, but is not limited to the sensor module. It is applicable to various circuit modules such as LED modules.

なお、前記実施の形態では、樹脂成型によって形成した樹脂基板を用いたが、これに限定されることなく、積層基板、あるいはセラミック基板などにも適用可能であることはいうまでもない。
例えば、１０００℃以下で低温焼結が可能なセラミック誘電体材料ＬＴＣＣ（低温温同時焼成セラミック：Low Temperature Co-fired Ceramics）からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導電ペーストを印刷して所定のパターンを形成し、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することによって、内部導体層を備えた絶縁層（誘電体層）として製造することが出来る。これらの誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分としてＣａ、Ｐｂ、Ｎａ、Ｋを複成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇを含む材料が適用可能である。ここで、誘電率は５〜１５程度の材料を用いる。なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をＨＴＣＣ（高温同時焼成セラミック：High Temperature Co-fired Ceramics）技術を用いて、誘電体材料をＡｌ２Ｏ３を主体とするものとし、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。 In the above-described embodiment, the resin substrate formed by resin molding is used. However, it is needless to say that the present invention is not limited to this and can be applied to a laminated substrate or a ceramic substrate.
For example, it is made of ceramic dielectric material LTCC (Low Temperature Co-fired Ceramics) that can be sintered at a low temperature of 1000 ° C. or lower, and is made of a low resistivity Ag on a green sheet having a thickness of 10 μm to 200 μm. A conductive paste such as Cu or Cu is printed to form a predetermined pattern, and a plurality of green sheets are used as an insulating layer, and are integrally laminated as appropriate, and sintered, whereby an insulating layer having an internal conductor layer ( (Dielectric layer). As these dielectric materials, for example, Al, Si, Sr as main components, Ti, Bi, Cu, Mn, Na, K as subcomponents, Al, Si, Sr as main components, Ca, Pb A material containing Na, K as a multicomponent, a material containing Al, Mg, Si, Gd, or a material containing Al, Si, Zr, Mg is applicable. Here, a material having a dielectric constant of about 5 to 15 is used. In addition to the ceramic dielectric material, it is also possible to use a resin multilayer substrate or a multilayer substrate made of a composite material obtained by mixing a resin and ceramic dielectric powder. Further, the ceramic substrate is made of HTCC (High Temperature Co-fired Ceramics) technology, the dielectric material is mainly Al 2 O 3 , and the transmission line is made of tungsten or the like as the internal conductor layer. You may comprise as a metal conductor which can be sintered at high temperature, such as molybdenum.

また、グリーンシートに限定されることなく、他のセラミックにも適用可能であり、またガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板、プリプレグを用いた積層基板などにも適用可能である。   In addition, it is not limited to green sheets but can be applied to other ceramics, and it can also be applied to resin substrates such as glass epoxy resin, polyimide resin, polyester resin, polyethylene terephthalate resin, laminated substrates using prepreg, etc. Is possible.

１０ 回路基板
１０Ｒ 小さい凹部
１０Ｔ 凸部
１１ 配線導体層
１１ｄ ダイパッド
１１ｐ ボンディングパッド
１２ ボンディングワイヤ
１３，１３Ｓ 凹部
１４ 接着部材（半田）
２０ 素子チップ
２１ パッド
２３ バンプ
２４ 接着部材（絶縁性樹脂）
３０ 吸着ノズル
１１０ 回路基板
１１１ 配線導体層
１１１ｄ ダイパッド
１１１ｐ ボンディングパッド
１１２ ボンディングワイヤ
１２０ センサチップ DESCRIPTION OF SYMBOLS 10 Circuit board 10R Small recessed part 10T Convex part 11 Wiring conductor layer 11d Die pad 11p Bonding pad 12 Bonding wire 13, 13S Concave part 14 Adhesive member (solder)
20 Element chip 21 Pad 23 Bump 24 Adhesive member (insulating resin)
30 suction nozzle 110 circuit board 111 wiring conductor layer 111d die pad 111p bonding pad 112 bonding wire 120 sensor chip

Claims (12)

表面に配線導体層を有する回路基板と、
前記回路基板上に搭載される素子チップとを具備し、
前記素子チップは、前記回路基板との対向面の一部を残すように充填された接着部材を介して前記回路基板に固着された回路モジュール。 A circuit board having a wiring conductor layer on the surface;
Comprising an element chip mounted on the circuit board,
The element chip is a circuit module fixed to the circuit board via an adhesive member filled so as to leave a part of the surface facing the circuit board. 請求項１に記載の回路モジュールにおいて、
前記素子チップは、前記回路基板との対向面に選択的に塗布形成された接着部材を介して前記回路基板に固着された回路モジュール。 The circuit module according to claim 1,
A circuit module in which the element chip is fixed to the circuit board via an adhesive member that is selectively applied and formed on a surface facing the circuit board. 請求項１に記載の回路モジュールにおいて、
前記素子チップは、前記回路基板との対向面に、接着部材の付着を抑制する付着抑制層を有する回路モジュール。 The circuit module according to claim 1,
The element chip is a circuit module having an adhesion suppressing layer for suppressing adhesion of an adhesive member on a surface facing the circuit board. 請求項３に記載の回路モジュールにおいて、
前記付着抑制層は、レジスト膜である回路モジュール。 The circuit module according to claim 3, wherein
The circuit module, wherein the adhesion suppression layer is a resist film. 請求項１に記載の回路モジュールにおいて、
前記回路基板は、前記素子チップとの対向面に、凹部を有し、
前記凹部内に接着部材を充填することで前記素子チップが固着された回路モジュール。 The circuit module according to claim 1,
The circuit board has a recess on a surface facing the element chip,
A circuit module in which the element chip is fixed by filling the recess with an adhesive member. 請求項１に記載の回路モジュールにおいて、
前記回路基板は、前記素子チップとの対向面に、凸部を有し、
前記凸部の頂面およびその周辺に、選択的に接着部材が介在することで前記素子チップが固着された回路モジュール。 The circuit module according to claim 1,
The circuit board has a convex portion on a surface facing the element chip,
A circuit module in which the element chip is fixed by selectively interposing an adhesive member on a top surface of the convex portion and its periphery. 請求項１に記載の回路モジュールにおいて、
前記回路基板は、前記素子チップとの対向面に、凸部を有し、
前記凸部の頂面と前記素子チップとが当接することで、前記素子チップの前記回路基板に対する方位が規定される回路モジュール。 The circuit module according to claim 1,
The circuit board has a convex portion on a surface facing the element chip,
A circuit module in which an orientation of the element chip with respect to the circuit board is defined by contact between a top surface of the convex portion and the element chip. 請求項７に記載の回路モジュールにおいて、
前記凸部は、互いに離間して設けられた３個の突起で構成された回路モジュール。 The circuit module according to claim 7, wherein
The convex part is a circuit module composed of three protrusions provided apart from each other. 請求項７に記載の回路モジュールにおいて、
前記凸部は、環状突起である回路モジュール。 The circuit module according to claim 7, wherein
The convex part is a circuit module which is an annular projection. 請求項１乃至９のいずれかに記載の回路モジュールであって、
前記回路モジュールは、ジャイロセンサモジュールを構成する回路モジュール。 A circuit module according to any one of claims 1 to 9,
The circuit module is a circuit module constituting a gyro sensor module. 請求項１乃至１０に記載の回路モジュールの製造方法であって、
表面に配線導体層を有するとともに、素子搭載領域を有する回路基板を用意する工程と、
前記回路基板の前記素子搭載領域の一部に接着部材を供給する工程と、
前記素子搭載領域に素子チップを配する工程と、
前記素子チップを押圧しながら、前記回路基板を加熱し固着する工程と、
を含む回路モジュールの製造方法。 A method for manufacturing a circuit module according to claim 1,
Preparing a circuit board having a wiring conductor layer on the surface and an element mounting region;
Supplying an adhesive member to a part of the element mounting region of the circuit board;
Arranging an element chip in the element mounting region;
Heating and fixing the circuit board while pressing the element chip;
Of manufacturing a circuit module. 請求項１１に記載の回路モジュールの製造方法であって、
前記接着部材を供給する工程は、前記接着部材抑制領域としてレジストパターンを形成し、前記レジストパターン形成領域で規定された領域に選択的に接着部材を供給する工程を含む回路モジュールの製造方法。 It is a manufacturing method of the circuit module according to claim 11,
The step of supplying the adhesive member includes a step of forming a resist pattern as the adhesive member suppression region and selectively supplying the adhesive member to a region defined by the resist pattern formation region.
JP2009213442A 2009-09-15 2009-09-15 Circuit module, and method of manufacturing the same Withdrawn JP2011066078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009213442A JP2011066078A (en) 2009-09-15 2009-09-15 Circuit module, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009213442A JP2011066078A (en) 2009-09-15 2009-09-15 Circuit module, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011066078A true JP2011066078A (en) 2011-03-31

Family

ID=43952057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009213442A Withdrawn JP2011066078A (en) 2009-09-15 2009-09-15 Circuit module, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011066078A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014188493A1 (en) * 2013-05-20 2017-02-23 株式会社メイコー Component built-in substrate and manufacturing method thereof
WO2021044703A1 (en) * 2019-09-04 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 Semiconductor package, electronic device, and method for manufacturing semiconductor package
JP2021113680A (en) * 2016-09-07 2021-08-05 東芝ライフスタイル株式会社 refrigerator
WO2022270306A1 (en) * 2021-06-24 2022-12-29 ローム株式会社 Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014188493A1 (en) * 2013-05-20 2017-02-23 株式会社メイコー Component built-in substrate and manufacturing method thereof
JP2021113680A (en) * 2016-09-07 2021-08-05 東芝ライフスタイル株式会社 refrigerator
WO2021044703A1 (en) * 2019-09-04 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 Semiconductor package, electronic device, and method for manufacturing semiconductor package
WO2022270306A1 (en) * 2021-06-24 2022-12-29 ローム株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
TWI648831B (en) Semiconductor device and method of manufacturing same
JP5039917B2 (en) Filling technology for conductive binder
US8716870B2 (en) Direct write interconnections and method of manufacturing thereof
JP2004319848A (en) Semiconductor device and its manufacturing process
TW201438123A (en) Module and method of manufacturing the same
JP2003179099A (en) Semiconductor device and method of manufacturing the same
US7910406B2 (en) Electronic circuit device and method for manufacturing same
JP4330367B2 (en) INTERPOSER, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
WO2007114106A1 (en) Semiconductor device, layered type semiconductor device using the same, base substrate, and semiconductor device manufacturing method
JP5272922B2 (en) Semiconductor device and manufacturing method thereof
JP2008042064A (en) Ceramic wiring board and optical device apparatus using the same, package and manufacturing method of its ceramic wiring board
JP2011066078A (en) Circuit module, and method of manufacturing the same
JP2002270647A (en) Semiconductor chip mounting board and manufacturing method therefor
JP2958692B2 (en) Ball grid array semiconductor package member, method of manufacturing the same, and method of manufacturing ball grid array semiconductor package
JP4899645B2 (en) Module parts and manufacturing method thereof
JP2013051389A (en) Circuit board, semiconductor power module and manufacturing method
JPH11121527A (en) Mounting of bare chip component, manufacture of ceramic board, the ceramic board and semiconductor device
JP2011066116A (en) Circuit module, and method of manufacturing the same
JP2004193174A (en) Semiconductor device and its manufacturing method
WO2018098648A1 (en) Integrated circuit packaging method and integrated packaging circuit
JP2002151801A (en) Circuit board structure and its manufacturing method
JP2005072098A (en) Semiconductor device
JP2014086963A (en) Package and method of manufacturing package
WO2022163598A1 (en) Electronic element mounting board
WO2022163599A1 (en) Substrate for electronic element mounting

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120116

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121204