JP2011060194A - デザインルールチェック検証装置およびデザインルールチェック検証方法 - Google Patents

デザインルールチェック検証装置およびデザインルールチェック検証方法 Download PDF

Info

Publication number
JP2011060194A
JP2011060194A JP2009211886A JP2009211886A JP2011060194A JP 2011060194 A JP2011060194 A JP 2011060194A JP 2009211886 A JP2009211886 A JP 2009211886A JP 2009211886 A JP2009211886 A JP 2009211886A JP 2011060194 A JP2011060194 A JP 2011060194A
Authority
JP
Japan
Prior art keywords
design rule
file
result
input
rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009211886A
Other languages
English (en)
Other versions
JP5293521B2 (ja
Inventor
Masakazu Yamano
雅一 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009211886A priority Critical patent/JP5293521B2/ja
Publication of JP2011060194A publication Critical patent/JP2011060194A/ja
Application granted granted Critical
Publication of JP5293521B2 publication Critical patent/JP5293521B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】DRCルールの検証を容易に行うことができるとともに、その検証結果が正しく実施されているか否かも容易に確認することができるデザインルールチェック検証装置およびデザインルールチェック検証方法を提供する。
【解決手段】処理装置1が、ユーザ作成のDRCルールをテストパターン図形を用いてチェックした結果と、自動生成したDRCルールをテストパターン図形を用いてチェックした結果と、を比較し、一致した場合はユーザ作成のDRCルールが正しいと判定する。
【選択図】図1

Description

本発明は、半導体集積回路のレイアウトを検証するためのデザインルールファイルをテストするデザインルールチェック検証装置およびデザインルールチェック検証方法に関する。
半導体集積回路の設計では、マスクパターンと呼ばれるレイアウトが製造プロセスで規定されるデザインルールを満たしているかどうかをチェックするレイアウト検証工程が行われる。レイアウト検証工程は、レイアウト検証ツール(DRC(Design Rule Check)ツールとも呼ばれる)を用いてデザインルールに沿った検証を行うために、DRCツールにデザインルールを入力および指示するためのコマンド等の記述がなされたデザインルールファイル(DRCルールとも呼ばれる)を用いて行われる。
このDRCルールは、手動で作成されるか、又は、ツールなどにより自動で作成された後にマニュアルで修正されることがあるため、誤りを含んでいることが多い。DRCルールに誤りが含まれていると正確なレイアウト検証ができないため、最初に、DRCルール自体が正しく作成されているかどうかが、テストパターンを用いてチェックされる。
また、前記テストパターンを作成するには、レイアウトエディタを使用して手作業的に作成する方法が従来から行われている。この方法では、通常はエラーなしとなるパターンとエラーありとなるパターン(例えば、デザインルールで規定される最小値丁度、最小値より1グリッド小さい、最小値より1グリッド大きい等の組み合わせ)を幾つかの図形種別毎に作成する必要があり、かつDRCルールは通常数十から数百のルールが存在するため、膨大な量のパターンを作成することになり多大な労力を要していた。
この労力を削減するために、特許文献1のようにテストパターン作成の自動化や、特許文献2のようにテストパターンの削減、また特許文献3のようにテストパターン作成よりもルールの自動作成という手法で改善を行う従来技術が提案されている。
特許文献1には、グリッド値を考慮してテストパターンを発生し、各ルールに番号を付け、ルールに対するテストパターンをマトリクス状に発生することが記載されている。
特許文献2には、ユーザ作成のDRCルールから個々のルールを抜き出し、それぞれについて、個々のエラーとならないOKパターンに対して、抜き出したルールの範囲を拡大し、それぞれに対してDRCを実行する。その結果抜き出した基準ルールのチェック範囲外でエラーが出れば正しいルールと判断することが記載されている。
特許文献3には、テンプレートファイルからDRCとLVS(レイアウトとネットリストとの比較)のルールを自動生成し、テンプレートファイルには、レイヤや条件を記載することが記載されている。
上述した特許文献1〜3によって完全な手作業よりは大幅にテストパターン作成の労力は減少されることになるが、完全にテストパターンが不要というわけではない。例えば、所望するDRCルールが完全に自動作成できない場合もあり、自動作成されたDRCルールを手修正する場合にはテストパターンによる検証が必要となる。また自動発生時のパラメータ入力ミス等も有り得る。そのため、依然としてテストパターンを用いたDRCルールの検証が必要となる。
従来技術では、このようなテストパターンやDRCルールの作成において自動化できるところもあるが、上述したように手修正を行うこともあり、そのような場合のDRCルール検証における労力は十分に削減できていないという問題があった。
また、DRCルールの検証作業を外部に委託する場合などにおいて、その検証作業等が正しく実施されているかを確認する必要があり、そのような確認作業にも労力を要するという問題があった。
本発明はかかる問題を解決することを目的としている。
すなわち、本発明は、DRCルールの検証を容易に行うことができるとともに、その検証作業等が正しく実施されているか否かも容易に確認することができるデザインルールチェック検証装置およびデザインルールチェック検証方法を提供することを目的としている。
請求項1に記載された発明は、半導体集積回路のレイアウトを検証するデザインルールファイルをテストするテストパターンを生成するテストパターン生成手段と、前記テストパターン生成手段が生成したテストパターンを用いて前記デザインルールファイルをテストするテスト手段と、を備えたデザインルールチェック検証装置において、手動で生成された前記デザインルールファイルが入力されるデザインルール入力手段と、前記デザインルールファイルを自動生成するデザインルール生成手段と、前記デザインルール入力手段から入力されたデザインルールファイルを前記テスト手段によってテストした結果と、前記デザインルール生成手段が自動生成したデザインルールファイルを前記テスト手段でテストした結果と、を比較し、一致した場合は前記デザインルール入力手段から入力されたデザインルールファイルが正しいと判定する判定手段と、を備えたことを特徴とするデザインルールチェック検証装置である。
請求項2に記載された発明は、請求項1に記載された発明において、前記デザインルール生成手段が、同じ論理的結果を得られる複数の記述方法で複数のデザインルールファイルを生成することを特徴とする。
請求項3に記載された発明は、請求項2に記載された発明において、前記判定手段が、前記複数のデザインルールファイルのうち、一つでも結果が一致するものがあれば、前記デザインルール入力手段から入力されたデザインルールファイルが正しいと判定することを特徴とする。
請求項4に記載された発明は、請求項1乃至3のうちいずれか一項に記載された発明において、前記判定手段によって判定された結果が記述された結果ファイルのチェックサム要素を暗号化した暗号文を生成し、該結果ファイルに前記暗号文を付加する暗号化手段を備えたことを特徴とする。
請求項5に記載された発明は、半導体集積回路のレイアウトを検証するデザインルールファイルをテストするテストパターンを生成し、そのテストパターンを用いて前記デザインルールファイルをテストするデザインルールチェック検証方法において、手動で生成された前記デザインルールファイルを入力するデザインルール入力工程と、前記デザインルールファイルを自動生成するデザインルール生成工程と、前記デザインルール入力工程で入力されたデザインルールファイルをテストする第一のテスト工程と、前記デザインルール生成工程で自動生成したデザインルールファイルをテストする第二のテスト工程と、前記第一のテスト工程の結果と、前記第二のテスト工程の結果と、を比較し、一致した場合は前記デザインルール入力工程で入力したデザインルールファイルが正しいと判定する判定工程と、を有することを特徴とするデザインルールチェック検証方法である。
請求項6に記載された発明は、請求項5に記載された発明において、前記デザインルール生成工程では、同じ論理的結果を得られる複数の記述方法で複数のデザインルールファイルを生成することを特徴とする。
請求項7に記載された発明は、請求項6に記載された発明において、前記判定工程は、前記複数のデザインルールファイルのうち、一つでも結果が一致するものがあれば、前記デザインルール入力工程で入力されたデザインルールファイルが正しいと判定することを特徴とする。
請求項8に記載された発明は、請求項5乃至7のうちいずれか一項に記載された発明において、前記判定工程で判定した結果を記述した結果ファイルのチェックサム要素を暗号化した暗号文を生成し、該結果ファイルに前記暗号文を付加する暗号化工程を有することを特徴とする。
請求項1に記載の発明によれば、デザインルール入力手段から入力されたデザインルールファイルをテスト手段によってテストした結果と、デザインルール生成手段が自動生成したデザインルールファイルをテスト手段でテストした結果と、を比較し、一致した場合はデザインルール入力手段から入力されたデザインルールファイルが正しいと判定手段で判定しているので、ユーザが作成したDRCルール(デザインルールファイル)を自動発生された標準DRCルールを用いてチェックすることでユーザ作成のDRCルールが正しいことを検証することができる。このため、従来は自動発生されたテストパターンに対してユーザ作成のDRCルールの実行結果が正しいことを手作業的に判断していた工程を省略することができるため、ユーザ作成のDRCルール検証工数を大幅に削減することが可能となる。
請求項2に記載の発明によれば、デザインルール生成手段が、同じ論理的結果を得られる複数の記述方法、即ち、同じ意味・目的である記述方法で複数のデザインルールファイルを生成しているので、記述方法に依存することなく、デザインルール入力手段から入力されたデザインルールファイルをチェックすることができる。
請求項3に記載の発明によれば、判定手段が、複数のデザインルールファイルのうち、一つでも結果が一致するものがあれば、デザインルール入力手段から入力されたデザインルールファイルが正しいと判定しているので、自動生成された記述の違いにより誤判定されることを防止することができる。
請求項4に記載の発明によれば、判定手段によって判定された結果が記述された結果ファイルのチェックサム要素を暗号化した暗号文を該結果ファイルに付加する暗号化手段を備えているので、DRCルールの検証を外部委託等で実施する場合に、委託先で検証が正しく行われたことを示す結果ファイルを暗号化でき、そのため検証結果の改竄を防止し、委託元で正しく検証されているかの再確認過程を省くことができる。
請求項5に記載の発明によれば、デザインルール入力工程で入力されたデザインルールファイルをテストした結果と、デザインルール生成工程が自動生成したデザインルールファイルをテストした結果と、を比較し、一致した場合はデザインルール入力工程で入力されたデザインルールファイルが正しいと判定工程で判定しているので、ユーザが作成したDRCルール(デザインルールファイル)を自動発生された標準DRCルールを用いてチェックすることでユーザ作成のDRCルールが正しいことを検証することができる。このため、従来は自動発生されたテストパターンに対してユーザ作成のDRCルールの実行結果が正しいことを手作業的に判断していた工程を省略することができるため、ユーザ作成のDRCルール検証工数を大幅に削減することが可能となる。
請求項6に記載の発明によれば、デザインルール生成工程が、同じ論理的結果を得られる複数の記述方法で複数のデザインルールファイルを生成しているので、記述方法に依存することなく、デザインルール入力手段から入力されたデザインルールファイルをチェックすることができる。
請求項7に記載の発明によれば、判定工程が、複数のデザインルールファイルのうち、一つでも結果が一致するものがあれば、デザインルール入力手段から入力されたデザインルールファイルが正しいと判定しているので、自動生成された記述により誤判定されることを防止することができる。
請求項8に記載の発明によれば、判定工程によって判定された結果が記述された結果ファイルのチェックサム要素を暗号化した暗号文を該結果ファイルに付加する暗号化工程を備えているので、DRCルールの検証を外部委託等で実施する場合に、委託先で検証が正しく行われたことを示す結果ファイルを暗号化でき、そのため検証結果の改竄を防止し、委託元で正しく検証されているかの再確認過程を省くことができる。
本発明の一実施形態にかかるデザインルールチェック検証装置の構成図である。 図1に示したデザインルールチェック検証装置の動作のフローチャートである。 図1に示したデザインルールチェック検証装置が自動発生したテストパターン図形例である。 図1に示したデザインルールチェック検証装置が自動発生した幅チェック用ルール記述例である。 図3に示されたテストパターン図形例で手作業で記述したDRCファイルと自動生成したDRCファイルとのDRC実行結果が一致する場合の図形である。 図2に示したフローチャートの実行結果を記述したファイル例である。 図3に示されたテストパターン図形例で手作業で記述したDRCファイルと自動生成したDRCファイルとのDRC実行結果が一致しない場合のエラー図形である。
[第1実施形態]
以下、本発明の一実施形態を、図1ないし図7を参照して説明する。図1は、本発明の一実施形態にかかるデザインルールチェック検証装置の構成図である。図2は、図1に示したデザインルールチェック検証装置の動作のフローチャートである。図3は、図1に示したデザインルールチェック検証装置が自動発生したテストパターン図形例である。図4は、図1に示したデザインルールチェック検証装置が自動発生した幅チェック用ルール記述例である。図5は、図3に示されたテストパターン図形例で手作業で記述したDRCファイルと自動生成したDRCファイルとのDRC実行結果が一致する場合の図形である。図6は、図2に示したフローチャートの実行結果を記述したファイル例である。図7は、図3に示されたテストパターン図形例で手作業で記述したDRCファイルと自動生成したDRCファイルとのDRC実行結果が一致しない場合のエラー図形である。
図1に本発明の一実施形態にかかるデザインルールチェック検証装置10を示す。図1に示したデザインルールチェック検証装置10は、テストパターン生成手段、テスト手段、デザインルール生成手段、判定手段としての処理装置1と、デザインルール入力手段としてのキーボード2と、マウス3と、デザインルール入力手段としての記憶装置4と、表示装置5と、を備えている。
処理装置1は、キーボード2およびマウス3からの入力や記憶装置4に記憶されたデータなどに基づいてデザインルールチェック処理(テストパターン発生、デザインルールチェック(DRC)実行、結果比較、暗号化処理)を行い、結果を表示装置5に表示させたり、記憶装置5に記憶させたりする。
キーボード2は、デザインルールチェック処理のためのコマンド等を入力する。マウス3は、デザインルールチェック処理のためのコマンド入力の補助手段として、入力や表示に際してGUI(Graphical User Interface)で指示を行う場合に使用する。マウス3に限らずタブレットやトラックボール等のポインティングデバイスを用いてもよい。
記憶装置4は、テストパターンデータやDRCルール、デザインルールチェック実行結果、結果ファイル等が格納される。なお、本実施形態におけるDRCルールは特許請求の範囲におけるデザインルールファイルを示している。
表示装置5は、キーボード2やマウス3からの入力に応じて、実行状態や結果ファイルの表示を行う。
次に、図1に示されたデザインルールチェック検証装置10の動作を図2のフローチャートを参照して説明する。
まず、ステップS201において、キーボード2などでDRCにおけるチェック値を指定し、それらに応じたテストパターンを処理装置1が自動発生し、ステップS202およびS204に進む。この自動発生については従来行われていた周知の技術を用いればよい。
チェック値は例えば以下のものが挙げられる。ここには主要指定要素のみを挙げるが、用途に応じて必要なチェック値が用意されるものとする。
・ルール値:デザインルールで規定される値であって、図形の幅や間隔の最小値等が規定される。
・用途:幅チェック用、間隔チェック用、オーバーラップチェック用等のチェックルール種別。
・グリッド値:レイアウトパターンを作成する際およびDRC実行時での最小グリッド値。
・レイヤ番号:発生されるテストパターンのレイヤ番号。用途に応じて複数の指定を行うことがある。
・ファイル名:発生されるテストパターンを格納するファイル名。
・セル名:発生されるテストパターンのセル名。
また、本ステップで発生されるテストパターンには、DRCでエラーなしとなるパターンおよびエラーありとなるパターンの両方が含まれる。エラーなしのパターンでは、例えばチェック値と等しい図形で、エラーありのパターンでは、例えばチェック値より1グリッド小さい図形等を発生する。
ステップS201の処理の次のステップとしてS202とS204の2つがあるが、これらはどちらから実行してもよいし、あるいは並列処理してもかまわない。ステップS207までに双方の処理(ステップS202からS203へ至る処理とステップS204からS206へ至る処理)が終了していればよい。
第一のテスト工程としてのステップS202は、処理装置1が、予め作成された手動で生成されたデザインルールファイルとしてのユーザ作成のDRCルールでDRCを実行しステップS203に進む。このDRCルールはファイルとして予め記憶装置4に記憶しておくか、キーボード2から入力してファイルとして記憶装置4に記憶させておくなどとすればよい。このDRCルールを予め記憶装置4に記憶しておくか、キーボード2から入力してファイルとして記憶装置4に記憶させておく工程がデザインルール入力工程となる。なお、本ステップでは、ステップS201で指定したチェック値に相当するルールを実行する。つまり、ユーザ作成のDRCルールには複数のチェック記述が含まれるが、チェック値の対象のみを実行する。
次に、ステップS203において、ステップS202の結果、得られたエラーありのパターンについてのエラー図形を処理装置1が発生しステップS207に進む。
一方、デザインルール生成工程としてのステップS204は、ステップS201で指定したチェック値に基づき、処理装置1が標準DRCルールを自動発生しステップS205に進む。自動発生に際しては、同じ目的(チェック値)の標準DRCルールであっても手法により複数の記述が可能であり、さらにこの場合、DRC結果としては出力図形の形状が異なることがあるため、この手法数に応じた数の標準DRCルールを発生する。即ち、同じ論理的結果を得られる複数の記述方法で複数のデザインルールファイルを生成する。またこの手法には、用途に応じて必要なレイヤ演算処理も発生に含むものとする(例えばMOSトランジスタのゲート部分を構成する図形に対しての最小幅チェックという用途では、拡散部とポリシリコン部のAND処理を行う等。これらの処理は用途に応じて規定される)。
次に、第二のテスト工程としてのステップS205において、ステップS204で発生された標準DRCルールの一つについて処理装置1がDRCを実行しステップS206に進む。
次に、ステップS206において、ステップS203と同様にステップS205の結果で得られたエラーありのパターンについてのエラー図形を処理装置1が発生しステップS207に進む。
次に、ステップS207において、処理装置1が、ステップS203とS206で得られた各々のエラー図形に対して図形パターン比較を行いステップS208に進む。本ステップでの比較は、従来から行われているLVL(Layout Versus Layout)を行うことと同様であり、各々のエラー図形を排他的論理和(XOR)によって違いを検出するものである。例えば両者が全く同じエラー図形であれば違いは検出されないが、異なる部分がある場合は、その異なる部分が結果として出力されるものである。また、別の手法としてLVLではなく、単純なファイル比較で実施するという方法でもよい。この方法は、各々のエラー図形が同じレイアウト検証ツールの同じバージョンで実行されているという前提では、結果的に違いがない場合があるからであり、この前提が成り立つ場合は、単純なファイル比較で代用することが可能となる。
次に、判定工程としてのステップS208において、処理装置1が、ステップS207での比較結果で違いが無いか、すなわち両方のエラー図形が一致するか否かを判定する。一致する場合は、テストパターンに対してユーザ作成のDRCルールと標準DRCルールが同じ処理をしていると判断できるため、結果としてユーザ作成のDRCルールが標準的な処理をしていることが判定できる。したがってユーザ作成のDRCルールはテストパターンによっても検証されたことになり、品質確保できたものと扱える。この場合はステップS211に進む。また、一致しない場合は、ステップS209に進む。即ち、デザインルール入力手段から入力されたデザインルールファイルをテスト手段によってテストした結果と、デザインルール生成手段が自動生成したデザインルールファイルをテスト手段でテストした結果と、を比較し、一致した場合はデザインルール入力手段から入力されたデザインルールファイルが正しいと判定している。
次に、ステップS209において、処理装置1が、全ての手法の標準DRCルールを実施したかの判定を行い、未実施の手法の標準DRCルールが残っている場合は、ステップS204に戻り、別の手法の標準DRCルールの処理を行い、全ての手法の標準DRCルールを実施した場合はステップS210に進む。
次に、ステップS210において、全ての標準DRCルールを実施した場合は、結果として一致するエラー図形が得られなかったことになり、処理装置1が、ユーザ作成のDRCルールに問題があると判定する。この不一致の状況を表示装置5にレポート表示して、ルール作成者にルール上の問題の可能性がある旨を伝える。
一方、ステップS211では、処理装置1が、ステップS208での一致結果およびステップS201で指定したチェック値および実行時データ(ルール名や実行環境、実行日時、実行者等)を結果ファイルとして作成しステップS212に進む。
次に、暗号化工程としてのステップS212において、処理装置1が、ステップS211の結果ファイルに対して例えば各行のチェックサム要素を暗号化した文を結果ファイルの最終行に付加する。暗号化の手法については周知の方法を適用すればよい。
また、図1に示したデザインルールチェック検証装置10は、図2のステップS212で暗号文が付加された結果ファイルが改竄されていないことをチェックする機能も有している。このチェックは、例えば、結果ファイルに対してステップS212の処理と同様に暗号文以外の箇所を暗号化して、結果ファイルと同じ暗号文が得られることで改竄されていないことを確認するといった方法を用いる。
次に、図2に示したフローチャートにより処理を行った実施例を図3ないし図7を参照して説明する。
図3は、図2のステップS201で自動発生されるテストパターン図形例である。エラーなしパターン301の領域には、DRCでエラーなしとなるパターン図形を集め、エラーありパターン305の領域には、DRCでエラーありとなるパターン図形を集めている。なお、図3は幅チェック用のテストパターン例である。
図形302〜304は各々、矩形、多角形、幅付線分図形が描かれており、各図形の各辺についてステップS201で指定したチェック値での幅となっている。ただし本実施例の図形304の斜め部分の幅は、正確に1グリッドでは表現できないため、チェック値に1グリッド未満の間隔を加えたものとなっている。
図形306〜308も図形302〜304と同様の図形であるが、各図形の一部の辺間の距離(幅)がチェック値より1グリッド小さいものとなっている。詳細には、図形306では左右の幅が小さく、図形307では括れ部の幅が小さく、図形308では斜め部の幅が1グリッド小さいものとなっている。ただし本実施例の図形308の斜め部分の幅は、正確に1グリッドでは表現できないため、チェック値に1グリッド未満の間隔を引いたものとなっている。さらに図では1グリッドの違いを誇張して大きめに表現している。
次にステップS204で自動発生される幅チェック用ルール例を図4に示す。なお、記述例は使用するDRCツールに依存する。したがって、図4は一例であり概念的な部分のみを説明する。
まず、図4(a)から説明する。図4(a)の「WIDTH_CHECK_L02_1」は、チェックするルール名を示している。「L02」のレイヤについての幅チェックで、最後の“1”はパターン番号1であることを示している。次の「[ ]」間はルール名に対するチェック記述であることを示している。「"Min. Layer02 width 1.7um (INTERNAL)"」はチェック内容を表すコメント文字列を示している。次の行の「INTERNAL L02 < 1.7」は、「L02」に対する幅チェックをINTERNAL処理(辺間の間隔チェック)で1.7μm未満をエラーとすることを示している。次の「POLYGON_OUT」は、エラーを多角形図形で出力することを示している。
次に、図4(b)を説明する。図4(b)の「WIDTH_CHECK_L02_2」は、チェックするルール名を示している。「L02」のレイヤについての幅チェックで、最後の“2”はパターン番号2であることを示している。「[ ]」間はルール名に対するチェック記述であることを示している。「"Min. Layer02 width 1.7um (WIDTH)"」はチェック内容を表すコメント文字列を示している。「L02 WIDTH < 1.7」は、「L02」に対する幅チェックをWIDTH処理(指定幅を満たさない図形を抽出)で1.7μm未満をエラーとすることを示している。
このように、各図形の一部の辺間の距離(幅)をチェックする記述手法に複数の手法があり、図2のステップS204では、このような複数の手法がある場合は、複数のDRCルールを出力するとともに、ステップS204〜S209を複数回(本実施例では、図4の(a)、(b)とも行う場合は2回)繰り返す。即ち、本発明で行っているのではDRCルールの文法チェックではなく、その記述が示している目的や意味をチェックしており、その正しいチェックを行う手法(コマンド記述)が複数存在し、またこれらは同じ目的・意味であるが、コマンドやオプション等によって結果として出力されるエラー図形が一致しない場合があるので、複数の手法によるチェックを行っている。また、DRCルールの記述が示している目的や意味をチェックしているので、複数のうち1つが一致すればよい。このようにすることで、1種類のみ生成したのでは誤判定をしてしまう可能性がある場合に、複数の手法を生成し誤判定による作業の手戻りを少なくしている。
図5は、ステップS202、S203およびステップS205、S206でのDRC実行で得られた結果のエラー図形を示している。なお、実際はハッチング部のみが出力されるが、説明上分かり易くするために図3の図形を重ねたものを示している。図5は、ステップS202、S203およびステップS205、S206での結果で同じエラー図形が得られた場合である。また、ステップS204で自動発生されたルールは図4(a)を使用したものとする。エラーなしパターン301の図形は、エラーが検出されなかったため、エラーなしパターン301と同じ状態になり、ハッチング部分が無くエラー図形はないことを示している。エラーありパターン305の図形は、ハッチング部分があり、図形306にエラー図形406が、図形307にエラー図形407が、図形308にエラー図形408が、それぞれ存在する。
図5の場合は、ステップS202、S203での結果およびステップS205、S206での結果で同じエラー図形が得られたものとしているため、ステップS208の処理ではエラー図形が一致することになる。そのため次はステップS211の処理に移る。
ステップS210で作成される結果ファイルの例を図6に示す。この例にはステップS212の処理結果も含んでいる。なお、図6の左端の数字は以下の説明のために行番号を示したものであって、ファイル内容には含まれない。
図6の内容を説明する。01〜08行はコメントである。09行はチェック対象のプロセス名が記載されている。10行はプロセス名のコメントとしてプロセス概要が記載されている。11行はルールでのチェック名(ルールには複数のチェック内容があり、そのうちの1チェックの内容)を示している。12行はチェック名のコメントが記載されている。13〜22行はステップS208の結果が一致であったことが示されている。23〜26行は補助情報としてチェック環境が記載されている。この例では各々実行ホスト名、実行日付、実行ユーザ名、実行ディレクトリである。28行はステップS210での処理が終了した部分であることを示すマーカー文字列「END...」が記載されている。ここまでが、ステップS211での出力となる。
ステップS212で処理される暗号化文字列が29行に記載される。前半が暗号化タイプであって、複数の暗号化手段が用意される場合にその識別用に手段を示すタイプコードを記載する。後半の16進数が暗号化された結果である。このように、本実施例では暗号化はファイル全体について行うのではなく、この例では28行目までのファイル内のチェックサム要素を暗号化した結果を付加している。
暗号化の方法は、例えば結果ファイルの各行のチェックサムを1バイトで演算し、これを文字列として連結し、更にDES(Data Encryption Standard)方式やMYSTY方式などで暗号化し、下位の16バイトを暗号文とする方法や、また、各行のチェックサムではなく、縦の行のチェックサムも考慮する(縦横のチェックサム文字列を組み合わせて暗号化する)方法などを行う。但し、これらに限らず、結果ファイルのチェックサムを暗号化していれば他の方法でもよい。
なお、上述したステップS212で暗号文が付加された結果ファイルが改竄されていないことをチェックする機能は、例えば、図6の結果ファイルを読み込んだ際に最後の1行以外を再暗号化し、読み込んだ結果ファイルの暗号文と再暗号化した暗号文とを比較することでファイル内容が改竄されていないことを検知するものである。もしファイル内容が改竄されていれば、読み込んだ結果ファイルの暗号文と再暗号化した暗号文とが一致しなくなる。
次に、ステップS208の判定で、エラー図形が一致しない場合を図7を参照して説明する。例えば、ステップS202でユーザ作成のDRCルールで1.7μmとすべきところを1.8μmとした場合、図3のテストパターン図形に対するステップS203の結果は図7のようになる。図7の場合のグリッド値は0.1μmとしている。
図3においてエラーなしパターン301の各図形の幅は1.7μmで設定されているため、殆どの辺間の距離が1.8μmを満たさず、図7のハッチングで示される箇所にエラー図形502、503、504が現れる。エラーありパターン305でも図5と比較してエラーが増加する結果となる。
一方ステップS204で発生されたルールは1.7μmとなっているため、ステップS206の結果は図5と同様になる。したがって、ステップS207の処理で図4と図5のエラー図形を比較して、エラー図形が一致しないためにステップS209の処理に移ることになる。
ステップS209では、全ての標準DRCルールが実施されたかの判定を行うが、ルールが図4(a)の一つしかない場合は、ステップS210でエラー図形が一致しないというレポートを作成して処理を終了する。このレポートは表示装置5に表示されるが、同時に記憶装置4に記憶させてもよい。ルール作成者はこのレポートによって、ルールの間違いを正すための情報を得ることができる。また、ステップS209で図4(b)のルールが存在する場合は、図4(b)のルールについてステップS204の処理に移ることになる。
ここで、ステップS208の判定で、エラー図形が一致しない別の例について説明する。ステップS202でユーザ作成のDRCルールで1.7μmとすべきところを1.6μmとした場合、図3のテストパターン図形に対しては次のような結果となる。この場合も同様にグリッド値は0.1μmとしている。ステップS203の結果としてエラーなしパターン301では、エラーが出力されない(各図形の各辺の間隔が1.7μm以上あるため)。そして、エラーありパターン305でも、エラーが出力されない(各図形での各辺の間隔が1.6μm以上あるため)。このためステップS208の判定は一致しないことになる。この後の処理は上述した実施例と同様である。
本実施形態によれば、処理装置1が、ユーザ作成のDRCルールをテストパターン図形を用いてテストした結果と、自動生成したDRCルールをテストパターン図形を用いてテストした結果と、を比較し、一致した場合はユーザ作成のDRCルールが正しいと判定しているので、ユーザが作成したDRCルールを自動発生された標準DRCルールを用いてテストすることでDRCルールが正しいことを検証している。このため、従来は自動発生されたテストパターンに対してユーザ作成のDRCルールの実行結果が正しいことを手作業的に判断していた工程を省略することができるため、ユーザ作成のDRCルール検証工数を大幅に削減することが可能となる。
また、最初にチェック値を設定し実行するだけで結果としてユーザ作成のDRCルールが正しいものであるかが判定できる。従来であればグラフィック表示装置で各パターン毎にエラー図形の形状を確認していた作業をユーザ作成のDRCルールが正しい場合は省くことができる。
また、処理装置1が、同じ論理的結果を得られる複数の記述方法で複数のDRCルールを生成し、複数のDRCルールのうち、一つでも結果が一致するものがあれば、ユーザ作成のDRCルールが正しいと判定しているので、記述方法に依存することなく、ユーザ作成のDRCルールをテストすることができ、自動生成された記述の違いにより誤検出されることを防止することができる。
また、処理装置1が、判定された結果が記述された結果ファイルのチェックサム要素を暗号化した暗号文を該結果ファイルに付加しているので、DRCルールの検証を外部委託等で実施する場合に、委託先での検証が正しく行われたかの結果を暗号化でき、その結果ファイルを改めて読み込むことで検証結果の改竄が行われているかを検出することができる。したがって改竄を防止し、委託元で正しく検証されているかの再確認過程を省くことができる。
なお、上述した暗号文を付加することで、外部委託に限らず、検証者の能力不足やミスにより一部分でも検証結果に齟齬がある場合(DRCの結果を比較してエラーが出力されているにも関わらず、エラーなしとして見逃した場合等)にも対応することができる。
また、本発明は、専用の装置でなく、汎用のコンピュータにインストールするプログラムとして構成することも可能である。
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
1 処理装置(テストパターン生成手段、テスト手段、デザインルール生成手段、判定手段)
2 キーボード(デザインルール入力手段)
3 マウス
4 記憶装置(デザインルール入力手段)
5 表示装置
10 デザインルールチェック検証装置
S202 第一のテスト工程
S204 デザインルール生成工程
S205 第二のテスト工程
S208 判定工程
S211 暗号化工程
特開平6−290235号公報 特開2006−350420号公報 特開平10−63699号公報

Claims (8)

  1. 半導体集積回路のレイアウトを検証するデザインルールファイルをテストするテストパターンを生成するテストパターン生成手段と、前記テストパターン生成手段が生成したテストパターンを用いて前記デザインルールファイルをテストするテスト手段と、を備えたデザインルールチェック検証装置において、
    手動で生成された前記デザインルールファイルが入力されるデザインルール入力手段と、
    前記デザインルールファイルを自動生成するデザインルール生成手段と、
    前記デザインルール入力手段から入力されたデザインルールファイルを前記テスト手段によってテストした結果と、前記デザインルール生成手段が自動生成したデザインルールファイルを前記テスト手段でテストした結果と、を比較し、一致した場合は前記デザインルール入力手段から入力されたデザインルールファイルが正しいと判定する判定手段と、
    を備えたことを特徴とするデザインルールチェック検証装置。
  2. 前記デザインルール生成手段が、同じ論理的結果を得られる複数の記述方法で複数のデザインルールファイルを生成することを特徴とする請求項1に記載のデザインルールチェック検証装置。
  3. 前記判定手段が、前記複数のデザインルールファイルのうち、一つでも結果が一致するものがあれば、前記デザインルール入力手段から入力されたデザインルールファイルが正しいと判定することを特徴とする請求項2に記載のデザインルールチェック検証装置。
  4. 前記判定手段によって判定された結果が記述された結果ファイルのチェックサム要素を暗号化した暗号文を生成し、該結果ファイルに前記暗号文を付加する暗号化手段を備えたことを特徴とする請求項1乃至3のうちいずれか一項に記載のデザインルールチェック検証装置。
  5. 半導体集積回路のレイアウトを検証するデザインルールファイルをテストするテストパターンを生成し、そのテストパターンを用いて前記デザインルールファイルをテストするデザインルールチェック検証方法において、
    手動で生成された前記デザインルールファイルを入力するデザインルール入力工程と、
    前記デザインルールファイルを自動生成するデザインルール生成工程と、
    前記デザインルール入力工程で入力されたデザインルールファイルをテストする第一のテスト工程と、
    前記デザインルール生成工程で自動生成したデザインルールファイルをテストする第二のテスト工程と、
    前記第一のテスト工程の結果と、前記第二のテスト工程の結果と、を比較し、一致した場合は前記デザインルール入力工程で入力したデザインルールファイルが正しいと判定する判定工程と、
    を有することを特徴とするデザインルールチェック検証方法。
  6. 前記デザインルール生成工程では、同じ論理的結果を得られる複数の記述方法で複数のデザインルールファイルを生成することを特徴とする請求項5に記載のデザインルールチェック検証方法。
  7. 前記判定工程は、前記複数のデザインルールファイルのうち、一つでも結果が一致するものがあれば、前記デザインルール入力工程で入力されたデザインルールファイルが正しいと判定することを特徴とする請求項6に記載のデザインルールチェック検証方法。
  8. 前記判定工程で判定した結果を記述した結果ファイルのチェックサム要素を暗号化した暗号文を生成し、該結果ファイルに前記暗号文を付加する暗号化工程を有することを特徴とする請求項5乃至7のうちいずれか一項に記載のデザインルールチェック検証方法。
JP2009211886A 2009-09-14 2009-09-14 デザインルールチェック検証装置およびデザインルールチェック検証方法 Expired - Fee Related JP5293521B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009211886A JP5293521B2 (ja) 2009-09-14 2009-09-14 デザインルールチェック検証装置およびデザインルールチェック検証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009211886A JP5293521B2 (ja) 2009-09-14 2009-09-14 デザインルールチェック検証装置およびデザインルールチェック検証方法

Publications (2)

Publication Number Publication Date
JP2011060194A true JP2011060194A (ja) 2011-03-24
JP5293521B2 JP5293521B2 (ja) 2013-09-18

Family

ID=43947721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009211886A Expired - Fee Related JP5293521B2 (ja) 2009-09-14 2009-09-14 デザインルールチェック検証装置およびデザインルールチェック検証方法

Country Status (1)

Country Link
JP (1) JP5293521B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077263A (ja) * 2011-09-30 2013-04-25 Lapis Semiconductor Co Ltd レイアウトパタン生成装置及びプログラム
CN104809264A (zh) * 2014-01-28 2015-07-29 格罗方德半导体公司 用于创建集成电路布局方法、计算机系统及可读储存媒介
CN113627122A (zh) * 2021-08-12 2021-11-09 长鑫存储技术有限公司 测试图形的验证方法、装置、设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112668271A (zh) 2019-10-15 2021-04-16 台湾积体电路制造股份有限公司 集成电路器件设计方法和系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006350420A (ja) * 2005-06-13 2006-12-28 Renesas Technology Corp レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006350420A (ja) * 2005-06-13 2006-12-28 Renesas Technology Corp レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077263A (ja) * 2011-09-30 2013-04-25 Lapis Semiconductor Co Ltd レイアウトパタン生成装置及びプログラム
CN104809264A (zh) * 2014-01-28 2015-07-29 格罗方德半导体公司 用于创建集成电路布局方法、计算机系统及可读储存媒介
KR20150089938A (ko) * 2014-01-28 2015-08-05 글로벌파운드리즈 인크. 집적 회로의 레이아웃을 생성하기 위한 방법, 컴퓨터 시스템 및 컴퓨터-판독가능 저장 매체
KR101645633B1 (ko) * 2014-01-28 2016-08-05 글로벌파운드리즈 인크. 집적 회로의 레이아웃을 생성하기 위한 방법, 컴퓨터 시스템 및 컴퓨터-판독가능 저장 매체
CN113627122A (zh) * 2021-08-12 2021-11-09 长鑫存储技术有限公司 测试图形的验证方法、装置、设备及存储介质
CN113627122B (zh) * 2021-08-12 2024-01-23 长鑫存储技术有限公司 测试图形的验证方法、装置、设备及存储介质

Also Published As

Publication number Publication date
JP5293521B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP4946651B2 (ja) 仕様検証プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、仕様検証装置、および仕様検証方法
JP5267434B2 (ja) 検証支援プログラム、検証支援装置および検証支援方法
TWI514068B (zh) 基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備
JP5293521B2 (ja) デザインルールチェック検証装置およびデザインルールチェック検証方法
US20180336307A1 (en) Method for designing an integrated circuit, and method of manufacturing the integrated circuit
JP2007011605A (ja) ソフトウェア動作仕様のモデル検査支援装置およびこれを備えたモデル検査システム並びにモデル検査支援プログラム
JP2006350420A (ja) レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム
JP5762542B2 (ja) 半導体プロセスレシピの検証のコンピュータ実装方法及び持続性コンピュータ可読媒体
JP4888790B2 (ja) 契約定義関数検証装置、その方法及びそのプログラム
JP6451417B2 (ja) デバッグ支援装置、デバッグ支援システム、デバッグ支援方法、および、デバッグ支援プログラム
JP5811859B2 (ja) ソースコードの静的解析装置、システム、方法、及びそのためのプログラム
JP2011204069A (ja) テスト方法およびテスト仕様書テストデータ自動生成装置
JP5093508B2 (ja) ループ最適化システム、ループ最適化方法、及びループ最適化用プログラム
JP2017162429A (ja) 情報処理装置及び方法、並びにプログラム
JP6268062B2 (ja) ソフトウェア仕様抽出装置、方法、及びプログラム
JP5799589B2 (ja) 検証方法及び検証プログラム
JP6039985B2 (ja) 機器管理システム、チェック端末及びデータチェック方法
JP5018518B2 (ja) ライブラリ自動生成装置、ライブラリ自動生成方法およびライブラリ自動生成プログラム
JP5949889B2 (ja) ソフトウェア開発支援装置
JP2016173756A (ja) テストケース生成プログラム、テストケース生成方法およびテストケース生成装置
JP3866268B2 (ja) 半導体集積回路装置のマスクパターン検証装置
JP6578841B2 (ja) 難読化装置、方法およびプログラム
JP2010134837A (ja) 半導体集積回路の検証装置、方法およびプログラム
JP5525459B2 (ja) プログラム改造支援方法およびプログラム改造支援装置
JP2009245215A (ja) Cadシステム、cadプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R151 Written notification of patent or utility model registration

Ref document number: 5293521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees