JP2011060194A - デザインルールチェック検証装置およびデザインルールチェック検証方法 - Google Patents
デザインルールチェック検証装置およびデザインルールチェック検証方法 Download PDFInfo
- Publication number
- JP2011060194A JP2011060194A JP2009211886A JP2009211886A JP2011060194A JP 2011060194 A JP2011060194 A JP 2011060194A JP 2009211886 A JP2009211886 A JP 2009211886A JP 2009211886 A JP2009211886 A JP 2009211886A JP 2011060194 A JP2011060194 A JP 2011060194A
- Authority
- JP
- Japan
- Prior art keywords
- design rule
- file
- result
- input
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】処理装置1が、ユーザ作成のDRCルールをテストパターン図形を用いてチェックした結果と、自動生成したDRCルールをテストパターン図形を用いてチェックした結果と、を比較し、一致した場合はユーザ作成のDRCルールが正しいと判定する。
【選択図】図1
Description
以下、本発明の一実施形態を、図1ないし図7を参照して説明する。図1は、本発明の一実施形態にかかるデザインルールチェック検証装置の構成図である。図2は、図1に示したデザインルールチェック検証装置の動作のフローチャートである。図3は、図1に示したデザインルールチェック検証装置が自動発生したテストパターン図形例である。図4は、図1に示したデザインルールチェック検証装置が自動発生した幅チェック用ルール記述例である。図5は、図3に示されたテストパターン図形例で手作業で記述したDRCファイルと自動生成したDRCファイルとのDRC実行結果が一致する場合の図形である。図6は、図2に示したフローチャートの実行結果を記述したファイル例である。図7は、図3に示されたテストパターン図形例で手作業で記述したDRCファイルと自動生成したDRCファイルとのDRC実行結果が一致しない場合のエラー図形である。
・ルール値:デザインルールで規定される値であって、図形の幅や間隔の最小値等が規定される。
・用途:幅チェック用、間隔チェック用、オーバーラップチェック用等のチェックルール種別。
・グリッド値:レイアウトパターンを作成する際およびDRC実行時での最小グリッド値。
・レイヤ番号:発生されるテストパターンのレイヤ番号。用途に応じて複数の指定を行うことがある。
・ファイル名:発生されるテストパターンを格納するファイル名。
・セル名:発生されるテストパターンのセル名。
2 キーボード(デザインルール入力手段)
3 マウス
4 記憶装置(デザインルール入力手段)
5 表示装置
10 デザインルールチェック検証装置
S202 第一のテスト工程
S204 デザインルール生成工程
S205 第二のテスト工程
S208 判定工程
S211 暗号化工程
Claims (8)
- 半導体集積回路のレイアウトを検証するデザインルールファイルをテストするテストパターンを生成するテストパターン生成手段と、前記テストパターン生成手段が生成したテストパターンを用いて前記デザインルールファイルをテストするテスト手段と、を備えたデザインルールチェック検証装置において、
手動で生成された前記デザインルールファイルが入力されるデザインルール入力手段と、
前記デザインルールファイルを自動生成するデザインルール生成手段と、
前記デザインルール入力手段から入力されたデザインルールファイルを前記テスト手段によってテストした結果と、前記デザインルール生成手段が自動生成したデザインルールファイルを前記テスト手段でテストした結果と、を比較し、一致した場合は前記デザインルール入力手段から入力されたデザインルールファイルが正しいと判定する判定手段と、
を備えたことを特徴とするデザインルールチェック検証装置。 - 前記デザインルール生成手段が、同じ論理的結果を得られる複数の記述方法で複数のデザインルールファイルを生成することを特徴とする請求項1に記載のデザインルールチェック検証装置。
- 前記判定手段が、前記複数のデザインルールファイルのうち、一つでも結果が一致するものがあれば、前記デザインルール入力手段から入力されたデザインルールファイルが正しいと判定することを特徴とする請求項2に記載のデザインルールチェック検証装置。
- 前記判定手段によって判定された結果が記述された結果ファイルのチェックサム要素を暗号化した暗号文を生成し、該結果ファイルに前記暗号文を付加する暗号化手段を備えたことを特徴とする請求項1乃至3のうちいずれか一項に記載のデザインルールチェック検証装置。
- 半導体集積回路のレイアウトを検証するデザインルールファイルをテストするテストパターンを生成し、そのテストパターンを用いて前記デザインルールファイルをテストするデザインルールチェック検証方法において、
手動で生成された前記デザインルールファイルを入力するデザインルール入力工程と、
前記デザインルールファイルを自動生成するデザインルール生成工程と、
前記デザインルール入力工程で入力されたデザインルールファイルをテストする第一のテスト工程と、
前記デザインルール生成工程で自動生成したデザインルールファイルをテストする第二のテスト工程と、
前記第一のテスト工程の結果と、前記第二のテスト工程の結果と、を比較し、一致した場合は前記デザインルール入力工程で入力したデザインルールファイルが正しいと判定する判定工程と、
を有することを特徴とするデザインルールチェック検証方法。 - 前記デザインルール生成工程では、同じ論理的結果を得られる複数の記述方法で複数のデザインルールファイルを生成することを特徴とする請求項5に記載のデザインルールチェック検証方法。
- 前記判定工程は、前記複数のデザインルールファイルのうち、一つでも結果が一致するものがあれば、前記デザインルール入力工程で入力されたデザインルールファイルが正しいと判定することを特徴とする請求項6に記載のデザインルールチェック検証方法。
- 前記判定工程で判定した結果を記述した結果ファイルのチェックサム要素を暗号化した暗号文を生成し、該結果ファイルに前記暗号文を付加する暗号化工程を有することを特徴とする請求項5乃至7のうちいずれか一項に記載のデザインルールチェック検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211886A JP5293521B2 (ja) | 2009-09-14 | 2009-09-14 | デザインルールチェック検証装置およびデザインルールチェック検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211886A JP5293521B2 (ja) | 2009-09-14 | 2009-09-14 | デザインルールチェック検証装置およびデザインルールチェック検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011060194A true JP2011060194A (ja) | 2011-03-24 |
JP5293521B2 JP5293521B2 (ja) | 2013-09-18 |
Family
ID=43947721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009211886A Expired - Fee Related JP5293521B2 (ja) | 2009-09-14 | 2009-09-14 | デザインルールチェック検証装置およびデザインルールチェック検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5293521B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013077263A (ja) * | 2011-09-30 | 2013-04-25 | Lapis Semiconductor Co Ltd | レイアウトパタン生成装置及びプログラム |
CN104809264A (zh) * | 2014-01-28 | 2015-07-29 | 格罗方德半导体公司 | 用于创建集成电路布局方法、计算机系统及可读储存媒介 |
CN113627122A (zh) * | 2021-08-12 | 2021-11-09 | 长鑫存储技术有限公司 | 测试图形的验证方法、装置、设备及存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112668271A (zh) | 2019-10-15 | 2021-04-16 | 台湾积体电路制造股份有限公司 | 集成电路器件设计方法和系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006350420A (ja) * | 2005-06-13 | 2006-12-28 | Renesas Technology Corp | レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム |
-
2009
- 2009-09-14 JP JP2009211886A patent/JP5293521B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006350420A (ja) * | 2005-06-13 | 2006-12-28 | Renesas Technology Corp | レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013077263A (ja) * | 2011-09-30 | 2013-04-25 | Lapis Semiconductor Co Ltd | レイアウトパタン生成装置及びプログラム |
CN104809264A (zh) * | 2014-01-28 | 2015-07-29 | 格罗方德半导体公司 | 用于创建集成电路布局方法、计算机系统及可读储存媒介 |
KR20150089938A (ko) * | 2014-01-28 | 2015-08-05 | 글로벌파운드리즈 인크. | 집적 회로의 레이아웃을 생성하기 위한 방법, 컴퓨터 시스템 및 컴퓨터-판독가능 저장 매체 |
KR101645633B1 (ko) * | 2014-01-28 | 2016-08-05 | 글로벌파운드리즈 인크. | 집적 회로의 레이아웃을 생성하기 위한 방법, 컴퓨터 시스템 및 컴퓨터-판독가능 저장 매체 |
CN113627122A (zh) * | 2021-08-12 | 2021-11-09 | 长鑫存储技术有限公司 | 测试图形的验证方法、装置、设备及存储介质 |
CN113627122B (zh) * | 2021-08-12 | 2024-01-23 | 长鑫存储技术有限公司 | 测试图形的验证方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP5293521B2 (ja) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4946651B2 (ja) | 仕様検証プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、仕様検証装置、および仕様検証方法 | |
JP5267434B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
TWI514068B (zh) | 基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備 | |
JP5293521B2 (ja) | デザインルールチェック検証装置およびデザインルールチェック検証方法 | |
US20180336307A1 (en) | Method for designing an integrated circuit, and method of manufacturing the integrated circuit | |
JP2007011605A (ja) | ソフトウェア動作仕様のモデル検査支援装置およびこれを備えたモデル検査システム並びにモデル検査支援プログラム | |
JP2006350420A (ja) | レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム | |
JP5762542B2 (ja) | 半導体プロセスレシピの検証のコンピュータ実装方法及び持続性コンピュータ可読媒体 | |
JP4888790B2 (ja) | 契約定義関数検証装置、その方法及びそのプログラム | |
JP6451417B2 (ja) | デバッグ支援装置、デバッグ支援システム、デバッグ支援方法、および、デバッグ支援プログラム | |
JP5811859B2 (ja) | ソースコードの静的解析装置、システム、方法、及びそのためのプログラム | |
JP2011204069A (ja) | テスト方法およびテスト仕様書テストデータ自動生成装置 | |
JP5093508B2 (ja) | ループ最適化システム、ループ最適化方法、及びループ最適化用プログラム | |
JP2017162429A (ja) | 情報処理装置及び方法、並びにプログラム | |
JP6268062B2 (ja) | ソフトウェア仕様抽出装置、方法、及びプログラム | |
JP5799589B2 (ja) | 検証方法及び検証プログラム | |
JP6039985B2 (ja) | 機器管理システム、チェック端末及びデータチェック方法 | |
JP5018518B2 (ja) | ライブラリ自動生成装置、ライブラリ自動生成方法およびライブラリ自動生成プログラム | |
JP5949889B2 (ja) | ソフトウェア開発支援装置 | |
JP2016173756A (ja) | テストケース生成プログラム、テストケース生成方法およびテストケース生成装置 | |
JP3866268B2 (ja) | 半導体集積回路装置のマスクパターン検証装置 | |
JP6578841B2 (ja) | 難読化装置、方法およびプログラム | |
JP2010134837A (ja) | 半導体集積回路の検証装置、方法およびプログラム | |
JP5525459B2 (ja) | プログラム改造支援方法およびプログラム改造支援装置 | |
JP2009245215A (ja) | Cadシステム、cadプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5293521 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |