JP2011036089A - 振動発電素子およびその製造方法 - Google Patents

Abstract

【課題】素子を大型化させることなく発生電力を向上させ、低コストで製造することができ、生産性を向上させることができる振動発電素子、およびその製造方法を提供する。
【解決手段】基板上に形成されエレクトレット膜を有する第１の電極と、前記第１の電極とエアギャップを隔てて対向し、複数の開口部が形成されている第２の電極と、前記第１の電極の周辺部に形成され、かつ、バネ部を介して前記第２の電極と接続する支持部を有し、前記支持部における前記エアギャップよりも高い位置における部分は、前記第２の電極と同一の材料を有することにより、ＭＥＭＳ技術を応用した一貫形成が可能となる。
【選択図】図１

Description

本発明は、静電誘導を用いて機械的な振動エネルギーを電力に変換する振動発電素子に関し、特に、ＭＥＭＳ技術を用いて、半導体基板あるいは複合半導体基板から一貫形成した振動発電素子の製造方法に関する。

振動発電素子は、実用化に向け研究開発が進められており、歩行、自動車、橋梁などの低周波の環境振動を利用して、振動エネルギーを電力に変換することでモバイル機器の補助電源、センサと無線通信機との組合せで電池交換が困難な監視システムなどへの用途が検討されている。

振動発電素子は、エネルギーの変換方式から電磁誘導、静電誘導、圧電に分類される。電磁誘導は微小化が難しく、圧電は電気機械結合係数が高いＰＺＴは鉛を含むことから、ＭＥＭＳ技術の発達によりエレクトレット材料を用いた静電誘導による小型振動発電素子の研究開発が活発化している。一般に、電荷を半永久的に蓄えたエレクトレット基板と金属電極を備えた基板を対向させ、エレクトレットによる静電場によって金属電極に誘導電荷が生じ、エレクトレットと金属電極とが対向して重なる部分の面積を変化させることにより、外部に交流電流を発生させることができる。

なお、エレクトレットは誘電体膜に電荷を帯電させ固定することで形成され、電荷を帯電させ固定することをエレクトレット化といい、固定された電荷の量を着電量という。

このような振動発電素子の製造工程は、拡散工程（ウェハ工程）とその後の組立、検査工程とで構成されている。

図２３から図２６は、従来の振動発電素子の製造方法を説明するために模式的に示す振動発電素子の図面である。

図２３は、従来の製造方法によって製造された振動発電素子の要部構成を模式的に示す断面図である。金属電極１０７の上にエレクトレット（誘電体膜）１０８を備えた第１基板１０６がバネ１０５によってケース１０２に両端を固定されている。これにより、第１基板１０６は振動が可能である。金属電極１０４を備える第２基板１０３は第１基板１０６と対向させケース蓋１０１に固定されている。

図２４は、従来の製造方法によって製造された振動発電素子の要部構成を模式的に示す平面図で、図２３のＤ−Ｄ線に対応する。第１基板１０６が備える金属電極１０７は櫛型であり、その上の並行する直線部分にエレクトレット１０８が載せられている。

図２５は、従来の製造方法によって製造された振動発電素子の要部構成を模式的に示す平面図で、図２３のＥ−Ｅ線に対応する。第２基板１０３が備える金属電極１０４は櫛型であり、静止時に第１基板１０６が備えるエレクトレット１０８に対面するように第２基板１０３をケース蓋１０１に設置されている。

図２６は、振動発電素子と周辺回路との接続を示した回路図で、一般に振動発電素子と整流回路、ＤＣ−ＤＣコンバータを組込んだモジュールとして最終的に用いられる。

従来の振動発電素子の製造方法では、図２３に示す第１基板１０６および第２基板１０３をまず製作する。第１基板１０６および第２基板１０３に備える金属電極１０７および１０４がそれぞれ拡散工程による金属蒸着、エッチングにより成形され、更に第１基板１０６では、金属電極１０７の上に拡散工程による塗布、エッチングにより誘電体膜１０８を重ねて形成して、金属電極１０７にイオンを誘導する電位を与えイオン照射することで誘電体膜１０８のエレクトレット化を実施する。その後、第１基板１０６および第２基板１０３を個片に切断する。

個片にされた第１基板１０６および第２基板１０３は、第１基板１０６の備えるエレクトレット１０８と第２基板１０３の備える金属電極１０４が対向するように位置および間隔の精度を保ち、第１基板１０６はバネ１０５によってケース１０２に取り付けられ、第２基板１０３はケース蓋１０１に取り付け組立てられる。（例えば、特許文献１の図１等参照）。最後に、完成した振動発電素子に対して検査が行われる。

上記のように、振動発電素子は、第１基板１０６が備えるエレクトレット１０８を半導体基板状態でイオン照射を行い形成する。このため、従来の振動発電素子の製造方法では複数の第１基板１０６および第２基板１０３を、まず拡散工程で半導体基板に形成して、それを切断して個片にすることで製作し、他のパーツを加えて組立を実施している。

振動発電素子の発生電力は、第１基板１０６が備えるエレクトレット１０８と第２基板１０３が備える金属電極１０４が対向して重なる面積が振動で大きく変化するほど大きくなる。このため、エレクトレット１０８と金属電極１０４を櫛型に配置して、振動によって両者の重なる面積比が１００％と０％に交互に切替わるように構成されている。また、振動発電素子の発生電力は、エレクトレット１０８と金属電極１０４が対向する間隔に逆比例する。

特開２００８−１６１０３６号公報

従来の振動発電素子は、振動発電素子を第１基板１０６および第２基板１０３の個片と他のパーツとの組立により製造を行うため、エレクトレット１０８と金属電極１０４の間隔は、７０〜１００μｍが限界であり、さらに両者の間隔を狭め、位置精度を高く維持することができない。このため、発生電力に限界があるという問題があった。

また、従来の振動発電素子では、拡散工程に加えて専用の組立工程が必要で、特に組立工程を自動化する場合は、微小なパーツの保持や取り付けを実施することのできる高度な設備が必要となる。このため製造工程が多く、組立工程では半導体製品の組立に用いる汎用設備を流用できないため、製造コストが高くなるという問題があった。

本発明は、上記従来の課題を解決するものであり、素子を大型化させることなく発生電力を向上させると共に、低コストで製造することができ、生産性を向上させることができる振動発電素子、およびその製造方法を提供することを目的とする。

上記の課題を解決し目的を達成するために、本発明にかかるＭＥＭＳデバイスは、基板上に形成されたエレクトレット膜を有する第１の電極と、第１の電極とエアギャップを隔てて対向するように設けられ、かつ、所定の間隔を空けて複数の開口部が形成されている第２の電極と、基板上における第１の電極の周辺部に形成され、かつ、バネ部を介して第２の電極と接続する支持部を有し、支持部におけるエアギャップよりも高い位置における部分は、第２の電極と同一の材料を有することを特徴とする。

また、本発明にかかるＭＥＭＳデバイスの製造方法は、誘電体膜を有する第１の電極と、第１の電極とエアギャップを隔てて対向するように、かつ、所定の間隔を空けて複数の開口部が形成されている第２の電極とを形成する工程（ａ）と、第１の電極と第２の電極との間に所定の電位差を付与した状態で、コロナ放電により発生したイオンを誘電体膜に入射することで、誘電体膜をエレクトレット化する工程（ｂ）を有することを特徴とする。

本発明にかかるＭＥＭＳデバイスは、ＭＥＭＳ技術により半導体基板あるいは複合半導体基板から一貫形成されることにより、誘電体膜（エレクトレット）と金属電極の間隔を狭く加工することが可能となり、両者の位置精度を高く維持することによって発電効率を向上することができる。また、本発明のＭＥＭＳデバイスおよびその製造方法によれば、組立工程を削減することができ、モジュール全体の製造工程を簡素化することができる。また、汎用半導体製造設備の流用によって設備費用を低減できるとともに、生産性を向上させ、生産コストを低減することができる。

本発明の第１の実施形態による振動発電素子の要部を模式的に示す断面図 図１のＡ−Ａ断面に対応する振動発電素子の要部を模式的に示す平面図 図１のＢ−Ｂ断面に対応する振動発電素子の要部を模式的に示す平面図 本発明の振動発電素子における電圧発生の原理を説明する図 振動電極の位置ずれが生じた場合の不具合を説明する図 本発明の振動発電素子の素子形成プロセス（製法１）を説明する図 本発明の振動発電素子の素子形成プロセス（製法２）を説明する図 本発明の振動発電素子の素子形成プロセス（製法３）を説明する図 本発明の振動発電素子の素子形成プロセス（製法４）を説明する図 本発明の第１の実施形態におけるエレクトレット化工程を示す概念図 本発明の第１の実施形態におけるエレクトレット化装置を示す概念図 本発明の第１の実施形態におけるエレクトレット化装置の変形例を示す概念図 本発明の第１の実施形態における検査工程を模式的に示す概念図 振動発電素子が複数形成された半導体基板全体を示す平面図 振動発電モジュールの構成を模式的に示す平面図 ２軸の振動に対応する振動発電モジュールの構成を模式的に示す平面図 本発明の第２の実施形態による振動発電素子の要部を模式的に示す断面図 図１７のＣ−Ｃ断面に対応する振動発電素子の要部を模式的に示す平面図 本発明の第２の実施形態におけるエレクトレット化工程を示す概念図 本発明の第２の実施形態におけるエレクトレット化装置を示す概念図 本発明の第２の実施形態における検査工程を模式的に示す概念図 振動発電素子が複数形成された半導体基板全体を示す平面図 従来の振動発電素子の要部構成を模式的に示す断面図 図２３のＤ−Ｄ断面に対応する従来の振動発電素子を示す平面図 図２３のＥ−Ｅ断面に対応する従来の振動発電素子を示す平面図 従来の振動発電素子と周辺回路との接続を示す回路図

本発明の各実施形態において、ＭＥＭＳデバイスの一例として、振動発電素子を例に説明することにする。なお、各実施形態において使用される材料及び数値は、好ましい範囲を示している。ただし、これらの材料及び数値に限定されるものではない。

なお、本願においては、例えばＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等の製造プロセス技術を利用して多数のチップが同時に製造されている基板（ウェハ）を分割することによって、デバイスを製造する技術をＭＥＭＳ技術と称し、このようなＭＥＭＳ技術を用いて製造されたデバイスをＭＥＭＳデバイスと称する。

（第１の実施形態）
＜基本構成＞
図１は、本発明の第１の実施形態による振動発電素子の要部を模式的に示す断面図であり、図２は、図１のＡ−Ａ断面における振動発電素子の要部を模式的に示す平面図である。

本実施形態における振動発電素子は、ＭＥＭＳ技術により半導体基板あるいは複合半導体基板から一貫形成される。

図１に示すように、半導体基板１０上に、第１電極２１および第３電極２２、前記第１電極２１の上に形成される誘電体膜（エレクトレット）３０、パッド６０ｃ、第３電極２２からパッド６０ｃへ基板を貫通して接続する配線７０ｃを備えている（なお、図面上は、第３電極とパッドの接続については簡略化して記載してある）。また、図示していないが、第１電極２１からパッド６０ａへ接続する配線７０ａ、第２電極５１からパッド６０ｂへ接続する配線７０ｂを備えている。

半導体基板１０と対向する振動層４５には、その下面の一部に第２電極（振動電極）５１が形成されており、第２電極５１の間に、誘電体膜３０に対向して設けられる開口部４６を有している。振動層４５の両端部には、バネ部４７ａ、４７ｂが形成されており、これによって第２電極５１は、第１電極２１、第３電極２２の上をＸ軸方向に振動可能に構成されている（第２電極の平面方向に可動するように構成されている）。

半導体基板１０上に形成された犠牲層４０、低抵抗層５０、絶縁層４４は、振動層４５と、第２電極５１と、バネ部４７ａ、４７ｂとを支える支持部を形成している。

第２電極５１は、初期状態（静止した状態）において、ギャップ（エアギャップ）４１を介して第３電極２２と対向し、開口部４６は第１電極２１と対向するように形成されており、開口部４６の幅は、第１電極２１上に形成された誘電体膜３０の幅とほぼ同じである。

ここで、支持部におけるエアギャップ４１よりも高い位置における部分は、第２の電極５１と同一の材料を有することが好ましい。

また、支持部におけるエアギャップ４１と同程度の高さの位置における部分は、第２の電極５１と同一の材料を有していてもよい。

また、支持部におけるエアギャップ４１よりも高い位置における部分に、バネ部４７ａ、４７ｂが接続されていることが好ましい。

なお、図１（ｂ）に示すように、基板１０の裏面にパッド６０を設け、貫通ビアによる配線７０によって、それぞれの電極と接続するようにしてもかまわない。例えば、基板裏面に形成されたパッド６０ａと第１電極２１が、第１の貫通ビアによる配線７０ａによって接続されていても構わない。また、基板裏面に形成されたパッド６０ｂと第２電極５１が第２の貫通ビアによる配線７０ｂによって接続されていても構わない。また、基板裏面に形成されたパッド６０ｃと第３電極２２が第３の貫通ビアによる配線７０ｃによって接続されていても構わない。

このように、基板裏面にパッドを形成することで、携帯電話などの電子機器のプリント基板への搭載が容易になるという効果がある。その際、パッド６０とプリント基板とを導電性のボール３００を介して接続しても構わない。

また、パッド６０ａ、６０ｂ、６０ｃのどれかが基板裏面側に形成され、どれかが第２電極の表面側に形成されても構わない。また、それぞれのパッド６０に貫通ビアによる配線７０を接続する場合には、貫通ビア周囲と貫通ビアとの絶縁性を確保するために、貫通ビア周囲に絶縁膜を形成することが好ましい。

図２に示すように、第１電極２１と第３電極２２は櫛形に形成され、櫛歯の部分が互い違いになるように交差して配置されている。したがって、誘電体膜３０は、第３電極２２に挟まれるように、第１電極２１の上に形成されている。また、誘電体膜３０には、負極性のエレクトレット化が施されている。なお、エレクトレット化が施されている誘電体膜をエレクトレット膜と呼ぶことも可能である。第１電極２１は、配線７０ａによりパッド６０ａに接続されており、第２電極５１は、バネ部４７ｂおよび配線７０ｂを介してパッド６０ｂに接続されている。

図３に示すように、第２電極５１は格子型に形成され、バネ部４７ａ、４７ｂを介して低抵抗層５０と電気的に接続されている。なお、第２電極５１の形状は、第１電極２１、第３電極２２と同様に櫛形に形成してもよい。また、第２電極５１の格子部分（櫛歯部分）の幅と、第１電極２１および第３電極２２の櫛歯部分の幅は、ほぼ同じである。開口部４６は、スリット状に形成されているが、第２電極５１の形状に応じて、例えば弧形状に形成してもよい。

図１〜図３に示す振動発電素子は、図２６と同様の回路構成で用いられる。第３電極２２はゲート電極と呼ばれ、パッド６０ｃを経由してＧＮＤに接続される。これにより、誘電体膜３０の電位と第３電極２２の電位に明確な差異が設けられる。

第２電極５１がＸ軸方向に振動することにより、誘電体膜３０と対向する状態と、第３電極２２と対向する状態とに交互に変位し、第２電極５１に誘起される電荷を利用して発電を行うことができる。

図４（ａ）に示すように、第２電極５１の誘電体膜３０と対向した部分に正の電荷が誘起され、ＧＮＤに電流が流れるため、これを電圧計で検知することにより、第２電極５１の移動量を示す信号を電圧として取り出すことができる。

図４（ｂ）に示すように、第２電極５１の移動量と発生電圧は比例関係にある。したがって、図４（ｃ）に示すように、所定の電圧値（閾値）に達するまでにかかる時間を測定することによって、加速度を測定することも可能である。

後に詳述するが、本実施形態の振動発電素子はＭＥＭＳ技術により半導体基板から一貫形成されたものであるから、振動電極となる第２電極５１と、第１電極２１、第３電極２２との位置決め精度が高い。このため、第２電極５１の初期状態において、第２電極５１の端部と誘電体膜３０の端部がほぼ同じ位置で、かつ両者が重ならない位置に形成することが可能である。

仮に、第２電極５１の初期状態において、第２電極５１の端部と誘電体膜３０の端部の位置が一致せず、両者が重なったり、離れすぎたりした場合は、図５に示すように発生電圧と振動電極の移動量がリニアな関係にならず、精度の高い測定を行うことが困難となる。したがって、第２電極５１の変位量を電圧によって高い精度で取り出すためには、初期状態における各電極の位置決め精度が重要である。

＜素子形成工程＞
以下、図６〜図９を用いて、ＭＥＭＳ技術を応用した本実施形態における振動発電素子の形成プロセスを説明する。

（製法１）
図６（ａ）において、半導体基板１０上に第１電極２１、第３電極２２を形成し、その後、第１電極２１の上に誘電体膜３０を形成する。第１電極２１、第３電極２２には、Ａｌ、Ａｕ等の金属膜や、ポリシリコン等の導電性材料を用いることができる。誘電体膜３０には、ＴＥＯＳ（ＴｅｔｒａＥｔｈＯｘｙＳｉｌａｎｅ：Ｓｉ（ＯＣ_２Ｈ_５）_４）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ）等のＳｉＯ_２系のエレクトレット材料を用いることができる。

その後、図６（ｂ）に示すように、犠牲層４０、導電層である低抵抗層５０、絶縁層４４を順に形成する。ここで、犠牲層４０には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリコン酸化膜材料を用いることができ、低抵抗層５０にはポリシリコンや金属膜などの導電性の材料を用いることができる。絶縁層４４には、ポリパラキシリレン樹脂やパリレンなどを用いることが好ましい。これらの樹脂は、後に行う犠牲層４０のエッチング液に対するエッチング耐性が高く、かつ弾性特性が良いため、バネ部４７ａ、４７ｂの材料として好適だからである。

ここで、ばね部４７ａ、４７ｂは、絶縁層４４及び低抵抗層５０から構成されることになる。なお、低抵抗層５０の上に絶縁層４４を形成しているが、必ずしも形成しなくても構わない。導電層である低抵抗層のみであってもかまわない。

その後、図６（ｃ）に示すように、絶縁層４４の上にレジストマスク８０を形成し、異方性エッチングを施すことにより、振動層４５、開口部４６、バネ部４７ａ、４７ｂ、第２電極５１を同時形成する。

その後、図６（ｄ）に示すように、犠牲層４０をエッチングすることによって、ギャップ４１を形成し、レジストマスク８０を除去した後、パッド６０と配線７０を形成して振動発電素子が完成する。

なお、パッド６０を基板１０の裏面に形成する場合は、 パッド６０と配線７０はこれより前の工程で形成しても構わない。

ここで、パッド６０の変形例について、図６（ｅ）、図６（ｆ）を用いて簡単に説明する。なお、図６（ｅ）、図６（ｆ）は、図６（ｄ）の二点鎖線で囲った部分の部分図である。

図６（ｅ）のように、パッド６０ｂは、絶縁層４４内に形成されることで、低抵抗層５０と接続していても構わない。また、図６（ｆ）のように、パッド６０ｂは、絶縁層４４内に形成された第２の貫通ビア（ＴＳＶ）を用いた配線７０ｂにより低抵抗層５０と接続していても構わない。以上の構成により、バネ部、低抵抗層を介して、可動する第２の電極とパッドは電気的に接続されることとなる。

また、パッド６０ａは絶縁層４４、低抵抗層５０、犠牲層４０を貫通する第１の貫通ビアを用いた配線７０ａにより、第１電極２１と接続させることが可能であり、パッド６０ｃは絶縁層４４、低抵抗層５０、犠牲層４０を貫通する第３の貫通ビアを用いた配線７０ｃにより、第３電極２２と接続させることが可能である（不図示）。

上記のとおり、本実施形態の振動発電素子は、ＭＥＭＳ技術により半導体基板あるいは複合半導体基板から一貫形成されるため、振動層４５の第２電極５１と誘電体膜３０の間隔を１０μｍ以下に加工することができる。

（製法２）
図７（ａ）において、ガラス基板１５上に第１電極２１、第３電極２２を形成し、その後、第１電極２１の上に誘電体膜３０を形成する。第１電極２１、第３電極２２には、Ａｌ、Ａｕ等のエッチングガスに侵されない金属膜を好適に用いることができる。誘電体膜３０には、ＴＥＯＳ、ＳＯＦ等のＳｉＯ_２系のエレクトレット材料を用いることができる。

その後、図７（ｂ）に示すように、ガラス基板１５上に、導電層である低抵抗層５０を陽極接合する。ここで、低抵抗層５０には、低抵抗シリコン基板を用いることができる。この導電層５０の一部が第２電極５１となる。

その後、図７（ｃ）に示すように、低抵抗層５０の上にレジストマスク８０を形成し、異方性ドライエッチングを施す。ここでは、主に六フッ化硫黄（ＳＦ_６）ガスを用いた等方性エッチングと、Ｃ_４Ｆ_８などのテフロン（登録商標）系のガスを用いた側壁保護とを繰り返し行うボッシュプロセスが好適に用いられる。これにより、第２電極５１、開口部５２、バネ部５３ａ、５３ｂを同時形成する。

その後、図７（ｄ）に示すように、六フッ化硫黄（ＳＦ_６）ガスを用いた等方性エッチングを施すことにより、ギャップ５４を形成し、図７（ｅ）に示すように、レジストマスク８０を除去した後、パッド６０と配線７０を形成して振動発電素子が完成する。なお、パッド６０と配線７０はこれより前の工程で形成しても構わない。

本製法を採用した場合は、製法１を採用した場合と比較して、プロセスの相違に基づく材料の相違が生じるが、基本的な構造、機能は図１〜図３で説明したものと同様である。

（製法３）
図８（ａ）において、導電層である低抵抗層５０（低抵抗シリコン基板）にエッチングを施してギャップ５４を形成し、その後レジストマスク８０を除去する。この導電層５０の一部が第２電極５１となる。

一方、図８（ｂ）に示すように、ガラス基板１５上に第１電極２１、第３電極２２を形成し、その後、第１電極２１の上に誘電体膜３０を形成する。第１電極２１、第３電極２２には、Ａｌ、Ａｕ等のエッチングガスに侵されない金属膜を好適に用いることができる。誘電体膜３０には、ＴＥＯＳ、ＳＯＦ等のＳｉＯ_２系のエレクトレット材料を用いることができる。

その後、図８（ｃ）に示すように、ガラス基板１５上に、ギャップ５４を形成した低抵抗層５０を陽極接合する。

その後、図８（ｄ）に示すように、低抵抗層５０の上にレジストマスク８０を形成し、異方性ドライエッチングを施す。ここでは、主に六フッ化硫黄（ＳＦ_６）ガスを用いた等方性エッチングと、Ｃ_４Ｆ_８などのテフロン（登録商標）系のガスを用いた側壁保護とを繰り返し行うボッシュプロセスが好適に用いられる。これにより、第２電極５１、開口部５２、バネ部５３ａ、５３ｂを同時形成する。

その後、図８（ｅ）に示すように、レジストマスク８０を除去し、パッド６０と配線７０を形成して振動発電素子が完成する。なお、パッド６０と配線７０はこれより前の工程で形成しても構わない。

本製法を採用した場合は、製法１を採用した場合と比較して、プロセスの相違に基づく材料の相違が生じるが、基本的な構造、機能は図１〜図３で説明したものと同様である。

（製法４）
図９（ａ）において、低抵抗層５０（低抵抗シリコン基板）裏面にエッチングを施してギャップ５４を形成し、その後レジストマスク８０を除去する。

その後、図９（ｂ）に示すように、低抵抗層５０（低抵抗シリコン基板）の上にレジストマスク８０を形成し、異方性ドライエッチングを施す。ここでは、主に六フッ化硫黄（ＳＦ_６）ガスを用いた等方性エッチングと、Ｃ_４Ｆ_８などのテフロン（登録商標）系のガスを用いた側壁保護とを繰り返し行うボッシュプロセスが好適に用いられる。これにより、第２電極５１、開口部５２、バネ部５３ａ、５３ｂを同時形成し、その後レジストマスク８０を除去する。

一方、図９（ｃ）に示すように、ガラス基板１５上に第１電極２１、第３電極２２を形成し、その後、第１電極２１の上に誘電体膜３０を形成する。第１電極２１、第３電極２２には、ポリシリコンや金属膜などの導電性の材料を用いることができる。誘電体膜３０には、ＴＥＯＳ、ＳＯＦ等のＳｉＯ_２系のエレクトレット材料を用いることができる。

その後、図９（ｄ）に示すように、ガラス基板１５上に、低抵抗層５０を陽極接合する。その後、パッド６０と配線７０を形成して振動発電素子が完成する。なお、パッド６０と配線７０はこれより前の工程で形成しても構わない。

本製法を採用した場合は、製法１を採用した場合と比較して、プロセスの相違に基づく材料の相違が生じるが、基本的な構造、機能は図１〜図３で説明したものと同様である。

以上の製法１〜製法４を比較すると、第２電極５１と誘電体膜３０とのギャップを狭く形成できるという点では、製法１が最も好ましい。その理由は、犠牲層４０の積層厚でギャップ長が決まるため振動電極５１の平面性もよく、精度よい制御が可能だからである。

また、初期状態における第２電極５１と、第１電極２１、第３電極２２の位置決め精度の観点では、製法１および製法４が最も好ましい。その理由は、ガラス基板１５と抵抗層５０の陽極接合によるアライメント誤差が発生しにくいためである。また製法４は低抵抗層５０の開口部５２とガラス基盤１５上の誘電体膜３０を位置合せしながら陽極接合が可能だからである。

また、第２電極５１の移動量と発生電圧との関係において、良好な特性が得られやすいという観点では、製法１が最も好ましい。その理由は、バネ部４７ａ、４７ｂが、弾性特性の良いポリパラキシリレン樹脂やパリレンを有することができるからである。

なお、製法２〜４においては、ガラス基板１５の上に可動電極となる第２の電極を有する構造（導電層からなる低抵抗層５０）を形成したが、シリコン基板の上に可動電極となる第２の電極を有する構造を形成しても構わない。その際には、シリコン基板の上に形成されるシリコン酸化膜などの絶縁膜を介して第２の電極を有する構造を形成することが好ましい。

＜エレクトレット化工程＞
以下、素子形成工程後に行うエレクトレット化工程について、図１０〜図１２を参照しながら説明する。

図１０は、本発明の第１の実施形態におけるエレクトレット化を模式的に示す断面図である。エレクトレット化工程では、同一の半導体基板上に形成された複数の振動発電素子が個片化される前に、基板状態（ウェハー状態）でエレクトレット化を実施することが好ましい。なお図１０は、図１〜図３に示した振動発電素子の同一の構成要素には、図１〜図３と同一の符号を付している。

図１０では、第２電極５１にＤＣ電圧９１ｂ（負電圧）、第３電極２２にスイッチ（ＳＷ）を介してＤＣ電圧９１ａ（正電圧）を印加する、また第１電極２１をＧＮＤに接地する。図示していないが、前記の各接続は図１および図２に示したパッド６０ａ、６０ｂ、６０ｃにプローブを接触させて行う。

図１１は、本発明の第１の実施形態におけるエレクトレット化装置を示す断面図である。この装置では、半導体基板上に形成された一つの振動発電素子に、放電電極のコロナ放電によって−イオンを照射して、当該振動発電素子のエレクトレット化を実施する。

ステージ９５上に複数の振動発電素子９４を形成した半導体基板９６が載置され、エレクトレット化を実施する振動発電素子９４ａの上方に針状電極（放電電極）９３が配置される。なお、ステージ９５は、水平方向および上下方向に移動可能に構成されており、ステージを加熱してエレクトレット化を行う誘電体以外の部分にイオンが帯電することを防止することが望ましい。

針状電極９３には、針状電極９３にコロナ放電を発生させるための高圧電源９１ｃが接続されている。針状電極９３は、ステージ９５に載置された半導体基板９６からの高さを調整できるように垂直方向に移動可能に構成されている。

上述のエレクトレット化装置を用いて振動発電素子のエレクトレット化を行う際には、ステージ９５上に複数の振動発電素子９４を形成した半導体基板９６が載置された状態で、ステージ９５が水平移動とプローブを振動発電素子９４のパッド６０ａ、６０ｂ、６０ｃに接触させる上下方向の移動とを繰返すことで、各振動発電素子のエレクトレット化を実施する。

なお、当該エレクトレット化装置は、例えば、一般の半導体集積回路装置の製造工程の電気特性検査等で使用されるプローバ装置を用いて構成することができる。

図１０および図１１により具体的なエレクトレット化の方法を説明する。まず、図１１に示すように、ステージ９５を水平移動させてエレクトレット化を実施する振動発電素子９４ａを針状電極９３の直下に載置する。

次にステージ９５を上昇させ、プローブにパッド６０ａ、６０ｂ、６０ｃを接触させることで、図１０に示すように第２電極５１にＤＣ電圧９１ｂ（負電圧）、第３電極２２にスイッチ（ＳＷ）を介してＤＣ電圧９１ａ（正電圧）を接続する。また第１電極２１をＧＮＤに接地する。

続いて、スイッチ（ＳＷ）をＯＮにして、第３電極２２にＤＣ電圧９１ａ（正電圧）を印加することで、第２電極５１と第３電極２２の間に矢印で表わしたクーロン力（吸引力）が働き、ステージ９５の水平移動および上昇によって発生した第２電極５１の振動を、バネ部４７ａおよび４７ｂが平衡を保つ位置（初期状態）に静止させる。これにより、開口部４６は、誘電体膜３０に対向して重なる。

スイッチ（ＳＷ）をＯＦＦにして、針状電極９３のコロナ放電により−イオン９２を照射し、開口部４６を経由して誘電体膜３０のエレクトレット化を実施する。この時、第２電極５１に加えるＤＣ電圧９１ｂによって、振動層４５へのイオンの帯電防止とエレクトレット化の時間の制御を行う。

次に、図１１に示すステージ９５を下降させプローブをパッド６０ａ、６０ｂ、６０ｃと切り離し、続いてステージ９５を水平移動することで、次にエレクトレット化を行う振動発電素子を針状電極９３の直下に載置する。

以上のように、半導体基板９６と針状電極９３との相対的な移動を、前記誘電体膜３０の着電量が所定量に達する時間間隔で行い、上記エレクトレット化を連続的に実施する。

図１２は、エレクトレット化装置の変形例を示す概念図である。図１２に示すように、針状電極９３に代えて直線状のワイヤ電極（放電電極）９７を用いて、複数の振動発電素子が形成された半導体基板で、一方向に直線状に配列された被エレクトレット化振動発電素子９４ａに対し、コロナ放電によるイオンを同時に照射してエレクトレット化を実施することも可能である。

以上のような工程により、コロナ放電によるイオンが、平面方向に可動する第２の電極５１に複数形成された開口部を通り抜けて、誘電体膜をエレクトレット化することが可能となり、スループットを向上させることができる。

なお、複数の被エレクトレット化振動発電素子９４ａの誘電体膜３０が必要とする着電量に達する時間ごとに、すなわちエレクトレット化が終了するごとに、半導体基板を次々に図１２に示す矢印の方向に移動させることで、連続して複数の被エレクトレット化振動発電素子９４ａのエレクトレット化を実施することにより、スループットを向上させてもよい。

＜検査工程＞
次に、図１３（ａ）および図１３（ｂ）を用いて、エレクトレット済振動発電素子の検査工程について説明する。図１３（ａ）および図１３（ｂ）は、検査装置を模式的に示す断面図であり、図１〜図３に示した振動発電素子の同一の構成要素には、図１〜図３と同一の符号を付している。

まず、図１３（ａ）に示すように、振動層４５が備える第２電極５１にＤＣ電圧９１ｂ（負電圧）、第３電極２２にＤＣ電圧９１ａ（正電圧）を印加することで、第２電極５１と第３電極２２の間に矢印で示すクーロン力（吸引力）を働かせ、振動層４５の振動をバネ部４７ａおよび４７ｂが平衡を保つ位置に静止させる。これは、振動発電素子が静止した初期状態と同じである。この状態で第２電極５１と第１電極２１との間の静電容量を容量計９９ａで計測する。また、第２電極５１と第３電極２２の間の静電容量を容量計９９ｂで計測する。

次に、図１３（ｂ）に示すように、振動層４５の第２電極５１にＤＣ電圧９１ａ（正電圧）を印加することで、第２電極５１と誘電体膜３０（負電位）との間に矢印で示すクーロン力（吸引力）を働かせ、振動層４５を移動させる。これは、振動発電素子が振動した状態と同じである。この状態で、図１３（ａ）と同様に、第２電極５１と第１電極２１の間の静電容量を容量計９９ａで計測する。また、第２電極５１と第３電極２２の間の静電容量を容量計９９ｂで計測する。図示していないが、前記の各接続は図１および図２に示したパッド６０ａ、６０ｂ、６０ｃにプローブを接触させて行う。

図１３（ａ）の状態では、振動層４５の第２電極５１と第３電極２２が対向することから、容量計９９ｂの測定値は大きな静電容量値となり、容量計９９ａの測定値は微小な値となる。図１３（ｂ）の状態では、第２電極５１と誘電体膜３０ならびに第１電極２１が対向するから、図１３（ａ）とは逆に容量計９９ｂの測定値は微小な値となり、逆に容量計９９ａの測定値は大きな静電容量値に変化する。両方の状態で、容量計９９ａならびに容量計９９ｂの測定値に規格を設けることで、振動発電素子の機能検査を行うことが可能である。

図１４は、振動発電素子９４が複数形成された半導体基板全体を示す平面図である。図１４では、被エレクトレット化振動発電素子９４ａと、検査が実施される被検査振動発電素子９４ｂとの２個の振動発電素子のみを半導体基板上に図示している。

図１１に示したステージ９５に当該半導体基板を載置して、図１４に示す被エレクトレット化振動発電素子９４ａのエレクトレット化と、被検査振動発電素子９４ｂの検査とを同時に行い、完了後、図１４に示す矢印の方向にステージ９５を移動し、次の振動発電素子をプローブの直下に配置する。

以上のように、半導体基板上の被エレクトレット化振動発電素子９４ａのエレクトレット化と、被検査振動発電素子９４ｂの検査を同時に実施してもよい。また、被エレクトレット化振動発電素子９４ａの着電量が所定量に達する時間、あるいは被検査振動発電素子９４ｂの検査が完了する時間のどちらか長い方の時間間隔で、半導体基板と放電電極との相対的な移動を行い、半導体基板上の複数の振動発電素子のエレクトレット化および検査を連続的に実施してもよい。

＜モジュール構成＞
図１５は、振動発電モジュールの構成を示す平面図である。図１５（ａ）に示す振動発電モジュールは、振動発電素子チップ１ａおよび整流回路とＤＣ−ＤＣコンバータから成るチップ３をモジュール基板４に搭載すると共に、パッド６０（チップ側）とパッド５（基板側）をワイヤ６で接続し、先に図２６で説明した振動発電素子と周辺回路の接続を行ったものである。

図１５（ｂ）に示す振動発電モジュールは、振動発電素子に整流回路とＤＣ−ＤＣコンバータ部８を統合したチップ１ｂをモジュール基板４に搭載すると共に、パッド６０（チップ側）とパッド５（基板側）をワイヤ６で接続し、先に図２６で説明した振動発電素子と周辺回路の接続を行ったものである。

図１５（ａ）および図１５（ｂ）には記載していないが、モジュールは金属キャップあるいは樹脂で封止され、モジュール基板４の裏面に外部端子が設けられる。また、振動方向を矢印で表現している。

図１６は、２軸の振動に対応する振動発電モジュールの構成を示す平面図である。振動発電素子１ａの振動方向をＸ軸、振動発電素子１ｃの振動方向をＹ軸として搭載する。さらに、振動発電素子１ａおよび１ｃに対応して、整流回路とＤＣ−ＤＣコンバータからなるチップ３ａと３ｂを搭載して両者の出力を加える。

図示していないが、モジュールは金属キャップあるいは樹脂で封止され、モジュール基板４の裏面に外部端子が設けられる。また、振動方向を矢印で表現している。

以上のような実装および配線を施すことにより、本実施形態の振動発電素子を用いた振動発電モジュールが完成する。

（第２の実施形態）
＜基本構成＞
続いて、本発明の第２の実施形態について説明する。第１の実施形態では、単一極性のエレクトレットを備える振動発電素子について説明したが、本実施形態では、発電効率の向上を目的に、第１電極２１と第３電極２２の双方に誘電体膜３０を形成し、交互に極性が異なるエレクトレットを備えている点で、第１の実施形態と異なる。

図１７は、本発明の第２の実施形態による振動発電素子の要部を模式的に示す断面図であり、図１８は、図１７のＣ−Ｃ断面における振動発電素子の要部を模式的に示す平面図である。

本実施形態の振動発電素子は、図１７に示すように、第１電極２１および第３電極２２の双方に誘電体膜３０を形成し、第１電極２１の上に形成される誘電体膜３０ａと、第３電極２２の上に形成される誘電体膜３０ｂとに交互に逆極性のエレクトレット化が施されている。図１７に示した例では、誘電体膜３０ａに負極性のエレクトレット化、誘電体膜３０ｂに正極性のエレクトレット化が施されている。その他の構成は、第１の実施形態と同様である。

本実施形態による振動発電素子では、第２電極５１が振動することによって、互いに極性が異なる誘電体膜３０ａおよび３０ｂと交互に対向することで、第２電極５１に誘起される電荷の振幅が大きくなり、発電効率を向上させることができる。

なお、本実施形態の素子形成工程は、第１電極２１および第３電極２２の双方に誘電体膜３０を形成する点を除き、第１の実施形態と同様の工程である。

＜エレクトレット化工程＞
図１９（ａ）および図１９（ｂ）は、本発明の第２の実施形態におけるエレクトレット化工程を模式的に示す断面図である。なお、図１９（ａ）および図１９（ｂ）では、図１７および図１８に示した振動発電素子の同一の構成要素には、同一の符号を付している。

図１９（ａ）に示すのは、負極性のエレクトレット化を施す工程である。第２電極５１にＤＣ電圧９１ｂ（負電圧）を印加し、第１電極２１には、ＳＷ・Ａを介してＤＣ電圧９１ｂ（負電圧）印加（１）とＧＮＤ（２）とを切替可能に接続する。また、第３電極２２には、ＳＷ・Ｂを介してＤＣ電圧９１ａ（正電圧）印加（１）とオープン状態（２）とを切替可能に接続する。

まず、図１９（ａ）に示すように、振動層４５が備える第２電極５１にＤＣ電圧９１ｂ（負電圧）を印加し、第３電極２２にＤＣ電圧９１ａ（正電圧）を印加する。また、第１電極２１にＤＣ電圧９１ｂ（負電圧）印加を印加する。これにより第２電極５１と第１電極２１の間にクーロン力（斥力）が働き、第２電極５１と第３電極２２の間にクーロン力（吸引力）が働く。そのため、ステージ９５の水平移動および上昇による振動層４５の振動を、バネ部４７ａおよび４７ｂが平衡を保つ位置（初期状態）に静止させると共に、振動層４５の開口部４６は、第１電極２１の誘電体膜３０ａに対向して重なる。第２電極５１と第３電極２２の間のクーロン力（吸引力）を矢印で示す。

次に、ＳＷ・Ａを（２）側に切替えて、第１電極２１をＧＮＤとし、ＳＷ・Ｂを（２）側に切替えて第３電極２２をオープン状態とする。この状態で、図２０（ａ）に示す針状電極９３ａから振動層４５の開口部４６を介して、−イオン９２ａを第１電極２１の誘電体膜３０ａに照射することにより、誘電体膜３０ａに対し、負極性のエレクトレット化を実施する。第２電極５１に加えるＤＣ電圧９１ｂは、振動層４５への−イオンの帯電防止とエレクトレット化時間の制御の効果がある。

図１９（ｂ）に示すのは、正極性のエレクトレット化を施す工程である。図１９（ｂ）に示すように、第２電極５１にＤＣ電圧９１ａ（正電圧）を印加し、−電荷を有する誘電体膜３０ａと第２電極５１の間にクーロン力（吸引力）を働かせる。誘電体膜３０ａと第２電極５１の間のクーロン力を矢印で示す。

次に、第３電極２２をＧＮＤに接続し、その後、図２０（ａ）に示す針状電極９３ｂから振動層４５の開口部４６を介して、＋イオン９２ｂを第３電極２２の誘電体膜３０ｂへ照射することにより、振動発電素子９４ｃの誘電体膜３０ｂに対し、正極性のエレクトレット化を実施する。

なお、図示していないが、前記の各接続は図１７および図１８に示したパッド６０ａ、６０ｂ、６０ｃにプローブを接触させて行う。

図１９（ｂ）における第２電極５１に加えるＤＣ電圧９１ａは、振動層４５への＋イオンの帯電防止とエレクトレット化時間の制御の効果がある。

図２０（ａ）は、本発明の第２の実施形態におけるエレクトレット化装置を示す断面図である。

ステージ９５上に、複数の振動発電素子９４を形成した半導体基板９６が載置されている。ステージ９５は、水平方向および上下方向に移動可能に構成されており、ステージを加熱してエレクトレット化を行う誘電体以外の部分にイオンが帯電することを防止することが望ましい。

負極性のエレクトレット化を実施する振動発電素子９４ａの上方に針状電極（放電電極）９３ａが配置される。針状電極９３ａには、コロナ放電を発生させるための高圧電源９１ｃが接続されている。

また、正極性のエレクトレット化を実施する振動発電素子９４ｃの上方に針状電極（放電電極）９３ｂが配置される。針状電極９３ｂには、コロナ放電を発生させるための高圧電源９１ｄが接続されている。

針状電極９３ａおよび９３ｂは、ステージ９５に載置された半導体基板９６からの高さを調整できるように垂直方向に移動可能に構成されている。

上記の装置により、半導体基板９６が備える振動発電素子９４ａおよび９４ｃに対し、異なる位置で、極性の異なるエレクトレット化を同時に実施する。

まず、図２０（ａ）に示すように、ステージ９５を水平移動させて、負極性のエレクトレット化を実施する振動発電素子９４ａを針状電極９３ａの直下に、正極性のエレクトレット化を実施する振動発電素子９４ｃを針状電極９３ｂの直下に載置する。

次に、ステージ９５を上昇させ、プローブに振動発電素子９４ａおよび振動発電素子９４ｃのパッド６０ａ、６０ｂ、６０ｃを接触させ、エレクトレット化を行う。

最後に、ステージ９５を下降させ、プローブを振動発電素子９４ａおよび振動発電素子９４ｃのパッド６０ａ、６０ｂ、６０ｃと切り離し、続いてステージ９５水平移動することで、次の被エレクトレット化振動発電素子９４ａ、９４ｃを針状電極９３ａおよび針状電極９３ｂの直下に載置する。

以上のように、誘電体膜３０ａおよび誘電体膜３０ｂの着電量が所定量に達する時間間隔で、半導体基板９６と針状電極９３ａおよび針状電極９３ｂとの相対的な移動を行い、上記エレクトレット化を連続的に実施する。

図２０（ｂ）は、本発明の第２の実施形態におけるエレクトレット化装置の変形例を示す断面図である。振動発電素子９４ｄに対して、交互に負極性と正極性のエレクトレット化を実施する構造を有する点で、図２０（ａ）に示したエレクトレット化装置と異なっている。

ステージ９５上に、複数の振動発電素子９４を形成した半導体基板９６が載置され、エレクトレット化を実施する振動発電素子９４ｄの上方に針状電極（放電電極）９３ｃが配置される。ステージ９５は、水平方向および上下方向に移動可能に構成されており、ステージを加熱して、エレクトレット化を行う誘電体以外の部分にイオンが帯電することを防止することが望ましい。

針状電極９３ｃには、コロナ放電を発生させるための高圧電源９８が接続されている。針状電極９３ｃは、−イオンと＋イオンを発生させることが可能で、針状電極９３ｃの下部に円筒状の金属からなる集電電極９７を設け、スイッチ（ＳＷ）を介してＤＣ電圧９１ａ（（１）正電圧）およびＤＣ電圧９１ｂ（（２）負電圧）を切替えて印加することができる。

針状電極９３ｃおよび集電電極９７は、ステージ９５に載置された半導体基板９６からの高さを調整できるように垂直方向に移動可能に構成されている。

ＳＷを（１）側に切替えて、集電電極９７にＤＣ電圧９１ａを印加すると、針状電極９３ｃから照射された−イオンは集電電極９７に誘導され、残った＋イオンのみが振動発電素子９４ｄに到達する。

ＳＷを（２）側に切替えて、集電電極９７にＤＣ電圧９１ｂを印加すると、針状電極９３ｃから照射された＋イオンは集電電極９７に誘導され、残った−イオンのみが振動発電素子９４ｄに到達する。

以上のように、振動発電素子９４ｄに対して同一位置で、交互に−イオンと＋イオンを照射して、負極性と正極性のエレクトレット化を実施することができる。

次に、図２０（ｂ）のエレクトレット化装置を用いたエレクトレット化工程について説明する。

まず、図２０（ｂ）に示すように、ステージ９５を水平移動させて、振動発電素子９４ｄを針状電極９３ｃおよび集電電極９７の直下に載置する。

続いて、ステージ９５を上昇させ、プローブに振動発電素子９４ｄのパッド６０ａ、６０ｂ、６０ｃを接触させる。

最初に、ＳＷを（２）側に切替えてＤＣ電圧９１ｂ（負電圧）を印加すると、針状電極９３ｃから照射された＋イオンは集電電極９７に誘導され、残った−イオンのみが振動発電素子に照射が可能となる。負極性のエレクトレット化工程は、図１９（ａ）を用いて説明した工程と同様である。

振動発電素子９４ｄの誘電体膜３０ａが所定の着電量に達した後、ＳＷを（１）側に切替え、集電電極９７にＤＣ電圧９１ａを印加すると、針状電極９３ｃから照射された−イオンは集電電極９７に誘導されて、残った＋イオンのみが振動発電素子９４ｄに照射が可能となる。正極性のエレクトレット化工程は、図１９（ｂ）を用いて説明した工程と同様である。

振動発電素子９４ｄの誘電体膜３０ｂが所定の着電量に達した後、ステージ９５を下降させプローブを振動発電素子９４ｄのパッド６０ａ、６０ｂ、６０ｃと切り離し、続いてステージ９５水平移動することにより、次にエレクトレット化を行う振動発電素子を針状電極９３ｃおよび集電電極９７の直下に載置する。

以上のように、誘電体膜３０ａ、３０ｂの着電量が所定量に達する時間間隔で、半導体基板９６と針状電極９３ｃおよび集電電極９７との相対的な移動を行い、上記エレクトレット化を連続的に実施する。

なお、図２０（ａ）および図２０（ｂ）のエレクトレット化装置は、例えば、一般の半導体集積回路装置の製造工程における電気特性検査等で使用されるプローバ装置を用いて構成することができる。

＜検査工程＞
次に、図２１（ａ）および図２１（ｂ）を参照しながら、本実施形態におけるエレクトレット済振動発電素子の検査方法を説明する。

図２１（ａ）および図２１（ｂ）は、検査装置を模式的に示す断面図で、図１７および図１８に示した振動発電素子の同一の構成要素には、図１７および図１８と同一の符号を付している。

まず、図２１（ａ）に示すように、振動層４５が備える第２電極５１にＤＣ電圧９１ｂ（負電圧）を印加することにより、第２電極５１と第３電極２２上の誘電体膜３０ｂとの間に、矢印で示すクーロン力（吸引力）を働かせ、振動層４５をバネ部４７ａおよび４７ｂが平衡を保つ位置に静止させる。これは、振動発電素子が静止した初期状態と同じである。

この状態で、第２電極５１と第１電極２１との間の静電容量を、容量計９９ａで計測する。また、第２電極５１と第３電極２２との間の静電容量を容量計９９ｂで計測する。

続いて、図２１（ｂ）に示すように、振動層４５が備える第２電極５１にＤＣ電圧９１ａ（正電圧）を印加することにより、第２電極５１と第１電極２１上の誘電体膜３０ａとの間に矢印で示すクーロン力（吸引力）を働かせ、第２電極５１と誘電体膜３０ａとを対向させる。これは、振動発電素子が振動した状態と同じである。

この状態で、図２１（ａ）と同様に、第２電極５１と第１電極２１との間の静電容量を容量計９９ａで計測する。また、第２電極５１と第３電極２２との間の静電容量を容量計９９ｂで計測する。

図示していないが、上記の各接続は、図１７および図１８に示したパッド６０ａ、６０ｂ、６０ｃにプローブを接触させて行う。

図２１（ａ）の状態では、第２電極５１と第３電極２２が対向することから、容量計９９ｂの測定値は大きな静電容量値となり、容量計９９ａの測定値は微小な値となる。

図２１（ｂ）の状態では、第２電極５１と第１電極２１が対向するから、図２１（ａ）とは逆に、容量計９９ｂの測定値は微小な値となり、逆に容量計９９ａの測定値は大きな静電容量値に変化する。

両方の状態で、容量計９９ａならびに容量計９９ａの測定値に規格を設けることで、振動発電素子の機能検査を行うことが可能である。

図２２（ａ）は、振動発電素子９４が複数形成された半導体基板全体を示す平面図である。図２２（ａ）では、負極性の被エレクトレット化振動発電素子９４ａ、正極性の被エレクトレット化振動発電素子９４ｃ、エレクトレット化後の検査が実施される被検査振動発電素子９４ｂの３個の振動発電素子のみを半導体基板上に図示している。

図２２（ａ）に示す矢印は、負極性のエレクトレット化と、正極性のエレクトレット化と、エレクトレット化後の検査とを順に行う際の、ステージ９５の移動方向を示している。このように、負極性のエレクトレット化と、正極性のエレクトレット化と、検査とをライン上で同時に行ってもよい。また、ステージ９５上の半導体基板と、放電電極との相対的な移動を、着電量が所定量に達する時間あるいは検査が完了する時間のどちらか長い方の時間間隔で実施して、半導体基板９６上の複数の振動発電素子のエレクトレット化および検査を連続的に実施してもよい。

図２２（ｂ）は、振動発電素子９４が複数形成された半導体基板全体を示す平面図である。

図２２（ｂ）では、負極性および正極性のエレクトレット化を順に施す被エレクトレット化振動発電素子９４ｄと、エレクトレット化後の検査を行う被検査振動発電素子９４ｂの２個の振動発電素子のみを半導体基板上に図示している。

図２２（ｂ）に示す矢印は、被エレクトレット化振動発電素子９４ｄのエレクトレット化と、被検査振動発電素子９４ｂの検査とが完了した後に、次の振動発電素子をプローブの直下に配置する際のステージ９５の移動方向を示している。

このように、被エレクトレット化振動発電素子９４ｄの負極性および正極性のエレクトレット化を行うと同時に、被検査振動発電素子９４ｂの検査を実施してもよい。また、ステージ９５上の半導体基板と、放電電極との相対的な移動を、着電量が所定量に達する時間あるいは検査が完了する時間のどちらか長い方の時間間隔で実施して、半導体基板９６上の複数の振動発電素子のエレクトレット化および検査を連続的に実施してもよい。

以上説明したとおり、本発明にかかる振動発電素子およびその製造方法によれば、ＭＥＭＳ技術により半導体基板あるいは複合半導体基板から一貫形成され、振動層４５の第２電極５１と、第１電極２１、第３電極２２との間隔を１０μｍ以下に加工でき、両者の位置精度を高く維持することにより、発電効率を向上することができる。

また、汎用半導体製造設備の流用で設備費用を低減できるとともに、生産性を向上させることができ、振動発電素子の生産コストを低減することができる。

本発明は、振動発電素子の発電効率向上、生産性向上、および設備費用削減という効果を奏する点で、振動発電素子の新たな構造および製造方法として有用である。

１ 振動発電素子
１ａ 振動発電素子（振動方向Ｘ軸）
１ｂ 振動発電素子（振動方向Ｘ軸）・整流回路・ＤＣ−ＤＣコンバータ統合チップ
１ｃ 振動発電素子（振動方向Ｙ軸）
３ 整流回路・ＤＣ−ＤＣコンバータチップ
４ モジュール基板
５ パッド（基板側）
６ ワイヤ
８ 整流回路・ＤＣ−ＤＣコンバータ部
１０ 半導体基板
１５ ガラス基板
２１ 第１の電極
２２ 第３の電極
３０ 誘電体膜
４０ 犠牲層
４１ ギャップ
４４ 絶縁層
４５ 振動層
４６ 開口部
４７ バネ部
５０ 低抵抗層
５１ 第２の電極（振動電極）
５２ 開口部
５３ バネ部
６０ パッド
７０ 配線
８０ レジスト
９１ａ ＤＣ電圧（正電圧）
９１ｂ ＤＣ電圧（負電圧）
９３ａ 針状電極（−イオン放電電極）
９３ｂ 針状電極（＋イオン放電電極）
９３ｃ 針状電極（−／＋イオン放電電極）
９４ 振動発電素子
９４ａ 負極性エレクトレット化を実施する振動発電素子
９４ｂ エレクトレット化済振動発電素子
９４ｃ 正極性エレクトレット化を実施する振動発電素子
９４ｄ 負／正極性エレクトレット化を実施する振動発電素子
９５ ステージ
９６ 複数の振動発電素子９４を形成した半導体基板
９７ 直線状のワイヤ電極（放電電極）
９８ 高圧電源
９９ 容量計
１０１ ケース蓋
１０２ ケース
１０３ 第２基板
１０４ 金属電極
１０５ バネ
１０６ 第１基板
１０７ 金属電極
１０８ 誘電体膜
３００ ボール

Claims (32)

1. 誘電体膜を有する第１の電極と、前記第１の電極とエアギャップを隔てて対向するように、かつ、所定の間隔を空けて複数の開口部が形成されている第２の電極とを形成する工程（ａ）と、
   前記第１の電極と前記第２の電極との間に所定の電位差を付与した状態で、コロナ放電により発生したイオンを前記誘電体膜に入射することで、前記誘電体膜をエレクトレット化する工程（ｂ）を有することを特徴とするＭＥＭＳデバイスの製造方法。
2. 前記誘電体膜は、前記第１の電極における前記第２電極側に設けられることを特徴とする請求項１に記載のＭＥＭＳデバイスの製造方法。
3. 前記誘電体膜は、所定の間隔を空けて複数形成されることを特徴とする請求項１又は２に記載のＭＥＭＳデバイスの製造方法。
4. 前記第１の電極は、櫛歯状の形状を構成することを特徴とする請求項１〜３のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
5. 前記第２の電極は、所定の間隔を空けて複数の前記開口部が形成されることで、櫛歯状の形状を構成することを特徴とする請求項１〜４のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
6. 前記第２の電極は、前記第２の電極の平面方向に可動することを特徴とする請求項１〜５のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
7. 前記工程（ｂ）は、イオンが、複数形成された前記開口部を通り抜けて、前記誘電体膜をエレクトレット化する工程であることを特徴とする請求項１〜６のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
8. 前記誘電体膜は、所定の間隔を空けて複数形成されており、
   前記工程（ｂ）は、隣り合う前記誘電体膜の極性が異なるように、エレクトレット化されていることを特徴とする請求項１〜７のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
9. 前記工程（ｂ）の後に、検査をする工程を有していることを特徴とする請求項１〜８のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
10. 基板上に誘電体膜を有する第１の電極を形成する工程（ａ）と、
    前記第１の電極の上に、犠牲層を形成する工程（ｂ）と、
    前記犠牲層の上に、所定の間隔を空けて複数の開口部が形成されている、第２の電極を有する層を形成する工程（ｃ）と、
    前記犠牲層をエッチングすることで、前記第１の電極と前記第２の電極の間にエアギャップを形成する工程（ｄ）と、
    前記誘電体膜をエレクトレット化する工程（ｅ）を有していることを特徴とするＭＥＭＳデバイスの製造方法。
11. 前記第２の電極を有する層の一部がバネ部となることを特徴とする請求項１０に記載のＭＥＭＳデバイスの製造方法。
12. 前記誘電体膜は、所定の間隔を空けて複数形成されることを特徴とする請求項１０又は１１に記載のＭＥＭＳデバイスの製造方法。
13. 前記第１の電極は、櫛歯状の形状を構成することを特徴とする請求項１０〜１２のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
14. 前記第２の電極は、所定の間隔を空けて複数の前記開口部が形成されることで、櫛歯状の形状を構成することを特徴とする請求項１０〜１３のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
15. 前記第２の電極は、前記第２の電極の平面方向に可動することを特徴とする請求項１０〜１４のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
16. 前記工程（ｅ）は、イオンが、複数形成された前記開口部を通り抜けて、前記誘電体膜をエレクトレット化することを特徴とする請求項１０〜１５のいずれか１項に記載の請求項に記載のＭＥＭＳデバイスの製造方法。
17. 基板上に誘電体膜を有する第１の電極を形成する工程（ａ）と、
    所定の間隔を空けて複数の開口部が形成されている、第２の電極を有する層と前記基板を接合する工程（ｂ）と、
    前記第２の電極を有する層の一部をエッチングすることにより、前記第１の電極と前記第２の電極の間にエアギャップを形成する工程（ｃ）と、
    前記誘電体膜をエレクトレット化する工程（ｄ）を有することを特徴とするＭＥＭＳデバイスの製造方法。
18. 前記工程（ｂ）における接合は、陽極接合によって接合する工程であることを特徴とする請求項１７に記載のＭＥＭＳデバイスの製造方法。
19. 前記工程（ｂ）における接合は、絶縁膜を介して前記第２の電極を有する層と前記基板を接合する工程であることを特徴とする請求項１７又は１８に記載のＭＥＭＳデバイスの製造方法。
20. 前記第２の電極を有する層の一部がバネ部となることを特徴とする請求項１７〜１９のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
21. 前記誘電体膜は、所定の間隔を空けて複数形成されることを特徴とする請求項１７〜２０のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
22. 前記第１の電極は、櫛歯状の形状を構成することを特徴とする請求項１７〜２１のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
23. 前記第２の電極は、所定の間隔を空けて複数の前記開口部が形成されることで、櫛歯状の形状を構成することを特徴とする請求項１７〜２２のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
24. 前記第２の電極は、前記第２の電極の平面方向に可動することを特徴とする請求項１７〜２３のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
25. 前記工程（ｄ）は、イオンが、複数形成された前記開口部を通り抜けて、前記誘電体膜をエレクトレット化することを特徴とする請求項１７〜２４のいずれか１項に記載の請求項に記載のＭＥＭＳデバイスの製造方法。
26. 基板上に形成されたエレクトレット膜を有する第１の電極と、
    前記第１の電極とエアギャップを隔てて対向するように設けられ、かつ、所定の間隔を空けて複数の開口部が形成されている第２の電極と、
    前記基板上における前記第１の電極の周辺部に形成され、かつ、バネ部を介して前記第２の電極と接続する支持部を有し、
    前記支持部における前記エアギャップよりも高い位置における部分は、前記第２の電極と同一の材料を有することを特徴とするＭＥＭＳデバイス。
27. 前記支持部における前記エアギャップよりも高い位置における部分に、前記バネ部が接続していることを特徴とする請求項２６に記載のＭＥＭＳデバイス。
28. 前記第１の電極上に、前記エレクトレット膜が形成されていることを特徴とする請求項２６又は２７に記載のＭＥＭＳデバイス。
29. 前記第１の電極は、絶縁膜を介して前記基板の上に形成されていることを特徴とする請求項２６〜２８のいずれか１項に記載のＭＥＭＳデバイス。
30. 前記支持部は、絶縁膜を介して前記基板の上に形成されていることを特徴とする請求項２６〜２９のいずれか１項に記載のＭＥＭＳデバイス。
31. 前記支持部における前記エアギャップと同程度の高さの位置における部分は、前記第２の電極と同一の材料を有することを特徴とする請求項２６〜３０のいずれか１項に記載のＭＥＭＳデバイス。
32. 基板上に形成された第１の電極と、
    前記第１の電極とエアギャップを隔てて対向するように設けられ、かつ、所定の間隔を空けて複数の開口部が形成されている第２の電極と、
    前記基板上における前記第１の電極の周辺部に形成され、かつ、バネ部を介して前記第２の電極と接続する支持部を有し、
    前記支持部における前記エアギャップよりも高い位置における部分は、前記第２の電極と同一の材料を有することを特徴とするＭＥＭＳデバイス。

Images