JP2011030296A

JP2011030296A - 電源装置

Info

Publication number: JP2011030296A
Application number: JP2009170860A
Authority: JP
Inventors: Takeshi Kato; 剛加藤; Koji Takahashi; 浩司高橋; Noriyuki Kitamura; 紀之北村; Hajime Osaki; 肇大崎; Toshiyuki Hiraoka; 敏行平岡; Hiroshi Kubota; 洋久保田; Hiroaki Nakase; 浩明中瀬; Hiroki Hara; 裕樹原; Masaya Shirota; 雅也城田
Original assignee: Shindengen Electric Manufacturing Co Ltd; Toshiba Lighting and Technology Corp
Current assignee: Shindengen Electric Manufacturing Co Ltd; Toshiba Lighting and Technology Corp
Priority date: 2009-07-22
Filing date: 2009-07-22
Publication date: 2011-02-10

Abstract

【課題】配線パターンの配置の自由度を向上し低ノイズ化を図った放電ランプ点灯装置を提供する。
【解決手段】力率改善制御部21および変換制御部36を一体的とした制御素子16を、ドライブ素子17と別体に形成する。力率改善回路12の電界効果トランジスタQ1と力率改善制御部21との距離、および、インバータ回路13の電界効果トランジスタQ1，Q2と変換制御部36との距離をそれぞれ短くできるので、配線パターンの配置の自由度が向上するとともに、低ノイズ化を図ることができる。
【選択図】図１

Description

本発明は、力率改善回路を備える電源装置に関する。

従来、例えば負荷としての放電ランプに接続される電源装置は、スイッチング素子を有し電源部からの入力電圧を昇圧した直流電圧に変換する力率改善回路と、この力率改善回路から出力される直流電圧を高周波電圧に変換して放電ランプを点灯させるインバータ回路と、このインバータ回路と放電ランプとの間に電気的に接続されインバータ回路から供給される電力を制御するＬＣ共振回路などの共振回路(主回路など)とを備えている。インバータ回路は、例えば対をなすスイッチング素子を備えたハーフブリッジ型のものなどがあり、スイッチング素子をドライバ部であるドライブ回路によって制御することによりスイッチング動作させ、所定周波数の高周波電圧を放電ランプに印加することが可能である。

このような電源装置において、力率改善回路のスイッチング素子をスイッチング制御する力率改善制御部、および、ドライブ回路の駆動を制御する発振制御部などを、ドライブ回路とともに一体化、すなわち１つの集積回路パッケージとして構成したものが知られている(例えば、特許文献１参照。)。

特開２００８−１６６２９８号公報(第１３−１４頁、図１)

しかしながら、上述の電源装置では、力率改善制御部、発振制御部およびドライブ回路を１つの集積回路とすることにより、この集積回路の規模が大型化し、力率改善制御部や発振制御部によりスイッチング制御されるスイッチング素子と集積回路との距離が離れてしまい、配線パターンの引き回しが長くなったり、ノイズ状況が悪化したりするという問題点を有している。

本発明は、このような点に鑑みなされたもので、配線パターンの配置の自由度を向上し低ノイズ化を図った電源装置を提供することを目的とする。

請求項１記載の電源装置は、入力電圧を昇圧した直流電圧に変換する力率改善回路と；少なくとも１つのスイッチング素子を有し力率改善回路による出力から負荷へと電力を変換する電力変換回路と；この電力変換回路のスイッチング素子の駆動を制御するドライバ部と；力率改善回路の駆動を制御する力率改善制御部、および、電力変換回路の動作を制御する変換制御部を一体的に備え、ドライバ部と別体に形成されているとともに、入力電圧により起動可能な制御素子と；を具備しているものである。

力率改善回路は、例えばスイッチング素子を備えた昇圧チョッパ回路などが用いられる。この力率改善回路は、電力変換回路から見た入力供給手段であり、直流電圧を出力して、これを電力変換回路に入力電圧として印加する。

電力変換回路は、例えばインバータ回路の他に、コンデンサとインダクタとを直列に接続した共振回路などを備え、インバータ回路を、共振回路における共振点近傍の周波数領域で発振動作するように制御することが好ましい。

負荷は、例えば蛍光ランプなどの放電ランプが好適であるが、これに限定されるものではない。

ドライバ部は、例えば電力変換回路のスイッチング素子をスイッチング駆動するハイサイドドライバなどが用いられる。

制御素子は、例えば表面実装型のＩＣやマイコンなどであり、力率改善回路の制御用の力率改善制御部および電力変換回路の制御用の変換制御部などを集積化した集積回路である。

請求項２記載の電源装置は、請求項１記載の電源装置において、制御素子は、力率改善制御部および変換制御部が平面視で長方形状にパッケージ化された制御素子本体と、この制御素子本体の長辺側に配置された複数の端子を有する端子部とを備え、端子部は、起動用電圧を供給する電源入力端子を制御素子本体の角部の近傍に有しているものである。

端子部は、例えば入出力端子、電源入力端子、グランド端子などをそれぞれ有している。

請求項１記載の電源装置によれば、力率改善制御部および変換制御部を一体的とした制御素子を、ドライバ部と別体に形成することにより、力率改善回路のスイッチング素子と力率改善制御部との距離、および、電力変換回路のスイッチング素子と変換制御部との距離を短くできるので、配線パターンの配置の自由度が向上するとともに、低ノイズ化を図ることができる。

請求項２記載の電源装置によれば、請求項１記載の電源装置の効果に加えて、長方形状の制御素子本体の角部の近傍に高電圧の起動用電圧を供給する電源入力端子を配置することにより、端子部の他の端子との距離を最小の抜き端子数で構成できる。

本発明の一実施の形態を示す電源装置の回路図である。同上電源装置の制御素子の平面図である。同上電源装置を備えた電気機器の斜視図である。

以下、本発明の一実施の形態を図面を参照して説明する。

図１は電源装置の回路図、図２は電源装置の制御素子の平面図、図３は電源装置を備えた電気機器の斜視図である。

図１に示すように、電源装置すなわち電子安定器としての熱陰極形放電ランプ点灯装置である放電ランプ点灯装置10は、電源部11の出力側に、この電源部11からの直流出力(直流電圧)を昇圧する力率改善(ＰＦＣ)回路12が電気的に接続され、この力率改善回路12の出力側に、この力率改善回路12からの直流出力(直流電圧)を高周波交流電圧に変換して出力するインバータ回路13が電気的に接続され、このインバータ回路13の出力側に、このインバータ回路13の出力周波数に応じた電圧を出力する共振回路14が電気的に接続され、この共振回路14の出力側に負荷としての例えば熱陰極形蛍光ランプなどの放電ランプFLが着脱可能に装着される。また、この放電ランプ点灯装置10は、力率改善回路12、インバータ回路13および共振回路14を制御する制御素子16を備え、この制御素子16には、インバータ回路13の駆動用のドライバ部であるドライブ素子17が電気的に接続されている。

電源部11は、例えば１００Ｖ〜２４２Ｖなどの交流の電源ｅをブリッジダイオードなどの全波整流素子RECによって整流したものである。

力率改善回路12は、例えば昇圧チョッパ回路であり、この力率改善回路12は、全波整流素子RECの出力側に、インバータ回路13との間に昇圧用のトランスであるチョッパチョークL1と逆阻止用のダイオードＤとの直列回路が電気的に接続されているとともに、チョッパチョークL1とダイオードＤのアノードとの接続点にスイッチング素子としての第１スイッチング素子、すなわちチョッピング用スイッチング素子である電界効果トランジスタ(ＦＥＴ)Q1が電気的に並列に接続されて、かつ、ダイオードＤのカソードとインバータ回路13との接続点に、抵抗器R1，R2の直列回路と平滑用のコンデンサである電解コンデンサC1との並列回路が電気的に接続されている。

チョッパチョークL1は、一次巻線L1aと二次巻線L1bとを有し、一次巻線L1aが全波整流素子RECの出力側とダイオードＤのアノードとの間に電気的に接続されているとともに、二次巻線L1bの一端側がグランド電位に電気的に接続され、他端側が制御素子16に電気的に接続されている。したがって、制御素子16には、チョーク電圧Ｖが入力されている。

電界効果トランジスタQ1は、ドレイン端子がチョッパチョークL1とダイオードＤのアノードとの接続点に電気的に接続されているとともに、ソース端子がスイッチング電流IDの検出用の抵抗器R3を介してグランド電位に電気的に接続され、かつ、制御端子であるゲート端子が制御素子16に電気的に接続されている。

また、インバータ回路13は、スイッチング素子としての第２スイッチング素子、すなわちインバータ用のスイッチング素子である電界効果トランジスタQ2，Q3が電気的に直列に接続された、いわゆるハーフブリッジ型のものである。

電界効果トランジスタQ2，Q3は、制御端子であるゲート端子がドライブ素子17に電気的に接続されており、このドライブ素子17から供給される信号によってオンオフが制御される。

共振回路14は、電界効果トランジスタQ3の両端に電気的に接続された直流カット用のコンデンサC2と、インダクタとしてのバラストチョークである共振インダクタンスL2の一次巻線との直列回路を備えるとともに、この共振インダクタンスL2の一次巻線の出力側に、放電ランプFLと並列にコンデンサである共振コンデンサC3が電気的に接続され、放電ランプFLの放電ランプ電圧の検出用の抵抗器R4，R5の直列回路が電気的に接続され、かつ、これら抵抗器R4，R5の接続点が制御素子16と電気的に接続されている。そして、これら共振回路14およびインバータ回路13などにより、電力変換回路19が構成されている。

また、放電ランプFLは、各フィラメントFLa，FLbに対して、図示しない予熱回路が電気的に接続されている。

制御素子16は、例えば表面実装型のいわゆるＩＣ(集積回路)であり、力率改善回路12と電気的に接続される力率改善制御部21、抵抗器R4，R5などを介して検出した負荷電圧(負荷電流)である放電ランプ電圧(放電ランプ電流)などに基づきインバータ回路13および共振回路14などの電力変換回路19の動作状態を検出する状態検出部22、および、この状態検出部22により検出した動作状態に基づいてインバータ回路13の電界効果トランジスタQ2，Q3の動作制御用の周波数信号Ｐを生成してドライブ素子17へと出力する発振制御部23などを内部に一体に備えている。そして、この制御素子16は、動作停止下限電圧(Under Voltage Lock Out、UVLO)がドライブ素子17の動作停止下限電圧に対して所定の関係を有するように設定されている。例えば、制御素子16の動作停止下限電圧は、ドライブ素子17の動作停止下限電圧に対して、高く設定したり、低く設定したり、等しく設定したりすることが可能である。

なお、制御素子16が各部21，22，23などを一体に備えるとは、これらが制御素子16において集積化していることをいう。

また、制御素子16は、各部21，22，23などを長方形状にパッケージ化した図２に示す制御素子本体26と、この制御素子本体26の両長辺26a，26bに配置された端子部28とを有している。そして、この制御素子16は、電界効果トランジスタQ1(図１)の近傍に実装されている。

ここで、端子部28は、所定の等間隔で互いに配置された複数の端子(ピン)31を備えており、これら端子31は、制御素子本体26の一方の長辺26aに位置する端子31と他方の長辺26bに位置する端子31とが、制御素子本体26の幅方向に略対称な位置となっている。また、この端子部28には、制御素子本体26の一方の長辺26a側でかつ制御素子本体26の長手方向の端部、すなわち制御素子本体26の角部近傍に、電源入力端子32を備え、制御素子本体26の他方の長辺26b側でかつ制御素子本体26の長手方向の中心寄りの位置に、グランド端子33を備えている。

電源入力端子32は、図１に示すように、力率改善回路12の電解コンデンサC1の高圧側と電気的に接続されることにより、電源部11側から制御素子16へと起動用の電力が供給されるように構成されている。また、この電源入力端子32には、例えばインバータ回路13の始動後に、このインバータ回路13側から電力が供給されるように構成されている。さらに、この電源入力端子32は、端子部28の端子31中で制御素子本体26の最も端部に位置しており、隣接する端子31との間には、複数本の端子31分、例えば２ピン分の間隙35が形成されている。言い換えると、制御素子16は、電源入力端子32と、一方の長辺26aでこの電源入力端子32に最も近い端子31との間で、複数の端子が抜かれた状態となっている。

また、グランド端子33は、制御素子16の各部21，22，23などのグランド電位を１つに纏めたものであり、電解コンデンサC1の低圧側と電気的に接続されることにより、制御素子16のグランド電位を、放電ランプ点灯装置10のグランド電位に固定するように構成されている。

また、力率改善制御部21は、電源部11側の入力電圧、直流出力電圧、チョーク電圧および電界効果トランジスタQ1に流れるスイッチング電流IDなどの所定の信号に基づいて、電界効果トランジスタQ1のスイッチングパルスであるチョッピング用周波数信号PCを生成して出力する機能を有している。

状態検出部22は、例えば抵抗器R4，R5などを介して検出した放電ランプ電流(放電ランプ電圧)に基づく放電ランプFLの状態(電力変換回路19の状態)に応じて、発振制御部23を介してドライブ素子17を制御可能に構成されている。

また、発振制御部23は、状態検出部22により検出した放電ランプFLの点灯状態に基づいて、所定の周波数を有する周波数信号Ｐを生成する機能を有している。

そして、これら状態検出部22および発振制御部23などにより、電力変換回路19の動作を制御する変換制御部36が構成されている。すなわち、この変換制御部36により、インバータ回路13の制御、放電ランプFLの始動シーケンスおよび回路保護などの電力変換回路19の全体の制御が可能となる。

また、ドライブ素子17は、制御素子16の発振制御部23から供給される調光用の周波数信号Ｐに応じて、数十ｋＨｚ〜２００ｋＨｚ程度の周波数、例えば５０ｋＨｚ以上で電界効果トランジスタQ2，Q3を交互にオンオフする(スイッチング駆動する)ことで、電界効果トランジスタQ3のドレイン−ソース間に所定の高周波交流を発生させるものであり、制御素子16と別体に形成されている。そして、このドライブ素子17は、電界効果トランジスタQ2，Q3の近傍に実装されている。

このように構成された放電ランプ点灯装置10は、図３に示すような電気機器としての照明器具に適用できる。この照明器具は、放電ランプ点灯装置10が配置された器具本体41、この器具本体41の両端に直管形の放電ランプFLが装着されるソケット42などを備えている。

次に、上記一実施の形態の動作を説明する。

制御素子16を図示しない回路基板上などに実装する際には、例えば回路基板上の所定の位置にクリーム半田を印刷塗布し、制御素子16を所定の位置に配置した後、フローを行う。

このように製造された放電ランプ点灯装置10を起動させると、図１に示すように、力率改善回路12の電解コンデンサC1の高圧側から制御素子16の電源入力端子32へと電力が供給され、制御素子16が起動する。

そして、制御素子16が力率改善制御部21によりチョッピング用周波数信号PCを生成して電界効果トランジスタQ1をスイッチング動作させることにより、電源部11で整流された入力電圧の位相を、力率改善回路12で入力電流の位相と合わせて力率を改善する。

具体的に、電界効果トランジスタQ1がオンされると、チョッパチョークL1(ダイオードＤ)に直線的に増加する電流が流れることで、このチョッパチョークL1の二次巻線L1bにチョーク電流が流れ、チョッパチョークL1に電磁的エネルギが蓄積される。力率改善制御部21は、検出したスイッチング電流IDが所定値になると、オフのチョッピング用周波数信号PCを電界効果トランジスタQ1のゲート端子に出力してこの電界効果トランジスタQ1をオフする。この結果、チョッパチョークL1に蓄積された電磁的エネルギが放出され、チョッパチョークL1(ダイオードＤ)に直線的に減少する電流が流れる。

この力率改善回路12から出力された出力電圧は、電解コンデンサC1によって平滑されて直流電圧となり、電力変換回路19のインバータ回路13へと入力する。このインバータ回路13では、制御素子16の発振制御部23により生成された周波数信号Ｐによってドライブ素子17が駆動されることにより、電界効果トランジスタQ2，Q3が、例えば５０ｋＨｚなどの所定の周波数でオンオフ動作するため、入力された直流電圧が高周波交流電圧に変換される。

この高周波交流電圧により、共振回路14が共振して共振電流が流れ、また、予熱回路により放電ランプFLのフィラメントFLa，FLbが予熱される。

そして、フィラメントFLa，FLbの予熱によりフィラメントFLa，FLb間に所定の始動電圧が印加されて放電ランプFLが点灯(始動)し、この放電ランプFLが定常点灯される。

このとき、電力変換回路19では、抵抗器R4，R5を介して状態検出部22により検出された放電ランプ電流(放電ランプ電圧)などに基づき、発振制御部23からドライブ素子17へと供給される周波数信号Ｐを生成することにより、インバータ回路13の駆動周波数を可変させ、放電ランプ電流(放電ランプ電圧、放電ランプ電力)が所定の目標値となるようにフィードバック制御がなされる。

以上のように、力率改善制御部21および変換制御部36を一体的とした制御素子16を、ドライブ素子17と別体に形成することにより、力率改善回路12の電界効果トランジスタQ1と力率改善制御部21との距離、および、インバータ回路13の電界効果トランジスタQ1，Q2と変換制御部36との距離をそれぞれ短くできるので、配線パターンの配置の自由度が向上するとともに、低ノイズ化を図ることができる。

すなわち、力率改善制御部21およびドライブ素子17は、各電界効果トランジスタQ1，Q2，Q3の近傍に位置することが安定動作上好ましい。しかしながら、力率改善制御部、変換制御部およびドライブ回路などを一体に集積する従来例の構成の場合、この集積回路を力率改善回路側とインバータ回路側とのいずれか一方に偏るように配置すると、他方までの距離が長くなり、また、これら回路の略中間に配置しようとしても、各回路に対する配線長を短くすることは容易でないなど、各スイッチング素子から力率改善制御部あるいは変換制御部のいずれか一方に接続される部分までの距離が大きくなるおそれがある。このため、上記一実施の形態では、力率改善制御部21および変換制御部36のみを制御素子16に配置し、ドライブ素子17を別体としているので、力率改善制御部21を電界効果トランジスタQ1に接近させた位置とし、ドライブ素子17を各電界効果トランジスタQ2，Q3に接近させた位置とすることができるため、これら電界効果トランジスタQ1，Q2，Q3への供給電流がお互いのノイズによる相互干渉をしにくい配置とすることができ、安定動作が可能になる。

また、従来例の構成の場合、電界効果トランジスタへの供給電流が相互干渉をしやすいようにグランド端子の工夫が必要になる、例えば電源系とロジック系とでグランドを別々とする必要があるのに対して、上記一実施の形態では、ドライブ素子17が制御素子16に組み込まれていないため、制御素子16はグランド端子33が１つのみで済み、全体としての省端子化(省ピン化)が可能になる。

さらに、長方形状の制御素子本体26の角部の近傍に電源入力端子32を配置することにより、この電源入力端子32と端子部28の他の端子31との距離を最小の抜き端子数で構成できる。しかも、制御素子16は、高電圧に接続される端子として電源入力端子32１つのみを備えているため、この電源入力端子32と周囲の他の端子31との絶縁距離(間隙35)を、最小の抜き端子数で構成できる。すなわち、制御素子16は、絶縁距離を稼ぐための抜き端子数を最小化できる。このため、抜き端子数の増加に起因する半田付け時の端子部28での温度むらが低減され、制御素子16の実装時の半田付け確度を向上できる。

そして、制御素子16の動作停止下限電圧とドライブ素子17の動作停止下限電圧とのそれぞれの設定値を、所定の関係を有するように組み合わせることで、所望の安定動作モードを得ることができる。すなわち、例えば制御素子16の動作停止下限電圧を、ドライブ素子17の動作停止下限電圧よりも高く設定した場合には、放電ランプ点灯装置10の始動時にドライブ素子17を先に起動できるので、制御素子16に対してインバータ回路13からの給電による起動を行う場合、この起動が確実になるとともに停止時には制御素子16から先に停止させることができ、また、制御素子16の動作停止下限電圧を、ドライブ素子17の動作停止下限電圧よりも低く設定した場合には、インバータ回路13から制御素子16に給電している場合、停止時の電源供給を先に遮断でき、さらに、例えば制御素子16の動作停止下限電圧を、ドライブ素子17の動作停止下限電圧と等しく設定した場合には、制御素子16とドライブ素子17とを同時に起動および停止できる。

なお、上記一実施の形態において、電源部11、インバータ回路13および共振回路14などのそれぞれの細部の構成は、上記構成および制御に限定されるものではない。

また、負荷としては、放電ランプだけでなく、他の様々な負荷を用いることができる。

10 電源装置としての放電ランプ点灯装置
12 力率改善回路
16 制御素子
17 ドライバ部としてのドライブ素子
19 電力変換回路
21 力率改善制御部
26 制御素子本体
28 端子部
31 端子
32 電源入力端子
36 変換制御部
FL 負荷としての放電ランプ
Q1，Q2，Q3 スイッチング素子としての電界効果トランジスタ

Claims

入力電圧を昇圧した直流電圧に変換する力率改善回路と；
少なくとも１つのスイッチング素子を有し力率改善回路による出力から負荷へと電力を変換する電力変換回路と；
この電力変換回路のスイッチング素子の駆動を制御するドライバ部と；
力率改善回路の駆動を制御する力率改善制御部、および、電力変換回路の動作を制御する変換制御部を一体的に備え、ドライバ部と別体に形成されているとともに、入力電圧により起動可能な制御素子と；
を具備していることを特徴とする電源装置。
制御素子は、
力率改善制御部および変換制御部が平面視で長方形状にパッケージ化された制御素子本体と、
この制御素子本体の長辺側に配置された複数の端子を有する端子部とを備え、
端子部は、起動用電圧を供給する電源入力端子を制御素子本体の角部の近傍に有している
ことを特徴とする請求項１記載の電源装置。