JP2011027812A - 電子機器の製造方法及び電子機器 - Google Patents

Abstract

【課題】従来の電子機器の製造方法では、電子機器の信頼性を向上させることが困難である。
【解決手段】マザー基板８１とマザー基板８３とを、平面視で素子領域９１を囲むシール領域９３に設けられたシール材１７を介して接合する接合工程と、前記接合工程の前に、マザー基板８３における対向面５ｂにおいて、平面視でシール領域９３を囲む外郭領域９７に、無機材料を含む材料でマザー基板８１側に向かって凸となる土手部１９を形成する土手形成工程と、前記接合工程の後に、マザー基板８３における外向面５ａにおいて、平面視で土手部１９に重なる領域に、土手部１９に沿って傷をつけるスクライブ工程と、前記スクライブ工程の後に、マザー基板８１及びマザー基板８３の少なくとも一方に外力を付与して、マザー基板８３を前記傷に沿って分断するブレイク工程と、を含む、ことを特徴とする電子機器の製造方法。
【選択図】図１７

Description

本発明は、電子機器の製造方法及び電子機器等に関する。

電子機器の１つである電気光学装置には、画像を表示する表示装置が含まれている。表示装置としては、例えば、液晶ディスプレー、プラズマディスプレー、有機ＥＬ（Electro Luminescence）ディスプレー等が知られている。
例えば、液晶ディスプレーなどの液晶装置では、互いに対向する一対の基板間に液晶が介在した構成を有する液晶パネルが電気光学パネルとして用いられる。また、有機ＥＬディスプレーなどの有機ＥＬ装置では、互いに対向する一対の基板間に発光層が介在した構成を有する有機ＥＬパネルが電気光学パネルとして用いられる。

一般的に、電気光学パネルの製造では、マザー基板に複数の電気光学パネルが一連した状態（以下、マザーパネルと呼ぶ）で形成される。マザーパネルから複数の電気光学パネルを個々に分離することによって、個別の電気光学パネルが製造され得る。
マザーパネルから複数の電気光学パネルを個々に分離する方法としては、従来、分離するライン（以下、分離ラインと呼ぶ）に沿ってカッターで基板をスクライブしてから、この基板に外力を付与することによって基板をブレイクする方法が知られている（例えば、特許文献１参照）。
なお、分離ラインは、切断ライン（切断線）や、スクライブラインとも呼ばれる。

特開平６−４８７５５号公報

一般的に、電気光学パネルでは、対向する一対の基板８０１は、図２６に示すように、シール材８０３を介して互いに接合されていることが多い。液晶や発光層などの電気光学物質８０５は、一対の基板８０１及びシール材８０３によって囲まれる領域内に封止されている。また、電気光学物質８０５は、平面視でシール材８０３によって囲まれる領域８０７内に位置している。
上述したマザーパネルから複数の電気光学パネルを個々に分離するときには、各電気光学パネルにおいて、分離ライン８１１は、平面視でシール材８０３によって囲まれる領域８０７よりも外側に設定される。さらに、この場合、分離ライン８１１は、平面視でシール材８０３よりも外側に設定される。これにより、分離ライン８１１とシール材８０３との重畳が避けられている。

ここで、分離ライン８１１とシール材８０３とが互いに重なっていると、基板８０１を切断したときに、図２７に示すように、シール材８０３が、分離ライン８１１をまたいで、切断後の基板８０１ａと基板８０１ｂとにまたがる。このため、基板８０１を基板８０１ａと基板８０１ｂとに切断しても、基板８０１ａと基板８０１ｂとは、シール材８０３を介してつながったままとなる。この結果、電気光学パネルを分離することが困難となる。
これに対し、分離ライン８１１が平面視でシール材８０３よりも外側に設定されることにより、図２８に示すように、基板８０１ａと基板８０１ｂとが分離しやすくなる。この結果、電気光学パネルを分離しやすくすることができる。

ところで、マザー基板から分離された電気光学パネルでは、基板８０１ａは、端部８１３がシール材８０３よりも外側に位置している。つまり、基板８０１ａは、領域８０７からシール材８０３を越えてシール材８０３よりも外側に張り出している。基板８０１ａの張り出し部８１５は、片持ち梁の状態を呈している。このため、張り出し部８１５に外力が作用すると、張り出し部８１５に割れが発生しやすくなる。
このことは、電気光学パネルひいては電子機器の信頼性の向上を阻害する要因の１つとなる。
つまり、従来の電子機器の製造方法では、電子機器の信頼性を向上させることが困難であるという課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現され得る。

［適用例１］無機材料を含む材料で構成された第１基板と、前記第１基板に対向する第２基板との間に電子素子を介在させた状態で、前記第１基板と前記第２基板とを、平面視で前記電子素子が設けられた領域である素子領域の外側で前記素子領域を囲むシール領域に設けられたシール材を介して接合する接合工程と、前記接合工程の前に、前記第１基板及び前記第２基板の少なくとも一方における前記電子素子側の面において、前記シール領域に前記シール材を設ける工程と、前記接合工程の前に、前記第１基板における前記電子素子側の面において、平面視で、前記シール領域の外側で前記シール領域を囲む外郭領域に、無機材料を含む材料で前記第２基板側に向かって凸となる土手部を形成する土手形成工程と、前記接合工程の後に、前記第１基板における前記電子素子側とは反対側の面において、平面視で前記土手部に重なる領域に、前記土手部に沿って傷をつけるスクライブ工程と、前記スクライブ工程の後に、前記第１基板及び前記第２基板の少なくとも一方に外力を付与して、前記第１基板を前記傷に沿って分断するブレイク工程と、を含む、ことを特徴とする電子機器の製造方法。

この適用例の電子機器の製造方法は、接合工程と、シール材を設ける工程と、土手形成工程と、スクライブ工程と、ブレイク工程と、を含む。
接合工程では、無機材料を含む材料で構成された第１基板と、第１基板に対向する第２基板と、を接合する。接合工程では、第１基板と第２基板との間に電子素子を介在させた状態で、第１基板と第２基板とを接合する。接合工程では、シール領域に設けられたシール材を介して、第１基板と第２基板とを接合する。シール領域は、平面視で、素子領域の外側で素子領域を囲む領域である。素子領域は、平面視で電子素子が設けられた領域である。
接合工程の前に、シール材を設ける工程では、第１基板及び第２基板の少なくとも一方における電子素子側の面において、シール領域にシール材を設ける。
接合工程の前に、土手形成工程では、第１基板における電子素子側の面において、外郭領域に、無機材料を含む材料で土手部を形成する。土手部は、第２基板側に向かって凸となる向きに形成される。外郭領域は、平面視で、シール領域の外側でシール領域を囲む領域である。
接合工程の後に、スクライブ工程では、第１基板における電子素子側とは反対側の面において、平面視で土手部に重なる領域に、土手部に沿って傷をつける。
スクライブ工程の後に、ブレイク工程では、第１基板及び第２基板の少なくとも一方に外力を付与して、第１基板を傷に沿って分断する。
この製造方法によれば、第１基板を、平面視で土手部に重なる領域で分断することができる。また、第１基板を分断するときに、土手部も分断することができる。このため、平面視で、分断した後の第１基板の縁を土手部に重ねやすくすることができる。これにより、第１基板を土手部よりも張り出させにくくすることができるので、第１基板を割れにくくすることができる。この結果、電子機器の信頼性を向上させやすくすることができる。

［適用例２］上記の電子機器の製造方法であって、前記接合工程では、前記土手部と前記第２基板とを互いに当接させた状態で、前記第１基板と前記第２基板とを接合する、ことを特徴とする電子機器の製造方法。

この適用例では、土手部と第２基板とを互いに当接させるので、第１基板と第２基板との間の隙間の寸法を、土手部の高さの寸法に合わせやすくすることができる。

［適用例３］上記の電子機器の製造方法であって、前記第２基板は、無機材料を含む材料で構成されており、前記接合工程の後に、前記土手部と前記第２基板とを接合する第２接合工程を含む、ことを特徴とする電子機器の製造方法。

この適用例では、第２基板が、無機材料を含む材料で構成されている。そして、この製造方法は、接合工程の後に、第２接合工程を含む。第２接合工程では、土手部と第２基板とを接合する。これにより、第１基板、土手部及び第２基板を相互に固着させることができる。このため、ブレイク工程で第１基板を分断するときに、土手部及び第２基板も分断することができる。このため、平面視で、分断した後の第２基板の縁を土手部に重ねやすくすることができる。これにより、第２基板を土手部よりも張り出させにくくすることができるので、第２基板をも割れにくくすることができる。この結果、電子機器の信頼性を一層向上させやすくすることができる。

［適用例４］上記の電子機器の製造方法であって、前記無機材料が、それぞれ、ガラスである、ことを特徴とする電子機器の製造方法。

この適用例では、各無機材料がガラスであるので、ブレイク工程で第１基板を分断するときに、土手部を分断しやすくすることができる。

［適用例５］上記の電子機器の製造方法であって、前記土手形成工程は、前記ガラスを粉の状態で含有するペーストで前記外郭領域にパターンを形成するパターン形成工程と、前記パターン形成工程の後に、前記パターンにおける前記ペーストを加熱することによって、前記ガラスを前記土手部として焼成する焼成工程と、を含む、ことを特徴とする電子機器の製造方法。

この適用例では、土手形成工程は、パターン形成工程と、焼成工程と、を含む。
パターン形成工程では、ガラスを粉の状態で含有するペーストで、外郭領域にパターンを形成する。
パターン形成工程の後に、焼成工程では、パターンにおけるペーストを加熱することによって、ガラスを土手部として焼成する。
これにより、ガラスを含む材料で土手部を形成することができる。

［適用例６］互いに対向する２枚の基板と、前記２枚の基板の間に介在する電子素子と、平面視で前記電子素子が設けられた領域である素子領域の外側において、前記２枚の基板の間に介在し、且つ前記素子領域を囲むシール領域に設けられたシール材と、平面視で前記シール領域の外側において、前記２枚の基板の間に介在し、且つ前記シール領域を囲む外郭領域に設けられた土手部と、を含み、前記２枚の基板のうちの一方の基板は、無機材料を含む材料で構成されており、前記土手部は、無機材料を含む材料で構成されており、前記一方の基板の縁が、平面視で、前記土手部に重なっている、ことを特徴とする電子機器。

この適用例の電子機器は、２枚の基板と、電子素子と、シール材と、土手部と、を含む。
２枚の基板は、互いに対向する。
２枚の基板のうちの一方の基板は、無機材料を含む材料で構成されている。
電子素子は、２枚の基板の間に介在する。
シール材は、平面視で素子領域の外側において、２枚の基板の間に介在している。シール材は、シール領域に設けられている。シール領域は、素子領域を囲む領域である。素子領域は、平面視で電子素子が設けられた領域である。
土手部は、無機材料を含む材料で構成されており、平面視でシール領域の外側において、２枚の基板の間に介在している。土手部は、平面視でシール領域を囲む外郭領域に設けられている。
この電子機器では、一方の基板の縁が、平面視で、土手部に重なっているので、一方の基板を割れにくくすることができる。この結果、電子機器の信頼性を向上させやすくすることができる。

［適用例７］上記の電子機器であって、前記２枚の基板のうちの他方の基板は、無機材料を含む材料で構成されており、前記他方の基板の縁が、平面視で、前記土手部に重なっている、ことを特徴とする電子機器。

この適用例では、２枚の基板のうちの他方の基板は、無機材料を含む材料で構成されている。この電子機器では、他方の基板の縁が、平面視で、土手部に重なっているので、他方の基板を割れにくくすることができる。この結果、電子機器の信頼性を一層向上させやすくすることができる。

［適用例８］上記の電子機器であって、エレクトロルミネセンス素子を前記電子素子として有する、ことを特徴とする電子機器。

この適用例では、電子機器がエレクトロルミネセンス素子を電子素子として有するので、エレクトロルミネセンス素子を有する電子機器の信頼性を向上させやすくすることができる。

本実施形態における表示装置を示す斜視図。 図１中のＡ−Ａ線における断面図。 本実施形態における複数の画素の一部を示す平面図。 本実施形態における表示装置の回路構成を示す図。 図３中のＣ−Ｃ線における断面図。 本実施形態での素子基板の製造工程を説明する図。 本実施形態での素子基板の製造工程を説明する図。 本実施形態での素子基板の製造工程を説明する図。 本実施形態でのマザー基板を示す平面図。 本実施形態でのマザー基板を示す平面図。 図１０中のＤ−Ｄ線における断面図。 本実施形態でのマザー基板を示す平面図。 図１２中のＥ−Ｅ線における断面図。 本実施形態での素子基板の製造工程を説明する図。 本実施形態での土手部の形成を説明する図。 本実施形態でのマザーパネルを示す断面図。 本実施形態でのマザーパネルを示す断面図。 本実施形態でのブレイク工程を説明する断面図。 本実施形態でのスクライブ工程を説明する断面図。 本実施形態でのブレイク工程を説明する断面図。 本実施形態でのマザーパネルの他の例を示す断面図。 本実施形態でのマザーパネルの他の例における製造工程を説明する断面図。 本実施形態でのマザーパネルの他の例を示す断面図。 本実施形態でのマザーパネルの他の例におけるブレイク工程を説明する断面図。 本実施形態における表示装置を適用した電子機器の斜視図。 従来技術を説明する図。 従来技術を説明する図。 従来技術を説明する図。

実施形態について、電子機器の１つである有機ＥＬ装置を利用した表示装置を例に、図面を参照しながら説明する。
本実施形態における表示装置１は、図１に示すように、素子基板３と、封止基板５と、を有している。素子基板３と封止基板５とは、互いに対向している。
表示装置１では、封止基板５の素子基板３側とは反対側の面である表示面７に、画像などを表示することができる。

ここで、表示装置１には、複数の画素９が設定されている。複数の画素９は、表示領域１１内で、図中のＸ方向及びＹ方向に配列しており、Ｘ方向を行方向とし、Ｙ方向を列方向とするマトリクスＭを構成している。Ｘ方向及びＹ方向は、平面視で互いに交差する方向である。本実施形態では、Ｘ方向は、後述する走査線が延在する方向でもある。また、Ｙ方向は、後述する信号線が延在する方向でもある。また、本実施形態では、Ｘ方向及びＹ方向は、平面視で互いに直交している。
表示装置１は、複数の画素９から選択的に表示面７を介して表示装置１の外に光を射出することで、表示面７に画像などを表示する。なお、表示領域１１とは、画像が表示され得る領域である。図１では、構成をわかりやすく示すため、画素９が誇張され、且つ画素９の個数が減じられている。

表示装置１において、素子基板３は、図１中のＡ−Ａ線における断面図である図２に示すように、封止基板５側とは反対側の面である底面１３を有している。
素子基板３には、表示面７側すなわち封止基板５側に、後述する有機ＥＬ素子などが設けられている。なお、表示装置１において、表示面７と底面１３とは、互いに表裏の関係にある。

封止基板５は、素子基板３よりも表示面７側で素子基板３に対向した状態で設けられている。素子基板３と封止基板５とは、接着剤１６を介して接合されている。表示装置１では、有機ＥＬ素子は、接着剤１６によって表示面７側から覆われている。
また、素子基板３と封止基板５との間は、表示装置１の周縁よりも内側で表示領域１１を囲むシール材１７によって封止されている。つまり、表示装置１では、有機ＥＬ素子と接着剤１６とが、素子基板３及び封止基板５並びにシール材１７によって封止されている。
さらに、表示装置１では、平面視でシール材１７の外側に、土手部１９が設けられている。土手部１９は、素子基板３と封止基板５との間に介在しており、平面視でシール材１７を囲んでいる。

ここで、表示装置１における複数の画素９は、それぞれ、表示面７から射出する光の色が、図３に示すように、赤系（Ｒ）、緑系（Ｇ）及び青系（Ｂ）のうちの１つに設定されている。つまり、マトリクスＭを構成する複数の画素９は、Ｒの光を射出する画素９Ｒと、Ｇの光を射出する画素９Ｇと、Ｂの光を射出する画素９Ｂとを含んでいる。
なお、以下においては、画素９という表記と、画素９Ｒ、画素９Ｇ及び画素９Ｂという表記とが、適宜、使いわけられる。

ここで、Ｒの色は、純粋な赤の色相に限定されず、橙等を含む。Ｇの色は、純粋な緑の色相に限定されず、青緑や黄緑等を含む。Ｂの色は、純粋な青の色相に限定されず、青紫や青緑等を含む。他の観点から、Ｒの色を呈する光は、光の波長のピークが、可視光領域で５７０ｎｍ以上の範囲にある光であると定義され得る。また、Ｇの色を呈する光は、光の波長のピークが５００ｎｍ〜５６５ｎｍの範囲にある光であると定義され得る。Ｂの色を呈する光は、光の波長のピークが４１５ｎｍ〜４９５ｎｍの範囲にある光であると定義され得る。

マトリクスＭでは、Ｙ方向に沿って一列に並ぶ複数の画素９が、１つの画素列２１を構成している。また、Ｘ方向に沿って一列に並ぶ複数の画素９が、１つの画素行２３を構成している。
１つの画素列２１内の各画素９は、光の色がＲ、Ｇ及びＢのうちの１つに設定されている。つまり、マトリクスＭは、複数の画素９ＲがＹ方向に配列した画素列２１Ｒと、複数の画素９ＧがＹ方向に配列した画素列２１Ｇと、複数の画素９ＢがＹ方向に配列した画素列２１Ｂとを有している。そして、表示装置１では、画素列２１Ｒ、画素列２１Ｇ及び画素列２１Ｂが、この順でＸ方向に沿って反復して並んでいる。
なお、以下においては、画素列２１という表記と、画素列２１Ｒ、画素列２１Ｇ及び画素列２１Ｂという表記とが、適宜、使いわけられる。

表示装置１は、回路構成を示す図である図４に示すように、画素９ごとに、選択トランジスター３１と、駆動トランジスター３３と、容量素子３５と、有機ＥＬ素子３７とを有している。有機ＥＬ素子３７は、画素電極３９と、有機層４１と、共通電極４３とを有している。選択トランジスター３１及び駆動トランジスター３３は、それぞれ、ＴＦＴ（Thin Film Transistor）素子で構成されており、スイッチング素子としての機能を有する。
また、表示装置１は、走査線駆動回路４５と、信号線駆動回路４７と、複数の走査線ＧＴと、複数の信号線ＳＩと、複数の電源線ＰＷとを有している。

複数の走査線ＧＴは、それぞれ走査線駆動回路４５につながっており、Ｙ方向に互いに間隔をあけた状態でＸ方向に延びている。
複数の信号線ＳＩは、それぞれ信号線駆動回路４７につながっており、Ｘ方向に互いに間隔をあけた状態でＹ方向に延びている。
複数の電源線ＰＷは、Ｘ方向に互いに間隔をあけた状態で、且つ各電源線ＰＷと各信号線ＳＩとがＸ方向に間隔をあけた状態でＹ方向に延びている。

各画素９は、各走査線ＧＴと各信号線ＳＩとの交差に対応して設定されている。各走査線ＧＴは、図３に示す各画素行２３に対応している。各信号線ＳＩ及び各電源線ＰＷは、それぞれ、図３に示す各画素列２１に対応している。
図４に示す各選択トランジスター３１のゲート電極は、対応する各走査線ＧＴに電気的につながっている。各選択トランジスター３１のソース電極は、対応する各信号線ＳＩに電気的につながっている。各選択トランジスター３１のドレイン電極は、各駆動トランジスター３３のゲート電極及び各容量素子３５の一方の電極に電気的につながっている。

容量素子３５の他方の電極と、駆動トランジスター３３のソース電極は、それぞれ、対応する各電源線ＰＷに電気的につながっている。
各駆動トランジスター３３のドレイン電極は、各画素電極３９に電気的につながっている。各画素電極３９と共通電極４３とは、画素電極３９を陽極とし、共通電極４３を陰極とする一対の電極を構成している。
ここで、共通電極４３は、マトリクスＭを構成する複数の画素９間にわたって一連した状態で設けられており、複数の画素９間にわたって共通して機能する。
各画素電極３９と共通電極４３との間に介在する有機層４１は、後述する発光層を含んでいる。有機層４１では、画素電極３９と共通電極４３との間に発生する電流によって、発光層が発光する。

選択トランジスター３１は、この選択トランジスター３１につながる走査線ＧＴに選択信号が供給されるとＯＮ状態となる。このとき、この選択トランジスター３１につながる信号線ＳＩからデータ信号が供給され、駆動トランジスター３３がＯＮ状態になる。駆動トランジスター３３のゲート電位は、データ信号の電位が容量素子３５に一定の期間だけ保持されることによって、一定の期間だけ保持される。これにより、駆動トランジスター３３のＯＮ状態が一定の期間だけ保持される。なお、各データ信号は、階調表示に応じた電位に生成される。

駆動トランジスター３３のＯＮ状態が保持されているときに、駆動トランジスター３３のゲート電位に応じた電流が、電源線ＰＷから画素電極３９と有機層４１を経て共通電極４３に流れる。そして、有機層４１に含まれる発光層が、有機層４１を流れる電流量に応じた輝度で発光する。これにより、表示装置１では、階調表示が行われ得る。
表示装置１は、有機層４１に含まれる発光層が発光し、発光層からの光が封止基板５を介して表示面７から射出されるトップエミッション型の有機ＥＬ装置の１つである。なお、表示装置１では、表示面７側という表現が上側とも表現され、底面１３側という表現が下側とも表現される。

ここで、素子基板３及び封止基板５のそれぞれの構成について、詳細を説明する。
素子基板３は、図３中のＣ−Ｃ線における断面図である図５に示すように、基板５１と、素子層５３と、を有している。素子層５３は、駆動素子層５５を含んでいる。
なお、図５では、構成をわかりやすく示すため、図４に示す選択トランジスター３１、駆動トランジスター３３、容量素子３５、走査線ＧＴ、信号線ＳＩ及び電源線ＰＷが省略されている。選択トランジスター３１、駆動トランジスター３３、容量素子３５、走査線ＧＴ、信号線ＳＩ及び電源線ＰＷは、駆動素子層５５に含まれている。

基板５１は、表示面７側に向けられた第１面５２ａと、底面１３側に向けられた第２面５２ｂとを有している。基板５１の材料としては、例えば、ガラスや石英などの光透過性を有する無機材料が採用され得る。本実施形態では、基板５１の材料として、ガラスが採用されている。
駆動素子層５５は、基板５１の第１面５２ａに設けられている。
駆動素子層５５の表示面７側には、画素電極３９が設けられている。画素電極３９の材料としては、例えば、銀、白金、アルミニウム、銅などの光反射性を有する金属や、これらを含む合金などが採用され得る。

画素電極３９を陽極として機能させる場合には、画素電極３９の材料として、銀、白金などの仕事関数が比較的高い材料を用いることが好ましい。また、画素電極３９の材料としてＩＴＯ（Indium Tin Oxide）やインジウム亜鉛酸化物（Indium Zinc Oxide）などを用い、光反射性を有する部材を画素電極３９と駆動素子層５５との間に設けた構成も採用され得る。本実施形態では、画素電極３９の材料としてＩＴＯが採用されている。

隣り合う画素電極３９同士の間には、各画素９を区画する絶縁膜（第１隔壁）５７が領域５８にわたって設けられている。絶縁膜５７は、例えば、酸化シリコン、窒化シリコン、アクリル系の樹脂などの光透過性を有する材料で構成されている。絶縁膜５７は、平面視で、表示領域１１にわたって格子状に設けられている。このため、表示領域１１は、絶縁膜５７によって複数の画素９の領域に区画されている。１つの画素９に着目すると、絶縁膜５７は、平面視で環状に設けられている。なお、各画素電極３９は、絶縁膜５７によって囲まれた各画素９の領域に平面視で重なっている。本実施形態では、絶縁膜５７の材料として酸化シリコンが採用されている。

絶縁膜５７の表示面７側には、各画素９の領域を囲む絶縁膜（第２隔壁）５９が設けられている。絶縁膜５９は、例えば、カーボンブラックやクロムなどの光吸収性が高い材料を含有するアクリル系の樹脂やポリイミド樹脂などの有機材料で構成されており、平面視で絶縁膜５７に沿って格子状に設けられている。１つの画素９に着目すると、絶縁膜５９は、平面視で各画素９の領域を囲んでいる。このため、絶縁膜５９は、画素９ごとに環状に設けられているとみなされ得る。本実施形態では、絶縁膜５９の材料としてアクリル系の樹脂が採用されている。
画素電極３９の表示面７側には、絶縁膜５９に囲まれた領域内に、有機層４１が設けられている。

有機層４１は、各画素９に対応して設けられており、正孔注入層６１と、正孔輸送層６３と、発光層６５と、を有している。
正孔注入層６１は、有機材料で構成されており、平面視で絶縁膜５９によって囲まれた領域内で、画素電極３９の表示面７側に設けられている。
正孔注入層６１の有機材料としては、３，４−ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）等のポリチオフェン誘導体と、ポリスチレンスルホン酸（ＰＳＳ）等との混合物が採用され得る。正孔注入層６１の有機材料としては、ポリスチレン、ポリピロール、ポリアニリン、ポリアセチレンやこれらの誘導体なども採用され得る。

正孔輸送層６３は、有機材料で構成されており、平面視で絶縁膜５９によって囲まれた領域内で、正孔注入層６１の表示面７側に設けられている。
正孔輸送層６３の有機材料としては、例えば、下記化合物１として示されるＴＦＢなどのトリフェニルアミン系ポリマーを含んだ構成が採用され得る。

発光層６５は、有機材料で構成されており、平面視で絶縁膜５９によって囲まれた領域内で、正孔輸送層６３の表示面７側に設けられている。
画素９Ｒに対応する発光層６５の有機材料としては、例えば、下記化合物２として示されるＦ８（ポリジオクチルフルオレン）と、ペリレン染料とを混合したものが採用され得る。

画素９Ｇに対応する発光層６５の有機材料としては、例えば、下記化合物３として示されるＦ８ＢＴと、上記化合物１として示されるＴＦＢと、上記化合物２として示されるＦ８とを混合したものが採用され得る。

画素９Ｂに対応する発光層６５の有機材料としては、例えば、上記化合物２として示されるＦ８が採用され得る。

有機層４１の表示面７側には、図５に示すように、絶縁膜５９に囲まれた領域内に、電子注入層６７が設けられている。電子注入層６７の材料としては、例えば、マグネシウムと銀とを含む合金や、カルシウムなどが採用され得る。本実施形態では、電子注入層６７の材料として、マグネシウムと銀とを含む合金が採用されている。
電子注入層６７の表示面７側には、共通電極４３が設けられている。共通電極４３は、例えば、アルミニウム等の金属を薄膜化して光透過性を付与したものなどが採用され得る。また、共通電極４３は、例えば、マグネシウムと銀とを含む合金等を薄膜化して光透過性を付与したものなどによっても構成され得る。本実施形態では、共通電極４３として、アルミニウムの薄膜が採用されている。共通電極４３は、電子注入層６７及び絶縁膜５９を表示面７側から複数の画素９間にわたって覆っている。

なお、表示装置１では、各画素９において発光する領域（以下、発光領域と呼ぶ）は、平面視で画素電極３９と有機層４１と共通電極４３とが重なる領域であると定義され得る。また、画素９ごとに発光領域を構成する要素の一群が１つの有機ＥＬ素子３７であると定義され得る。表示装置１では、１つの有機ＥＬ素子３７は、１つの画素電極３９と、１つの有機層４１と、１つの電子注入層６７と、１つの画素９に対応する共通電極４３とを含んだ構成を有している。

封止基板５は、例えばガラスや石英などの光透過性を有する材料で構成されており、表示面７側に向けられた外向面５ａと、底面１３側に向けられた対向面５ｂとを有している。
上記の構成を有する素子基板３及び封止基板５は、素子基板３の共通電極４３と封止基板５の対向面５ｂとの間が、接着剤１６を介して接合されている。

表示装置１では、図２に示すシール材１７は、図５に示す基板５１の第１面５２ａと、封止基板５の対向面５ｂとによって挟持されている。つまり、表示装置１では、有機ＥＬ素子３７及び接着剤１６が、基板５１及び封止基板５並びにシール材１７によって封止されている。なお、シール材１７は、対向面５ｂ及び共通電極４３の間に設けられていてもよい。この場合、有機ＥＬ素子３７及び接着剤１６は、素子基板３及び封止基板５並びにシール材１７によって封止されているとみなされ得る。
また、図２に示す土手部１９は、図５に示す基板５１の第１面５２ａと、封止基板５の対向面５ｂとの間に介在している。

ここで、表示装置１の製造方法について説明する。
表示装置１の製造方法は、素子基板３を製造する工程と、表示装置１を組み立てる工程とに大別される。
素子基板３を製造する工程では、図６（ａ）に示すように、まず、基板５１の第１面５２ａに駆動素子層５５を形成する。
次いで、駆動素子層５５の表示面７側に、各画素９に対応した画素電極３９を形成する。
画素電極３９の形成では、例えばスパッタリング技術や真空蒸着技術などの成膜技術や、フォトリソグラフィー技術及びエッチング技術などのパターニング技術が活用され得る。画素電極３９の形成では、まず、例えばスパッタリング技術や真空蒸着技術などを活用して、駆動素子層５５の表示面７にＩＴＯの膜を形成する。次いで、フォトリソグラフィー技術及びエッチング技術などのパターニング技術を活用して、ＩＴＯの膜をパターニングすることによって画素電極３９が形成され得る。

次いで、図６（ｂ）に示すように、隣り合う画素電極３９間に、絶縁膜５７を、各画素電極３９の周縁に重ねて形成する。
絶縁膜５７の形成では、ＣＶＤ（Chemical Vapor Deposition）技術や、ＰＶＤ（Physical Vapor Deposition）技術などの成膜技術や、フォトリソグラフィー技術及びエッチング技術などのパターニング技術が活用され得る。絶縁膜５７の形成では、まず、例えばＣＶＤ技術やＰＶＤ技術などを活用して酸化シリコンの膜を形成する。次いで、フォトリソグラフィー技術及びエッチング技術などのパターニング技術を活用して、酸化シリコンの膜をパターニングすることによって絶縁膜５７が形成され得る。

次いで、絶縁膜５７の表示面７側に絶縁膜５９を形成する。
絶縁膜５９の形成では、まず、ネガ型の感光物質を含むアクリル系の樹脂で、平面視で画素電極３９及び絶縁膜５７を覆う樹脂膜を形成する。この樹脂膜の形成では、スピンコート技術や印刷技術などが活用され得る。次いで、例えばフォトリソグラフィー技術を活用することによって、樹脂膜をパターニングする。これにより、絶縁膜５９が形成され得る。
なお、駆動素子層５５から絶縁膜５９までの構成が形成された基板５１は、以下において基板５１ａと呼ばれる。

次いで、図６（ｃ）に示すように、基板５１ａにプラズマ処理を施す。このプラズマ処理では、基板５１ａに酸素プラズマ処理を施してから、基板５１ａにＣＦ₄プラズマ処理を施す。基板５１ａに酸素プラズマ処理を施すことにより、画素電極３９や絶縁膜５７に、後述する液状体６１ａ、液状体６３ａ、液状体６５ａ等に対する親液性が付与される。また、基板５１ａにＣＦ₄プラズマ処理を施すことにより、絶縁膜５９に、後述する液状体６１ａ、液状体６３ａ、液状体６５ａ等に対する撥液性が付与される。
本実施形態では、処理室内を所定の真空度に保った状態で処理室内に処理ガスを導入しながら、処理室内にプラズマを発生させる方法が採用されている。本実施形態では、酸素プラズマ処理において、処理ガスとして酸素を含むガスが採用されている。また、ＣＦ₄プラズマ処理において、処理ガスとして、フッ素化合物を含むガスであるＣＦ₄ガスが採用されている。なお、ＣＦ₄プラズマ処理では、処理ガスは、ＣＦ₄ガスに限定されず、ＳＦ₆やＣＨＦ₃などのハロゲンガスや、フッ素ガスなども採用され得る。

基板５１ａにプラズマ処理を施す工程に次いで、図７（ａ）に示すように、絶縁膜５９によって囲まれた各画素９の領域内に液状体６１ａを配置する。液状体６１ａには、正孔注入層６１を構成する有機材料が含まれている。液状体６１ａの配置には、液滴吐出ヘッド７１を利用したインクジェット法が活用され得る。
液滴吐出ヘッド７１から液状体６１ａなどを液滴６１ｂとして吐出する技術は、インクジェット技術と呼ばれる。そして、インクジェット技術を活用して液状体６１ａなどを所定の位置に配置する方法は、インクジェット法と呼ばれる。このインクジェット法は、塗布法の１つである。

各画素９の領域内に配置された液状体６１ａを減圧乾燥法で乾燥させてから焼成を行うことによって、図７（ｂ）に示す正孔注入層６１が形成され得る。なお、液状体６１ａには、ＰＥＤＯＴとＰＳＳとの混合物を、溶媒に溶解させた構成が採用され得る。溶媒としては、例えば、ジエチレングリコール、イソプロピルアルコール、ノルマルブタノールなどが採用され得る。
なお、減圧乾燥法は、減圧環境下で行う乾燥方法であり、真空乾燥法とも呼ばれる。減圧環境とは、大気圧よりも低い圧力が保たれる環境である。また、液状体６１ａの焼成条件は、環境温度が約２００℃で、保持時間が約１０分間である。

次いで、図７（ｂ）に示すように、絶縁膜５９によって囲まれた各画素９の領域内に、液状体６３ａを配置する。液状体６３ａには、正孔輸送層６３を構成する有機材料が含まれている。液状体６３ａは、液滴吐出ヘッド７１から液状体６３ａを液滴６３ｂとして吐出することによって配置される。このとき、正孔注入層６１は、液状体６３ａによって覆われる。なお、液状体６３ａには、ＴＦＢを溶媒に溶解させた構成が採用され得る。溶媒としては、例えば、シクロヘキシルベンゼンなどが採用され得る。
次いで、液状体６３ａを減圧乾燥法で乾燥させてから、不活性ガス中で焼成を行うことによって、図８（ａ）に示す正孔輸送層６３が形成され得る。なお、液状体６３ａの焼成条件は、環境温度が約１３０℃で、保持時間が約１時間である。

次いで、図８（ａ）に示すように、絶縁膜５９によって囲まれた各画素９の領域内に、液状体６５ａを配置する。液状体６５ａには、発光層６５を構成する有機材料が含まれている。液状体６５ａは、液滴吐出ヘッド７１から液状体６５ａを液滴６５ｂとして吐出することによって配置される。このとき、正孔輸送層６３は、液状体６５ａによって覆われる。なお、液状体６５ａには、画素９Ｒ、画素９Ｇ及び画素９Ｂのそれぞれに対応する発光層６５を構成する有機材料を溶媒に溶解させた構成が採用され得る。溶媒としては、例えば、シクロヘキシルベンゼンなどが採用され得る。
次いで、液状体６５ａを減圧乾燥法で乾燥させてから、不活性ガス中で焼成を行うことによって、図８（ｂ）に示す発光層６５が形成され得る。液状体６５ａの焼成条件は、環境温度が約１３０℃で、保持時間が約１時間である。

次いで、蒸着技術などを活用してマグネシウムと銀とを含む合金の膜を、絶縁膜５９によって囲まれた各画素９の領域内に形成することにより、図８（ｃ）に示す電子注入層６７が形成され得る。このとき、電子注入層６７は、絶縁膜５９をマスクで表示面７側から覆った状態で形成され得る。
次いで、蒸着技術を活用してアルミニウム等の膜を形成することにより、図５に示す共通電極４３が形成され得る。これにより、素子基板３が製造され得る。

表示装置１を組み立てる工程では、図２に示すように、素子基板３及び封止基板５を、接着剤１６及びシール材１７を介して接合する。なお、土手部１９の形成については、詳細を後述する。
このとき、素子基板３及び封止基板５は、図５に示すように、基板５１の第１面５２ａと、封止基板５の対向面５ｂとが向き合った状態で接合される。これにより、表示装置１が製造され得る。

ここで、上述した素子基板３の製造工程、及び表示装置１の組立工程は、それぞれ、マザー基板の状態で実施される。
複数の素子基板３が形成されるマザー基板８１は、平面図である図９（ａ）に示すように、複数の基板５１の領域を包含する大きさを有している。マザー基板８１において、基板５１の領域は、図９（ａ）に示すように、基板領域８５と呼ばれる。
また、複数の封止基板５が形成されるマザー基板８３は、平面図である図９（ｂ）に示すように、複数の封止基板５の領域を包含する大きさを有している。マザー基板８３において、封止基板５の領域は、図９（ｂ）に示すように、基板領域８７と呼ばれる。

マザー基板８１において、基板領域８５は、図１０に示すように、素子領域９１と、シール領域９３と、を包含している。なお、図１０では、構成をわかりやすく示すため、素子領域９１及びシール領域９３のそれぞれにハッチングが施されている。
素子領域９１は、基板領域８５の周縁よりも内側で島状に、すなわち基板領域８５の周縁から離間して設定される。素子領域９１には、前述した素子層５３が設けられる。
シール領域９３は、基板領域８５よりも内側且つ素子領域９１の外側で、素子領域９１を環状に囲む領域に設定される。シール領域９３は、基板領域８５の周縁から離間して設定される。シール領域９３には、シール材１７が設けられる。

また、基板領域８５は、図１０中のＤ−Ｄ線における断面図である図１１に示すように、端子領域９５を包含している。端子領域９５は、シール領域９３の外縁よりも外側に設定される。端子領域９５は、素子領域９１及びシール領域９３の外側に設定される。
端子領域９５には、表示装置１における外部との電気的な接続点となる図示しない端子部が設けられる。
なお、マザー基板８１は、基板５１の第１面５２ａに対応する第１面５２ａと、第２面５２ｂに対応する第２面５２ｂと、を有している。

マザー基板８３には、図１２に示すように、基板領域８７ごとに外郭領域９７が設定される。なお、図１２では、構成をわかりやすく示すため、外郭領域９７にハッチングが施されている。
外郭領域９７は、一部の領域が基板領域８７に重なっており、基板領域８７を環状に囲んでいる。
外郭領域９７の内周縁９７ａは、図１２中のＥ−Ｅ線における断面図である図１３に示すように、基板領域８７内に位置している。外郭領域９７の外周縁９７ｂは、基板領域８７外に位置している。
なお、マザー基板８３は、封止基板５の外向面５ａに対応する外向面５ａと、対向面５ｂに対応する対向面５ｂと、を有している。

前述した素子基板３の製造工程は、マザー基板８１の状態で実施される。前述した素子層５３は、図１４（ａ）に示すように、マザー基板８１の第１面５２ａにおいて、素子領域９１に形成される。素子層５３が形成されたマザー基板８１は、マザー基板８１ａと呼ばれる。
素子層５３の形成に次いで、図１４（ｂ）に示すように、マザー基板８１の第１面５２ａに、シール材１７を設ける。素子層５３及びシール材１７が設けられたマザー基板８１は、マザー基板８１ｂと呼ばれる。
シール材１７を設ける方法としては、例えば、ディスペンサーなどを用いた塗布法や、フレキソ印刷やスクリーン印刷などの印刷法等が採用され得る。

他方で、マザー基板８３には、図２に示す土手部１９が設けられる。マザー基板８３に土手部１９を設ける工程について説明する。
この工程では、図１５（ａ）に示すように、まず、マザー基板８３の対向面５ｂに、ガラスフリットペースト９９でパターンを形成する。
ここで、ガラスフリットペースト９９は、ガラスを含有している。ガラスフリットペースト９９が含有するガラスとしては、例えば、リン酸系のガラスや、酸化ビスマス系のガラスなどが採用され得る。ガラスフリットペースト９９には、ガラスが粉の状態で含まれている。

そして、ガラスフリットペースト９９でパターンを形成する工程では、例えば、ディスペンサーなどを用いた塗布法や、フレキソ印刷やスクリーン印刷などの印刷法等により、外郭領域９７内にパターンを形成する。このとき、パターンは、平面視で基板領域８７の輪郭に沿って環状に形成される。このため、パターンは、平面視で基板領域８７の輪郭に重なる。本実施形態では、外郭領域９７にわたってパターンを形成する。ガラスフリットペースト９９でパターンが形成されたマザー基板８３は、マザー基板８３ａと呼ばれる。

次いで、ガラスフリットペースト９９を焼成することによって、図１５（ｂ）に示す土手部１９が形成され得る。土手部１９が形成されたマザー基板８３は、マザー基板８３ｂと呼ばれる。ガラスフリットペースト９９を焼成する工程によって、土手部１９は、マザー基板８３に溶着する。これにより、土手部１９とマザー基板８３とは、互いに接合される。
ガラスフリットペースト９９を焼成する工程では、マザー基板８３ａを焼成炉内で加熱することによってガラスフリットペースト９９を焼成する。ガラスフリットペースト９９の焼成は、大気環境下で実施される。また、焼成条件としては、マザー基板８３ａを焼成炉内に収容してから、約５℃／分の昇温レートで約５００℃まで昇温させ、その温度を約１５分間にわたって保持する条件が採用される。
これにより、マザー基板８３に土手部１９が設けられ得る。

次いで、図１６に示すように、マザー基板８１ｂとマザー基板８３ｂとを、接着剤１６及びシール材１７を介して接合する。これにより、マザーパネル１１０が製造され得る。
マザー基板８１ｂとマザー基板８３ｂとは、マザー基板８３の対向面５ｂと、マザー基板８１の第１面５２ａとが向き合わされた状態で接合される。
次いで、図１７に示すように、マザー基板８３に切断線１０１を、平面視で基板領域８７の輪郭に沿って罫書く（スクライブする）。マザー基板８３などの基板に切断線１０１を罫書く工程は、スクライブ工程と呼ばれる。スクライブ工程では、例えば、図示しないガラスカッターなどで基板に傷をつけることによって切断線１０１が描かれる。

マザー基板８３のスクライブ工程では、外向面５ａに、外向面５ａから対向面５ｂに向かって凹となる切断線１０１（傷）をつける。マザーパネル１１０において、切断線１０１は、平面視で、土手部１９に重なる領域内で土手部１９に沿って設けられる。切断線１０１は、平面視で、素子領域９１及びシール領域９３を環状に囲む。
本実施形態では、土手部１９が外郭領域９７内にわたって設けられているので、切断線１０１は、平面視で、外郭領域９７内に設けられる。
マザー基板８３において、切断線１０１によって囲まれる領域よりも外側の領域が、表示装置１には不要な領域である不要領域１０３とされる。

次いで、マザー基板８３を切断線１０１で切断（ブレイク）する。マザー基板８３などの基板を切断線１０１で切断する工程は、ブレイク工程と呼ばれる。マザー基板８３のブレイク工程により、図１８に示すように、封止基板５と不要領域１０３とが分断される（マザーパネル１１０から不要領域１０３が切り出される）。
マザー基板８３のブレイク工程では、マザー基板８３及びマザー基板８１の少なくとも一方に外力を付与することによって、マザー基板８３が切断線１０１で切断され得る。

ここで、前述したように、土手部１９は、マザー基板８３に溶着している。また、切断線１０１（図１７）は、平面視で土手部１９に重なっている。これらにより、マザー基板８３を切断線１０１で切断すると、図１８に示すように、マザー基板８３とともに土手部１９も切断され得る。このとき、土手部１９は、基板領域８７の輪郭を境に分断され得る。
分断された土手部１９のうち基板領域８７内に位置する土手部１９は、封止基板５側に付随する。
他方で、分断された土手部１９のうち基板領域８７外に位置する土手部１９は、不要領域１０３側に付随する。
封止基板５の外縁は、平面視で、封止基板５に付随する土手部１９に重なりやすい。このため、封止基板５を、平面視で、土手部１９よりも外側に突出させにくく（張り出させにくく）することができる。これにより、封止基板５を割れにくくすることができる。この結果、表示装置１の信頼性を向上させやすくすることができる。

マザー基板８３のブレイク工程に次いで、図１９に示すように、マザー基板８１に切断線１０５を、平面視で基板領域８５の輪郭に沿って罫書く（スクライブする）。マザー基板８１のスクライブ工程においても、マザー基板８３のスクライブ工程と同様に、例えば、図示しないガラスカッターなどで基板に傷をつけることによって切断線１０５が描かれる。
マザー基板８１のスクライブ工程では、第２面５２ｂに、第２面５２ｂから第１面５２ａに向かって凹となる切断線１０５（傷）をつける。マザー基板８１では、切断線１０５は、平面視で、端子領域９５を除いて土手部１９に重なる領域内で土手部１９に沿って設けられる。切断線１０５は、平面視で、素子領域９１及びシール領域９３を環状に囲む。
マザー基板８１において、切断線１０５によって囲まれる領域よりも外側の領域が、表示装置１には不要な領域である不要領域１０７とされる。

次いで、マザー基板８１を切断線１０５で切断（ブレイク）する。マザー基板８１のブレイク工程により、図２０に示すように、基板５１と不要領域１０７とが分断される（マザー基板８１から不要領域１０７が切り出される）。これにより、表示装置１が製造され得る。
マザー基板８１のブレイク工程では、マザー基板８１に外力を付与することによって、マザー基板８１が切断線１０５で切断され得る。
ここで、前述したように、マザー基板８１（図１７）において、基板領域８５は、平面視で、端子領域９５を除いて外郭領域９７に重なっている。このため、端子領域９５を除いて、基板５１の外縁は、平面視で、土手部１９に重なりやすい。このため、端子領域９５を除いて、基板５１を、平面視で、土手部１９よりも外側に突出させにくく（張り出させにくく）することができる。これにより、基板５１を割れにくくすることができる。この結果、表示装置１の信頼性を向上させやすくすることができる。

本実施形態において、マザー基板８３が第１基板に対応し、マザー基板８１が第２基板に対応し、選択トランジスター３１や駆動トランジスター３３、有機ＥＬ素子３７がそれぞれ電子素子に対応している。
また、マザー基板８１ｂとマザー基板８３ｂとを接合する工程が接合工程に対応している。
また、マザー基板８３に土手部１９を設ける工程が土手形成工程に対応している。
また、ガラスフリットペースト９９がペーストに対応し、ガラスフリットペースト９９でパターンを形成する工程がパターン形成工程に対応している。
また、ガラスフリットペースト９９を焼成する工程が焼成工程に対応している。

本実施形態では、前述したように、平面視で、封止基板５を土手部１９よりも外側に張り出させにくくすることができるので、封止基板５を割れにくくすることができる。この結果、表示装置１の信頼性を向上させやすくすることができる。
同様に、端子領域９５を除いて、平面視で、基板５１を土手部１９よりも外側に張り出させにくくすることができるので、基板５１を割れにくくすることができる。この結果、表示装置１の信頼性を一層向上させやすくすることができる。

なお、本実施形態では、土手部１９にスペーサーの機能を付加することができる。
図１６に示すマザー基板８１ｂとマザー基板８３ｂとを接合するときに、土手部１９をマザー基板８１の第１面５２ａに当接させることによって、マザー基板８１とマザー基板８３との間の隙間量が規定され得る。
この場合、マザー基板８３に土手部１９を設ける工程（図１５（ａ）及び図１５（ｂ））において、土手部１９の対向面５ｂからの高さが、マザー基板８１とマザー基板８３との間の隙間量に設定される。これにより、マザー基板８１ｂとマザー基板８３ｂとを接合するときに、土手部１９をスペーサーとして機能させることができる。
土手部１９にスペーサーの機能を付加することによって、マザー基板８１とマザー基板８３との間の隙間量を容易に規定しやすくすることができる。このため、表示装置１の製造効率を向上させやすくすることができる。

また、本実施形態では、シール材１７をマザー基板８１に設ける例を示したが、シール材１７を設ける基板は、マザー基板８１に限定されず、マザー基板８３も採用され得る。マザー基板８３にシール材１７を設ける場合、シール材１７は、図１５（ｂ）に示すマザー基板８３ｂに設けられる。マザー基板８３ｂにおいて、シール材１７は、土手部１９によって囲まれる領域内で環状に設けられる。
また、マザー基板８１及びマザー基板８３の双方にシール材１７を設ける方法も採用され得る。

また、本実施形態では、マザー基板８１とマザー基板８３とを、接着剤１６及びシール材１７を介して接合する例を示したが、マザー基板８１とマザー基板８３との接合方法は、これに限定されない。マザー基板８１とマザー基板８３との接合方法としては、接着剤１６及びシール材１７並びに土手部１９を介して接合する方法も採用され得る。
マザー基板８１と土手部１９との接合としては、図２１に示すように、レーザー光１１１を利用した溶接が活用され得る。
レーザー光１１１としては、波長が６００ｎｍ〜１６００ｎｍの範囲内にあるものが採用され得る。このようなレーザー光１１１としては、例えば、ＧａＡｓやＩｎＧａＡｓＰなどの半導体レーザー、チタンサファイア、ＹＡＧ、ＹＶＯ₄などの固体レーザー等の様々な種類が採用され得る。
本実施形態では、レーザー光１１１は、コリーメーターレンズ１１３を介して集光した状態で照射される。これにより、レーザー光１１１のエネルギー密度を高めることができ、効率よく溶接することができる。本実施形態では、レーザー光１１１の集光範囲は、直径が略１ｍｍの円の範囲内に納められる。また、レーザー光１１１の発振器は、約２０Ｗの出力に設定される。

マザー基板８１と土手部１９との溶接では、まず、図２２に示すように、ステージ１１５に、マザー基板８１ｂ及びマザー基板８３ｂを重ねて載置する。
次いで、マザー基板８３ｂに押さえ板１１７を重ねる。これにより、マザー基板８１ｂ及びマザー基板８３ｂは、ステージ１１５と押さえ板１１７とによって挟持される。押さえ板１１７は、マザー基板８１ｂ及びマザー基板８３ｂを加圧する機能を有しており、マザー基板８１と土手部１９との密着性を高める。押さえ板１１７の材料としては、例えば、石英やガラスなどのレーザー光１１１に対する光透過性が高い材料が採用され得る。
次いで、レーザー光１１１を励起させる。このとき、レーザー光１１１の集光部を、図２１に示すように、マザー基板８１の第１面５２ａと土手部１９との境界面に合わせる。

次いで、マザー基板８１ｂ及びマザー基板８３ｂに対するレーザー光１１１の位置を変化させながら、基板領域８７の輪郭に沿って溶接していく。このとき、平面視で、端子領域９５に重なる領域内、及び端子領域９５とシール領域９３との間の領域内には、レーザー光１１１の照射が避けられる。これは、図示しない端子部のレーザー光１１１による損傷を回避するためである。
なお、マザー基板８１ｂ及びマザー基板８３ｂに対するレーザー光１１１の位置を変化させる速さは、約１ｍｍ／秒の速さに設定される。
上記により、マザー基板８１と土手部１９との間が接合されたマザーパネル２００が製造され得る。
なお、図２２では、ステージ１１５にマザー基板８１ｂを載置してから、マザー基板８１ｂにマザー基板８３ｂを重ねた状態が図示されている。しかしながら、マザー基板８１ｂ及びマザー基板８３ｂの重ね順は、これに限定されず、ステージ１１５にマザー基板８３ｂを載置してから、マザー基板８３ｂにマザー基板８１ｂを重ねる順序も採用され得る。

マザーパネル２００では、図２３に示すように、スクライブ工程において、マザー基板８３に切断線１０１を罫書き、マザー基板８１に切断線１０５を罫書く。
マザーパネル２００における切断線１０１は、マザーパネル１１０（図１７）における切断線１０１と同様の箇所に描かれる。
これに対し、マザーパネル２００における切断線１０５は、基板領域８５の輪郭を構成する辺のうち端子領域９５の輪郭に重なる辺に沿って描かれる。なお、マザー基板８１から端子領域９５が省略されている場合には、マザーパネル２００において、切断線１０５は、省略される。
スクライブ工程に次いで、マザー基板８３を切断線１０１でブレイクし、マザー基板８１を切断線１０５でブレイクする。このブレイク工程により、図２４に示すように、封止基板５と不要領域１０３とが分断され、且つ基板５１と不要領域１０７とが分断され得る。これにより、表示装置１が製造され得る。

ここで、マザーパネル２００では、前述したように、マザー基板８１と土手部１９との間が接合されている。つまり、マザー基板８３とマザー基板８１とが、土手部１９を介して一体的につながっている。このため、基板領域８５の輪郭を構成する辺のうち基板領域８７の輪郭に重なる辺において、切断線１０１及び切断線１０５のうち切断線１０１だけが描かれていても、基板５１と不要領域１０７とを分断することができる。つまり、この部分においては、マザー基板８３をブレイクすることによって、マザー基板８１もブレイクすることができる。
マザーパネル２００では、マザーパネル１１０に比較して、切断線１０５の一部を省略することができる。また、マザーパネル２００では、マザーパネル１１０に比較して、１回のブレイク工程において、マザーパネル２００から表示装置１を分離することができる。これらにより、表示装置１の製造効率を一層向上させやすくすることができる。

本実施形態では、複数の画素９が設定され、画素９ごとに有機ＥＬ素子３７を有する表示装置１を例に説明したが、実施の形態はこれに限定されない。実施の形態としては、有機ＥＬ素子３７を表示領域１１にわたって一連した状態で設けた照明装置などの形態もある。このような照明装置は、例えば液晶表示装置などの光源に好適である。

また、本実施形態では、絶縁膜５７が光透過性を有する材料で構成されているが、絶縁膜５７の材料はこれに限定されない。絶縁膜５７の材料としては、光吸収性が高い材料も採用され得る。絶縁膜５７の材料に光吸収性が高い材料を採用すれば、隣り合う画素９同士間における遮光性が高められる。これにより、表示におけるコントラストを向上させやすくすることができ、表示品位を向上させやすくすることができる。

また、本実施形態では、有機層４１からの光を封止基板５を介して表示面７から射出するトップエミッション型の有機ＥＬ装置を例に説明したが、有機ＥＬ装置はこれに限定されない。有機ＥＬ装置は、有機層４１からの光を素子基板３を介して底面１３から射出するボトムエミッション型も採用され得る。
ボトムエミッション型の場合、有機層４１からの光が底面１３から射出されるので、底面１３側に表示面７が設定される。つまり、ボトムエミッション型では、表示装置１の底面１３と表示面７とが入れ替わる。そして、ボトムエミッション型では、底面１３側が上側に対応し、表示面７側が下側に対応する。

また、本実施形態では、有機層４１をインクジェット法で形成する場合を例に説明したが、有機層４１の形成方法は、これに限定されず、蒸着法も採用され得る。

また、本実施形態では、表示装置１として有機ＥＬ装置を例に説明したが、表示装置１はこれに限定されない。表示装置１としては、光を変調することができる液晶を有する液晶装置も適用され得る。液晶装置の場合、マザー基板８１にシール材１７を設けてから、素子領域９１に液晶を配置する方法が採用され得る。このような方法は、滴下法（ＯＤＦ法とも呼ばれる）として知られている。
また、マザー基板８１は、有機ＥＬ装置や液晶装置への適用に限定されず、半導体用シリコン基板や、半導体装置、太陽電池などの種々の電子機器にも適用され得る。

上述した表示装置１は、例えば、図２５に示す電子機器５００の表示部５１０に適用され得る。この電子機器５００は、携帯電話機である。この電子機器５００は、操作ボタン５１１を有している。表示部５１０は、操作ボタン５１１で入力した内容や着信情報を始めとする様々な情報について表示を行うことができる。この電子機器５００では、表示部５１０に表示装置１が適用されているので、表示部５１０における表示品位を向上させやすくすることができる。

なお、電子機器５００としては、携帯電話機に限られず、モバイルコンピューター、デジタルスチルカメラ、デジタルビデオカメラ、カーナビゲーションシステム用の表示機器などの車載機器、オーディオ機器等の種々の電子機器が挙げられる。

１…表示装置、３…素子基板、５…封止基板、５ａ…外向面、５ｂ…対向面、７…表示面、９…画素、１３…底面、１６…接着剤、１７…シール材、１９…土手部、３１…選択トランジスター、３３…駆動トランジスター、３７…有機ＥＬ素子、４１…有機層、５１…基板、５１ａ…基板、５２ａ…第１面、５２ｂ…第２面、５３…素子層、６１…正孔注入層、６３…正孔輸送層、６５…発光層、６７…電子注入層、８１…マザー基板、８１ａ…マザー基板、８１ｂ…マザー基板、８３…マザー基板、８３ａ…マザー基板、８３ｂ…マザー基板、８５…基板領域、８７…基板領域、９１…素子領域、９３…シール領域、９５…端子領域、９７…外郭領域、９９…ガラスフリットペースト、１０１…切断線、１０３…不要領域、１０５…切断線、１０７…不要領域、１１０…マザーパネル、１１１…レーザー光、２００…マザーパネル、５００…電子機器、５１０…表示部、５１１…操作ボタン。

Claims (8)

1. 無機材料を含む材料で構成された第１基板と、前記第１基板に対向する第２基板との間に電子素子を介在させた状態で、前記第１基板と前記第２基板とを、平面視で前記電子素子が設けられた領域である素子領域の外側で前記素子領域を囲むシール領域に設けられたシール材を介して接合する接合工程と、
   前記接合工程の前に、前記第１基板及び前記第２基板の少なくとも一方における前記電子素子側の面において、前記シール領域に前記シール材を設ける工程と、
   前記接合工程の前に、前記第１基板における前記電子素子側の面において、平面視で、前記シール領域の外側で前記シール領域を囲む外郭領域に、無機材料を含む材料で前記第２基板側に向かって凸となる土手部を形成する土手形成工程と、
   前記接合工程の後に、前記第１基板における前記電子素子側とは反対側の面において、平面視で前記土手部に重なる領域に、前記土手部に沿って傷をつけるスクライブ工程と、
   前記スクライブ工程の後に、前記第１基板及び前記第２基板の少なくとも一方に外力を付与して、前記第１基板を前記傷に沿って分断するブレイク工程と、を含む、
   ことを特徴とする電子機器の製造方法。
2. 前記接合工程では、前記土手部と前記第２基板とを互いに当接させた状態で、前記第１基板と前記第２基板とを接合する、
   ことを特徴とする請求項１に記載の電子機器の製造方法。
3. 前記第２基板は、無機材料を含む材料で構成されており、
   前記接合工程の後に、前記土手部と前記第２基板とを接合する第２接合工程を含む、ことを特徴とする請求項２に記載の電子機器の製造方法。
4. 前記無機材料が、それぞれ、ガラスである、ことを特徴とする請求項１乃至３のいずれか一項に記載の電子機器の製造方法。
5. 前記土手形成工程は、
   前記ガラスを粉の状態で含有するペーストで前記外郭領域にパターンを形成するパターン形成工程と、
   前記パターン形成工程の後に、前記パターンにおける前記ペーストを加熱することによって、前記ガラスを前記土手部として焼成する焼成工程と、を含む、
   ことを特徴とする請求項４に記載の電子機器の製造方法。
6. 互いに対向する２枚の基板と、
   前記２枚の基板の間に介在する電子素子と、
   平面視で前記電子素子が設けられた領域である素子領域の外側において、前記２枚の基板の間に介在し、且つ前記素子領域を囲むシール領域に設けられたシール材と、
   平面視で前記シール領域の外側において、前記２枚の基板の間に介在し、且つ前記シール領域を囲む外郭領域に設けられた土手部と、を含み、
   前記２枚の基板のうちの一方の基板は、無機材料を含む材料で構成されており、
   前記土手部は、無機材料を含む材料で構成されており、
   前記一方の基板の縁が、平面視で、前記土手部に重なっている、ことを特徴とする電子機器。
7. 前記２枚の基板のうちの他方の基板は、無機材料を含む材料で構成されており、
   前記他方の基板の縁が、平面視で、前記土手部に重なっている、ことを特徴とする請求項６に記載の電子機器。
8. エレクトロルミネセンス素子を前記電子素子として有する、ことを特徴とする請求項６又は７に記載の電子機器。

Images