JP2011015462A - Dc/dcコンバータ - Google Patents
Dc/dcコンバータ Download PDFInfo
- Publication number
- JP2011015462A JP2011015462A JP2009154596A JP2009154596A JP2011015462A JP 2011015462 A JP2011015462 A JP 2011015462A JP 2009154596 A JP2009154596 A JP 2009154596A JP 2009154596 A JP2009154596 A JP 2009154596A JP 2011015462 A JP2011015462 A JP 2011015462A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- circuit
- supplied
- converter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】スイッチング素子の破壊を防止するDC/DCコンバータを提供することを目的とする。
【解決手段】電流出力のオン/オフを切り替えるロードスイッチM12を備えた昇圧型のDC/DCコンバータであって、前記ロードスイッチM12のオン/オフを駆動する駆動素子43の電源を、前記コンバータで昇圧される直流電源31から供給する。
【選択図】 図1
【解決手段】電流出力のオン/オフを切り替えるロードスイッチM12を備えた昇圧型のDC/DCコンバータであって、前記ロードスイッチM12のオン/オフを駆動する駆動素子43の電源を、前記コンバータで昇圧される直流電源31から供給する。
【選択図】 図1
Description
本発明は、昇圧型のDC/DCコンバータに関する。
従来より、DC/DCコンバータは各種用途に用いられている。例えば引用文献1,2には液晶表示装置のLEDバックライトを駆動するドライバに用いられるDC/DCコンバータが記載されている。
図5は従来の昇圧型DC/DCコンバータの一例の回路構成図を示す。図5において、直流電源11の負極は接地され、正極(電圧VIN)はインダクタL1の一端に接続されている。インダクタL1の他端はスイッチング素子としてのnチャネルMOSトランジスタM1のドレインに接続されると共に、整流素子であるダイオードD1のアノードに接続されている。
ダイオードD1のカソードはロードスイッチとしてのpチャネルMOSトランジスタM2のソースに接続され、MOSトランジスタM2のドレインは負荷12,キャパシタC1,抵抗R1それぞれの一端に接続されている。負荷12,キャパシタC1それぞれの他端は接地されている。抵抗R1の他端は抵抗R2の一端に接続され、抵抗R2の他端は接地されている。なお、ロードスイッチとは直流電源11側から負荷12側に流れる電流のオン/オフを切り替えるものである。
MOSトランジスタM2のドレインからの出力電圧VOUTは抵抗R1,R2で分圧されてエラーアンプ13の非反転入力端子に供給される。エラーアンプ13の反転入力端子には基準電圧源34から基準電圧Vrefが供給されており、エラーアンプ13は基準電圧Vrefに対する出力電圧の誤差電圧を生成しPWMコンパレータ15の反転入力端子に供給する。
PWMコンパレータ15の非反転入力端子には発振器16から所定周波数の三角波が供給されており、PWMコンパレータ16は誤差電圧を三角波と比較してPWM(パルス幅変調)信号を生成する。このPWM信号はインバータ17で反転されたのちノア回路18に供給される。ノア回路18の出力するPWM信号はMOSトランジスタM1のゲートに供給される。MOSトランジスタM1のソースは接地されている。MOSトランジスタM1はPWM信号のハイレベル時にオンし、PWM信号のローレベル時にオフするスイッチング動作を行い、このスイッチング動作によって出力電圧VOUTは昇圧され、キャパシタC1で平滑される。
端子20から入力されるイネーブル信号ENはノア回路21に供給される。また、保護回路22は加熱、過電流、入力定電圧、出力過電圧等を検出したときハイレベルとなる保護信号を生成してノア回路21に供給する。ノア回路21の出力信号はインバータ23に供給される。インバータ23はダイオードD1のカソードから電源を供給されている。インバータ23で反転されたノア回路21出力はMOSトランジスタM2のゲート及びノア回路18に供給される。
つまり、イネーブル信号EN又は保護信号がハイレベルのときインバータ23出力はハイレベルとなってMOSトランジスタM2がオフし、これと共にMOSトランジスタM1のゲートがローレベルとなってMOSトランジスタM1がオフする。これによって、直流電源11からの電流が負荷12に流れるのを遮断させている。
図5に示す従来の昇圧型DC/DCコンバータでは、MOSトランジスタM1がオフの状態で、例えば端子20からハイレベルのイネーブル信号ENが供給されてインバータ23出力がハイレベルとなりMOSトランジスタM2がオフした場合、インダクタL1の電流ILは流れ続けるためインダクタL1とダイオードD1との接続点であるA点の電圧は図6(A)の時点t0に示すように急峻に上昇してスパイク波形を生じる。図6(B)には、インダクタL1を流れる電流ILの様子を示す。
なお、インバータ23はダイオードD1のカソードから電源を供給されているため、A点の電圧の上昇に応じて、インバータ23の出力端子とMOSトランジスタM2のゲートの接続点であるB点の電圧は図6(C)に示すように急峻に上昇したのち低下してハイレベルで安定し、MOSトランジスタM2はオフを維持する。また、出力電圧VOUTは図6(D)に示すように徐々に低下する。
このように、A点の電圧にスパイク波形を生じた場合、スパイク波形によってスイッチングを行うMOSトランジスタM1が破壊されるおそれがあるという問題があった。
本発明は上記の点に鑑みてなされたもので、スイッチング素子の破壊を防止するDC/DCコンバータを提供することを目的とする。
本発明の一実施態様によるDC/DCコンバータは、
電流出力のオン/オフを切り替えるロードスイッチ(M12)を備えた昇圧型のDC/DCコンバータであって、
前記ロードスイッチ(M12)のオン/オフを駆動する駆動素子(43)の電源を、前記コンバータで昇圧される直流電源(31)から供給する。
電流出力のオン/オフを切り替えるロードスイッチ(M12)を備えた昇圧型のDC/DCコンバータであって、
前記ロードスイッチ(M12)のオン/オフを駆動する駆動素子(43)の電源を、前記コンバータで昇圧される直流電源(31)から供給する。
好ましくは、前記ロードスイッチ(M12)は、pチャネルMOSトランジスタであり、
前記駆動素子は、インバータ(43)である。
前記駆動素子は、インバータ(43)である。
また、本発明の他の一実施態様によるDC/DCコンバータは、
電流出力のオン/オフを切り替えるロードスイッチ(M12)を備えた昇圧型DC/DCコンバータであって、
前記ロードスイッチ(M12)を流れる電流を検出する電流検出回路(53)と、
前記電流検出回路(53)が電流を検出しないときに前記ロードスイッチのオフを許可する許可回路(52)と、を有する。
電流出力のオン/オフを切り替えるロードスイッチ(M12)を備えた昇圧型DC/DCコンバータであって、
前記ロードスイッチ(M12)を流れる電流を検出する電流検出回路(53)と、
前記電流検出回路(53)が電流を検出しないときに前記ロードスイッチのオフを許可する許可回路(52)と、を有する。
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
本発明によれば、スイッチング素子の破壊を防止することができる。
以下、図面に基づいて本発明の実施形態について説明する。
<第1実施形態の回路構成図>
図1は本発明の昇圧型DC/DCコンバータの第1実施形態の回路構成図を示す。図1において、破線30で囲む部分は半導体集積回路である。直流電源31の負極は接地され、正極(電圧VIN)はインダクタL11の一端に接続されている。インダクタL11の他端はスイッチング素子としてのnチャネルMOSトランジスタM11のドレインに接続されると共に、整流素子であるダイオードD11のアノードに接続されている。
図1は本発明の昇圧型DC/DCコンバータの第1実施形態の回路構成図を示す。図1において、破線30で囲む部分は半導体集積回路である。直流電源31の負極は接地され、正極(電圧VIN)はインダクタL11の一端に接続されている。インダクタL11の他端はスイッチング素子としてのnチャネルMOSトランジスタM11のドレインに接続されると共に、整流素子であるダイオードD11のアノードに接続されている。
ダイオードD11のカソードはロードスイッチとしてのpチャネルMOSトランジスタM12のソースに接続され、MOSトランジスタM12のドレインは負荷32,キャパシタC11,抵抗R11それぞれの一端に接続されている。負荷32,キャパシタC11それぞれの他端は接地されている。抵抗R11の他端は抵抗R12の一端に接続され、抵抗R12の他端は接地されている。なお、ロードスイッチとは直流電源31側から負荷32側に流れる電流のオン/オフを切り替えるものである。
MOSトランジスタM12のドレインからの出力電圧VOUTは抵抗R11,R12で分圧されてエラーアンプ33の非反転入力端子に供給される。エラーアンプ33の反転入力端子には基準電圧源34から基準電圧Vrefが供給されており、エラーアンプ33は基準電圧Vrefに対する出力電圧の誤差電圧を生成しPWMコンパレータ35の反転入力端子に供給する。
PWMコンパレータ35の非反転入力端子には発振器36から所定周波数の三角波が供給されており、PWMコンパレータ35は誤差電圧を三角波と比較してPWM(パルス幅変調)信号を生成する。このPWM信号はインバータ37で反転されたのちノア回路38に供給される。ノア回路38の出力するPWM信号はMOSトランジスタM11のゲートに供給される。MOSトランジスタM11のソースは接地されている。MOSトランジスタM11はPWM信号のハイレベル時にオンし、PWM信号のローレベル時にオフするスイッチング動作を行い、このスイッチング動作によって出力電圧VOUTは昇圧され、キャパシタC11で平滑される。
端子40から入力されるイネーブル信号ENはノア回路41に供給される。また、保護回路42は加熱、過電流、入力定電圧、出力過電圧等を検出したときハイレベルとなる保護信号を生成してノア回路41に供給する。ノア回路41の出力信号はインバータ43に供給される。インバータ43は直流電源31の正極に接続されて電源を供給されている。インバータ43で反転されたノア回路41出力はMOSトランジスタM12のゲート及びノア回路38に供給される。
ここで、MOSトランジスタM11がオフの状態で、例えば端子40からハイレベルのイネーブル信号ENが供給されると(図2における時点t1)、インバータ43は直流電源31から電圧VINを電源として供給されているために、インバータ43出力は図2(C)に示すようにハイレベル(電圧VIN)で一定となる。これに対し、インダクタL11とダイオードD11との接続点であるA点の電圧は電圧VINからMOSトランジスタM12の閾値VTH以上高くなるため、MOSトランジスタM12はオン状態を保持する。このため、A点の電圧は図2(A)に示すようにスパイク波形を生じることはない。
インバータ43出力がハイレベルとなるとノア回路38出力がローレベルとなり、MOSトランジスタM11がスイッチングを停止するため、図2(B)に示すようにインダクタL11を流れる電流ILは減少し、A点の電圧が電圧VINからMOSトランジスタM12の閾値VTH未満まで低下した時点t2でMOSトランジスタM12はオフする。これにより、出力電圧VOUTは図2(D)に示すように徐々に低下して時点t2で0Vとなる。
このようにして、A点の電圧にスパイク波形を生じることが防止され、MOSトランジスタM11が破壊されるおそれがなくなる。この実施形態では回路素子の増加がなく、簡単な構成でMOSトランジスタM11を保護することができる。
<第2実施形態の回路構成図>
図3は本発明の昇圧型DC/DCコンバータの第2実施形態の回路構成図を示す。図3において図1と同一部分には同一符号を付しており、破線30で囲む部分は半導体集積回路である。図3において、直流電源31の負極は接地され、正極(電圧VIN)はインダクタL11の一端に接続されている。インダクタL11の他端はスイッチング素子としてのnチャネルMOSトランジスタM11のドレインに接続されると共に、整流素子であるダイオードD11のアノードに接続されている。
図3は本発明の昇圧型DC/DCコンバータの第2実施形態の回路構成図を示す。図3において図1と同一部分には同一符号を付しており、破線30で囲む部分は半導体集積回路である。図3において、直流電源31の負極は接地され、正極(電圧VIN)はインダクタL11の一端に接続されている。インダクタL11の他端はスイッチング素子としてのnチャネルMOSトランジスタM11のドレインに接続されると共に、整流素子であるダイオードD11のアノードに接続されている。
ダイオードD11のカソードはロードスイッチとしてのpチャネルMOSトランジスタM12のソースに接続され、MOSトランジスタM12のドレインは負荷32,キャパシタC11,抵抗R11それぞれの一端に接続されている。負荷32,キャパシタC11それぞれの他端は接地されている。抵抗R11の他端は抵抗R12の一端に接続され、抵抗R12の他端は接地されている。なお、ロードスイッチとは直流電源31側から負荷32側に流れる電流出力のオン/オフを切り替えるものである。
MOSトランジスタM12のドレインからの出力電圧VOUTは抵抗R11,R12で分圧されてエラーアンプ33の非反転入力端子に供給される。エラーアンプ33の反転入力端子には基準電圧源34から基準電圧Vrefが供給されており、エラーアンプ33は基準電圧Vrefに対する出力電圧の誤差電圧を生成しPWMコンパレータ35の反転入力端子に供給する。
PWMコンパレータ35の非反転入力端子には発振器36から所定周波数の三角波が供給されており、PWMコンパレータ35は誤差電圧を三角波と比較してPWM(パルス幅変調)信号を生成する。このPWM信号はインバータ37で反転されたのちノア回路38に供給される。ノア回路38の出力するPWM信号はMOSトランジスタM11のゲートに供給される。MOSトランジスタM11のソースは接地されている。MOSトランジスタM11はPWM信号のハイレベル時にオンし、PWM信号のローレベル時にオフするスイッチング動作を行い、このスイッチング動作によって出力電圧VOUTは昇圧され、キャパシタC11で平滑される。
端子40から入力されるイネーブル信号ENはノア回路41に供給される。また、保護回路42は加熱、過電流、入力定電圧、出力過電圧等を検出したときハイレベルとなる保護信号を生成してノア回路41に供給する。ノア回路41の出力信号はインバータ51に供給される。インバータ51はダイオードD11のカソードから電源を供給されている。インバータ51で反転されたノア回路41出力はアンド回路52及びノア回路38に供給される。
また、MOSトランジスタM12のソース電圧、ドレイン電圧はそれぞれ電流センスアンプ53の反転入力端子、非反転入力端子に供給される。電流センスアンプ53はソース電圧とドレイン電圧の差電圧からMOSトランジスタM12を流れる電流(例えばドレイン電流)を検出し、電流が流れている間はローレベルの電流検出信号を生成してアンド回路52に供給する。
アンド回路52は電流検出信号がハイレベルつまりMOSトランジスタM12が電流を流していない状態で、ノア回路41出力がハイレベルとなったときにローレベルを出力してMOSトランジスタM12をオフさせる。
ここで、MOSトランジスタM11がオフの状態で、時点t11において例えば端子40からハイレベルのイネーブル信号ENが供給されると、インバータ51はダイオードD11のカソードから電源を供給されているために、インバータ51出力は図4(D)に示すように、通常のハイレベルより高いHHレベルまで上昇する。このHHレベルはアンド回路52ではハイレベルと認識される。
しかし、電流センスアンプ53の出力する電流検出信号は図4(C)に示すように時点t11ではローレベル(電流検出)であり、上記電流検出信号がローレベル(電流未検出)となるのは時点t12以降である。したがって、時点t12にアンド回路52出力がローレベルとなってMOSトランジスタM12がオフする。このため、A点の電圧は図4(A)に示すように時点t11においてスパイク波形を生じることはない。
インバータ51出力がHHレベルとなるとノア回路38出力がローレベルとなり、MOSトランジスタM11がスイッチングを停止するため、図4(B)に示すようにインダクタL11を流れる電流ILは減少する。時点t12でMOSトランジスタM12がオフすると、出力電圧VOUTは図4(E)に示すように徐々に低下して時点t13で0Vとなる。
このようにして、A点の電圧にスパイク波形を生じることが防止され、MOSトランジスタM11が破壊されるおそれがなくなる。この実施形態は破線30で囲む半導体集積回路にインバータ51に電源を供給するための外部端子を設ける必要がない。
31 直流電源
32 負荷
33 エラーアンプ
34 基準電圧源
35 PWMコンパレータ
36 発振器
37,43,51 インバータ
38,41 ノア回路
42 保護回路
52 アンド回路
53 電流センスアンプ
C11 キャパシタ
D11 ダイオード
L11 インダクタ
M11 nチャネルMOSトランジスタ
M12 pチャネルMOSトランジスタ
R11,R12 抵抗
32 負荷
33 エラーアンプ
34 基準電圧源
35 PWMコンパレータ
36 発振器
37,43,51 インバータ
38,41 ノア回路
42 保護回路
52 アンド回路
53 電流センスアンプ
C11 キャパシタ
D11 ダイオード
L11 インダクタ
M11 nチャネルMOSトランジスタ
M12 pチャネルMOSトランジスタ
R11,R12 抵抗
Claims (3)
- 電流出力のオン/オフを切り替えるロードスイッチを備えた昇圧型のDC/DCコンバータであって、
前記ロードスイッチのオン/オフを駆動する駆動素子の電源を、前記コンバータで昇圧される直流電源から供給する
ことを特徴とするDC/DCコンバータ。 - 請求項1記載の半導体集積回路において、
前記ロードスイッチは、pチャネルMOSトランジスタであり、
前記駆動素子は、インバータであることを特徴とする半導体集積回路。 - 電流出力のオン/オフを切り替えるロードスイッチを備えた昇圧型DC/DCコンバータであって、
前記ロードスイッチを流れる電流を検出する電流検出回路と、
前記電流検出回路が電流を検出しないときに前記ロードスイッチのオフを許可する許可回路と、
を有することを特徴とするDC/DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009154596A JP2011015462A (ja) | 2009-06-30 | 2009-06-30 | Dc/dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009154596A JP2011015462A (ja) | 2009-06-30 | 2009-06-30 | Dc/dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011015462A true JP2011015462A (ja) | 2011-01-20 |
Family
ID=43593800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009154596A Pending JP2011015462A (ja) | 2009-06-30 | 2009-06-30 | Dc/dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011015462A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015525059A (ja) * | 2012-08-13 | 2015-08-27 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 電力供給システムおよび方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004120901A (ja) * | 2002-09-26 | 2004-04-15 | Fujitsu Ten Ltd | 昇圧電源装置 |
JP2007228649A (ja) * | 2006-02-21 | 2007-09-06 | Fuji Electric Device Technology Co Ltd | Dc−dcコンバータ |
JP2008035673A (ja) * | 2006-07-31 | 2008-02-14 | Canon Inc | 電源装置 |
JP2008205036A (ja) * | 2007-02-16 | 2008-09-04 | Alpine Electronics Inc | ドライバ回路 |
JP2009044304A (ja) * | 2007-08-07 | 2009-02-26 | Denso Corp | 半導体素子制御装置 |
-
2009
- 2009-06-30 JP JP2009154596A patent/JP2011015462A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004120901A (ja) * | 2002-09-26 | 2004-04-15 | Fujitsu Ten Ltd | 昇圧電源装置 |
JP2007228649A (ja) * | 2006-02-21 | 2007-09-06 | Fuji Electric Device Technology Co Ltd | Dc−dcコンバータ |
JP2008035673A (ja) * | 2006-07-31 | 2008-02-14 | Canon Inc | 電源装置 |
JP2008205036A (ja) * | 2007-02-16 | 2008-09-04 | Alpine Electronics Inc | ドライバ回路 |
JP2009044304A (ja) * | 2007-08-07 | 2009-02-26 | Denso Corp | 半導体素子制御装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015525059A (ja) * | 2012-08-13 | 2015-08-27 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 電力供給システムおよび方法 |
US9413220B2 (en) | 2012-08-13 | 2016-08-09 | Northrop Grumman Systems Corporation | Power supply systems and methods |
US9653982B2 (en) | 2012-08-13 | 2017-05-16 | Northrop Grumman Systems Corporation | Power supply systems and methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8295020B2 (en) | Electronic circuit | |
US8686705B2 (en) | Current mode synchronous rectification DC/DC converter | |
US20210211060A1 (en) | Switching control device, driving device, isolated dc-dc converter, ac-dc converter, power adapter, and electric appliance | |
TWI632765B (zh) | DC-DC transformer | |
WO2016136599A1 (ja) | 電源制御用半導体装置 | |
JP2009207242A (ja) | 電源装置 | |
US20090243577A1 (en) | Reverse current reduction technique for dcdc systems | |
JP5330084B2 (ja) | 電流検出回路及びこれを用いたスイッチングレギュレータ | |
JP2010045947A (ja) | Dc−dcコンバータの異常電流防止回路 | |
JP2015104305A (ja) | スイッチング電源装置および電子制御装置 | |
JP5380057B2 (ja) | 昇圧型スイッチング電源装置 | |
JP5229495B2 (ja) | スイッチング装置及びその制御方法 | |
WO2016132930A1 (ja) | 電源制御用半導体装置 | |
US8723560B2 (en) | High voltage offset detection circuit | |
JP5728415B2 (ja) | 動作制御回路、dc−dcコンバータ制御回路及びdc−dcコンバータ | |
JP2019017210A (ja) | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ | |
JP5228567B2 (ja) | 昇圧型dc−dcコンバータ | |
CN114646897A (zh) | 用于检测短路的栅极驱动器、电路和方法 | |
JP5825433B2 (ja) | スイッチング電源装置 | |
JP2009153278A (ja) | スイッチング電源回路 | |
JP4423467B2 (ja) | スイッチング制御用の集積回路装置およびスイッチング電源 | |
JP2009290937A (ja) | スイッチング電源 | |
JP2011015462A (ja) | Dc/dcコンバータ | |
JP2018129908A (ja) | Dc/dcコンバータおよびその制御回路、制御方法および車載電装機器 | |
JP2014096891A (ja) | 過電流検出回路及びスイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |