JP2011014782A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011014782A
JP2011014782A JP2009158888A JP2009158888A JP2011014782A JP 2011014782 A JP2011014782 A JP 2011014782A JP 2009158888 A JP2009158888 A JP 2009158888A JP 2009158888 A JP2009158888 A JP 2009158888A JP 2011014782 A JP2011014782 A JP 2011014782A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
gate electrode
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009158888A
Other languages
English (en)
Other versions
JP5408483B2 (ja
Inventor
Tatsuki Murata
龍紀 村田
Yoshihiro Miyagawa
義弘 宮河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009158888A priority Critical patent/JP5408483B2/ja
Priority to US12/827,125 priority patent/US8084373B2/en
Publication of JP2011014782A publication Critical patent/JP2011014782A/ja
Application granted granted Critical
Publication of JP5408483B2 publication Critical patent/JP5408483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】比較的低い温度のもとで、良質で、かつ、薄いシリコン酸化膜等を均一に形成することができる半導体装置の製造方法を提供する。
【解決手段】ステップ１では、半導体基板がモノシラン（ＳｉＨ4）に暴露される。次に、ステップ２では、残存するモノシラン（ＳｉＨ4）が排気される。そして、ステップ３では、半導体基板が亜酸化窒素プラズマに晒される。ステップ１〜３を１サイクルとして、必要とされる膜厚が得られるまでこのサイクルを繰り返すことで、所望のシリコン酸化膜が形成される。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、特に、ＭＯＳトランジスタを備えた半導体装置の製造方法に関するものである。
近年、電子機器の高性能化と低消費電力化に対応するために、ＭＯＳ（Metal Oxide Semiconductor）トランジスタには電流駆動能力を上げることが求められている。電流駆動能力を上げるために、ゲート絶縁膜として、ＳｉＯ2膜やＳｉＯＮ膜よりも誘電率の高い絶縁膜（Ｈｉｇｈ−ｋ膜）を適用し、ゲート電極部として、所定の仕事関数の金属材料からなる金属膜を適用したゲート電極部の開発が進められている。典型的には、Ｈｉｇｈ−ｋ膜として、ＨｆＯ2膜、ＨｆＯＮ膜およびＨｆＳｉＯＮ膜等のハフニウム系の酸化膜等が適用され、金属材料としてチタンナイトライド（ＴｉＮ）等が適用されている。
ＭＯＳトランジスタのソース・ドレイン領域では、ゲート電極部とオーバーラップした極浅い接合のエクステンション（Extention）領域が形成される。エクステンション領域は、次のようにして形成される。まず、ＭＯＳトランジスタのゲート電極部となる、ポリシリコン膜、金属膜およびＨｉｇｈ−ｋ膜がパターニングされる。次に、そのパターニングされた金属膜およびＨｉｇｈ−ｋ膜等の側面上に、所定の膜厚のオフセットスペーサが形成される。次に、そのオフセットスペーサをマスクとして、所定導電型の不純物イオンを注入することによって、エクステンション領域が形成される。
従来、Ｈｉｇｈ−ｋ膜および金属膜等を適用したゲート電極部では、オフセットスペーサとして、シリコン窒化（ＳｉＮ）膜が適用されている。ところが、シリコン窒化膜は誘電率が比較的高いために、ＭＯＳトランジスタの動作速度の向上には限界がある。そこで、ＭＯＳトランジスタの更なる動作速度の向上を図るために、誘電率のより低いシリコン酸化膜の適用が進められている。なお、Ｈｉｇｈ−ｋ膜と金属膜を適用したゲート電極部の側面上にオフセットスペーサを形成した半導体装置を開示した文献として、たとえば、特許文献１，２がある。
特開２０００−１１４５２２号公報 特開２００８−６０５３８号公報
しかしながら、従来の半導体装置では次のような問題点があった。Ｈｉｇｈ−ｋ膜および金属膜を適用したゲート電極部のオフセットスペーサとして、シリコン酸化膜を形成する場合に、これを減圧ＣＶＤ（Chemical Vapor Deposition）法によって形成させようとすると、成膜温度が比較的高いために金属膜が酸化されてしまうことがある。このため、抵抗がばらつくなどしてＭＯＳトランジスタの特性を劣化させることになる。
一方、シリコン酸化膜を比較的低い温度のもとで形成させようとすると、一般的に脆弱なシリコン酸化膜が形成されてしまい、良質のシリコン酸化膜を形成することが困難である。たとえば、シリコン酸化膜中の水素の含有量が高くなると、これは、特に、ｐチャネル型のＭＯＳＦＥＴ（MOS Field Effective Transistor）において、ＮＢＴＩ（Negative Bias Temperature Instability）不良を起こす原因の一つとなる。
また、オフセットスペーサとしてのシリコン酸化膜には、ゲート電極部とオーバーラップするエクステンション領域の寸法精度を確保するため、膜厚約５ｎｍ程度の薄い膜厚をもってゲート電極部の側面に均一に形成することが求められる。
本発明は、上述した開発の一環で提案されたものであり、その目的は、オフセットスペーサとして、比較的低い温度のもとで、良質で、かつ、薄いシリコン酸化膜等を均一に形成することができる半導体装置の製造方法を提供することである。
本発明に係る一の半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面における所定の領域に、所定の誘電率を有する誘電体膜上に所定の仕事関数を有する金属膜を積層させる態様でゲート電極部を形成する。ゲート電極部の側面を覆うように所定のオフセット絶縁膜を形成する。ゲート電極部の側面上に位置するオフセット絶縁膜の部分をオフセットスペーサとし、そのオフセットスペーサをマスクとして所定の導電型の不純物を導入することにより、所定の領域にエクステンション領域を形成する。オフセット絶縁膜を形成する工程は、半導体基板を所定のチャンバー内に配置し、チャンバー内にモノシラン（ＳｉＨ4）を導入して半導体基板をモノシラン（ＳｉＨ4）に晒すことにより、半導体基板にモノシランを吸着させる第１ステップと、チャンバー内に残留するモノシラン（ＳｉＨ4）を排気する第２ステップと、チャンバー内に亜酸化窒素（Ｎ2Ｏ）を導入し、亜酸化窒素をプラズマ化して半導体基板を亜酸化窒素プラズマに晒すことにより、半導体基板に吸着したモノシラン（ＳｉＨ4）を酸化させる第３ステップとを１サイクルとして、そのサイクルを繰り返すことにより所定の膜厚のシリコン酸化膜を形成する工程を備えている。
本発明に係る他の半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面における所定の領域に、所定の誘電率を有する誘電体膜上に所定の仕事関数を有する金属膜を積層させる態様でゲート電極部を形成する。ゲート電極部の側面を覆うように所定のオフセット絶縁膜を形成する。ゲート電極部の側面上に位置するオフセット絶縁膜の部分をオフセットスペーサとし、そのオフセットスペーサをマスクとして所定の導電型の不純物を導入することにより、所定の領域にエクステンション領域を形成する。オフセット絶縁膜を形成する工程は、半導体基板を所定のチャンバー内に配置し、チャンバー内に炭素の前駆体としてトリメチルシラン（Ｓｉ（ＣＨ3）3Ｈ）およびテトラメチルシラン（Ｓｉ（ＣＨ3）4）のいずれかを導入して半導体基板を前駆体に晒すことにより、半導体基板に前駆体を吸着させる第１ステップと、チャンバー内に残留する前駆体を排気する第２ステップと、チャンバー内に亜酸化窒素（Ｎ2Ｏ）を導入し、亜酸化窒素をプラズマ化して半導体基板を亜酸化窒素プラズマに晒すことにより、半導体基板に吸着した前駆体を酸化させる第３ステップとを１サイクルとして、そのサイクルを繰り返すことにより所定の膜厚の炭素を添加したシリコン酸化膜を形成する工程を備えている。
本発明に係る一の半導体装置の製造方法によれば、オフセットスペーサとなるシリコン酸化膜を、２００℃程度の温度条件のもとで形成することができ、ゲート電極部の金属膜が酸化されてしまうのを防止することができる。しかも、シリコン酸化膜として、シリコン酸化膜中の水素原子の量が低減された、良質なシリコン酸化膜を形成することができる。また、サイクル数を変えることによってシリコン酸化膜の膜厚を精密に制御することができる。
本発明に係る一の半導体装置の製造方法によれば、オフセットスペーサとなる炭素を添加したシリコン酸化膜を、２００℃程度の温度条件のもとで形成することができ、ゲート電極部の金属膜が酸化されてしまうのを防止することができる。しかも、炭素を添加したシリコン酸化膜として、膜中の水素原子の量が低減された、炭素を添加した良質なシリコン酸化膜を形成することができる。また、サイクル数を変えることによって、炭素を添加したシリコン酸化膜の膜厚を精密に制御することができる。
本発明の実施の形態１に係る半導体装置の製造方法の各ステップを示す図である。 同実施の形態において、ステップ１の工程を示す断面図である。 同実施の形態において、ステップ１における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態において、ステップ２の工程を示す断面図である。 同実施の形態において、ステップ２における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態において、ステップ３の工程を示す断面図である。 同実施の形態において、ステップ３における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態において、シリコン酸化膜の膜厚とサイクル数との関係を示すグラフである。 同実施の形態において、昇温脱ガス分析装置による水素脱ガスのスペクトルを示す図である。 本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図１１に示す工程のステップ１における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態の形態において、図１１に示す工程のステップ２における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態の形態において、図１１に示す工程のステップ３における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態の形態において、図１１に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図１５に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図１６に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図１７に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図１８に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図１９に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図２０に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図２１に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図２２に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図２３に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図２４に示す工程の後に行われる工程を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造方法の各ステップを示す図である。 同実施の形態において、ステップ１の工程を示す断面図である。 同実施の形態において、ステップ１における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態において、ステップ２の工程を示す断面図である。 同実施の形態において、ステップ２における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態において、ステップ３の工程を示す断面図である。 同実施の形態において、ステップ３における半導体基板の表面の様子を示す部分拡大断面図である。 本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態の形態において、図３３に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図３４に示す工程のステップ１における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態の形態において、図３４に示す工程のステップ２における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態の形態において、図３４に示す工程のステップ３における半導体基板の表面の様子を示す部分拡大断面図である。 同実施の形態の形態において、図３４に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図３８に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図３９に示す工程の後に行われる工程を示す断面図である。 同実施の形態の形態において、図４０に示す工程の後に行われる工程を示す断面図である。
実施の形態１
ここでは、一般的な平行平板型のプラズマＣＶＤ装置を用いて、低温度のもとでシリコン酸化（ＳｉＯ）膜を形成するための製造方法について説明する。図１に示すように、シリコン酸化膜は、３つのステップを１つのサイクルとして、このサイクルを所定回数繰り返すことによって形成される。まず、ステップ１では、半導体基板がモノシラン（ＳｉＨ4）に暴露される。次に、ステップ２では、残存するモノシラン（ＳｉＨ4）が排気される。そして、ステップ３では、半導体基板が亜酸化窒素プラズマに晒される。
各ステップについて、さらに詳しく説明する。図２に示すように、まず、半導体基板６３がプラズマＣＶＤ装置のチャンバー６１内に搬入される。ステップ１では、チャンバー６１内に設けられたヒータ（図示せず）の温度が約２００℃に設定される。そのチャンバー６１内に、キャリアガスとして亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）で希釈したモノシラン（ＳｉＨ4）を導入（矢印７１）して、約２〜１０秒程度、半導体基板６３をモノシラン（ＳｉＨ4）に晒す。このとき、図３に示すように、モノシラン（ＳｉＨ4）が下地（半導体基板６３）のダングリングボンドに結合することにより、モノシラン（ＳｉＨ4）が下地（半導体基板６３）に吸着する。なお、図３は、図２に示す丸印Ａの部分を拡大したものである。
ガスの流量比の一例としては、たとえば、ＳｉＨ4：Ｎ2Ｏ：Ｈｅ＝１：３０：３００とされる。特に、モノシラン（ＳｉＨ4）の流量１に対して、Ｈｅの流量を３００〜５００程度に設定することで、チャンバー内にモノシラン（ＳｉＨ4）を均一に拡散させることができる。また、キャリアガスとしての亜酸化窒素（Ｎ2Ｏ）を省いてもよい。
次に、ステップ２では、図４に示すように、約１〜５秒程度、チャンバー６１内を排気することにより、チャンバー６１内に残存するモノシラン（ＳｉＨ4）がチャンバー６１の外へ送り出される（矢印７２）。このとき、図５に示すように、下地（半導体基板６３）に吸着したモノシラン（ＳｉＨ4）は、排気されずにそのまま残る。なお、図５は、図４に示す丸印Ａの部分を拡大したものである。また、このステップ２では、ヘリウム（Ｈｅ）と亜酸化窒素（Ｎ2Ｏ）については、これらを排気せずにチャンバー６１内に導入し続けたままでもよい。
次に、ステップ３では、図６に示すように、チャンバー６１内に亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）を導入（矢印７３）して亜酸化窒素プラズマを生成し、約１０秒程度、半導体基板６３を亜酸化窒素プラズマに晒す。このとき、ガスの流量比の一例としては、たとえば、Ｎ2Ｏの流量１に対して、Ｈｅの流量を５〜１０程度に設定する。また、ＲＦパワーを、たとえば、０．１〜１Ｗ／ｃｍ2程度に設定する。
図７に示すように、亜酸化窒素プラズマにより、亜酸化窒素は、窒素（Ｎ2）と酸素原子（Ｏ）に分解される。そして、下地（半導体基板６３）に吸着したモノシラン（ＳｉＨ4）の水素原子（Ｈ）が酸素原子（Ｏ）に置き換えられて、１層のＳｉＯ層が形成されることになる。このようにして形成されるシリコン酸化膜は、シリコン原子（Ｓｉ）に２つの酸素原子（Ｏ）が結合した態様のシリコン酸化膜というよりは、シリコン原子（Ｓｉ）に１つの酸素原子（Ｏ）が結合した態様のシリコン酸化膜として形成される確率が高いことから、この明細書では「ＳｉＯ膜」と表記することにする。なお、図７は、図６に示す丸印Ａの部分を拡大したものである。
以下、ステップ１〜３を１サイクルとして、必要とされる膜厚が得られるまでこのサイクルを繰り返すことで、所望のシリコン酸化膜が形成されることになる。所望のシリコン酸化膜が形成された半導体基板６３は、チャンバー６１から取り出される。
上述した製造方法では、サイクルごとにモノシランの単分子層が形成され、そして、その単分子層が酸化されてシリコン酸化膜が１層ずつ形成されることから、ＡＬＤ（Atomic Layer Deposition）法と称される。ここで、発明者らによって測定されたシリコン酸化膜の膜厚とサイクル数との関係を示すグラフを図８に示す。横軸はサイクル数であり、縦軸はシリコン酸化膜の膜厚である。
図８に示すように、シリコン酸化膜の膜厚は、サイクル数に比例していることがわかる。このことは、各サイクルにおいて下地に吸着したモノシラン（ＳｉＨ4）が亜酸化窒素プラズマによって酸化される量が一定であることを意味する。グラフの傾きから、１サイクルにおいて形成されるシリコン酸化膜の膜厚は、約０．１３ｎｍと見積もられる。したがって、上述した製造方法では、サイクル数を変えることによってシリコン酸化膜の膜厚を精密に制御することができることが判明した。
また、上述した製造方法では、下地（半導体基板６３）に吸着したモノシラン（ＳｉＨ4）が亜酸化窒素プラズマによって酸化される際に、モノシラン（ＳｉＨ4）の水素原子（Ｈ）が、酸素（Ｏ）ラジカルによって水（Ｈ2Ｏ）として取り除かれることになる。これにより、シリコン酸化膜中に取り込まれる水素原子（Ｈ）の量を減らすことができる。
ここで、発明者らによって、昇温脱ガス分析装置（ＴＤＳ：Thermal Desorption Spectroscopy）を用いて測定された水素脱ガスのスペクトルを図９に示す。横軸は温度であり、縦軸は水素の量に相当する。実線のグラフ（グラフＡ）は、上述した製造方法によって形成されたシリコン酸化膜の水素脱ガススペクトルを示し、点線のグラフ（グラフＢ）は、従来のプラズマＣＶＤ法によって形成されたシリコン酸化膜の水素脱ガススペクトルを示す。
図９に示すように、グラフＢでは、温度４００〜５００℃にかけて水素の脱ガス量が増えているのに対して、グラフＡでは、水素の脱ガス量が少ないことがわかる。これは、シリコン酸化膜中に取り込まれる水素原子（Ｈ）の量が減少することで、結果的に、水素ガスとして脱離する量が減少するためであると考えられる。したがって、上述した製造方法では、水素（原子）の含有量の少ない、膜として良質なシリコン酸化膜を形成できることが判明した。
さらに、上述した製造方法では、そのような良質なシリコン酸化膜を、２００℃程度の比較的低い温度のもとで形成することができる。ＭＯＳトランジスタのゲート電極部として、Ｈｉｇｈ−ｋ膜および金属膜を適用したゲート電極部では、オフセットスペーサとしてシリコン酸化膜を形成する際の成膜温度が高い場合には、ゲート電極部の金属膜が酸化されてしまい、抵抗がばらつくなどして電流駆動能力などのＭＯＳトランジスタの特性を劣化させることになる。
そこで、このようなオフセットスペーサとなるシリコン酸化膜を、上述した２００℃程度の温度条件のもとで形成することで、ゲート電極部の金属膜が酸化されてしまうのを防止することができ、また、シリコン酸化膜中に含まれる物質の熱拡散を抑制することができる。その結果、電流駆動能力等のＭＯＳトランジスタ特性を向上させることができる。
実施の形態２
ここでは、前述したシリコン酸化膜（ＳｉＯ膜）の形成手法を、ＭＯＳトランジスタのオフセットスペーサの形成に適用する場合について説明する。
まず、図１０に示すように、半導体基板１におけるｎＭＯＳ領域Ｒ１では、界面層（Inter Layer）３ａ上に、所定の誘電率を有するＨｉｇｈ−ｋ膜５ａ、所定の仕事関数を有する金属膜７ａおよびポリシリコン膜９ａを積層させる態様で、ｎチャネル型ＭＯＳトランジスタのゲート電極部１１ａが形成される。一方、半導体基板１におけるｐＭＯＳ領域Ｒ２では、界面層３ｂ上に、所定の誘電率を有するＨｉｇｈ−ｋ膜５ｂ、所定の仕事関数を有する金属膜７ｂおよびポリシリコン膜９ｂを積層させる態様で、ｐチャネル型ＭＯＳトランジスタのゲート電極部１１ｂが形成される。
ここで、界面層３ａ，３ｂとしては、たとえば、ＳｉＯあるいはＳｉＯＮ等の膜が用いられ、Ｈｉｇｈ−ｋ膜５ａ，５ｂとしては、たとえば、ＨｆＳｉＯＮ、ＨｆＯＮあるいはＨｆＯ2等のハフニウム系のＨｉｇｈ−ｋ膜が適用される。また、ｎＭＯＳ領域Ｒ１のＨｉｇｈ−ｋ膜５ａの上には、ｎチャネル型ＭＯＳトランジスタのしきい値電圧を調整するために、ＬａＯあるいはＬａ等のキャップ膜（図示せず）が形成される。ｐＭＯＳ領域Ｒ２のＨｉｇｈ−ｋ膜５ｂの上には、ｐチャネル型ＭＯＳトランジスタのしきい値電圧を調整するために、ＡｌＯあるいはＡｌ等のキャップ膜（図示せず）が形成される。
また、金属膜の材料として、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）等の遷移金属や、チタンナイトライド（ＴｉＮ）等の窒化金属が適用される。ｎチャネル型ＭＯＳトランジスタのしきい値電圧とｐチャネル型ＭＯＳトランジスタのしきい値電圧を調整するために、金属膜７ａと金属膜７ｂとで異なる材料が適用される。
こうして、ゲート電極部１１ａ，１１ｂがパターニングされた後、図１１に示すように、ゲート電極部１１ａ，１１ｂを覆うように、半導体基板１上に膜厚約数ｎｍ程度のシリコン酸化膜１３が形成される。このとき、前述した形成方法によってシリコン酸化膜１３が形成される。
図１２に示すように、ゲート電極部１１ａ，１１ｂが形成された半導体基板１は、たとえば平行平板型のプラズマＣＶＤ装置のチャンバー６１内に搬入される。チャンバー６１内のヒータ（図示せず）の温度が約２００℃に設定される。そのチャンバー６１内に、キャリアガスとして亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）で希釈したモノシラン（ＳｉＨ4）を導入して、約２〜１０秒程度、半導体基板１をモノシランに晒す（ステップ１）。
このとき、モノシラン（ＳｉＨ4）が半導体基板１（ゲート電極部１１ａ，１１ｂ）の表面のダングリングボンドに結合することにより、モノシラン（ＳｉＨ4）が半導体基板１に吸着する。また、前述したように、各ガスを所定の流量比に設定することで、モノシラン（ＳｉＨ4）をチャンバー６１内に均一に拡散させることができる。
次に、図１３に示すように、約１〜５秒程度、チャンバー６１内を排気することにより、チャンバー６１内に残存するモノシラン（ＳｉＨ4）等がチャンバー６１の外へ送り出される（ステップ２）。このとき、半導体基板１に吸着したモノシラン（ＳｉＨ4）は、排気されずにそのまま残る。なお、このステップ２では、ヘリウム（Ｈｅ）と亜酸化窒素（Ｎ2Ｏ）については、これらを排気せずにチャンバー６１内に導入し続けたままでもよい。
次に、図１４に示すように、チャンバー６１内に亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）を導入して亜酸化窒素プラズマを生成し、約１０秒程度、半導体基板１を亜酸化窒素プラズマに晒す（ステップ３）。各ガスの流量比やＲＦパワーとしては、前述した条件が採用される。亜酸化窒素プラズマにより、亜酸化窒素は、窒素（Ｎ2）と酸素原子（Ｏ）に分解される。そして、半導体基板１に吸着したモノシラン（ＳｉＨ4）の水素原子（Ｈ）が酸素原子（Ｏ）に置き換えられて、１層のＳｉＯ層（膜）が形成される。
以下、ステップ１〜３を１サイクルとして、必要とされる膜厚が得られるまでこのサイクルを繰り返すことで、ゲート電極部１１ａ，１１ｂを覆うように半導体基板１上に所望の厚さのシリコン酸化膜１３（図１１参照）が形成される。このとき、シリコン酸化膜１３では、ゲート電極部１１ａ，１１ｂの側面を覆う部分の膜厚ｔ１は、半導体基板１の上面を覆う部分の膜厚ｔ２よりも薄くなる。ゲート電極部１１ａ，１１ｂの側面を覆うシリコン酸化膜１３の部分の膜厚がより薄いことで、エクステンション注入を行う際に、注入の制御性を高めることができ、さらに、後の工程において、ゲート電極部間の埋め込みを有利にすることができる。一方、半導体基板１の上面を覆うシリコン酸化膜１３の部分の膜厚がより厚いことで、エクステンション注入を行う際の注入ダメージを軽減することができる。こうして形成されるシリコン酸化膜１３のうち、ゲート電極部１１ａを覆うシリコン酸化膜をシリコン酸化膜１３ａとし、ゲート電極部１１ｂを覆うシリコン酸化膜をシリコン酸化膜１３ｂとする。
次に、図１５に示すように、ｎＭＯＳ領域Ｒ１を露出し、ｐＭＯＳ領域Ｒ２を覆う態様でレジストパターン５１が形成される。ｎＭＯＳ領域Ｒ１では、シリコン酸化膜１３ａのうち、ゲート電極部１１ａの側面上に位置するシリコン酸化膜１３ａの部分がオフセットスペーサとなる。
次に、そのシリコン酸化膜１３ａの部分からなるオフセットスペーサ等をマスクとして、たとえば、ヒ素（Ａｓ）あるいはリン（Ｐ）等のｎ型の不純物イオンを注入（矢印）することにより、半導体基板１の表面から所定の深さにわたりｎ型のエクステンション注入領域４３ａが形成される。その後、酸素プラズマ雰囲気中においてアッシング処理を施すことにより、レジストパターン５１が除去される。
次に、図１６に示すように、シリコン酸化膜１３を覆うように、さらに、シリコン酸化膜１５が形成される。このシリコン酸化膜１５も、前述した形成方法によって形成されることが好ましい。シリコン酸化膜１３を形成する場合と同様に、ステップ１〜３を１サイクルとして、必要とされる膜厚が得られるまでこのサイクルを繰り返すことにより、所望の膜厚のシリコン酸化膜１５が形成される。このとき、シリコン酸化膜１３と同様に、シリコン酸化膜１４では、ゲート電極部１１ａ，１１ｂの側面を覆う部分の膜厚は、半導体基板１の上面を覆う部分の膜厚よりも薄くなる。これにより、注入の制御性やゲート電極部間の埋め込み特性を向上させることができるとともに、注入ダメージを低減することができる。こうして形成されるシリコン酸化膜１５のうち、ゲート電極部１１ａを覆うシリコン酸化膜をシリコン酸化膜１５ａとし、ゲート電極部１１ｂを覆うシリコン酸化膜をシリコン酸化膜１５ｂとする。
次に、図１７に示すように、ｎＭＯＳ領域Ｒ１を覆い、ｐＭＯＳ領域Ｒ２を露出する態様でレジストパターン５２が形成される。ｐＭＯＳ領域Ｒ２では、シリコン酸化膜１３ｂ、１５ｂのうち、ゲート電極部１１ｂの側面上に位置するシリコン酸化膜１３ｂ、１５ｂの部分がオフセットスペーサとなる。
次に、そのシリコン酸化膜１３ｂ、１５ｂの部分からなるオフセットスペーサ等をマスクとして、たとえば、フッ化ボロン（ＢＦ2）、ボロン（Ｂ）あるいはインジウム（Ｉｎ）等のｐ型の不純物イオンを注入（矢印）することにより、半導体基板１の表面から所定の深さにわたりｐ型のエクステンション注入領域４３ｂが形成される。その後、酸素プラズマ雰囲気中においてアッシング処理を施すことにより、レジストパターン５２が除去される。
次に、図１８に示すように、ゲート電極部１１ａ，１１ｂを覆うように、半導体基板１上に絶縁膜１７が形成される。この絶縁膜１７としては、シリコン酸化膜、または、シリコン窒化膜、あるいは、それらの積層膜から形成されることが好ましい。次に、図１９に示すように、絶縁膜１７に異方性エッチングを施すことにより、ゲート電極部１１ａの側面上にサイドウォール絶縁膜１７ａが形成されるとともに、ゲート電極部１１ｂの側面上にサイドウォール絶縁膜１７ｂが形成される。
次に、ｎＭＯＳ領域Ｒ１を露出し、ｐＭＯＳ領域Ｒ２を覆う態様でレジストパターン（図示せず）が形成され、そのレジストパターンと、サイドウォール絶縁膜１７ａ等をマスクとして、たとえば、ヒ素（Ａｓ）あるいはリン（Ｐ）等のｎ型の不純物イオンを注入（矢印）することにより、ｎＭＯＳ領域Ｒ１では、半導体基板１の表面から所定の深さにわたりｎ型のソース・ドレイン注入領域（図示せず）が形成される。
一方、ｎＭＯＳ領域Ｒ１を覆い、ｐＭＯＳ領域Ｒ２を露出する態様でレジストパターン（図示せず）が形成され、そのレジストパターンと、サイドウォール絶縁膜１７ｂ等をマスクとして、たとえば、フッ化ボロン（ＢＦ2）、ボロン（Ｂ）あるいはインジウム（Ｉｎ）等のｐ型の不純物イオンを注入（矢印）することにより、ｐＭＯＳ領域Ｒ２では、半導体基板１の表面から所定の深さにわたりｐ型のソース・ドレイン注入領域（図示せず）が形成される。
次に、所定の熱処理を施して、エクステンション注入領域４３ａ，４３ｂおよびソース・ドレイン注入領域に注入された不純物イオンを熱拡散させることによって、図２０に示すように、ｎＭＯＳ領域Ｒ１では、エクステンション領域４４ａおよびソース・ドレイン領域４５ａが形成される。一方、ｐＭＯＳ領域Ｒ２では、エクステンション領域４４ｂおよびソース・ドレイン領域４５ｂが形成される。
その後、サリサイドプロセスにより、図２１に示すように、ゲート電極部１１ａ，１１ｂにおけるポリシリコン膜９ａ，９ｂの表面とその近傍の領域に金属シリサイド層１９ａ，１９ｂが形成され、ソース・ドレイン領域４５ａ，４５ｂの表面とその近傍の領域に金属シリサイド層２１ａ，２１ｂが形成される。このとき、金属シリサイド層１９ａ，１９ｂ，２１ａ，２１ｂの材料として、たとえば、ＮｉＳｉやＮｉＰｔＳｉが用いられる。こうして、ｎチャネル型ＭＯＳトランジスタＴ１とｐチャネル型ＭＯＳトランジスタＴ２の主要部分が形成される。
次に、図２２に示すように、ＭＯＳトランジスタＴ１，Ｔ２を覆うように、半導体基板１上に所定の応力を有するシリコン窒化膜からなるストレッサー膜２３ａ，２３ｂが形成される。このストレッサー膜２３ａ，２３ｂは、局所的な歪をＭＯＳトランジスタのチャネルが形成される領域に与えることによって、キャリアの移動度を上げるために形成される。次に、図２３に示すように、そのストレッサー膜２３ａ，２３ｂを覆うように、半導体基板１上にシリコン酸化膜等からなる層間絶縁膜２５が形成される。
次に、図２４に示すように、ゲート電極部１１ａの金属シリサイド層１９ａに電気的に接続されるプラグ２７ａ、ゲート電極部１１ｂの金属シリサイド層１９ｂに電気的に接続されるプラグ２７およびソース・ドレイン領域４５ｂの金属シリサイド層２１ｂに電気的に接続されるプラグ２７ｃが形成される。
次に、図２５に示すように、層間絶縁膜２５上にライナー膜２９ａ，２９ｂが形成される。そのライナー膜２９ａ，２９ｂ上に、誘電率の比較的低いＬｏｗ−ｋ膜３１ａ，３１ｂが形成される。そのＬｏｗ−ｋ膜３１ａ等にプラグ２７ａを露出する配線溝が形成される。また、Ｌｏｗ−ｋ膜３１ｂ等にプラグ２７ｂを露出する配線溝と、プラグ２７ｃを露出する配線溝が形成される。次に、これらの配線溝に銅配線３３ａ，３３ｂ，３３ｃが形成される。こうして、半導体装置の主要部分が形成されることになる。
上述した半導体装置の製造方法では、ＡＬＤ法により、ｎ（ｐ）チャネル型のＭＯＳトランジスタにおいてオフセットスペーサとなるシリコン酸化膜１３，１５を、２００℃程度の温度条件のもとで形成することで、ゲート電極部１１ａ，１１ｂの金属膜９ａ，９ｂが酸化されてしまうのを防止することができる。しかも、シリコン酸化膜として、シリコン酸化膜中の水素原子の量が、一般的なプラズマＣＶＤ法によって形成されるシリコン酸化膜中の水素原子の量と比較して低減された、良質なシリコン酸化膜１３，１５を形成することができる。
また、サイクル数を変えることによってシリコン酸化膜の膜厚を精密に制御することができ、数ｎｍ程度の比較的薄いシリコン酸化膜１３，１５を精度よく形成することができる。所望の膜厚のシリコン酸化膜１３，１５が形成されることで、これをマスクとして不純物イオンを注入することによって、所望のエクステンション領域を確実に形成することができる。これらの結果、電流駆動能力等のＭＯＳトランジスタ特性を向上させることができる。
なお、上述した製造方法では、ＭＯＳトランジスタのオフセットスペーサとして、ｎチャネル型のＭＯＳトランジスタとｐチャネル型のＭＯＳトランジスタの双方について、シリコン酸化膜を形成する場合を例に挙げて説明した。特に、２層目のオフセットスペーサとなるｐチャネル型のＭＯＳトランジスタのオフセットスペーサとしては、シリコン酸化膜の代わりにシリコン窒化膜を形成するようにしてもよい。
この場合には、シリコン窒化膜は、熱ＣＶＤ法により、たとえば、ジクロルシラン（ＳｉＨ2Ｃｌ2）とアンモニア（ＮＨ3）とを反応させることにより、また、ヘキサクロロジシラン（ＨＣＤ）とアンモニア（ＮＨ3）とを反応させることにより、あるいは、モノシランとアンモニア（ＮＨ3）を反応させることにより形成することができる。
また、シリコン酸化膜１３，１５を形成する装置として、平行平板型のプラズマＣＶＤ装置を例に挙げて説明したが、ステップ１〜３を実現することができる装置であれば、プラズマＣＶＤ装置に限られない。
実施の形態３
ここでは、一般的な平行平板型のプラズマＣＶＤ装置を用いて、低温度のもとで炭素を添加したシリコン酸化（ＳｉＣＯ）膜を形成するための製造方法について説明する。図２６に示すように、炭素を添加したシリコン酸化膜は、３つのステップを１つのサイクルとして、このサイクルを所定回数繰り返すことによって形成される。まず、ステップ１では、半導体基板がトリメチルシラン（Ｓｉ（ＣＨ3）3Ｈ、以下、「ＴＭＳ」と記す。）に暴露される。次に、ステップ２では、残存するトリメチルシラン（ＴＭＳ）が排気される。そして、ステップ３では、半導体基板が亜酸化窒素プラズマに晒される。
各ステップについて、さらに詳しく説明する。図２７に示すように、まず、半導体基板６３がプラズマＣＶＤ装置のチャンバー６１内に搬入される。ステップ１では、チャンバー６１内に設けられたヒータの温度が約２００℃に設定される。そのチャンバー６１内に、キャリアガスとして亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）で希釈したトリメチルシラン（ＴＭＳ）を導入（矢印７４）して、約２〜１０秒程度、半導体基板６３をトリメチルシラン（ＴＭＳ）に晒す。このとき、図２８に示すように、トリメチルシラン（ＴＭＳ）が下地（半導体基板６３）のダングリングボンドに結合することにより、トリメチルシラン（ＴＭＳ）が下地（半導体基板６３）に吸着する。なお、図２８は、図２７に示す丸印Ａの部分を拡大したものである。
ガスの流量比の一例としては、たとえば、ＴＭＳ：Ｎ2Ｏ：Ｈｅ＝１：３０：３００とされる。特に、トリメチルシラン（ＴＭＳ）の流量１に対して、Ｈｅの流量を３００〜５００程度に設定することで、チャンバー６１内にトリメチルシラン（ＴＭＳ）を均一に拡散させることができる。
次に、ステップ２では、図２９に示すように、約１〜５秒程度、チャンバー６１内を排気することにより、チャンバー６１内に残存するトリメチルシラン（ＴＭＳ）がチャンバー６１の外へ送り出される（矢印７５）。このとき、図３０に示すように、下地（半導体基板６３）に吸着したトリメチルシラン（ＴＭＳ）は、排気されずにそのまま残る。なお、図３０は、図２９に示す丸印Ａの部分を拡大したものである。また、このステップ２では、ヘリウム（Ｈｅ）と亜酸化窒素（Ｎ2Ｏ）については、これらを排気せずにチャンバー６１内に導入し続けたままでもよい。
次に、ステップ３では、図３１に示すように、チャンバー６１内に亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）を導入（矢印７６）して亜酸化窒素プラズマを生成し、約１０秒程度、半導体基板６３を亜酸化窒素プラズマに晒す。このとき、ガスの流量比の一例としては、たとえば、Ｎ2Ｏの流量１に対して、Ｈｅの流量を５〜１０程度に設定する。また、ＲＦパワーを、たとえば、０．１〜１Ｗ／ｃｍ2程度に設定する。
図３２に示すように、亜酸化窒素プラズマにより、亜酸化窒素は、窒素（Ｎ2）と酸素原子（Ｏ）に分解される。そして、下地（半導体基板６３）に吸着したトリメチルシラン（ＴＭＳ）の水素原子（Ｈ）またはメチル基（ＣＨ3）が酸素原子（Ｏ）に置き換えられて、１層のＳｉＣＯ層が形成されることになる。なお、図３２は、図３１に示す丸印Ａの部分を拡大したものである。
以下、ステップ１〜３を１サイクルとして、必要とされる膜厚が得られるまでこのサイクルを繰り返すことで、所望の炭素を添加したシリコン酸化膜が形成されることになる。所望の炭素を添加したシリコン酸化膜が形成された半導体基板６３は、チャンバー６１から取り出される。
上述した製造方法では、サイクルごとにトリメチルシラン（ＴＭＳ）の単分子層が形成され、そして、その単分子層が酸化されて炭素を添加したシリコン酸化膜が１層ずつ形成される。これにより、サイクル数を変えることによってシリコン酸化膜の膜厚を精密に制御することができる。
また、下地（半導体基板６３）に吸着したトリメチルシラン（ＴＭＳ）が亜酸化窒素プラズマによって酸化される際に、トリメチルシラン（ＴＭＳ）の水素原子（Ｈ）等が、酸素（Ｏ）ラジカルによって水（Ｈ2Ｏ）として取り除くことができ、炭素を添加したシリコン酸化膜中に取り込まれる水素原子（Ｈ）の量が低減された、炭素を添加した良質なシリコン酸化膜を形成することができる。
しかも、そのような炭素を添加した良質なシリコン酸化膜を、２００℃程度の比較的低い温度のもとで形成することができ、たとえば、Ｈｉｇｈ−ｋ膜および金属膜を適用したゲート電極部を有するＭＯＳトランジスタのオフセットスペーサとして、この炭素を添加したシリコン酸化膜を形成することで、ゲート電極部の金属膜が酸化されてしまうのを防止することができる。その結果、電流駆動能力等のＭＯＳトランジスタ特性を向上させることができる。
なお、上述した製造方法では、炭素の供給源（前駆体）としてトリメチルシラン（ＴＭＳ）を例に挙げて説明したが、トリメチルシラン（ＴＭＳ）の他に、テトラメチルシラン（Ｓｉ（ＣＨ3）4、以下、「４ＭＳ」と記す。）を適用することも可能である。テトラメチルシラン（４ＭＳ）を適用する場合における、他のキャリアガスとのガス流量比などの条件は、トリメチルシラン（ＴＭＳ）を適用する場合における条件と実質的に同じ条件に設定される。
実施の形態４
ここでは、前述した炭素を添加したシリコン酸化膜の形成手法を、ＭＯＳトランジスタのオフセットスペーサの形成に適用する場合について説明する。
まず、図１０に示す工程と同様の工程を経て、図３３に示すように、半導体基板１におけるｎＭＯＳ領域Ｒ１では、界面層３ａ上に、所定の誘電率を有するＨｉｇｈ−ｋ膜５ａ、所定の仕事関数を有する金属膜７ａおよびポリシリコン膜９ａを積層させる態様で、ｎチャネル型ＭＯＳトランジスタのゲート電極部１１ａが形成される。一方、半導体基板１におけるｐＭＯＳ領域Ｒ２では、界面層３ｂ上に、所定の誘電率を有するＨｉｇｈ−ｋ膜５ｂ、所定の仕事関数を有する金属膜７ｂおよびポリシリコン膜９ｂを積層させる態様で、ｐチャネル型ＭＯＳトランジスタのゲート電極部１１ｂが形成される。
次に、図３４に示すように、ゲート電極部１１ａ，１１ｂを覆うように、半導体基板１上に膜厚約数ｎｍ程度の炭素を添加したシリコン酸化膜１４が形成される。このとき、前述した形成方法によって炭素を添加したシリコン酸化膜１４が形成される。
図３５に示すように、ゲート電極部１１ａ，１１ｂが形成された半導体基板１は、たとえば平行平板型のプラズマＣＶＤ装置のチャンバー６１内に搬入される。チャンバー６１内のヒータ（図示せず）の温度が約２００℃に設定される。そのチャンバー６１内に、キャリアガスとして亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）で希釈した、炭素の前駆体としてトリメチルシラン（ＴＭＳ）を導入して、約２〜１０秒程度、半導体基板１をトリメチルシラン（ＴＭＳ）に晒す（ステップ１）。
このとき、トリメチルシラン（ＴＭＳ）が半導体基板１（ゲート電極部１１ａ，１１ｂ）の表面のダングリングボンドに結合することにより、トリメチルシラン（ＴＭＳ）が半導体基板１に吸着する。また、前述したように、各ガスを所定の流量比に設定することで、トリメチルシラン（ＴＭＳ）をチャンバー６１内に均一に拡散させることができる。
次に、図３６に示すように、約１〜５秒程度、チャンバー６１内を排気することにより、チャンバー６１内に残存するトリメチルシラン（ＴＭＳ）等がチャンバー６１の外へ送り出される（ステップ２）。このとき、半導体基板１に吸着したトリメチルシラン（ＴＭＳ）は、排気されずにそのまま残る。なお、このステップ２では、ヘリウム（Ｈｅ）と亜酸化窒素（Ｎ2Ｏ）については、これらを排気せずにチャンバー６１内に導入し続けたままでもよい。
次に、図３７に示すように、チャンバー６１内に亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）を導入して亜酸化窒素プラズマを生成し、約１０秒程度、半導体基板１を亜酸化窒素プラズマに晒す（ステップ３）。各ガスの流量比やＲＦパワーとしては、前述した条件が採用される。亜酸化窒素プラズマにより、亜酸化窒素は、窒素（Ｎ2）と酸素原子（Ｏ）に分解される。そして、半導体基板１に吸着したトリメチルシラン（ＴＭＳ）の水素原子（Ｈ）またはメチル基（ＣＨ3）が酸素原子（Ｏ）に置き換えられて、１層のＳｉＣＯ層が形成される。
以下、ステップ１〜３を１サイクルとして、必要とされる膜厚が得られるまでこのサイクルを繰り返すことで、ゲート電極部１１ａ，１１ｂを覆うように半導体基板１上に所望の厚さの、炭素を添加したシリコン酸化膜１４（図３４参照）が形成される。このとき、炭素を添加したシリコン酸化膜１４では、ゲート電極部１１ａ，１１ｂの側面を覆う部分の膜厚ｔ１は、半導体基板１の上面を覆う部分の膜厚ｔ２よりも薄くなる。ゲート電極部１１ａ，１１ｂの側面を覆う炭素を添加したシリコン酸化膜１４の部分の膜厚がより薄いことで、エクステンション注入を行う際に、注入の制御性を高めることができ、さらに、後の工程において、ゲート電極部間の埋め込みを有利にすることができる。一方、半導体基板１の上面を覆う炭素を添加したシリコン酸化膜１４の部分の膜厚がより厚いことで、エクステンション注入を行う際の注入ダメージを軽減することができる。こうして形成される炭素を添加したシリコン酸化膜１４のうち、ゲート電極部１１ａを覆う部分を炭素を添加したシリコン酸化膜１４ａとし、ゲート電極部１１ｂを覆う部分を炭素を添加したシリコン酸化膜１４ｂとする。
次に、図３８に示すように、ｎＭＯＳ領域Ｒ１を露出し、ｐＭＯＳ領域Ｒ２を覆う態様でレジストパターン５１が形成される。ｎＭＯＳ領域Ｒ１では、シリコン酸化膜１４ａのうち、ゲート電極部１１ａの側面上に位置するシリコン酸化膜１４ａの部分がオフセットスペーサとなる。次に、そのシリコン酸化膜１４ａの部分からなるオフセットスペーサ等をマスクとして、たとえば、ヒ素（Ａｓ）あるいはリン（Ｐ）等のｎ型の不純物イオンを注入（矢印）することにより、半導体基板１の表面から所定の深さにわたりｎ型のエクステンション注入領域４３ａが形成される。その後、酸素プラズマ雰囲気中においてアッシング処理を施すことにより、レジストパターン５１が除去される。
次に、図３９に示すように、炭素を添加したシリコン酸化膜１４を覆うように、さらに、炭素を添加したシリコン酸化膜１６が形成される。この炭素を添加したシリコン酸化膜１６も、前述した形成方法によって形成されることが好ましい。炭素を添加したシリコン酸化膜１４を形成する場合と同様に、ステップ１〜３を１サイクルとして、必要とされる膜厚が得られるまでこのサイクルを繰り返すことにより、所望の膜厚の炭素を添加したシリコン酸化膜１６が形成される。このとき、炭素を添加したシリコン酸化膜１４と同様に、炭素を添加したシリコン酸化膜１６では、ゲート電極部１１ａ，１１ｂの側面を覆う部分の膜厚は、半導体基板１の上面を覆う部分の膜厚よりも薄くなる。これにより、注入の制御性やゲート電極部間の埋め込み特性を向上させることができるとともに、注入ダメージを低減することができる。こうして形成されるシリコン酸化膜１６のうち、ゲート電極部１１ａを覆うシリコン酸化膜をシリコン酸化膜１６ａとし、ゲート電極部１１ｂを覆うシリコン酸化膜をシリコン酸化膜１６ｂとする。
次に、図４０に示すように、ｎＭＯＳ領域Ｒ１を覆い、ｐＭＯＳ領域Ｒ２を露出する態様でレジストパターン５２が形成される。ｐＭＯＳ領域Ｒ２では、炭素を添加したシリコン酸化膜１４ｂ、１６ｂのうち、ゲート電極部１１ｂの側面上に位置する炭素を添加したシリコン酸化膜１４ｂ、１６ｂの部分がオフセットスペーサとなる。
次に、その炭素を添加したシリコン酸化膜１４ｂ、１６ｂの部分からなるオフセットスペーサ等をマスクとして、たとえば、フッ化ボロン（ＢＦ2）、ボロン（Ｂ）あるいはインジウム（Ｉｎ）等のｐ型の不純物イオンを注入（矢印）することにより、半導体基板１の表面から所定の深さにわたりｐ型のエクステンション注入領域４３ｂが形成される。その後、酸素プラズマ雰囲気中においてアッシング処理を施すことにより、レジストパターン５２が除去される。
次に、図１８および図１９に示す工程と同様の工程を経て、ゲート電極部１１ａの側面上にサイドウォール絶縁膜１７ａが形成されるとともに、ゲート電極部１１ｂの側面上にサイドウォール絶縁膜１７ｂが形成される（図４１参照）。次に、図２０に示す工程と同様の工程を経て、ｎＭＯＳ領域Ｒ１では、エクステンション領域４４ａおよびソース・ドレイン領域４５ａが形成される。一方、ｐＭＯＳ領域Ｒ２では、エクステンション領域４４ｂおよびソース・ドレイン領域４５ｂが形成される（図４１参照）。
次に、図２１に示す工程と同様の工程を経て、ゲート電極部１１ａ，１１ｂにおけるポリシリコン膜９ａ，９ｂの表面とその近傍の領域に金属シリサイド層１９ａ，１９ｂが形成され、ソース・ドレイン領域４５ａ，４５ｂの表面とその近傍の領域に金属シリサイド層２１ａ，２１ｂが形成される（図４１参照）。次に、図２２に示す工程と同様の工程を経て、ＭＯＳトランジスタＴ１，Ｔ２を覆うように、半導体基板１上に所定の応力を有するシリコン窒化膜からなるストレッサー膜２３ａ，２３ｂが形成される（図４１参照）。
次に、図２３に示す工程と同様の工程を経て、ストレッサー膜２３ａ，２３ｂを覆うように、半導体基板１上にシリコン酸化膜等からなる層間絶縁膜２５が形成される（図４１参照）。次に、図２４に示す工程と同様の工程を経て、ゲート電極部１１ａの金属シリサイド層１９ａに電気的に接続されるプラグ２７ａ、ゲート電極部１１ｂの金属シリサイド層１９ｂに電気的に接続されるプラグ２７およびソース・ドレイン領域４５ｂの金属シリサイド層２１ｂに電気的に接続されるプラグ２７ｃが形成される（図４１参照）。
次に、図２５に示す工程と同様の工程を経て、層間絶縁膜２５上にライナー膜２９ａ，２９ｂが形成される。そのライナー膜２９ａ，２９ｂ上に、誘電率の比較的低いＬｏｗ−ｋ膜３１ａ，３１ｂが形成される。そのＬｏｗ−ｋ膜３１ａ等にプラグ２７ａを露出する配線溝が形成される。また、Ｌｏｗ−ｋ膜３１ｂ等にプラグ２７ｂを露出する配線溝と、プラグ２７ｃを露出する配線溝が形成される。次に、これらの配線溝に銅配線３３ａ，３３ｂ，３３ｃが形成される。こうして、図４１に示すように、半導体装置の主要部分が形成されることになる。
上述した半導体装置の製造方法では、ＡＬＤ法により、ｎ（ｐ）チャネル型のＭＯＳトランジスタにおいてオフセットスペーサとなる炭素を添加したシリコン酸化膜１４，１６を、２００℃程度の温度条件のもとで形成することで、ゲート電極部１１ａ，１１ｂの金属膜９ａ，９ｂが酸化されてしまうのを防止することができる。しかも、炭素を添加したシリコン酸化膜として、炭素を添加したシリコン酸化膜中の水素原子の量が、一般的なプラズマＣＶＤ法によって形成される、炭素を添加したシリコン酸化膜中の水素原子の量と比較して低減された、炭素を添加した良質なシリコン酸化膜１３，１５を形成することができる。
また、サイクル数を変えることによって炭素を添加したシリコン酸化膜の膜厚を精密に制御することができ、数ｎｍ程度の比較的薄い炭素を添加したシリコン酸化膜１４，１６を精度よく形成することができる。所望の膜厚の炭素を添加したシリコン酸化膜１４，１６が形成されることで、これをマスクとして不純物イオンを注入することによって、所望のエクステンション領域を確実に形成することができる。
さらに、炭素を添加したシリコン酸化膜（ＳｉＯＣ膜）では、前述したシリコン酸化膜（ＳｉＯ膜）と比較して、同じ膜厚に対して誘電率が低い。オフセットスペーサとして、そのような炭素を添加したシリコン酸化膜１４，１５を、ＭＯＳトランジスタＴ１，Ｔ２のゲート電極部１１ａ，１１ｂに形成することで、ゲート電極部１１ａ，１１ｂとソース・ドレイン領域４５ａ，４５ｂとの間のフリンジ容量を低減することができる。これらの結果、電流駆動能力等のＭＯＳトランジスタ特性を向上させることができる。
なお、上述した製造方法では、ＭＯＳトランジスタのオフセットスペーサとして、ｎチャネル型のＭＯＳトランジスタとｐチャネル型のＭＯＳトランジスタの双方について、炭素を添加したシリコン酸化膜を形成する場合を例に挙げて説明した。特に、２層目のオフセットスペーサとなるｐチャネル型のＭＯＳトランジスタのオフセットスペーサとしては、すでに説明したように、炭素を添加したシリコン酸化膜の代わりにシリコン窒化膜を形成するようにしてもよい。
また、炭素を添加したシリコン酸化膜１４，１６を形成する装置として、平行平板型のプラズマＣＶＤ装置を例に挙げて説明したが、ステップ１〜３を実現することができる装置であれば、プラズマＣＶＤ装置に限られない。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、Ｈｉｇｈ−ｋ膜と金属膜を積層させたゲート電極部のオフセットスペーサとして有効に利用される。
１ 半導体基板、Ｒ１ ｎＭＯＳ領域、Ｒ２ ｐＭＯＳ領域、３ａ，３ｂ 界面層、５ａ，５ｂ Ｈｉｇｈ−ｋ膜、７ａ，７ｂ 金属膜、９ａ，９ｂ ポリシリコン膜、１１ａ，１１ｂ ゲート電極部、１３，１３ａ，１３ｂ シリコン酸化膜、１４，１４ａ，１４ｂ 炭素を添加したシリコン酸化膜、１５，１５ａ，１５ｂ シリコン酸化膜、１６，１６ａ，１６ｂ 炭素を添加したシリコン酸化膜、１７ 絶縁膜、１７ａ，１７ｂ サイドウォール絶縁膜、１９ａ，１９ｂ 金属シリサイド層、２１ａ，２１ｂ 金属シリサイド層、２３ａ，２３ｂ ストレッサー膜、２５ 層間絶縁膜、２７ａ，２７ｂ，２７ｃ コンタクトプラグ、２９ａ，２９ｂ ライナー膜、３１ａ，３１ｂ Ｌｏｗ−ｋ膜、３３ａ，３３ｂ，３３ｃ 銅配線、４３ａ，４３ｂ エクステンション注入領域、４４ａ，４４ｂ エクステンション領域、４５ａ，４５ｂ ソース・ドレイン領域、５１ レジストパターン、５２ レジストパターン、６１ チャンバー、６３ 半導体基板、６５ Ｎ2Ｏプラズマ、７１〜７６ 矢印。

Claims (10)

  1. 半導体基板の主表面における所定の領域に、所定の誘電率を有する誘電体膜上に所定の仕事関数を有する金属膜を積層させる態様でゲート電極部を形成する工程と、
    前記ゲート電極部の側面を覆うように所定のオフセット絶縁膜を形成する工程と、
    前記ゲート電極部の側面上に位置する前記オフセット絶縁膜の部分をオフセットスペーサとし、前記オフセットスペーサをマスクとして所定の導電型の不純物を導入することにより、所定の前記領域にエクステンション領域を形成する工程と、
    を有し、
    前記オフセット絶縁膜を形成する工程は、
    前記半導体基板を所定のチャンバー内に配置し、前記チャンバー内にモノシラン（ＳｉＨ4）を導入して前記半導体基板を前記モノシラン（ＳｉＨ4）に晒すことにより、前記半導体基板に前記モノシランを吸着させる第１ステップと、
    前記チャンバー内に残留する前記モノシラン（ＳｉＨ4）を排気する第２ステップと、
    前記チャンバー内に亜酸化窒素（Ｎ2Ｏ）を導入し、前記亜酸化窒素をプラズマ化して前記半導体基板を亜酸化窒素プラズマに晒すことにより、前記半導体基板に吸着した前記モノシラン（ＳｉＨ4）を酸化させる第３ステップと
    を１サイクルとして、前記サイクルを繰り返すことにより所定の膜厚のシリコン酸化膜を形成する工程を備えた、半導体装置の製造方法。
  2. 前記ゲート電極部を形成する工程は、
    前記半導体基板の前記主表面における第１領域に、所定の誘電率を有する第１誘電体膜上に所定の仕事関数を有する第１金属膜を積層させる態様で第１ゲート電極部を形成する工程と、
    前記半導体基板の前記主表面における第２領域に、所定の誘電率を有する第２誘電体膜上に所定の仕事関数を有する第２金属膜を積層させる態様で第２ゲート電極部を形成する工程と
    を含み、
    前記オフセット絶縁膜を形成する工程は、
    前記第１ゲート電極部の側面および前記第２ゲート電極部の側面を覆うように、第１オフセット絶縁膜を形成する工程と、
    前記第１オフセット絶縁膜上に第２オフセット絶縁膜を形成する工程と
    を含み、
    前記エクステンション領域を形成する工程は、
    前記第１電極部の側面上に位置する前記第１オフセット絶縁膜の部分を前記オフセットスペーサとして、前記第１領域に第１導電型の不純物を導入する工程と、
    前記第２電極部の側面上に位置する前記第１オフセット絶縁膜の部分および前記第２オフセット絶縁膜の部分を前記オフセットスペーサとして、前記第２領域に第２導電型の不純物を導入する工程と
    を含み、
    前記第１オフセット絶縁膜として、前記シリコン酸化膜が形成される、請求項１記載の半導体装置の製造方法。
  3. 前記第２オフセット絶縁膜として、前記シリコン酸化膜が形成される、請求項２記載の半導体装置の製造方法。
  4. 前記第１ステップでは、前記モノシラン（ＳｉＨ4）を希釈するキャリアガスとして、ヘリウム（Ｈｅ）、窒素（Ｎ2）およびアルゴン（Ａｒ）からなる群から選ばれるいずれかのガスが適用される、請求項１〜３のいずれかに記載の半導体装置の製造方法。
  5. 前記第３ステップでは、前記亜酸化窒素（Ｎ2Ｏ）を希釈するキャリアガスとして、ヘリウム（Ｈｅ）、窒素（Ｎ2）およびアルゴン（Ａｒ）からなる群から選ばれるいずれかのガスが適用される、請求項１〜４のいずれかに記載の半導体装置の製造方法。
  6. 半導体基板の主表面における所定の領域に、所定の誘電率を有する誘電体膜上に所定の仕事関数を有する金属膜を積層させる態様でゲート電極部を形成する工程と、
    前記ゲート電極部の側面を覆うように所定のオフセット絶縁膜を形成する工程と、
    前記ゲート電極部の側面上に位置する前記オフセット絶縁膜の部分をオフセットスペーサとし、前記オフセットスペーサをマスクとして所定の導電型の不純物を導入することにより、所定の前記領域にエクステンション領域を形成する工程と、
    を有し、
    前記オフセット絶縁膜を形成する工程は、
    前記半導体基板を所定のチャンバー内に配置し、前記チャンバー内に炭素の前駆体としてトリメチルシラン（Ｓｉ（ＣＨ3）3Ｈ）およびテトラメチルシラン（Ｓｉ（ＣＨ3）4）のいずれかを導入して前記半導体基板を前記前駆体に晒すことにより、前記半導体基板に前記前駆体を吸着させる第１ステップと、
    前記チャンバー内に残留する前記前駆体を排気する第２ステップと、
    前記チャンバー内に亜酸化窒素（Ｎ2Ｏ）を導入し、前記亜酸化窒素をプラズマ化して前記半導体基板を亜酸化窒素プラズマに晒すことにより、前記半導体基板に吸着した前記前駆体を酸化させる第３ステップと
    を１サイクルとして、前記サイクルを繰り返すことにより所定の膜厚の炭素を添加したシリコン酸化膜を形成する工程を備えた、半導体装置の製造方法。
  7. 前記ゲート電極部を形成する工程は、
    前記半導体基板の前記主表面における第１領域に、所定の誘電率を有する第１誘電体膜上に所定の仕事関数を有する第１金属膜を積層させる態様で第１ゲート電極部を形成する工程と、
    前記半導体基板の前記主表面における第２領域に、所定の誘電率を有する第２誘電体膜上に所定の仕事関数を有する第２金属膜を積層させる態様で第２ゲート電極部を形成する工程と
    を含み、
    前記オフセット絶縁膜を形成する工程は、
    前記第１ゲート電極部の側面および前記第２ゲート電極部の側面を覆うように、第１オフセット絶縁膜を形成する工程と、
    前記第１オフセット絶縁膜上に第２オフセット絶縁膜を形成する工程と
    を含み、
    前記エクステンション領域を形成する工程は、
    前記第１電極部の側面上に位置する前記第１オフセット絶縁膜の部分を前記オフセットスペーサとして、前記第１領域に第１導電型の不純物を導入する工程と、
    前記第２電極部の側面上に位置する前記第１オフセット絶縁膜の部分および前記第２オフセット絶縁膜の部分を前記オフセットスペーサとして、前記第２領域に第２導電型の不純物を導入する工程と
    を含み、
    前記第１オフセット絶縁膜として、前記炭素を添加したシリコン酸化膜が形成される、請求項６記載の半導体装置の製造方法。
  8. 前記第２オフセット絶縁膜として、前記炭素を添加したシリコン酸化膜が形成される、請求項７記載の半導体装置の製造方法。
  9. 前記第１ステップでは、前記前駆体を希釈するキャリアガスとして、ヘリウム（Ｈｅ）、窒素（Ｎ2）およびアルゴン（Ａｒ）からなる群から選ばれるいずれかのガスが適用される、請求項６〜８のいずれかに記載の半導体装置の製造方法。
  10. 前記第３ステップでは、前記亜酸化窒素（Ｎ2Ｏ）を希釈するキャリアガスとして、ヘリウム（Ｈｅ）、窒素（Ｎ2）およびアルゴン（Ａｒ）からなる群から選ばれるいずれかのガスが適用される、請求項６〜９のいずれかに記載の半導体装置の製造方法。
JP2009158888A 2009-07-03 2009-07-03 半導体装置の製造方法 Expired - Fee Related JP5408483B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009158888A JP5408483B2 (ja) 2009-07-03 2009-07-03 半導体装置の製造方法
US12/827,125 US8084373B2 (en) 2009-07-03 2010-06-30 Manufacturing method of semiconductor device for enhancing the current drive capability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009158888A JP5408483B2 (ja) 2009-07-03 2009-07-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011014782A true JP2011014782A (ja) 2011-01-20
JP5408483B2 JP5408483B2 (ja) 2014-02-05

Family

ID=43412905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009158888A Expired - Fee Related JP5408483B2 (ja) 2009-07-03 2009-07-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8084373B2 (ja)
JP (1) JP5408483B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9611544B2 (en) * 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US8466073B2 (en) * 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US9006064B2 (en) * 2013-03-11 2015-04-14 International Business Machines Corporation Multi-plasma nitridation process for a gate dielectric
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10176984B2 (en) 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10460930B2 (en) * 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
CN114563922B (zh) * 2020-11-27 2023-07-04 长鑫存储技术有限公司 刻蚀机台的处理方法
CN115613011A (zh) * 2022-09-01 2023-01-17 福建兆元光电有限公司 一种改善后置电极SiO2脱落的化学气相沉积方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349372A (ja) * 2003-05-21 2004-12-09 Renesas Technology Corp 半導体装置
JP2006054432A (ja) * 2004-07-15 2006-02-23 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2008109093A (ja) * 2006-09-28 2008-05-08 Tokyo Electron Ltd 成膜方法および成膜装置
JP2009135419A (ja) * 2007-10-31 2009-06-18 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
JP2000114522A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
JP2008060538A (ja) 2006-07-31 2008-03-13 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349372A (ja) * 2003-05-21 2004-12-09 Renesas Technology Corp 半導体装置
JP2006054432A (ja) * 2004-07-15 2006-02-23 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2008109093A (ja) * 2006-09-28 2008-05-08 Tokyo Electron Ltd 成膜方法および成膜装置
JP2009135419A (ja) * 2007-10-31 2009-06-18 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5408483B2 (ja) 2014-02-05
US8084373B2 (en) 2011-12-27
US20110003445A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5408483B2 (ja) 半導体装置の製造方法
US10229975B2 (en) Fabrication of silicon-germanium fin structure having silicon-rich outer surface
JP4938262B2 (ja) 半導体装置およびその製造方法
US9070749B2 (en) Semiconductor device including fluorine-free tungsten barrier layer and method for fabricating the same
US8836039B2 (en) Semiconductor device including high-k/metal gate electrode
US7683418B2 (en) High-temperature stable gate structure with metallic electrode
KR101375800B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
TWI420652B (zh) 半導體裝置及其製造方法
JP2013175769A (ja) 半導体装置の製造方法
JP2011171706A (ja) トランジスタ及びその製造方法
US20140004711A1 (en) Method for manufacturing semiconductor device
JP4920310B2 (ja) 半導体装置およびその製造方法
US20080280391A1 (en) Methods of manufacturing mos transistors with strained channel regions
JP5368584B2 (ja) 半導体装置およびその製造方法
JP5792550B2 (ja) 半導体装置およびその製造方法
JP2010034440A (ja) 半導体装置及びその製造方法
KR100821089B1 (ko) 반도체 소자 및 그 제조 방법
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
JP2012186259A (ja) 半導体装置の製造方法および半導体装置
JPWO2009051163A1 (ja) 半導体装置およびその製造方法
JP2009071232A (ja) 半導体装置及びその製造方法
JP2013093438A (ja) 半導体装置の製造方法
CN108074801B (zh) 半导体结构的形成方法
JP2008010881A (ja) 半導体装置の製造方法
TWI822361B (zh) 形成閘極堆疊之方法及閘極結構裝置及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131023

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees