JP2011009762A - Method of manufacturing semiconductor and substrate processing apparatus - Google Patents

Method of manufacturing semiconductor and substrate processing apparatus Download PDF

Info

Publication number
JP2011009762A
JP2011009762A JP2010177628A JP2010177628A JP2011009762A JP 2011009762 A JP2011009762 A JP 2011009762A JP 2010177628 A JP2010177628 A JP 2010177628A JP 2010177628 A JP2010177628 A JP 2010177628A JP 2011009762 A JP2011009762 A JP 2011009762A
Authority
JP
Japan
Prior art keywords
chamber
substrate
transfer
processing
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010177628A
Other languages
Japanese (ja)
Other versions
JP5355514B2 (en
Inventor
Satoshi Takano
高野  智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2010177628A priority Critical patent/JP5355514B2/en
Publication of JP2011009762A publication Critical patent/JP2011009762A/en
Application granted granted Critical
Publication of JP5355514B2 publication Critical patent/JP5355514B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To adjust the transfer environment of a substrate in order to prevent contamination of a substrate surface by impurities.SOLUTION: A substrate processing method includes steps of: transferring the substrate from a spare chamber 1 to a processing chamber 2 through a transfer chamber 3; processing the substrate in the processing chamber; and transferring the processed substrate from the processing chamber 2 to the spare chamber 1 through the transfer chamber 3. At each step transferring the substrate, all exhaust systems connected to respective chambers are evacuated by using a vacuum pump, while an inert gas is supplied to all the chambers communicating to respective chambers in which the substrate resides.

Description

本発明は、半導体製造方法、基板処理方法及び半導体製造装置に係り、特に搬送室を介して予備室から処理室へ、または処理室から予備室へ基板を搬送する際の環境条件を整えることによって、不純物による基板汚染の影響を極力排除できるようにした半導体製造方法及び基板処理装置に関する。   The present invention relates to a semiconductor manufacturing method, a substrate processing method, and a semiconductor manufacturing apparatus, and in particular, by adjusting environmental conditions when transferring a substrate from a preliminary chamber to a processing chamber or from a processing chamber to a preliminary chamber via a transfer chamber. The present invention relates to a semiconductor manufacturing method and a substrate processing apparatus capable of eliminating the influence of substrate contamination due to impurities as much as possible.

近年、半導体デバイスの微細化、高集積化に伴い、従来の規制対象であった浮遊粒子(主にメカニカルコンタミネーション)以外にガス状粒子による化学汚染(ケミカルコンタミネーション)の問題が顕在化している。ここで、メカニカルコンタミネーションは搬送ロボットなどの機械的可動部からの発塵、またケミカルコンタミネーション(ケミカルな微量成分)は真空ポンプからのオイルの逆拡散やチャンバ構造物(搬送ロボットの軸シール材やチャンバシーリング材としてのOリング等)からの微量の揮発不純物(脱ガス)成分による汚染をいう。   In recent years, with the miniaturization and high integration of semiconductor devices, the problem of chemical contamination (gaseous chemical contamination) due to gaseous particles has become obvious in addition to the suspended particles (mainly mechanical contamination) that were subject to regulation in the past. . Here, mechanical contamination is dust generated from mechanically moving parts such as a transfer robot, and chemical contamination (chemical trace component) is back-diffusion of oil from a vacuum pump or chamber structure (shaft seal material of the transfer robot). And contamination due to a minute amount of volatile impurities (degassing) from an O-ring as a chamber sealing material.

汚染の顕在化として、例えば、特開平5−304273号公報(特許第2508948号公報)記載のHSG(Hemi-spherical Grained Silicon)形成技術においては、ガス状粒子による汚染でSi分子の未結合手密度が不均一となり、製品の品質に悪影響を与える問題が発生している。また、エピタキシャル成長技術においては、ケミカル汚染物質(不純物分子)の存在によりSiの結晶性に不整合が生じ(汚染物質の存在する部分は、Si基板の結晶性とは無関係にSiが成長し)、結晶欠陥や多結晶化が引き起こされ、同様に製品の品質に悪影響を与える問題が発生している。また、ゲート酸化膜形成等の薄膜化が進む工程では、汚染物質の一分子の全体膜厚に占める割合が大きくなることから、膜厚均一性やデバイスの電気的特性に与える影響が無視できなくなってきている。   As the manifestation of contamination, for example, in the HSG (Hemi-spherical Grained Silicon) formation technique described in JP-A-5-304273 (Patent No. 2508948), the unbonded hand density of Si molecules due to contamination by gaseous particles Has become non-uniform and has a problem that adversely affects the quality of products. In addition, in the epitaxial growth technology, there is a mismatch in the crystallinity of Si due to the presence of chemical contaminants (impurity molecules) (where the contaminants exist, Si grows regardless of the crystallinity of the Si substrate), Crystal defects and polycrystallization are caused, and there are also problems that adversely affect the quality of products. In addition, in the process of thinning the gate oxide film, etc., the proportion of one contaminant molecule in the total film thickness increases, so the influence on film thickness uniformity and device electrical characteristics cannot be ignored. It is coming.

上記の背景から、近年の半導体デバイス製造には、メカニカルコンタミネーションのみならず、ケミカルコンタミネーションをも排除する、より清浄な環境が求められ、クリーンルームや製造装置への対応が望まれている。   From the above background, in recent semiconductor device manufacturing, a cleaner environment that eliminates not only mechanical contamination but also chemical contamination is required, and it is desired to deal with clean rooms and manufacturing apparatuses.

ところで、従来、外部との間で基板のやりとりを行うロードロック室と、基板に薄膜形成などの所定の処理を施す処理室と、前記ロードロック室と処理室との間で基板の搬送を行う搬送室とを備えた半導体製造装置において、搬送室内の搬送ロボットによりロードロック室から処理室へウェーハ(基板)を搬送する場合、室(以下、「チャンバ」ともいう)内の圧力は、真空ポンプの排気による到達真空下で決められており、その圧力は、0.1Pa以下に維持されていた。   By the way, conventionally, a substrate is transferred between the load lock chamber for exchanging substrates with the outside, a processing chamber for performing predetermined processing such as thin film formation on the substrate, and the load lock chamber and the processing chamber. In a semiconductor manufacturing apparatus including a transfer chamber, when a wafer (substrate) is transferred from a load lock chamber to a processing chamber by a transfer robot in the transfer chamber, the pressure in the chamber (hereinafter also referred to as “chamber”) is a vacuum pump. The pressure was maintained under 0.1 Pa or less under the ultimate vacuum due to the exhaust gas.

しかし、到達真空下の真空状態を維持したチャンバは、真空ポンプからのオイルの逆拡散やチャンバ構造物(搬送ロボットの軸シール材やチャンバシーリング材としてのOリング等)からの微量の揮発不純物成分によって汚染される可能性があり、搬送中のウェーハに悪影響が及ぶおそれがあった。   However, the chamber that maintains the vacuum state under the ultimate vacuum has a small amount of volatile impurity components from the back diffusion of oil from the vacuum pump and the chamber structure (O-ring as the shaft seal material or chamber sealing material of the transfer robot). There is a possibility that the wafer being transferred may be adversely affected.

そこで、このようなチャンバの汚染を防ぐ方法として、
(1)ターボ分子ポンプなどの超高真空(10−6Pa)対応のポンプを全ての室に装着して、全ての室の不純物分圧を低減する、
(2)搬送室内の搬送ロボットを超高真空対応化する、
(3)チャンバシーリング材にメタルOリングを採用する、
等の方法が考えられるが、そのような方法は、高コストで、メンテナンスが容易でない等
のデメリットがあった。
Therefore, as a method of preventing such chamber contamination,
(1) Ultra high vacuum (10 −6 Pa) compatible pumps such as turbo molecular pumps are installed in all chambers to reduce the partial pressure of impurities in all chambers.
(2) Make the transfer robot in the transfer chamber compatible with ultra-high vacuum.
(3) Adopt metal O-ring as chamber sealing material,
However, such a method has disadvantages such as high cost and difficulty in maintenance.

ところで、特開平6−104178号公報(以下、公知例という)において、複数の真空処理室、基板を搬送する搬送ロボットを内装する搬送室、基板を導入あるいは搬出するための導入室、及び搬出室を用いて基板を真空処理する方法において、搬送室を真空排気した後、不活性ガスあるいは窒素ガスを装置稼働中、搬送室に導入し続ける方法や、真空処理で使用するガスを装置稼働中、真空処理室に導入し続ける方法が提案されている。これは、基板搬送時に、導入室と搬出室を除く真空処理室、搬送室に不活性ガスを供給しつつ排気することにより、主に搬送ロボットからの発塵、すなわちメカニカルコンタミネーションを排除して汚染を防止するものである。なお、導入室と搬出室を除く搬送室や真空処理室では、不活性ガスを供給しつつ排気しているので、搬送室や真空処理室に限っては、前述したケミカルコンタミネーションを排除することが可能であると考えられる。   By the way, in JP-A-6-104178 (hereinafter referred to as a known example), a plurality of vacuum processing chambers, a transfer chamber in which a transfer robot for transferring a substrate is installed, an introduction chamber for introducing or unloading a substrate, and an unloading chamber are disclosed. In the method of vacuum processing the substrate using the method, after evacuating the transfer chamber, the method of continuing to introduce an inert gas or nitrogen gas into the transfer chamber while the device is operating, or the gas used in the vacuum processing is operating, Methods have been proposed that continue to be introduced into the vacuum processing chamber. This is mainly to eliminate dust generation from the transfer robot, that is, mechanical contamination, by exhausting while supplying inert gas to the vacuum processing chamber and transfer chamber excluding the introduction chamber and unload chamber during substrate transfer. It prevents contamination. In addition, in the transfer chamber and vacuum processing chamber excluding the introduction chamber and the unloading chamber, the exhaust gas is exhausted while supplying an inert gas. Therefore, the chemical contamination described above should be excluded only in the transfer chamber and the vacuum processing chamber. Is considered possible.

しかし、公知例のものは、導入室及び搬出室(以下、単に導入室等という)については、真空ポンプを有するにもかかわらず、不活性ガスの供給は行わずに排気のみ行っているので、真空ポンプからのオイルの逆拡散や、チャンバ構造物(チャンバシーリング材としてのOリング等)からの微量の揮発不純物成分による汚染を防止できない。したがって、導入室等ひいては半導体製造装置全体をクリーンな状態に保つことができず、基板表面の汚染を有効に防止できない。   However, in the known example, the introduction chamber and the carry-out chamber (hereinafter simply referred to as the introduction chamber, etc.) are only exhausted without supplying an inert gas, despite having a vacuum pump. It is impossible to prevent back diffusion of oil from the vacuum pump and contamination by a small amount of volatile impurity components from the chamber structure (O-ring as a chamber sealing material, etc.). Therefore, the introduction chamber or the like and the entire semiconductor manufacturing apparatus cannot be kept clean, and contamination of the substrate surface cannot be effectively prevented.

また、公知例では導入室等には、複数の基板を支持するカセットではなく、枚葉単位の基板を直接導入しているが、複数の基板を支持するカセットを導入する場合には、カセット搬入後、基板が処理室や搬送室に搬送されている際にも、導入室等には常に基板が存在することとなるため、導入室等で排気だけを行っても、真空ポンプからのオイルの逆拡散等のケミカルコンタミネーションにより、導入室等に存在している基板が汚染されてしまうという問題が生じる。   In addition, in the known example, instead of a cassette that supports a plurality of substrates, instead of a cassette that supports a plurality of substrates, a single wafer unit is directly introduced. However, when a cassette that supports a plurality of substrates is introduced, Later, even when the substrate is transferred to the processing chamber or the transfer chamber, the substrate is always present in the introduction chamber or the like. There is a problem that the substrate existing in the introduction chamber or the like is contaminated by chemical contamination such as reverse diffusion.

本発明は、上記事情を考慮し、搬送室、処理室のみならず予備室をもクリーンな状態に保つことができ、それによって基板表面の不純物による汚染を防止するための基板搬送環境を整えることのできる、低コストでメンテナンスの容易な半導体製造方法及び基板処理装置を提供することを目的とする。   In consideration of the above circumstances, the present invention can maintain not only the transfer chamber and the processing chamber but also the spare chamber in a clean state, thereby preparing a substrate transfer environment for preventing contamination by impurities on the substrate surface. An object of the present invention is to provide a low-cost and easy-to-maintain semiconductor manufacturing method and substrate processing apparatus.

第1の発明の半導体製造方法は、予備室と外部との間で基板のやりとりを行う工程と、処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。所定の処理とは、気相成長など半導体素子を製造するに際してガスを扱う処理であればいずれでもよい。基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気することにより、少なくとも基板が存在する室内に所定のガス流を形成することができ、当該室内を所定の圧力状態に維持し、その圧力下で基板の搬送を行うことで、少なくとも基板が存在する室において、ケミカルコンタミネーションを有効に防止でき、搬送中の基板表面の汚染を極力なくすことができる。   According to a first aspect of the present invention, there is provided a semiconductor manufacturing method comprising: a step of exchanging a substrate between a preliminary chamber and the outside; a step of performing a predetermined process on the substrate in the processing chamber; and a step between the preliminary chamber and the processing chamber. The method includes a step of transporting a substrate through a transport chamber provided, and a step of exhausting the substrate while supplying an inert gas to at least the chamber in which the substrate is present when transporting the substrate. The predetermined process may be any process as long as it handles a gas when manufacturing a semiconductor element, such as vapor phase growth. When transporting the substrate, a predetermined gas flow can be formed in the chamber in which at least the substrate is present by exhausting while supplying an inert gas to the chamber in which the substrate is present. By maintaining the state and carrying the substrate under the pressure, chemical contamination can be effectively prevented at least in the chamber where the substrate exists, and contamination of the substrate surface during conveyance can be minimized.

第2の発明の半導体製造方法は、予備室と外部との間で基板のやりとりを行う工程と、処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、前記全ての室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。全ての室に不活性ガスを供給
しつつ排気すると、全ての室内に所定のガス流を形成でき、ケミカルコンタミネーションをより有効に防止でき、また搬送効率がよく好ましい。
According to a second aspect of the present invention, there is provided a semiconductor manufacturing method comprising: exchanging a substrate between a spare chamber and the outside; performing a predetermined process on the substrate in the processing chamber; and between the spare chamber and the processing chamber. The method includes a step of transporting a substrate through a transport chamber provided, and a step of exhausting while supplying an inert gas to all the chambers when transporting the substrate. If exhaust is performed while supplying an inert gas to all the chambers, a predetermined gas flow can be formed in all the chambers, chemical contamination can be more effectively prevented, and transport efficiency is good.

第3の発明の半導体製造方法は、予備室と外部との間で基板のやりとりを行う工程と、処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、真空ポンプを具備する全ての室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。真空ポンプを具備する全ての室に不活性ガスを供給しつつ排気し、ガス流を形成するので、真空ポンプからのオイルの逆拡散を有効に防止できる。   According to a third aspect of the present invention, there is provided a semiconductor manufacturing method comprising: a step of exchanging a substrate between a preliminary chamber and the outside; a step of performing a predetermined process on the substrate in the processing chamber; and a step between the preliminary chamber and the processing chamber. A step of transporting the substrate through the transport chamber provided, and a step of exhausting while supplying an inert gas to all the chambers having a vacuum pump when transporting the substrate. To do. Since all the chambers equipped with the vacuum pump are exhausted while supplying an inert gas to form a gas flow, it is possible to effectively prevent back diffusion of oil from the vacuum pump.

上述した第1の発明において、前記予備室と外部との間で行われる基板のやりとりは、複数枚の基板を支持するカセットで行われることが好ましい。予備室に、1枚の基板ではなく複数枚の基板を支持するカセットを搬入する場合、カセット搬入後、予備室には基板搬送の際にも基板が存在することとなるため、ケミカルコンタミネーションの防止を考慮すると、予備室には常に不活性ガスを供給しつつ排気する必要が生じる。この点で、本発明では、基板が存在する室の1つである予備室に不活性ガスを供給しつつ排気しているので、予備室に常に存在する基板表面の汚染を極力なくすことができる。   In the first invention described above, the substrate exchange performed between the preliminary chamber and the outside is preferably performed by a cassette that supports a plurality of substrates. When a cassette that supports a plurality of substrates instead of a single substrate is carried into the spare chamber, the substrate is present in the spare chamber when the substrate is transported after the cassette is loaded. In consideration of prevention, it is necessary to exhaust the spare chamber while always supplying an inert gas. In this regard, in the present invention, since the inert gas is exhausted while being supplied to the spare chamber, which is one of the chambers where the substrate exists, contamination of the substrate surface always present in the spare chamber can be minimized. .

また、第1の発明において、前記処理室で基板に施される所定の処理は、HSG形成またはエピタキシャル成長であることが好ましい。HSG形成工程の場合、保持する室内の圧力は従来よりも高い方がよく、例えば50Pa以上に設定するのが望ましい。また、エピタキシャル成長工程の場合、保持する室内の圧力は、例えば400〜1333Pa程度に設定するのが望ましい。HSG形成工程ではガス状粒子による汚染でシリコン分子の未結合手密度が不均一となり、またエピタキシャル成長工程では、ケミカル汚染物質の存在によりSi結晶性に不整合が生じ、結晶欠陥や、多結晶化が引き起こされ、製品の品質に影響を与える問題が発生するが、本発明では、基板が存在する室に不活性ガスを供給しつつ排気しているので、そのような影響を低減することができる。またゲート酸化膜形成等の薄膜化が進む工程では汚染物質一分子の全体膜厚に占める割合が大きくなることから膜厚均一性やデバイス特性に与える影響が無視できなくなっているが、この場合においても、本発明により、そのような影響を低減することができる。   In the first invention, it is preferable that the predetermined treatment applied to the substrate in the treatment chamber is HSG formation or epitaxial growth. In the case of the HSG forming step, the pressure in the chamber to be held is preferably higher than the conventional pressure, and is preferably set to, for example, 50 Pa or more. Moreover, in the case of an epitaxial growth process, it is desirable to set the pressure in the room | chamber to hold | maintain, for example to about 400-1333 Pa. In the HSG formation process, the dangling density of silicon molecules becomes non-uniform due to contamination by gaseous particles, and in the epitaxial growth process, there is a mismatch in Si crystallinity due to the presence of chemical contaminants, resulting in crystal defects and polycrystallization. However, in the present invention, since the exhaust gas is exhausted while supplying the inert gas to the chamber in which the substrate exists, such an influence can be reduced. In the process of thinning the gate oxide film, etc., the proportion of one contaminant molecule in the total film thickness increases, so the influence on film thickness uniformity and device characteristics cannot be ignored. However, such an influence can be reduced by the present invention.

第4の発明の基板処理方法は、予備室と外部との間で基板のやりとりを行う工程と、処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。基板は半導体基板の他にガラス基板であってもよい。所定の処理とは、気相成長など基板を処理するに際してガスを扱う処理であればいずれでもよい。基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気するので、少なくとも基板が存在する室において、ケミカルコンタミネーションを有効に防止でき、搬送中の基板表面の汚染を極力なくすことができる。   According to a fourth aspect of the present invention, there is provided a substrate processing method comprising: a step of exchanging a substrate between a preliminary chamber and the outside; a step of performing a predetermined process on a substrate in the processing chamber; and a space between the preliminary chamber and the processing chamber. The method includes a step of transporting a substrate through a transport chamber provided, and a step of exhausting the substrate while supplying an inert gas to at least the chamber in which the substrate is present when transporting the substrate. The substrate may be a glass substrate in addition to the semiconductor substrate. The predetermined process may be any process that handles gas when processing a substrate, such as vapor phase growth. When transporting the substrate, exhaust is performed while supplying an inert gas to at least the chamber in which the substrate is present. Therefore, chemical contamination can be effectively prevented in at least the chamber in which the substrate is present, and contamination of the substrate surface during transportation is prevented. It can be eliminated as much as possible.

第5の発明の半導体製造装置は、外部との間で基板のやりとりを行う予備室と、基板に所定の処理を施す処理室と、内装した搬送ロボットにより前記予備室と処理室との間で基板の搬送を行う搬送室と、前記各室に設けられ各室内に不活性ガスを供給する不活性ガス供給手段と、前記各室に設けられ各室のガスを排気するガス排気手段と、基板を搬送する際に、前記不活性ガス供給手段及びガス排気手段を制御して、少な<とも基板が存在する室に不活性ガスを供給しつつ排気する制御手段とを備えたことを特徴とする。所定の処理とは、気相成長など半導体素子を製造するに際してガスを扱う処理であればいずれでもよい。基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気する制御手段を設けるだけの簡単な構成で、少なくとも基板が存在する室において、ケミカ
ルコンタミネーションを有効に防止でき、搬送中の基板表面の汚染を極力なくすことができる。
According to a fifth aspect of the present invention, there is provided a semiconductor manufacturing apparatus comprising: a spare chamber for exchanging substrates with the outside; a processing chamber for performing a predetermined process on a substrate; and an internal transfer robot between the spare chamber and the processing chamber. A transfer chamber for transferring a substrate; an inert gas supply means provided in each chamber for supplying an inert gas; a gas exhaust means provided in each chamber for exhausting a gas in each chamber; And a control means for controlling the inert gas supply means and the gas exhaust means to supply the inert gas to the chamber where at least the substrate is present and to exhaust it. . The predetermined process may be any process as long as it handles a gas when manufacturing a semiconductor element, such as vapor phase growth. When transporting the substrate, it is possible to effectively prevent chemical contamination at least in the chamber where the substrate exists, by simply providing a control means for exhausting while supplying an inert gas to the chamber where the substrate is present. In addition, contamination of the substrate surface during transportation can be minimized.

上記第5の発明において、前記予備室は、複数枚の基板を支持するカセットを搬入するカセット室であることが好ましい。予備室が、1枚の基板ではなく複数枚の基板を支持するカセットを搬入するカセット室だと、カセット搬入後、予備室には、基板搬送の際にも、常に基板が存在することとなるため、ケミカルコンタミネーションの防止を考慮すると、予備室には常に不活性ガスを供給しつつ排気する必要が生じる。この点で、本発明では、制御手段により基板が存在する室の1つである予備室に不活性ガスを供給しつつ排気するので、予備室に常に存在する基板表面の汚染を極力なくすことができる。   In the fifth invention, it is preferable that the preliminary chamber is a cassette chamber into which a cassette supporting a plurality of substrates is carried. If the spare chamber is a cassette chamber for loading a cassette that supports a plurality of substrates instead of a single substrate, the substrate is always present in the spare chamber after the cassette is loaded even when the substrates are transported. Therefore, considering prevention of chemical contamination, it is necessary to exhaust the spare chamber while always supplying an inert gas. In this respect, in the present invention, since the inert gas is supplied to the spare chamber which is one of the chambers in which the substrate is present by the control means, the substrate surface is exhausted. it can.

本発明によれば、基板を搬送する際に、予備室や搬送室、処理室に不活性ガスを供給しつつ排気することにより、環境条件を整えて、ケミカルコンタミネーションを抑制することができ、その結果、室内に存在する基板表面の汚染を極力無くすことができて、半導体素子や基板の品質、歩留まりの向上を図ることができる。しかも、室に不活性ガスを供給しながら排気するという構成を付加するだけでよいので、低コストでメンテナンスの面倒も増やさずに容易に実現できる。   According to the present invention, when transporting a substrate, by exhausting while supplying an inert gas to a preliminary chamber, a transport chamber, and a processing chamber, it is possible to adjust environmental conditions and suppress chemical contamination, As a result, the contamination of the substrate surface existing in the room can be eliminated as much as possible, and the quality and yield of the semiconductor element and the substrate can be improved. In addition, since it is only necessary to add a configuration of exhausting while supplying an inert gas to the chamber, it can be easily realized at a low cost without increasing maintenance.

本発明の実施形態に係る半導体製造方法及び基板処理方法を実施するための半導体製造装置の概略説明図である。It is a schematic explanatory drawing of the semiconductor manufacturing apparatus for enforcing the semiconductor manufacturing method and substrate processing method which concern on embodiment of this invention. 汚染分析サンプル作成フロー図である。It is a contamination analysis sample preparation flowchart. 従来条件と本発明条件とで比較した汚染分析結果を示す図である。It is a figure which shows the contamination analysis result compared by the conventional conditions and this invention conditions. キャパシタセルを備えるDRAMチップの断面構造図である。1 is a cross-sectional structure diagram of a DRAM chip including a capacitor cell. 図4の要部拡大図である。It is a principal part enlarged view of FIG. 本発明の実施形態に係るHSG形成工程実施用半導体製造装置の概略平面図である。It is a schematic plan view of the semiconductor manufacturing apparatus for HSG formation process implementation which concerns on embodiment of this invention. 図6の半導体製造装置内の反応室の縦断面図である。It is a longitudinal cross-sectional view of the reaction chamber in the semiconductor manufacturing apparatus of FIG. 本発明を実施しない場合のHSG形成工程後のウェーハのSEM写真を理解しやすいように転写した図である。It is the figure transcribe | transferred so that it might be easy to understand the SEM photograph of the wafer after the HSG formation process in the case of not implementing this invention. 本発明を実施した場合のHSG形成工程後のウェーハのSEM写真を理解しやすいように転写した図である。It is the figure which transferred so that the SEM photograph of the wafer after the HSG formation process at the time of implementing this invention may be understood easily.

以下、本発明の実施形態を図面に基づいて説明する。
図1は、実施形態の半導体製造方法を実施するための半導体製造装置の概略構成図である。この半導体製造装置は、外部との間でウェーハ(基板)のやりとりを行う予備室としてのロードロック室1と、ウェーハに所定の処理を施すウェーハ処理室2と、ロードロック室1とウェーハ処理室2との間でウェーハの搬送を行う搬送室3とを備えている。搬送室3には、ウェーハを搬送するための搬送ロボット8が備わっている。所定の処理には、HSG形成、エピタキシャル成長、気相成長(CVD法による薄膜の形成)、酸化膜の形成、拡散処理、エッチング処理などが含まれる。なお、予備室はロードロック室の他にNパージボックスなどでも良い。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic configuration diagram of a semiconductor manufacturing apparatus for carrying out the semiconductor manufacturing method of the embodiment. This semiconductor manufacturing apparatus includes a load lock chamber 1 as a spare chamber for exchanging wafers (substrates) with the outside, a wafer processing chamber 2 for performing predetermined processing on the wafer, a load lock chamber 1 and a wafer processing chamber. 2 is provided with a transfer chamber 3 for transferring wafers to and from 2. The transfer chamber 3 is provided with a transfer robot 8 for transferring wafers. The predetermined processing includes HSG formation, epitaxial growth, vapor phase growth (formation of a thin film by a CVD method), formation of an oxide film, diffusion treatment, etching treatment, and the like. The spare chamber may be an N 2 purge box in addition to the load lock chamber.

ロードロック室1、ウェーハ処理室2、及び搬送室3は、それぞれ個別に真空ポンプ(ガス排気手段)4によって真空排気できるようになっており、ロードロック室1と搬送室3間、及び搬送室3とウェーハ処理室2間は、ゲートバルブ7、9によってそれぞれ開閉可能に仕切られている。   The load lock chamber 1, the wafer processing chamber 2, and the transfer chamber 3 can be individually evacuated by a vacuum pump (gas exhaust means) 4, and the load lock chamber 1, the transfer chamber 3, and the transfer chamber 3 and the wafer processing chamber 2 are partitioned by gate valves 7 and 9 so as to be opened and closed.

また、ロードロック室1と搬送室3には、Nガス(不活性ガス)を供給できるようにN供給ライン5が接続されている。また、ウェーハ処理室2にも同様にNガスを供給できるようにN供給ライン6が接続されている。さらに、ロードロック室1とウェーハ処理室2間でウェーハを搬送する際に、各N供給ライン及び真空ポンプ4を制御して、ロードロック室1と搬送室3とウェーハ処理室2のうちの所定のチャンバにNガスを供給しつつ排気し、該所定のチャンバ内を所定の圧力に維持するための制御手段12が設けられている。なお、所定のチャンバ(室)とは、ウェーハ搬送時においては、少なくともウェーハが存在するチャンバ(室)のことであり、例えばロードロック室1から搬送室3へのウェーハ搬送の際は、ロードロック室1と搬送室3のことであり、搬送室3から処理室2へのウェーハ搬送の際は、搬送室3と処理室2のことである。勿論、所定のチャンバは、すべてのチャンバであってもよく、むしろこの方がケミカルコンタミネーションをより有効に防止でき、また搬送効率もよく好ましい。また、所定のチャンバは、真空ポンプを具備する全てのチャンバであってもよい。また、ウェーハ搬送時以外に、チャンバ内にウェーハがない状態でチャンバ内にNガスを供給しつつ排気するとチャンバ内が清浄な状態に保たれるので、さらに好ましい。また、ウェーハ搬送時またはウェーハ搬送時以外において、真空ポンプによりチャンバ内を真空排気する際には、常にガスを供給しつつ排気し、真空ポンプに対し、ポンプ上流側から下流側へのガス流を形成するようにすると、さらに好ましい。 An N 2 supply line 5 is connected to the load lock chamber 1 and the transfer chamber 3 so that N 2 gas (inert gas) can be supplied. Further, an N 2 supply line 6 is connected to the wafer processing chamber 2 so that N 2 gas can be similarly supplied. Further, when the wafer is transferred between the load lock chamber 1 and the wafer processing chamber 2, each N 2 supply line and the vacuum pump 4 are controlled, and the load lock chamber 1, the transfer chamber 3, and the wafer processing chamber 2 are controlled. Control means 12 is provided for evacuating the N 2 gas while supplying it to a predetermined chamber and maintaining the predetermined chamber at a predetermined pressure. The predetermined chamber (chamber) is a chamber (chamber) in which at least a wafer exists during wafer transfer. For example, when a wafer is transferred from the load lock chamber 1 to the transfer chamber 3, the load lock is set. These are the chamber 1 and the transfer chamber 3, and when the wafer is transferred from the transfer chamber 3 to the processing chamber 2, they are the transfer chamber 3 and the processing chamber 2. Of course, the predetermined chamber may be all the chambers. Rather, this can more effectively prevent chemical contamination, and the conveyance efficiency is also preferable. Further, the predetermined chamber may be all chambers equipped with a vacuum pump. Further, it is more preferable that the chamber is kept clean when it is evacuated while supplying N 2 gas into the chamber when there is no wafer in the chamber other than during wafer transfer. Also, when the chamber is evacuated by a vacuum pump at the time of wafer conveyance or other than during wafer conveyance, the gas is always evacuated while supplying gas, and the gas flow from the upstream side of the pump to the downstream side is evacuated to the vacuum pump. More preferably, it is formed.

この半導体製造装置において、所定のウェーハ処理工程を実施する場合には、ロードロック室1から処理室2にウェーハを搬送するに当たって、予め例えばロードロック室1と搬送室3とウェーハ処理室2のすべてのチャンバにNガスを供給しつつ真空ポンプ4で排気し、ロードロック室1と搬送室3とウェーハ処理室2を所定の圧力に維持する。そして、ロードロック室1と搬送室3とウェーハ処理室2を所定の圧力に維持した上でウェーハの搬送を行う。 In this semiconductor manufacturing apparatus, when carrying out a predetermined wafer processing step, for example, all of the load lock chamber 1, the transfer chamber 3, and the wafer processing chamber 2 are preliminarily transferred before the wafer is transferred from the load lock chamber 1 to the processing chamber 2. While the N 2 gas is supplied to the chamber, the vacuum pump 4 exhausts the chamber, and the load lock chamber 1, the transfer chamber 3, and the wafer processing chamber 2 are maintained at a predetermined pressure. Then, the wafer is transferred while maintaining the load lock chamber 1, the transfer chamber 3, and the wafer processing chamber 2 at a predetermined pressure.

具体的には、閉じているゲートバルブ14、7、9のうち、まず外部とのやりとり口であるゲートバルブ14を開け、ロードロック室1に、複数枚のウェーハが収納されたカセット13を搬入し、ゲートバルブ14を閉じる。その後、ロードロック室1を到達真空圧力まで真空引きした後、ロードロック室1内に不活性ガス(例えばN)を導入しつつ排気し、ロードロック室1内を搬送圧力とする。以後、少な<ともロードロック室1内にカセット13すなわちウェーハが存在する間はロードロック室1内には、不活性ガスを導入しつつ排気し続けることとなり、ロードロック室1内は一定の圧力に維持される。なお、ウェーハ処理室2、搬送室3内は、予め、不活性ガスを導入しつつ排気した状態としておき、搬送室3内の圧力は搬送圧力に維持しておく。ウェーハ処理室2については、ウェーハ処理時以外はこの状態を維持する様にし、搬送室3については、装置稼働中、この状態を維持するようにする。ロードロック室1内の圧力が、搬送室3内の圧力すなわち搬送圧力と同等となったところで、ゲートバルブ7を開き、ウェーハを搬送室3に搬送し、ゲートバルブ7を閉じる。その後、搬送室3内圧力とウェーハ処理室2内圧力が同等となったところで、ゲートバルブ9を開き、ウェーハを処理室2に搬送し、ゲートバルブ9を閉じ、ウェーハに処理を施す。ウェーハ処理後は、上記と反対の手順でウェーハを搬送することとなる。 Specifically, among the closed gate valves 14, 7, 9, first, the gate valve 14 that is a communication port with the outside is opened, and the cassette 13 containing a plurality of wafers is loaded into the load lock chamber 1. Then, the gate valve 14 is closed. Then, after evacuating the load lock chamber 1 to the ultimate vacuum pressure, the load lock chamber 1 is evacuated while introducing an inert gas (for example, N 2 ), and the inside of the load lock chamber 1 is set as a transfer pressure. Thereafter, while the cassette 13, that is, the wafer exists in the load lock chamber 1 at least, the load lock chamber 1 is continuously evacuated while introducing an inert gas, and the load lock chamber 1 has a constant pressure. Maintained. The inside of the wafer processing chamber 2 and the transfer chamber 3 is previously evacuated while introducing an inert gas, and the pressure in the transfer chamber 3 is maintained at the transfer pressure. The wafer processing chamber 2 is maintained in this state except during wafer processing, and the transfer chamber 3 is maintained in this state during operation of the apparatus. When the pressure in the load lock chamber 1 becomes equal to the pressure in the transfer chamber 3, that is, the transfer pressure, the gate valve 7 is opened, the wafer is transferred to the transfer chamber 3, and the gate valve 7 is closed. Thereafter, when the internal pressure of the transfer chamber 3 and the internal pressure of the wafer processing chamber 2 become equal, the gate valve 9 is opened, the wafer is transferred to the processing chamber 2, the gate valve 9 is closed, and the wafer is processed. After the wafer processing, the wafer is transported in the reverse procedure.

こうすることで、真空ポンプ4からロードロック室1、処理室2、搬送室3へのオイルの逆拡散を防止することができると共に、チャンバ構造物(搬送ロボットの軸シール材、チャンバシーリング材としてのOリング等)からの不純物の揮発を抑制することができ、その結果、不純物による汚染の影響を極力排除することができて、ウェーハの処理品質が向上する。   By doing so, it is possible to prevent back diffusion of oil from the vacuum pump 4 to the load lock chamber 1, the processing chamber 2, and the transfer chamber 3, and to prevent the chamber structure (as a shaft seal material and a chamber sealing material of the transfer robot). The volatilization of impurities from the O-rings, etc.) can be suppressed, and as a result, the influence of contamination by impurities can be eliminated as much as possible, and the wafer processing quality is improved.

本実施の形態の効果を検証するために、上記半導体製造装置を用いて、Si基板上に多
結晶Si膜を堆積し、その界面の汚染分析を行った。そのときの汚染分析サンプル作成フローを図2に、汚染分析結果を図3にそれぞれ示した。なお、汚染分析は真空ポンプのオイルや構造物からの脱ガス成分として可能性が高い有機物質を想定してC(炭素)を対象とした。図2を説明すると、
S1:あらかじめ自然酸化膜除去等、表面の清浄処理を行ったSi基板をロードロック室に投入する。
S2:ロードロック室の雰囲気を置換する。
S3:搬送室を経由してSi基板を処理室に移載する。
S4:処理室において、Si基板に多結晶Si膜を50nm堆積する。多結晶成膜条件は下記の通りである。
処理温度:650℃
SiH流量:0.3slm
圧力:133Pa
S5:処理室での成膜後、Si基板をロードロック室に返却する。
上記S2〜S5のステップでは、Si基板搬送圧力を下記の2条件に設定してサンプルを作成する。
(a)0.1Pa以下…従来条件(真空ポンプの排気による到達真空下)
(b)133Pa…本実施形態条件(Nガスを導入しつつ排気)
S6:ロードロック室を大気圧に戻す。
S7:ロードロック室より、Si基板を取出しSi基板表面の汚染分析を実施する。汚染分析方法は、Si基板と、上記ステップによりSi基板上に堆積した多結晶Si膜(50nm)との界面(分析面)の炭素濃度をSIMS(二次イオン質量分析法)で分析した。
In order to verify the effect of this embodiment, a polycrystalline Si film was deposited on a Si substrate using the semiconductor manufacturing apparatus, and the contamination analysis of the interface was performed. FIG. 2 shows a contamination analysis sample preparation flow at that time, and FIG. 3 shows the result of contamination analysis. Contamination analysis was performed on C (carbon), assuming organic substances that are highly likely to be degassed components from vacuum pump oil and structures. Referring to FIG.
S1: A Si substrate that has been subjected to a surface cleaning process such as natural oxide film removal in advance is put into a load lock chamber.
S2: Replace the atmosphere in the load lock chamber.
S3: The Si substrate is transferred to the processing chamber via the transfer chamber.
S4: A polycrystalline Si film is deposited to a thickness of 50 nm on the Si substrate in the processing chamber. The polycrystalline film forming conditions are as follows.
Processing temperature: 650 ° C
SiH 4 flow rate: 0.3 slm
Pressure: 133Pa
S5: After film formation in the processing chamber, the Si substrate is returned to the load lock chamber.
In steps S2 to S5, a sample is prepared by setting the Si substrate transfer pressure to the following two conditions.
(A) 0.1 Pa or less: Conventional conditions (under ultimate vacuum due to vacuum pump exhaust)
(B) 133 Pa ... conditions of the present embodiment (exhaust while introducing N 2 gas)
S6: Return the load lock chamber to atmospheric pressure.
S7: The Si substrate is taken out of the load lock chamber, and the contamination analysis of the Si substrate surface is performed. In the contamination analysis method, the carbon concentration at the interface (analysis surface) between the Si substrate and the polycrystalline Si film (50 nm) deposited on the Si substrate by the above steps was analyzed by SIMS (secondary ion mass spectrometry).

図3の結果から、(a)従来条件と(b)本実施形態条件における炭素濃度はそれぞれ
(a)1.90×1014atoms/cm
(b)3.70×1013atoms/cm
で、本実施形態条件を用いる方が従来条件を用いる場合よりも約1桁減少傾向を示した。これに関して1999年に発表されたITRS(International Technology Roadmap of Semiconductors)によれば、処理基板上の有機物質の規格を2005年100nmデバイスで4.10×1013以下と予測しており、有機物質量を1.9×1014から3.7×1013に低減した本実施形態の優位性は明らかである。
From the results shown in FIG. 3, the carbon concentrations in (a) the conventional conditions and (b) the present embodiment conditions are (a) 1.90 × 10 14 atoms / cm 2, respectively.
(B) 3.70 × 10 13 atoms / cm 2
Therefore, the direction using the present embodiment showed a tendency to decrease by about one digit than the case using the conventional condition. In this regard, according to ITRS (International Technology Roadmap of Semiconductors) announced in 1999, the standard of organic substances on the processing substrate is predicted to be 4.10 × 10 13 or less with a 100 nm device in 2005. The advantage of this embodiment reduced from 1.9 × 10 14 to 3.7 × 10 13 is clear.

なお、文献によっては、有機物質量を
1.0×1013atoms/cm以下
に規定しなければならないとも言われている。
これに対し、本実施形態条件(Nガスを導入しつつ排気)で処理した場合に取得した最も良好な炭素濃度のデータとしては
5.0×1012atoms/cm
という結果も得られている。これより本実施形態は、この有機物質の規格を満たすことも可能と言える。なお、本実施形態の条件を用いて処理した上記2つのデータは多少異なる値となっているが、測定値に関しては測定環境や同一ウェーハの測定においても測定方法によりバラツキが発生することが原因と考えられる。
In addition, it is said that the amount of organic substances must be regulated to 1.0 × 10 13 atoms / cm 2 or less depending on the literature.
On the other hand, as the data of the best carbon concentration obtained in the case of processing under the present embodiment conditions (exhaust while introducing N 2 gas), 5.0 × 10 12 atoms / cm 2
The result is also obtained. From this, it can be said that this embodiment can also satisfy the standard of this organic substance. Note that the above two data processed using the conditions of the present embodiment are somewhat different values, but the measurement values are caused by variations in the measurement environment and the measurement method even in the same wafer measurement. Conceivable.

このように本実施形態が所定の規格を満たすことができるのは、真空ポンプを有する全てのチャンバ(処理室、搬送室、ロードロック室)に不活性ガスを導入しつつ排気しており、半導体製造装置全体で、メカニカルコンタミネーションはもちろんのこと、真空ポンプからのオイルの逆拡散、チャンバ構造物からの微量の揮発不純物(脱ガス)成分によるケミカルコンタミネーションを有効に排除できているからである。この点で、主に機械的可動部からの発塵(メカニカルコンタミネーション)の防止を目的とした公知例の方法で
は、不活性ガスを導入しつつ排気する対象チャンバとして導入室や搬出室を除いているので、ケミカルコンタミネーションの有効排除は実現できない。これに対し、本実施形態は、ロードロック室においても不活性ガスを導入しつつ排気しているので、ウェーハ搬送中あるいは処理中に、ロードロック室に存在しているカセットに支持した複数のウェーハの全てについても、上記規格を満たすことができる。
As described above, the present embodiment can satisfy the predetermined standard because all the chambers (processing chamber, transfer chamber, load lock chamber) having a vacuum pump are exhausted while introducing an inert gas, and the semiconductor This is because not only mechanical contamination but also back contamination of oil from the vacuum pump and chemical contamination due to a small amount of volatile impurities (degassing) from the chamber structure can be effectively eliminated in the entire manufacturing equipment. . In this regard, in the known method mainly for the purpose of preventing dust generation (mechanical contamination) from mechanically movable parts, the introduction chamber and the carry-out chamber are excluded as target chambers to be exhausted while introducing an inert gas. Therefore, effective elimination of chemical contamination cannot be realized. On the other hand, in the present embodiment, since the inert gas is introduced and exhausted in the load lock chamber, a plurality of wafers supported by a cassette existing in the load lock chamber during wafer transfer or processing. For all of the above, the above-mentioned standard can be satisfied.

また、本実施形態では、全てのチャンバに不活性ガスを供給しつつ排気して、真空ポンプのオイルの逆拡散を防止しているので、各チャンバにオイルの逆拡散の少ないターボ分子ポンプを設けたり、メタルOリング等を使う等の搬送室内の部材を工夫したり、あるいは10−8Pa程度の超高真空下にして搬送空間内の不純物の分圧を下げる等の手段を講じる必要がない。したがって、搬送後、処理室の圧力を成膜圧力まで上昇させる必要もなく、それに起因してスループットが低下するということもない。その結果、本実施形態では、低コストで、メンテナンスも容易になる。 In this embodiment, all the chambers are exhausted while supplying an inert gas to prevent back diffusion of the oil in the vacuum pump. Therefore, a turbo molecular pump with less oil back diffusion is provided in each chamber. There is no need to take measures such as devising members in the transfer chamber such as using metal O-rings or reducing the partial pressure of impurities in the transfer space under an ultrahigh vacuum of about 10 −8 Pa. . Therefore, it is not necessary to increase the pressure in the processing chamber to the film formation pressure after the transfer, and the throughput does not decrease due to this. As a result, in the present embodiment, maintenance is easy at low cost.

次に具体的な例として、表面に容量電極となるアモルファスシリコン膜が形成された基板に対してHSG膜を形成する半導体製造装置及び半導体製造方法について説明する。HSGとは、膜表面に形成された起伏の激しい半球状結晶粒のことである。このHSGの形成された膜は表面積が大きくなるため、大きな容量を確保することができる。HSGの形成技術としては、例えば前述した特開平5−304273号公報(特許第2508948号公報)に記載のものが知られている。   Next, as a specific example, a semiconductor manufacturing apparatus and a semiconductor manufacturing method for forming an HSG film on a substrate on which an amorphous silicon film serving as a capacitor electrode is formed will be described. HSG is a heavily undulating hemispherical crystal grain formed on the film surface. Since the HSG-formed film has a large surface area, a large capacity can be ensured. As a technique for forming HSG, for example, the one described in Japanese Patent Laid-Open No. 5-304273 (Patent No. 2508948) is known.

ここで、上述したHSG膜を含む半導体装置(デバイス)の製造方法を説明する。図4、図5を参照して、本発明が好適に適用されるキャパシタセルを備えるDRAM500の製造方法を説明する。図4を参照すれば、シリコン基板51の表面にフィールド酸化膜52を形成して、多数のトランジスタ形成領域を分離形成する。各トランジスタ形成領域にゲート酸化膜55を形成し、その上にゲート電極56を形成する。ゲート電極56およびフィールド酸化膜52をマスクにしてイオン注入法により不純物をシリコン基板51の表面に導入して自己整合的にソース53およびドレイン54を形成する。その後、層間絶縁膜57を形成し、次に、層間絶縁膜57にソース53を露出するコンタクト孔58を形成する。   Here, a manufacturing method of the semiconductor device (device) including the HSG film described above will be described. With reference to FIG. 4 and FIG. 5, a method of manufacturing a DRAM 500 including a capacitor cell to which the present invention is preferably applied will be described. Referring to FIG. 4, a field oxide film 52 is formed on the surface of a silicon substrate 51, and a large number of transistor formation regions are formed separately. A gate oxide film 55 is formed in each transistor formation region, and a gate electrode 56 is formed thereon. Impurities are introduced into the surface of the silicon substrate 51 by ion implantation using the gate electrode 56 and the field oxide film 52 as a mask to form a source 53 and a drain 54 in a self-aligning manner. Thereafter, an interlayer insulating film 57 is formed, and then a contact hole 58 exposing the source 53 is formed in the interlayer insulating film 57.

次に、層間絶縁膜57上にアモルファスシリコン膜を堆積し、パターニングを行い、アモルファスシリコン膜の自然酸化膜を除去し、多結晶化を行って容量下部電極59を形成する。この多結晶化処理のとき、図5に示すように、アモルファスシリコン膜59の表面に起伏の激しい半球状結晶粒(HSG)600を形成し、その表面積を拡大させる。次いでTaからなる容量絶縁膜61を形成し、その上に多結晶シリコン膜などにより容量上部電極62を形成する。こうしてMOSトランジスタのソース53にキャパシタセルが接続されたDRAMを実現することができる。 Next, an amorphous silicon film is deposited on the interlayer insulating film 57, patterned, the natural oxide film of the amorphous silicon film is removed, and polycrystallized to form the capacitor lower electrode 59. In this polycrystallization process, as shown in FIG. 5, hemispherical hemispherical crystal grains (HSG) 600 are formed on the surface of the amorphous silicon film 59, and the surface area is enlarged. Next, a capacitor insulating film 61 made of Ta 2 O 5 is formed, and a capacitor upper electrode 62 is formed thereon using a polycrystalline silicon film or the like. In this way, a DRAM in which the capacitor cell is connected to the source 53 of the MOS transistor can be realized.

図6は、HSG膜を形成する半導体製造装置の平面図、図7は半導体製造装置内の反応室の縦断面図である。   FIG. 6 is a plan view of a semiconductor manufacturing apparatus for forming an HSG film, and FIG. 7 is a longitudinal sectional view of a reaction chamber in the semiconductor manufacturing apparatus.

半導体製造装置を示す図6において、20は搬送室であり、この搬送室20の周囲に放射状に複数の真空チャンバを構成する第1ロードロック室10、第1冷却室80、第1反応室30、第2反応室35、第2冷却室85、第2ロードロック室15が設けられ、搬送室20と第1ロードロック室10、第1反応室30、第2反応室35、第2ロードロック室15間にはそれぞれゲートバルブ40、50、60、70が設けられている。なお、搬送室20には、ウェーハ搬送ロボット25が内装されている。なお、この半導体製造装置の場合は、第1反応室30、第2反応室35が本発明で言う「処理室」に相当する。   In FIG. 6 showing the semiconductor manufacturing apparatus, reference numeral 20 denotes a transfer chamber, and a first load lock chamber 10, a first cooling chamber 80, and a first reaction chamber 30 that form a plurality of vacuum chambers radially around the transfer chamber 20. A second reaction chamber 35, a second cooling chamber 85, and a second load lock chamber 15, and a transfer chamber 20, a first load lock chamber 10, a first reaction chamber 30, a second reaction chamber 35, and a second load lock. Gate valves 40, 50, 60, and 70 are provided between the chambers 15, respectively. A wafer transfer robot 25 is built in the transfer chamber 20. In the case of this semiconductor manufacturing apparatus, the first reaction chamber 30 and the second reaction chamber 35 correspond to the “processing chamber” in the present invention.

反応室を示す図7において、ゲートバルブ50を介して搬送室20と連結されている反応室30は、成膜に必要なガス系にモノシランガス(SiH)供給用のノズル130を有し、ガスを単一方向から流しウェーハWに対してノズル130とは反対方向の排気配管135を経由しターボ分子ポンプ140で吸引することにより超高真空対応となっている。SiH供給用のノズル130に通じる配管に流量制御弁315が設けられ、この流量制御弁315は反応室30内に供給されるSiHガスの流量が所定流量となるように流量制御手段310によって制御される。 In FIG. 7 showing the reaction chamber, the reaction chamber 30 connected to the transfer chamber 20 via the gate valve 50 has a nozzle 130 for supplying monosilane gas (SiH 4 ) in a gas system necessary for film formation, Is flown from a single direction and is sucked by the turbo molecular pump 140 through the exhaust pipe 135 in the direction opposite to the nozzle 130 with respect to the wafer W. A flow rate control valve 315 is provided in a pipe leading to the nozzle 130 for supplying SiH 4 , and this flow rate control valve 315 is provided by the flow rate control means 310 so that the flow rate of the SiH 4 gas supplied into the reaction chamber 30 becomes a predetermined flow rate. Be controlled.

ウェーハ面に対しモノシランを単一方向より流すことで選択性良くウェーハ面内均一性が確保できる。これは、成長速度がジシランより遅く、HSG形成を制御しやすいモノシランを使用しているためである。   By flowing monosilane from a single direction to the wafer surface, uniformity within the wafer surface can be secured with good selectivity. This is because monosilane is used which has a growth rate slower than that of disilane and can easily control the formation of HSG.

反応室圧力を0.5Pa以下と低くすると、ガス流速が速くなり、600〜620℃において十分な表面反応律速によりウェーハ面内均一性が優れる。また、反応室30の構造はウェーハW表面に対して対面式の分割型抵抗加熱ヒータ210でウェーハの上下を加熱することにより、ウェーハ面内の温度均一性を短時間で確保することが容易になっている。分割型抵抗加熱ヒータ210は、反応室30内の温度を所定の温度、例えば600〜620℃内の任意の温度になるように温度制御手段320によって制御される。   When the reaction chamber pressure is lowered to 0.5 Pa or less, the gas flow rate is increased, and the in-plane uniformity of the wafer is excellent due to sufficient surface reaction rate control at 600 to 620 ° C. In addition, the reaction chamber 30 has a structure in which the upper and lower surfaces of the wafer W are heated by a face-to-face divided resistance heater 210 with respect to the surface of the wafer W, so that it is easy to ensure temperature uniformity in the wafer surface in a short time. It has become. The divided resistance heater 210 is controlled by the temperature control means 320 so that the temperature in the reaction chamber 30 becomes a predetermined temperature, for example, an arbitrary temperature within 600 to 620 ° C.

次に、上記半導体製造装置を用いてウェーハを処理する方法について説明する。まず、半導体素子となる半導体チップの所定の容量電極部にアモルファスシリコン膜が形成されたウェーハを上述した半導体製造装置に搬送する前に、自然酸化膜やNHOH+H+HOのような混合液によって形成される化学酸化膜を、例えば希釈フッ酸水溶液であらかじめ洗浄し除去した後、スピンドライ乾燥機などで乾燥処理をする。所定の容量電極部とは、一般にはMOSトランジスタのソース/ドレイン領域と接続される下部電極部である。乾燥処理を行った後、図6に示す半導体製造装置内のロードロック室10にゲートバルブ45を開けて、清浄なままカセット単位で素早く搬送し、ゲートバルブ45を閉じる。清浄なまま搬送するのはクリーンルーム内の雰囲気による汚染や自然酸化膜の再形成を防ぐためであり、ロードロック室10に搬送するまでの間を素早く行う必要がある。この時点でアモルファスシリコン表面に汚染や自然酸化膜などが多く付着・形成していると、アモルファスシリコン表面の状態と、例えばアモルファスシリコン上に堆積した自然酸化膜表面の状態とではシリコンの結合手密度が異なるため、HSG化されなかったりHSGの形成状態つまりHSGの粒径や密度が異なる問題が発生し、半導体装置の歩留まり低下の原因となる。 Next, a method for processing a wafer using the semiconductor manufacturing apparatus will be described. First, before a wafer having an amorphous silicon film formed on a predetermined capacitor electrode portion of a semiconductor chip to be a semiconductor element is transferred to the semiconductor manufacturing apparatus described above, a natural oxide film or NH 4 OH + H 2 O 2 + H 2 O is used. A chemical oxide film formed by such a mixed solution is removed by washing in advance with, for example, dilute hydrofluoric acid aqueous solution, followed by drying with a spin dry dryer or the like. The predetermined capacitance electrode portion is generally a lower electrode portion connected to the source / drain region of the MOS transistor. After performing the drying process, the gate valve 45 is opened in the load lock chamber 10 in the semiconductor manufacturing apparatus shown in FIG. The clean transfer is performed in order to prevent contamination by the atmosphere in the clean room and the re-formation of the natural oxide film, and it is necessary to quickly carry out the transfer to the load lock chamber 10. At this point, if there is a lot of contamination or natural oxide film adhering to or formed on the amorphous silicon surface, the bond density of silicon will depend on the state of the amorphous silicon surface and the state of the natural oxide film deposited on the amorphous silicon, for example. Therefore, there is a problem that the HSG is not formed or the formation state of the HSG, that is, the grain size or density of the HSG is different, which causes a decrease in the yield of the semiconductor device.

上記のように複数枚のウェーハが収納されたカセットをロードロック室10に搬送した後、ロードロック室10を到達真空圧力まで真空引きした後、ロードロック室10内に高純度窒素(N)を供給しつつ排気し(以下、これをパージという)、ロードロック室10内を搬送圧力とする。以後、少なくともロードロック室10内にカセット、すなわちウェーハが存在する間はロードロック室10内には、Nガスを導入しつつ排気し続けることとなり、ロードロック室10内は一定の圧力に維持される。 After the cassette containing a plurality of wafers is transferred to the load lock chamber 10 as described above, the load lock chamber 10 is evacuated to the ultimate vacuum pressure, and then high purity nitrogen (N 2 ) is placed in the load lock chamber 10. Is exhausted (hereinafter referred to as “purging”), and the load lock chamber 10 is set as the transfer pressure. Thereafter, at least as long as a cassette, that is, a wafer exists in the load lock chamber 10, the load lock chamber 10 is continuously evacuated while introducing N 2 gas, and the load lock chamber 10 is maintained at a constant pressure. Is done.

ここで、高純度窒素(N)を供給しながら排気するのは、パージにより気流を設け、真空ポンプからのオイルの逆拡散やチャンバ構造物からの微量の揮発不純物成分による汚染を防止するためである。また、乾燥した窒素(N)のパージにより、水分が十分に雰囲気中に飽和するのを満たすためである。また急激な減圧によりウェーハ表面やカセットなどに付着している水分(液体)がすべて水蒸気(気体)にならず、むしろ一部が気体になる際に奪われる熱により温度が低下し、氷(固体)になるのを防止するためでもある。氷は反応室30内に搬送後、熱により溶融し水となるため表面の一部が酸化してHSGの形成を阻害する要因となる。なおロードロック室10内の圧力を数回昇降させることによ
り、残留物質を最大限置換させることも有効である。
Here, exhausting while supplying high-purity nitrogen (N 2 ) is to prevent air pollution by purging and back-diffusion of oil from the vacuum pump and contamination by a trace amount of volatile impurity components from the chamber structure. It is. Further, this is because the moisture is sufficiently saturated in the atmosphere by purging with dry nitrogen (N 2 ). In addition, the water (liquid) adhering to the wafer surface and cassette due to sudden pressure reduction does not turn into water vapor (gas). This is also for preventing the above. Since the ice melts by heat after being transferred into the reaction chamber 30 and becomes water, a part of the surface is oxidized and becomes a factor that inhibits the formation of HSG. It is also effective to replace the residual material as much as possible by raising and lowering the pressure in the load lock chamber 10 several times.

なお、反応室30、35、搬送室20内は、予め、Nガスを導入しつつ排気した状態としておき、搬送室20内の圧力は搬送圧力に維持しておく。反応室30、35については、ウェーハ処理時以外はこの状態を維持する様にし、搬送室20については、装置稼働中、この状態を維持するようにする。 The reaction chambers 30 and 35 and the transfer chamber 20 are previously evacuated while introducing N 2 gas, and the pressure in the transfer chamber 20 is maintained at the transfer pressure. The reaction chambers 30 and 35 are maintained in this state except during wafer processing, and the transfer chamber 20 is maintained in this state during operation of the apparatus.

上記のようにロードロック室10内にNガスを導入しつつ排気し、ロードロック室10内の圧力が、搬送室20内の圧力すなわち搬送圧力と同等となったところで、ゲートバルブ40を開き、ウェーハ搬送ロボット25によりウェーハWを搬送室20に搬送し、ゲートバルブ40を閉じる。その後、搬送室20内圧力と処理室30内圧力が同等となったところで、ゲートバルブ50を開き、ウェーハWを処理室30に搬送し、ゲートバルブ50を閉じ、ウェーハWに処理を施す。ウェーハ処理後は、上記と反対の手順でウェーハWを搬送することとなる。ロードロック室10、搬送室20、反応室30には常時窒素(N)が供給されつつ、排気されておりロードロック室10、搬送室20、反応室30内で存在・発生する不純物物質がウェーハ表面に付着しないようにしている。すなわち、各チャンバは、真空ポンプからのオイルの逆拡散やチャンバ構造物(搬送ロボットの軸シール材やチャンバシーリング材としてのOリング等)からの微量の揮発不純物成分によって汚染されるのを防止している。 As described above, the N 2 gas is introduced into the load lock chamber 10 and exhausted. When the pressure in the load lock chamber 10 becomes equal to the pressure in the transfer chamber 20, that is, the transfer pressure, the gate valve 40 is opened. Then, the wafer W is transferred to the transfer chamber 20 by the wafer transfer robot 25 and the gate valve 40 is closed. Thereafter, when the pressure in the transfer chamber 20 and the pressure in the processing chamber 30 become equal, the gate valve 50 is opened, the wafer W is transferred to the processing chamber 30, the gate valve 50 is closed, and the wafer W is processed. After the wafer processing, the wafer W is transferred in the reverse procedure to the above. The load lock chamber 10, the transfer chamber 20, and the reaction chamber 30 are constantly supplied with nitrogen (N 2 ) and are exhausted, and impurity substances that are present and generated in the load lock chamber 10, the transfer chamber 20, and the reaction chamber 30 are exhausted. It prevents it from adhering to the wafer surface. That is, each chamber is prevented from being contaminated by a minute amount of volatile impurity components from the back diffusion of oil from the vacuum pump and the chamber structure (such as a shaft seal material of the transfer robot or an O-ring as a chamber sealing material). ing.

この場合の装置では、反応室以外は超高真空(10−6Pa)対応のポンプを装着していない。これは上記のようにロードロック室、搬送室については、搬送時にチャンバ内にNを供給しつつ排気することにより、ウェーハ表面を清浄なまま反応室まで搬送出来るようになったことから、反応室30以外は超高真空対応のポンプを必要としなくなったからである。これにより装置は低価格になるだけでなく、処理時間も短縮できる。 The apparatus in this case is not equipped with a pump for ultra high vacuum (10 −6 Pa) except for the reaction chamber. As described above, the load lock chamber and the transfer chamber are evacuated while supplying N 2 into the chamber at the time of transfer so that the wafer surface can be transferred to the reaction chamber while being clean. This is because the pump other than the chamber 30 does not require an ultra-high vacuum compatible pump. This not only lowers the cost of the apparatus, but also shortens the processing time.

次に、反応室内にて行われる過程について説明する。   Next, the process performed in the reaction chamber will be described.

上記のように反応室30へ搬送されたウェーハWはあらかじめ設定された反応室温度600〜620℃にて温度安定化がはかられる。この際の雰囲気は高真空もしくは窒素、不活性ガスのようなアモルファスシリコン表面と無反応の無反応性ガス雰囲気にて行われる。ただしウェーハの面内温度安定と下地アモルファスシリコンが多結晶化することによりHSG形成を阻害する要因とならないよう、温度安定と結晶化の両方を考慮すると、温度安定時間は5分間程度が望ましい。以降、上記反応室温度を保持する。   As described above, the wafer W transferred to the reaction chamber 30 is stabilized at a preset reaction chamber temperature of 600 to 620 ° C. At this time, the atmosphere is a high vacuum or a non-reactive gas atmosphere that does not react with the amorphous silicon surface such as nitrogen or an inert gas. However, considering both temperature stability and crystallization, the temperature stabilization time is preferably about 5 minutes so that the in-plane temperature stability of the wafer and the underlying amorphous silicon are not polycrystallized. Thereafter, the reaction chamber temperature is maintained.

つぎに上記雰囲気が無反応性ガス雰囲気の場合、それらを十分に取り除いた後、モノシランを毎分150〜200cc、2分〜2.5分間流すことによりアモルファスシリコン表面に微細な結晶核を形成(発生)させる。この結晶核の密度はウェーハ温度や核形成時間の増大と共に増加する傾向があり、またモノシラン流量を少なくした場合には核形成時間を増やす必要がある。   Next, when the above atmosphere is a non-reactive gas atmosphere, after sufficiently removing them, fine nuclei are formed on the amorphous silicon surface by flowing monosilane at 150 to 200 cc / min for 2 to 2.5 minutes ( generate. The density of crystal nuclei tends to increase as the wafer temperature and nucleation time increase, and when the monosilane flow rate is reduced, the nucleation time needs to be increased.

最後にモノシランの供給を止め、アモルファスシリコン表面に形成した結晶核をシリコン原子のマイグレーションにより成長させて結晶粒を形成する。この結晶粒の大きさは粒成長時間の増大と共に大きくなる傾向があり、5分間で成長がほぼ最大となるため、3〜5分の間を制御する。時間が長すぎると粒と粒が結合し大きな粒となり、本工程の目的とする表面積の増加率が低下するため、時間を制御する必要がある。なお、「ほぼ」とあるのは成長条件で、成長が最大となる時間が異なるからである。   Finally, the supply of monosilane is stopped and crystal nuclei formed on the amorphous silicon surface are grown by migration of silicon atoms to form crystal grains. The size of the crystal grains tends to increase as the grain growth time increases, and the growth is almost maximized in 5 minutes. If the time is too long, the grains are combined to form large grains, and the target surface area increase rate in this step is reduced, so the time needs to be controlled. Note that “substantially” is because the growth conditions differ and the time during which the growth is maximum differs.

具体例として、上記所定の条件、例えば反応室温度610℃,温度安定時間5分,モノシラン(SiH)200sccm,核形成時間2分,粒成長時間3分にて行うことによ
り、選択性のある安定したHSGの形成、ウェーハ面内均一性の良好なHSGを形成することができた。また同様の結果を、反応室温度610℃,温度安定時間5分,モノシラン150sccm,核形成時間2.5分,粒成長時間5分にても得ている。また、上記条件で処理を行うことにより、単位時間当たりのウェーハ処理枚数を20枚/hrとすることができ、縦型装置プロセスの単位時間当たりのウェーハ処理枚数(16枚/hr)よりも処理枚数を増やすことができ、スループットを向上できる。
As a specific example, selectivity is achieved by performing the above-mentioned predetermined conditions, for example, reaction chamber temperature 610 ° C., temperature stabilization time 5 minutes, monosilane (SiH 4 ) 200 sccm, nucleation time 2 minutes, and grain growth time 3 minutes. Stable HSG formation and HSG with good uniformity in the wafer surface could be formed. Similar results were obtained even at a reaction chamber temperature of 610 ° C., temperature stabilization time of 5 minutes, monosilane 150 sccm, nucleation time 2.5 minutes, and grain growth time 5 minutes. Further, by performing the processing under the above conditions, the number of wafers processed per unit time can be set to 20 / hr, which is higher than the number of wafers processed per unit time (16 / hr) in the vertical apparatus process. The number of sheets can be increased and the throughput can be improved.

HSG形成工程において、図8は到達真空下でウェーハを搬送した場合(従来例)と、図9は窒素パージしながらウェーハを搬送した場合(本発明の具体例)のそれぞれの結果を比較して示すSEM(走査型電子顕微鏡)写真を転写した図である。   In the HSG formation process, FIG. 8 compares the results when the wafer is transferred under an ultimate vacuum (conventional example) and FIG. 9 shows the results when the wafer is transferred while purging with nitrogen (specific example of the present invention). It is the figure which transferred the SEM (scanning electron microscope) photograph to show.

図8に示すように、到達真空搬送時には、ウェーハ表面の汚染によりHSG形成が不十分(表面の凸凹が小さい)であるのに対し、図9のようにロードロック室10、搬送室20、反応室30に窒素ガス(N)を供給しつつ排気(流量=0.5slm、その時の搬送圧力=50Paの条件で供給)しながら搬送した場合は、良好なHSGを形成することができた。なお、50Pa以上の圧力で搬送すれば、同様の結果が得られた。 As shown in FIG. 8, at the time of ultimate vacuum transfer, HSG formation is insufficient due to contamination of the wafer surface (surface irregularities are small), whereas load lock chamber 10, transfer chamber 20, reaction, as shown in FIG. When the nitrogen gas (N 2 ) was supplied to the chamber 30 while being transported while being exhausted (supplied under the conditions of flow rate = 0.5 slm, transport pressure at that time = 50 Pa), good HSG could be formed. In addition, the same result was obtained if it conveyed by the pressure of 50 Pa or more.

以上においては、HSG形成工程を実施する際に本発明を適用した例を説明したが、本発明は、エピタキシャル成長工程を実施する半導体製造装置及び製造方法にも適用することができる。その場合、搬送室へのN供給を流量10slm、搬送圧力400〜1333Paの条件とした場合に、従来の到達真空下で搬送した際に生じた結晶欠陥が生じなくなった。また、同様にして本発明は、Pドープなどのドーピング処理や、Ta膜、Si膜、多結晶Si膜等の成膜処理にも適用できる。 Although the example which applied this invention when implementing the HSG formation process was demonstrated above, this invention is applicable also to the semiconductor manufacturing apparatus and manufacturing method which implement an epitaxial growth process. In that case, when the supply of N 2 to the transfer chamber was set to a flow rate of 10 slm and a transfer pressure of 400 to 1333 Pa, crystal defects that occurred when the transfer was performed under the conventional ultimate vacuum were not generated. Similarly, the present invention can also be applied to a doping process such as P-doping or a film-forming process such as a Ta 2 O 5 film, a Si 3 N 4 film, or a polycrystalline Si film.

1 ロードロック室(予備室)
2 ウェーハ処理室
3 搬送室
4 真空ポンプ(ガス排気手段)
5 N供給ライン(不活性ガス供給手段)
6 N供給ライン(不活性ガス供給手段)
10 ロードロック室(予備室)
12 制御手段
13 カセット
20 搬送室
30 反応室(処理室)
W ウェーハ(基板)
1 Load lock room (spare room)
2 Wafer processing chamber 3 Transfer chamber 4 Vacuum pump (gas exhaust means)
5 N 2 supply line (inert gas supply means)
6 N 2 supply line (inert gas supply means)
10 Load lock room (spare room)
12 Control means 13 Cassette 20 Transfer chamber 30 Reaction chamber (processing chamber)
W wafer (substrate)

Claims (2)

基板を予備室から搬送室を介して処理室に搬送する工程と、
前記処理室内で前記基板を処理する工程と、
処理済基板を前記処理室から前記搬送室を介して予備室に搬送する工程とを有し、
前記基板を搬送する各工程では、前記基板の存在する室に連通する室の全てに対して、不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気することを特徴とする半導体製造方法。
A step of transferring the substrate from the preliminary chamber to the processing chamber via the transfer chamber;
Processing the substrate in the processing chamber;
And transporting the processed substrate from the processing chamber to the preliminary chamber via the transfer chamber,
In each step of transporting the substrate, all the chambers communicating with the chamber in which the substrate exists are exhausted by using a vacuum pump from all of the exhaust systems connected to the chambers while supplying an inert gas. A method of manufacturing a semiconductor.
基板のやりとりを行う予備室と、
前記基板を処理する処理室と、
内装した搬送ロボットにより前記予備室と前記処理室との間で前記基板の搬送を行う搬送室と、
前記各室に設けられ前記各室内に不活性ガスを供給する不活性ガス供給手段と、
前記各室に設けられ前記各室内を真空ポンプにより排気するガス排気手段と、
前記基板を前記予備室から前記搬送室を介して前記処理室に搬送し、前記処理室内で前記基板を処理した後、処理済基板を前記処理室から前記搬送室を介して前記予備室に搬送するように制御すると共に、前記各基板搬送を行う際に、前記基板の存在する室に連通する室の全てに対して、不活性ガスを供給しつつそれぞれの室に設けられた前記ガス排気手段の全てより排気するよう制御する制御手段と、
を備えたことを特徴とする基板処理装置。
A spare room for exchanging substrates;
A processing chamber for processing the substrate;
A transfer chamber for transferring the substrate between the preliminary chamber and the processing chamber by an internal transfer robot;
An inert gas supply means provided in each chamber for supplying an inert gas into each chamber;
A gas exhaust means provided in each of the chambers for exhausting each of the chambers by a vacuum pump;
The substrate is transferred from the preliminary chamber to the processing chamber via the transfer chamber, and after the substrate is processed in the processing chamber, the processed substrate is transferred from the processing chamber to the preliminary chamber via the transfer chamber. The gas exhaust means provided in each chamber while supplying an inert gas to all of the chambers communicating with the chamber in which the substrate is present when carrying each substrate. Control means for controlling exhaust from all of the above,
A substrate processing apparatus comprising:
JP2010177628A 2000-03-29 2010-08-06 Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus Expired - Lifetime JP5355514B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010177628A JP5355514B2 (en) 2000-03-29 2010-08-06 Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000091642 2000-03-29
JP2000091642 2000-03-29
JP2010177628A JP5355514B2 (en) 2000-03-29 2010-08-06 Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004286912A Division JP4669257B2 (en) 2000-03-29 2004-09-30 Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus

Publications (2)

Publication Number Publication Date
JP2011009762A true JP2011009762A (en) 2011-01-13
JP5355514B2 JP5355514B2 (en) 2013-11-27

Family

ID=43565977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177628A Expired - Lifetime JP5355514B2 (en) 2000-03-29 2010-08-06 Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus

Country Status (1)

Country Link
JP (1) JP5355514B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020180332A (en) * 2019-04-25 2020-11-05 株式会社アルバック Film deposition method
WO2020235455A1 (en) * 2019-05-20 2020-11-26 東京エレクトロン株式会社 Processing device and processing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529263A (en) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp Semiconductor manufacturing device
JPH06151558A (en) * 1992-11-09 1994-05-31 Tokyo Electron Ltd Transfer processing device
JPH07321047A (en) * 1994-05-23 1995-12-08 Tokyo Electron Ltd Vacuum processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529263A (en) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp Semiconductor manufacturing device
JPH06151558A (en) * 1992-11-09 1994-05-31 Tokyo Electron Ltd Transfer processing device
JPH07321047A (en) * 1994-05-23 1995-12-08 Tokyo Electron Ltd Vacuum processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020180332A (en) * 2019-04-25 2020-11-05 株式会社アルバック Film deposition method
JP7262287B2 (en) 2019-04-25 2023-04-21 株式会社アルバック Deposition method
WO2020235455A1 (en) * 2019-05-20 2020-11-26 東京エレクトロン株式会社 Processing device and processing method

Also Published As

Publication number Publication date
JP5355514B2 (en) 2013-11-27

Similar Documents

Publication Publication Date Title
JP3676983B2 (en) Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus
JP4422217B2 (en) Method for producing HSG-Si film
TWI443747B (en) Semiconductor device manufacturing method, and substrate processing method and apparatus
US11127597B2 (en) Etching method
US20060156970A1 (en) Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same
WO1996025760A1 (en) Method and device for manufacturing semiconductor
US6537876B2 (en) Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process
KR101321424B1 (en) Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth
JP5355514B2 (en) Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus
JP4669257B2 (en) Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus
US20210017642A1 (en) METHOD FOR FORMING RuSi FILM AND SUBSTRATE PROCESSING SYSTEM
WO2018220973A1 (en) Etching method
JP2012204691A (en) Manufacturing method of semiconductor device and substrate processing device
US6943089B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP4240941B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
KR100303918B1 (en) Equipment for manufacturing capacitor of semiconductor device and method for fabricating capacitor using thereof
JP3173698B2 (en) Heat treatment method and apparatus
CN109891555B (en) Low temperature epitaxial layer forming method
JP2504598B2 (en) Single wafer surface treatment method for semiconductor substrates
JPH04188721A (en) Vertical heat treatment apparatus
JPH0927457A (en) Thin film depositing method
JPH05275342A (en) Method and device for forming thin film
KR20230017134A (en) Method for forming titanium nitride film and apparatus for forming titanium nitride film
EP0902459B1 (en) An apparatus for fabricating a semiconductor device and a method for fabricating a polysilicon film using the same
JP2001015708A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Ref document number: 5355514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term