JPH0927457A - Thin film depositing method - Google Patents
Thin film depositing methodInfo
- Publication number
- JPH0927457A JPH0927457A JP7176491A JP17649195A JPH0927457A JP H0927457 A JPH0927457 A JP H0927457A JP 7176491 A JP7176491 A JP 7176491A JP 17649195 A JP17649195 A JP 17649195A JP H0927457 A JPH0927457 A JP H0927457A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wafer substrate
- furnace
- gas
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、たとえば半導体装置の
製造過程で用いられる薄膜堆積方法に係り、さらに詳し
くは、表面汚染物を効果的に除去し、しかも不必要な部
分で形成された酸化シリコン膜を容易に除去することが
できる薄膜堆積方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film deposition method used, for example, in the manufacturing process of a semiconductor device, and more specifically, to effectively remove surface contaminants and to oxidize oxides formed in unnecessary portions. The present invention relates to a thin film deposition method capable of easily removing a silicon film.
【0002】[0002]
【従来の技術】近年、半導体集積回路の高集積化に伴
い、MOS LSIのゲート酸化膜およびフラッシュ(Flash)
メモリーのトンネル酸化膜に用いられている薄い酸化シ
リコン膜や、DRAMのキャパシター絶縁膜およびFlashメ
モリーの中間絶縁膜として用いられている薄い窒化シリ
コン膜の信頼性向上がますます重要になってきている。
これらの薄い酸化シリコン膜および窒化膜の信頼性低下
の要因は単一ではなく、膜中の欠陥や重金属汚染など複
合的ではあるが、最近、クリーンルーム環境内からウェ
ーハ表面に吸着する有機物の影響が注目されている。ウ
ェーハ表面に吸着された有機物は、島崎らの評価検討よ
りジオクチルフタレート(DOP)であることが判明して
いる(94年春季応用物理学会28a-ZQ-2,28A-ZQ-4)。
また、その有機物のウェーハ表面吸着量と酸化シリコン
膜耐電圧との相関も同じく島崎らにより定量化(92年
春季応用物理学会30a-ZF-6)されている。ただし、有機
物であるDOPと酸化シリコン膜耐圧劣化のメカニズム
に関しては明らかになっていない。2. Description of the Related Art In recent years, as semiconductor integrated circuits have become highly integrated, MOS LSI gate oxide films and flash (Flash)
It is becoming increasingly important to improve the reliability of the thin silicon oxide film used as the tunnel oxide film of memory, and the thin silicon nitride film used as the capacitor insulating film of DRAM and the intermediate insulating film of Flash memory. .
The factors that reduce the reliability of these thin silicon oxide films and nitride films are not single, but are complex, such as defects in the film and heavy metal contamination, but recently, the influence of organic substances adsorbed on the wafer surface from within a clean room environment has been Attention has been paid. The organic matter adsorbed on the wafer surface has been proved to be dioctyl phthalate (DOP) by the evaluation study by Shimazaki et al. (1994 Spring Applied Physics Society 28a-ZQ-2, 28A-ZQ-4).
The correlation between the amount of organic substances adsorbed on the wafer surface and the withstand voltage of the silicon oxide film was also quantified by Shimazaki et al. (Spring Society of Applied Physics 1992 30a-ZF-6). However, DOP as an organic substance and the mechanism of deterioration in breakdown voltage of the silicon oxide film have not been clarified.
【0003】このウェーハ表面に吸着する有機物DOPを
効果的にウェーハ表面から除去する手段として、酸化性
ガスによる燃焼除去方法が本出願人によって提案されて
いる。As a means for effectively removing the organic DOP adsorbed on the wafer surface from the wafer surface, a combustion removal method using an oxidizing gas has been proposed by the applicant.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、この方
法では、被処理基板表面がシリコンである場合、シリコ
ンが酸化され、例えばDRAMのキャパシター絶縁膜として
使用される薄い窒化シリコン膜をシリコン表面に形成し
たい場合には、酸化シリコン膜の形成によりキャパシタ
容量が低下するおそれがある。また、シリコン基板とポ
リシリコンとの電気的な接合をとる工程の前に前記燃焼
除去方法を用いた場合には、接合抵抗が著しく増大する
ような問題を生起する可能性がある。However, in this method, when the surface of the substrate to be processed is silicon, the silicon is oxidized, and it is desired to form a thin silicon nitride film used as a capacitor insulating film of DRAM, for example, on the silicon surface. In this case, the formation of the silicon oxide film may reduce the capacitance of the capacitor. In addition, if the above-described combustion removal method is used before the step of electrically connecting the silicon substrate and the polysilicon, there is a possibility that a problem that the joining resistance is significantly increased may occur.
【0005】このような従来技術の問題点が、実際にど
のようなプロセスで発生するのかを、減圧化学気相薄膜
堆積(以下CVD:Chemical Vapor Deposition)法を
例として、図を用いて説明する。図6は、従来の有機物
燃焼を考慮した減圧CVD炉プロセスシーケンスの一例
を示す。これに基づく処理工程を以下に示す。What kind of process actually causes such a problem of the prior art will be described with reference to the drawings by taking a low pressure chemical vapor deposition (hereinafter referred to as CVD) method as an example. . FIG. 6 shows an example of a conventional low pressure CVD furnace process sequence in consideration of organic matter combustion. The processing steps based on this are shown below.
【0006】ウェーハ基板を石英ボートに装着し、イン
ナーチューブ内に導入する。この際、炉内温度は次に酸
化性ガスを導入する際の温度と同一とする。この温度は
有機物が燃焼可能な最低限の温度であり、かつウェーハ
基板が余分に酸化されない温度である。The wafer substrate is mounted on a quartz boat and introduced into the inner tube. At this time, the temperature in the furnace is the same as the temperature at the time of introducing the oxidizing gas next. This temperature is the minimum temperature at which organic substances can burn, and is a temperature at which the wafer substrate is not excessively oxidized.
【0007】ウェーハ基板のインナーチューブへの導入
後、CVD炉内は真空排気され、その後、酸化性ガスで
ある酸素をガス導入口からCVD炉内へ導入し、有機物
を燃焼除去処理する。酸化性ガスによる燃焼除去処理の
後、CVD反応炉内を再び真空排気し、その後炉内雰囲
気を窒素置換させる。これはCVDガスとして使用する
モノシラン(SiH4 )やジシラン(Si2 H6 )が非
常に化学的に活性なガスであり、これらが酸化性ガスと
容易に反応してシリコン酸化物のパーテイクルを発生し
ないようにするためである。After the introduction of the wafer substrate into the inner tube, the inside of the CVD furnace is evacuated, and then oxygen, which is an oxidizing gas, is introduced into the CVD furnace through the gas introduction port to burn and remove organic substances. After the combustion removal treatment with the oxidizing gas, the inside of the CVD reaction furnace is evacuated again, and then the atmosphere in the furnace is replaced with nitrogen. This is a gas in which monosilane (SiH 4 ) and disilane (Si 2 H 6 ) used as a CVD gas are extremely chemically active, and these easily react with an oxidizing gas to generate particles of silicon oxide. This is to prevent it.
【0008】その後、CVDにより薄膜堆積を行い、そ
の後真空排気し、前記と同様な理由から炉内の窒素置換
を行い、ウェーハを搬出する。図7は、有機物燃焼を考
慮した減圧CVD炉プロセスシーケンスの他の例を示
す。After that, thin film deposition is performed by CVD, then vacuum exhaust is performed, nitrogen substitution in the furnace is performed for the same reason as above, and the wafer is unloaded. FIG. 7 shows another example of the low pressure CVD furnace process sequence in consideration of the combustion of organic substances.
【0009】ウェーハ基板を石英ボートに装着し、イン
ナーチューブ内へ導入する。この際、炉内雰囲気を酸素
を含む酸化性ガスで満たす。また、炉内温度は有機物
(炭化物)が燃焼可能な最低限の温度で、かつウェーハ
基板が余分に酸化されない温度である。The wafer substrate is mounted on a quartz boat and introduced into the inner tube. At this time, the furnace atmosphere is filled with an oxidizing gas containing oxygen. The furnace temperature is the minimum temperature at which organic substances (carbides) can be burned and the wafer substrate is not excessively oxidized.
【0010】酸化性ガスによる燃焼除去処理の後、真空
排気を行い、その後CVD反応炉内雰囲気を窒素置換さ
せる。これはCVDガスとして使用するモノシランやジ
シランが非常に化学的に活性なガスであり、これらが酸
化性ガスと反応してシリコン酸化物のパーテイクルを発
生しないようにするためである。After the burning and removing treatment with the oxidizing gas, the chamber is evacuated and then the atmosphere in the CVD reactor is replaced with nitrogen. This is because monosilane and disilane used as the CVD gas are extremely chemically active gases and do not react with the oxidizing gas to generate particles of silicon oxide.
【0011】酸化性ガスによる基板表面処理の後、薄膜
堆積CVDを実施する。しかしながら、前記2例のよう
なプロセスシーケンスに従い、酸化性ガスによる有機物
燃焼除去処理の後、ただちに薄膜堆積CVDを実施する
と、次のような問題点が発生する。After the surface treatment of the substrate with an oxidizing gas, thin film deposition CVD is performed. However, if the thin film deposition CVD is carried out immediately after the organic substance combustion removal treatment by the oxidizing gas according to the process sequence of the above-mentioned two examples, the following problems occur.
【0012】まず、ポリシリコン膜を上記シーケンスに
より堆積する場合について説明する。図8に示すよう
に、ウェーハ基板10上に酸化シリコン膜11aがあ
り、ウェーハ基板10とポリシリコン13との電気的接
合を取るために酸化シリコン膜11aにコンタクトホー
ルが開けられているとする。このホールが開けられたウ
ェーハ基板上には、クリーンルーム環境による汚染有機
物12が存在することがある。従来の有機物燃焼を考慮
した減圧ポリシリコンCVD炉プロセスシーケンスに於
いては、有機物12を酸化および燃焼させるため、酸化
性ガスをウェーハ基板10の付近に導入する。この際、
有機物12が燃焼除去されるが、これと同時に、ホール
が開けられた部分のウェーハ基板10の表面も酸化する
ため、図8(b)に示すように、ホール底部のシリコン
表面上に酸化シリコン膜11が形成されていた。このた
め、引き続いて行われるポリシリコンのCVDにより、
酸化シリコン膜11の上にポリシリコン13が形成され
ていた。このため、ウェーハ基板10とポリシリコン1
3との電気的な接合抵抗が上昇してしまう問題があっ
た。First, the case of depositing a polysilicon film in the above sequence will be described. As shown in FIG. 8, it is assumed that there is a silicon oxide film 11a on the wafer substrate 10 and a contact hole is opened in the silicon oxide film 11a to electrically connect the wafer substrate 10 and the polysilicon 13. Contaminated organic substances 12 due to the clean room environment may be present on the wafer substrate in which this hole is opened. In the conventional low-pressure polysilicon CVD furnace process sequence considering the combustion of organic matter, an oxidizing gas is introduced near the wafer substrate 10 in order to oxidize and burn the organic matter 12. On this occasion,
The organic substances 12 are burned and removed, but at the same time, the surface of the wafer substrate 10 where the holes are opened is also oxidized. Therefore, as shown in FIG. 8B, a silicon oxide film is formed on the silicon surface at the bottom of the holes. 11 had been formed. Therefore, by the subsequent CVD of polysilicon,
The polysilicon 13 was formed on the silicon oxide film 11. Therefore, the wafer substrate 10 and the polysilicon 1
There was a problem that the electrical junction resistance with 3 increased.
【0013】次に、DRAMキャパシター用窒化シリコン膜
を上記シーケンスにより堆積する場合について説明す
る。図9に示すように、DRAMキャパシターを形成する
際、ウェーハ基板10上に酸化シリコン膜11aがあ
り、ウェーハ基板10とポリシリコン13との電気的な
接合を取るため酸化シリコン膜11aにはコンタクトホ
ールが開けられ、その上にキャパシター下部電極として
ポリシリコン13が積層してある。このキャパシター下
部電極となるポリシリコン13上には、図9(a)に示
すように、クリンルーム環境からの汚染有機物12が存
在することがある。従来の有機物燃焼を考慮した窒化シ
リコン膜CVDプロセスシークエンスに於いては、有機
物12を酸化および燃焼させるため、酸化性ガスをウェ
ーハ基板10の付近に導入する。この際、有機物12が
燃焼除去されるが、これと同時に、キャパシター下部電
極となるポリシリコン13の表面をも酸化するため、図
9(b)に示すように、キャパシター下部電極となるポ
リシリコン13上に酸化シリコン膜11が形成されてし
まう。そのため、その後引き続いて行われるCVDによ
り、酸化シリコン膜11の上に窒化シリコン膜14が形
成されていた。このためDRAMキャパシターの容量低下が
起こるような問題があった。Next, the case of depositing a silicon nitride film for a DRAM capacitor by the above sequence will be described. As shown in FIG. 9, when a DRAM capacitor is formed, a silicon oxide film 11a is formed on the wafer substrate 10, and a contact hole is formed in the silicon oxide film 11a to electrically connect the wafer substrate 10 and the polysilicon 13. Is opened, and polysilicon 13 is laminated thereon as a capacitor lower electrode. As shown in FIG. 9A, a polluted organic substance 12 from the clean room environment may be present on the polysilicon 13 that will be the lower electrode of the capacitor. In the conventional silicon nitride film CVD process sequence considering the combustion of organic matter, an oxidizing gas is introduced near the wafer substrate 10 in order to oxidize and burn the organic matter 12. At this time, the organic matter 12 is burned and removed, but at the same time, the surface of the polysilicon 13 that will be the lower electrode of the capacitor is also oxidized, so that the polysilicon 13 that will be the lower electrode of the capacitor will be oxidized as shown in FIG. 9B. The silicon oxide film 11 is formed on top. Therefore, the silicon nitride film 14 has been formed on the silicon oxide film 11 by the subsequent CVD. Therefore, there is a problem that the capacity of the DRAM capacitor is reduced.
【0014】本発明は、このような実状に鑑みてなさ
れ、表面汚染物を効果的に除去し、しかも不必要な部分
で形成された酸化シリコン膜を容易に除去することがで
きる薄膜堆積方法を提供することを目的とする。The present invention has been made in view of the above circumstances, and provides a thin film deposition method capable of effectively removing surface contaminants and easily removing a silicon oxide film formed in an unnecessary portion. The purpose is to provide.
【0015】[0015]
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る薄膜堆積方法は、被処理物表面に酸化
性ガスを供給しながら表面汚染有機物を燃焼除去する第
一熱処理と、還元性ガスを供給しながら熱処理を行う第
二熱処理とを有し、これらの熱処理の後、薄膜堆積を行
うことを特徴とする。In order to achieve the above object, a thin film deposition method according to the present invention comprises a first heat treatment for burning and removing surface contaminated organic substances while supplying an oxidizing gas to the surface of the object to be treated, A second heat treatment for performing heat treatment while supplying a reducing gas, and thin film deposition is performed after these heat treatments.
【0016】前記第一熱処理では、被処理物温度200°
C以上900°C以下の温度域での処理を行うことが好ま
しい。前記第二熱処理では、被処理物温度800°C以上
の温度域での処理を行うことが好ましい。In the first heat treatment, the object temperature is 200 °
It is preferable to perform the treatment in the temperature range of not lower than C and not higher than 900 ° C. In the second heat treatment, it is preferable to perform the treatment in a temperature range of the object temperature of 800 ° C. or higher.
【0017】前記第二熱処理後、たとえば窒化シリコン
膜またはポリシリコン膜またはアモルファスシリコン膜
を形成する。前記第一熱処理において使用する酸化性ガ
スは、酸素、オゾン、亜酸化窒素、水蒸気のいずれかを
含むことが好ましい。After the second heat treatment, for example, a silicon nitride film, a polysilicon film or an amorphous silicon film is formed. The oxidizing gas used in the first heat treatment preferably contains any of oxygen, ozone, nitrous oxide, and water vapor.
【0018】前記第二熱処理において使用する還元性ガ
スは水素を含むことが好ましい。前記薄膜堆積法は、減
圧化学気相薄膜堆積法であることが好ましい。本発明に
係る薄膜堆積方法を用いて半導体装置を製造することが
好ましい。The reducing gas used in the second heat treatment preferably contains hydrogen. The thin film deposition method is preferably a low pressure chemical vapor deposition method. It is preferable to manufacture a semiconductor device using the thin film deposition method according to the present invention.
【0019】[0019]
【作用】本発明のCVD薄膜形成法では、酸化性ガスに
よる有機物の燃焼除去により、残留する有機物による素
子特性の劣化を防止することができる。しかも本発明で
は、酸化性ガスによる有機物の燃焼除去に際して生ずる
と考えられる酸化膜層が還元性ガスの導入により除去さ
れるため、安定で良質なCVD薄膜の堆積が可能とな
る。これにより、半導体層とポリシリコン膜配線間の電
気的接合抵抗の増加が防止でき、またDRAMキャパシター
の容量低下が防止できる。According to the CVD thin film forming method of the present invention, by burning and removing the organic substances by the oxidizing gas, it is possible to prevent the deterioration of the device characteristics due to the remaining organic substances. In addition, according to the present invention, the oxide film layer, which is considered to be generated when the organic substance is burned off by the oxidizing gas, is removed by introducing the reducing gas, so that a stable and high-quality CVD thin film can be deposited. As a result, it is possible to prevent an increase in electrical junction resistance between the semiconductor layer and the polysilicon film wiring, and to prevent the capacitance of the DRAM capacitor from decreasing.
【0020】[0020]
【実施例】以下、本発明の実施例に係る減圧CVD薄膜
形成法を図面を参照しつつ詳細に説明する。まず、各実
施例を説明するに先立ち、各実施例で用いる減圧CVD
装置について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A low pressure CVD thin film forming method according to an embodiment of the present invention will be described in detail below with reference to the drawings. First, prior to describing each example, the low pressure CVD used in each example.
The device will be described.
【0021】図5は、縦型減圧CVD装置の断面概略図
である。減圧CVD炉は、アウターチューブ1とインナ
ーチューブ2とから成り、ウェーハ基板は石英ボート3
に装着され、インナーチューブ2内に導入される。アウ
ターチューブ1は下部チューブ20の上側フランジ4に
気密に接続してあり、下部チューブ20の下側フランジ
21は炉口キャップ6に気密に接続してある。炉口キャ
ップ6の上には、ボート台8が設置してある。下部チュ
ーブ20には、排気管5が気密に接続してある。排気管
5には、排気口7が形成してある。また、下部チューブ
20には、ガス導入管9が装着してあり、そこから、各
種ガスをCVD炉内に導入するようになっている。FIG. 5 is a schematic sectional view of a vertical low pressure CVD apparatus. The low pressure CVD furnace is composed of an outer tube 1 and an inner tube 2, and a wafer substrate is a quartz boat 3.
And is introduced into the inner tube 2. The outer tube 1 is airtightly connected to the upper flange 4 of the lower tube 20, and the lower flange 21 of the lower tube 20 is airtightly connected to the furnace cap 6. A boat table 8 is installed on the furnace port cap 6. The exhaust tube 5 is connected to the lower tube 20 in an airtight manner. An exhaust port 7 is formed in the exhaust pipe 5. A gas introducing pipe 9 is attached to the lower tube 20, and various gases are introduced into the CVD furnace from there.
【0022】CVD炉内にウェーハ基板が設置された石
英ボードを導入の後、排気口7からCVD反応炉内の雰
囲気を真空排気することにより、CVD反応炉内は減圧
下におかれる。実施例1 本実施例は、本発明の方法を用いて、減圧CVDプロセ
スによりポリシリコン膜を成膜する例である。After the quartz board on which the wafer substrate is installed is introduced into the CVD furnace, the atmosphere in the CVD reaction furnace is evacuated from the exhaust port 7 to keep the inside of the CVD reaction furnace under reduced pressure. Example 1 This example is an example of forming a polysilicon film by a low pressure CVD process using the method of the present invention.
【0023】図1は、本発明の実施例における減圧CV
Dのプロセスシーケンスを示す。図2は、シリコン基板
表面との電気的接合を取るために行われるポリシリコン
CVDプロセスの工程毎の要部断面図である。図2
(a)に示すように、半導体装置の製造プロセスにおい
ては、シリコン基板などで構成されるウェーハ基板10
の表面との電気的接合を取るため、酸化シリコン膜11
aにコンタクトホールを形成する工程を必要とする。こ
のコンタクトホールは、RIEなどを行うプラズマエッ
チング装置により形成される。このエッチング装置から
ウェーハ基板10が装置外に搬出される際、クリーンル
ーム環境から直接的にあるいは搬送用カセット等から間
接的にウェーハ基板の表面は汚染を受け、図2(a)に
示すように、表面に汚染有機物12が存在することがあ
る。FIG. 1 shows a reduced pressure CV according to an embodiment of the present invention.
3 shows a process sequence of D. FIG. 2 is a cross-sectional view of a principal part in each step of a polysilicon CVD process performed for obtaining electrical connection with a silicon substrate surface. FIG.
As shown in (a), in a semiconductor device manufacturing process, a wafer substrate 10 composed of a silicon substrate or the like is used.
Oxide film 11 for electrical connection with the surface of
The step of forming a contact hole in a is required. This contact hole is formed by a plasma etching apparatus that performs RIE or the like. When the wafer substrate 10 is carried out of the etching apparatus to the outside of the apparatus, the surface of the wafer substrate is contaminated directly from the clean room environment or indirectly from the transport cassette or the like, and as shown in FIG. Contaminated organic matter 12 may be present on the surface.
【0024】このような表面状態のウェーハ基板の表面
には、次に、図1に示すシーケンスに従い、減圧CVD
によりポリシリコン膜が形成される。図1に示すステッ
プS1 に於て、ウェーハ基板10を図5に示す石英ボート
3に装着し、インナーチューブ2内に導入する。この際
の炉内温度はステップS3に於て酸化性ガスを導入口から
CVD反応炉内へ導入する際の温度と同ーにする。この
温度は、有機物質(炭化水素)が燃焼するための最低限
の温度であり且つ、ウェーハ基板が酸化されにくい温度
である400°C〜500°C付近が最適である。The surface of the wafer substrate having such a surface state is then subjected to low pressure CVD according to the sequence shown in FIG.
Thus, a polysilicon film is formed. In step S 1 shown in FIG. 1, the wafer substrate 10 is mounted on the quartz boat 3 shown in FIG. 5 and introduced into the inner tube 2. At this time, the temperature inside the furnace is set to be the same as the temperature when the oxidizing gas is introduced into the CVD reaction furnace through the inlet in step S 3 . This temperature is the minimum temperature for the organic substance (hydrocarbon) to burn, and is optimal near 400 ° C to 500 ° C, which is the temperature at which the wafer substrate is hard to be oxidized.
【0025】また、ステップS1 におけるCVD炉内並
びに炉内付近の雰囲気は、ウェーハ基板10への不要な
自然酸化膜形成を抑制する意味で、窒素雰囲気で行うこ
とが好ましい。また、ロードロック室を設けて減圧下
(1Pa程度)であることが望ましい。The atmosphere in the CVD furnace and in the vicinity of the furnace in step S 1 is preferably a nitrogen atmosphere in order to suppress the formation of unnecessary natural oxide film on the wafer substrate 10. Further, it is desirable to provide a load lock chamber and reduce the pressure (about 1 Pa).
【0026】ウェーハ基板を導入後、ステップS2 にお
いてCVD炉内を真空排気して減圧状態とする。次に、
ステップS3 において、酸化性ガスである酸素を、図5
に示すガス導入口9からCVD炉内へ導入し、ウェーハ
基板表面の有機物12を燃焼除去する。この時の条件は
酸素流量500sccm、圧力1.0Torr、時間は5分程度が最適
である。このステップS3 における有機物の燃焼除去に
より、ウェーハ基板の表面の有機物が当該条件下で除去
されることは、本発明者らの実験により確認された。ま
た、この燃焼除去により、厚さ1.5〜2.0nm程度
の酸化シリコン膜がコンタクトホールの底部に位置する
ウェーハ基板の表面に形成される。本実施例では、以下
の工程を行うことにより、その酸化シリコン膜が除去さ
れる。After introducing the wafer substrate, in step S 2 , the inside of the CVD furnace is evacuated to a depressurized state. next,
In step S 3 , oxygen as an oxidizing gas is supplied to
The gas is introduced into the CVD furnace from the gas inlet 9 shown in FIG. 1 to burn off the organic matter 12 on the surface of the wafer substrate. The optimum conditions at this time are an oxygen flow rate of 500 sccm, a pressure of 1.0 Torr, and a time of about 5 minutes. It was confirmed by the experiments of the present inventors that the organic substances on the surface of the wafer substrate are removed under the conditions by the combustion removal of the organic substances in step S 3 . By this combustion removal, a silicon oxide film having a thickness of about 1.5 to 2.0 nm is formed on the surface of the wafer substrate located at the bottom of the contact hole. In this example, the silicon oxide film is removed by performing the following steps.
【0027】ステップS4 において、再びCVD炉内を
真空排気し、ステップS5 において、CVD炉内を窒素ガ
ス置換し完全に酸化性ガス雰囲気を取り除く。このステ
ップS5の窒素置換処理の間、CVD炉内温度を次第に上
昇させ、850°Cに到達後安定させる。炉内温度85
0°Cを保持したまま、次に、ステップS6 で水素ガスを
CVD炉内に流量500sccm、圧力0.5Torrの条件で3分間
導入し、酸化シリコン膜を化学的に還元除去する。この
ステップS6 の工程を付加することで、酸化性雰囲気で
の熱処理で生じた酸化シリコン膜が除去されることは、
本出願人の実験により確認されている。In step S 4 , the inside of the CVD furnace is evacuated again, and in step S 5 , the inside of the CVD furnace is replaced with nitrogen gas to completely remove the oxidizing gas atmosphere. During the nitrogen substitution process of step S 5 , the temperature inside the CVD furnace is gradually raised and stabilized after reaching 850 ° C. Furnace temperature 85
While maintaining 0 ° C., next, in step S 6 , hydrogen gas is introduced into the CVD furnace at a flow rate of 500 sccm and a pressure of 0.5 Torr for 3 minutes to chemically reduce and remove the silicon oxide film. By adding process in step S 6, be a silicon oxide film produced by the heat treatment in the oxidizing atmosphere is removed,
It has been confirmed by the applicant's experiment.
【0028】次に、ステップS7 において、再びCVD炉
内を窒素ガス置換し水素ガス雰囲気を取り除く。このス
テップS7 の窒素ガス置換処理の間、CVD炉内温度を
次第に降下させ、630°Cに到達後安定させる。プロ
セスS1 からS7 までの結果、被処理ウェーハ基板の表面
から、図2(b)に示すように、汚染有機物12を除去
できると共に、コンタクトホールの底部のウェーハ基板
の表面には、酸化シリコン層が存在しない状態となる。Next, in step S 7 , the inside of the CVD furnace is replaced with nitrogen gas again to remove the hydrogen gas atmosphere. During the nitrogen gas replacement process of step S 7 , the temperature inside the CVD furnace is gradually lowered and stabilized after reaching 630 ° C. As a result of the processes S 1 to S 7 , as shown in FIG. 2B, the contaminating organic substances 12 can be removed from the surface of the wafer substrate to be processed, and silicon oxide is formed on the surface of the wafer substrate at the bottom of the contact hole. The layer does not exist.
【0029】次に、ステップS8 において、モノシランガ
スをCVD炉内に流量150sccm、圧力0.3Torrの条件で導
入し、図2(c)に示すように、ポリシリコン膜13を
ウェーハ基板10上に堆積させる。この結果、ポリシリ
コン膜13は、コンタクトホールにおいて、下地のウェ
ーハ基板10の表面と安定して低抵抗で接合することが
できる。Next, in step S 8 , monosilane gas is introduced into the CVD furnace at a flow rate of 150 sccm and a pressure of 0.3 Torr to deposit a polysilicon film 13 on the wafer substrate 10 as shown in FIG. 2C. Let As a result, the polysilicon film 13 can be stably bonded to the surface of the underlying wafer substrate 10 with low resistance in the contact hole.
【0030】実施例2 本実施例は、本発明の方法を用いて、減圧CVDプロセ
スにより窒化シリコン膜を成膜する例である。図3は本
実施例のプロセスシーケンスを示すチャート図である。
図4は、DRAMのキャパシタを作るために行われる窒
化シリコンCVDプロセスの工程毎の要部断面図であ
る。 Example 2 This example is an example of forming a silicon nitride film by a low pressure CVD process using the method of the present invention. FIG. 3 is a chart showing the process sequence of this embodiment.
FIG. 4 is a cross-sectional view of a principal part in each step of a silicon nitride CVD process performed for manufacturing a DRAM capacitor.
【0031】図4(a)に示すように、半導体装置とし
てのDRAMの製造プロセスにおいては、ウェーハ基板
10の表面に、酸化シリコン膜11aを形成し、その酸
化シリコン膜11aにコンタクトホールを形成し、その
コンタクトホール内に埋め込むように、キャパシタの下
部電極となるポリシリコン膜13aを形成する工程を必
要とする。ポリシリコン膜を成膜した後、ウェーハ基板
10は、搬送用カセットに収容され、クリーンルーム環
境下で、保管あるいは搬送されることがある。その際、
クリーンルーム環境から直接的にあるいは搬送用カセッ
ト等から間接的にウェーハ基板の表面は汚染を受け、図
4(a)に示すように、表面に汚染有機物12が存在す
ることがある。As shown in FIG. 4A, in the process of manufacturing a DRAM as a semiconductor device, a silicon oxide film 11a is formed on the surface of the wafer substrate 10, and a contact hole is formed in the silicon oxide film 11a. The step of forming the polysilicon film 13a to be the lower electrode of the capacitor is required so as to be embedded in the contact hole. After depositing the polysilicon film, the wafer substrate 10 may be stored in a transport cassette and stored or transported in a clean room environment. that time,
The surface of the wafer substrate may be contaminated directly from the clean room environment or indirectly from a transport cassette or the like, and contaminated organic substances 12 may be present on the surface as shown in FIG. 4A.
【0032】このような表面状態のウェーハ基板の表面
には、次に、図3に示すシーケンスに従い、減圧CVD
により窒化シリコン膜が形成される。まず、ステップS1
において、ウェーハ基板10を、図5に示す石英ボート
3に装着してインナーチューブ2内に導入する。この際
の炉内雰囲気を酸素を含む酸化性ガスで満たす。このと
きの酸素濃度は制御性も含めて高濃度がよい。このこと
は、図5に於いて、ガス導入口9から酸素を含む酸化性
ガスを導入すれば良い。または、排気口7に酸素ガスを
含む酸化性ガスを導入する配管を施工し、その供給量
を、大気圧より炉内が陽圧になるように設定しても良
い。The surface of the wafer substrate having such a surface state is then subjected to low pressure CVD according to the sequence shown in FIG.
Thus, a silicon nitride film is formed. First, step S 1
In, the wafer substrate 10 is mounted on the quartz boat 3 shown in FIG. 5 and introduced into the inner tube 2. At this time, the atmosphere in the furnace is filled with an oxidizing gas containing oxygen. The oxygen concentration at this time is preferably high, including controllability. This can be achieved by introducing an oxidizing gas containing oxygen from the gas inlet 9 in FIG. Alternatively, a pipe for introducing an oxidizing gas containing oxygen gas may be installed in the exhaust port 7, and the supply amount thereof may be set so that the inside of the furnace has a positive pressure rather than the atmospheric pressure.
【0033】ウェーハ基板10を石英ボード3に装着し
インナーチューブ2内に導入する際の炉内温度は、有機
物質(炭化水素)が燃焼するための最低限の温度であり
且つ、ウェーハ基板が酸化されない温度である400°
C〜500°C付近が最適である。また、ステップS1
では、ウェーハ基板10が炉内に全数入炉してから5分
程度保持することが好ましい。The temperature inside the furnace when the wafer substrate 10 is mounted on the quartz board 3 and introduced into the inner tube 2 is the minimum temperature for the organic substances (hydrocarbons) to burn, and the wafer substrate is oxidized. 400 °, which is the temperature
The optimum temperature is around C to 500 ° C. Also step S 1
Then, it is preferable to hold the wafer substrates 10 for about 5 minutes after all the wafer substrates 10 have been put into the furnace.
【0034】次に、ステップS2 において、CVD炉内を
真空排気することにより減圧下に置き、その後S3 にお
いてCVD炉内を窒素ガス置換し酸化性ガス雰囲気を取
り除く。このステップS3 における窒素ガス置換処理の
間、CVD炉内温度を次第に上昇させ、850°Cに到
達後安定させる。Next, in step S 2 , the inside of the CVD furnace is decompressed by evacuating, and then in step S 3 , the inside of the CVD furnace is replaced with nitrogen gas to remove the oxidizing gas atmosphere. During the nitrogen gas replacement process in step S 3 , the temperature inside the CVD furnace is gradually raised and stabilized after reaching 850 ° C.
【0035】炉内温度850°Cを保持したままステッ
プS4 で水素ガスをCVD炉内に流量500sccm、圧力0.5T
orrの条件で3分間導入し、酸化性ガス雰囲気下の熱処
理で生じていると考えられる酸化シリコン膜を化学的に
還元除去する。ステップS5 において再びCVD炉内を
窒素ガス置換し水素ガス雰囲気を取り除く。このステッ
プS5 の窒素ガス置換処理の間、CVD炉内温度を次第
に降下させ、630°Cに到達後安定させる。プロセス
S1 からS5 までの結果、図4(b)に示すように、ポリ
シリコン膜13aの表面から、汚染有機物12を除去で
きると共に、その表面には、酸化シリコン層が存在しな
い状態となる。With the furnace temperature kept at 850 ° C., hydrogen gas is fed into the CVD furnace in step S 4 at a flow rate of 500 sccm and a pressure of 0.5 T.
It is introduced for 3 minutes under the condition of orr, and the silicon oxide film considered to be generated by the heat treatment in the oxidizing gas atmosphere is chemically reduced and removed. In step S 5 , the inside of the CVD furnace is replaced with nitrogen gas again to remove the hydrogen gas atmosphere. During the nitrogen gas replacement process of step S 5 , the temperature inside the CVD furnace is gradually lowered and stabilized after reaching 630 ° C. process
As a result of S 1 to S 5 , as shown in FIG. 4B, the contaminating organic substance 12 can be removed from the surface of the polysilicon film 13a, and a silicon oxide layer does not exist on the surface.
【0036】次に、ステップS6 において、SiH2 Cl2 ガ
スを流量50sccm、NH3ガスを流量500sccm、全圧力0,6Tor
rの条件でCVD炉内に導入させ、図4(c)に示すよ
うに、窒化シリコン膜14をポリシリコン膜13a上に
堆積させる。この処理により、高誘電率で安定な窒化シ
リコン膜14を、間に酸化シリコン膜を介在させること
なくポリシリコン膜13aの上に形成できる。Next, in step S 6 , SiH 2 Cl 2 gas has a flow rate of 50 sccm, NH 3 gas has a flow rate of 500 sccm, and the total pressure is 0.6 Torr.
It is introduced into the CVD furnace under the condition of r, and the silicon nitride film 14 is deposited on the polysilicon film 13a as shown in FIG. 4 (c). By this processing, a stable silicon nitride film 14 having a high dielectric constant can be formed on the polysilicon film 13a without a silicon oxide film interposed therebetween.
【0037】窒化シリコン膜14の上には、キャパシタ
の上部電極となるポリシリコン膜13bを成膜する。本
実施例では、DRAMのキャパシタ絶縁膜と成る窒化シ
リコン膜を薄く形成することができ、DRAMキャパシ
タの容量が向上する。On the silicon nitride film 14, a polysilicon film 13b to be the upper electrode of the capacitor is formed. In this embodiment, the silicon nitride film serving as the capacitor insulating film of the DRAM can be thinly formed, and the capacitance of the DRAM capacitor is improved.
【0038】実施例3 前記実施例1において、図1に示すステップS7以降のプ
ロセスステップを以下の様にすることにより、アモルフ
ァスシリコンを減圧CVDで成膜した以外は、前記実施
例1と同様にして、コンタクトホールでの接続を行っ
た。 Embodiment 3 Same as Embodiment 1 except that amorphous silicon is formed by low pressure CVD by performing the process steps after step S 7 shown in FIG. Then, the connection was made through the contact hole.
【0039】ステップS7 においてCVD炉内を窒素ガ
ス置換し水素ガス雰囲気を取り除く。この窒素ガス置換
処理の間、CVD炉内温度を次第に降下させ、520°
Cに到達後安定させる。ステップS8において、モノシラ
ンガスをCVD炉内に流量150sccm、圧力1.0Torrの条件
で導入させ、アモルファスシリコン膜をウェーハ基板1
0上に堆積させる。In step S 7 , the inside of the CVD furnace is replaced with nitrogen gas and the hydrogen gas atmosphere is removed. During this nitrogen gas replacement treatment, the temperature inside the CVD furnace was gradually lowered to 520 °.
Stabilize after reaching C. In step S 8 , monosilane gas is introduced into the CVD furnace at a flow rate of 150 sccm and a pressure of 1.0 Torr to form an amorphous silicon film on the wafer substrate 1.
0 deposit.
【0040】実施例4 前記実施例1において、図1に示すプロセスシーケンス
の代わりに、図3に示すプロセスシーケンスを用いて、
ポリシリコン膜を減圧CVDで成膜した以外は、前記実
施例1と同様にして、コンタクトホールでの接続を行っ
た。 Example 4 In Example 1, the process sequence shown in FIG. 3 was used instead of the process sequence shown in FIG.
Connection with contact holes was performed in the same manner as in Example 1 except that the polysilicon film was formed by low pressure CVD.
【0041】すなわち、まず、ステップS1 において、ウ
ェーハ基板10を、図5に示す石英ボート3に装着して
インナーチューブ2内に導入する。この際の炉内雰囲気
を酸素を含む酸化性ガスで満たす。このときの酸素濃度
は制御性も含めて高濃度がよい。このことは、図5に於
いて、ガス導入口9から酸素を含む酸化性ガスを導入す
れば良い。または、排気口7に酸素ガスを含む酸化性ガ
スを導入する配管を施工し、その供給量を、大気圧より
炉内が陽圧になるように設定しても良い。That is, first, in step S 1 , the wafer substrate 10 is mounted on the quartz boat 3 shown in FIG. 5 and introduced into the inner tube 2. At this time, the atmosphere in the furnace is filled with an oxidizing gas containing oxygen. The oxygen concentration at this time is preferably high, including controllability. This can be achieved by introducing an oxidizing gas containing oxygen from the gas inlet 9 in FIG. Alternatively, a pipe for introducing an oxidizing gas containing oxygen gas may be installed in the exhaust port 7, and the supply amount thereof may be set so that the inside of the furnace has a positive pressure rather than the atmospheric pressure.
【0042】ウェーハ基板10を石英ボード3に装着し
インナーチューブ2内に導入する際の炉内温度は、有機
物質(炭化水素)が燃焼するための最低限の温度であり
且つ、ウェーハ基板が酸化されない温度である400°
C〜500°C付近が最適である。また、ステップS1
では、ウェーハ基板10が炉内に全数入炉してから5分
程度保持することが好ましい。The temperature in the furnace when the wafer substrate 10 is mounted on the quartz board 3 and introduced into the inner tube 2 is the minimum temperature for the organic substance (hydrocarbon) to burn, and the wafer substrate is oxidized. 400 °, which is the temperature
The optimum temperature is around C to 500 ° C. Also step S 1
Then, it is preferable to hold the wafer substrates 10 for about 5 minutes after all the wafer substrates 10 have been put into the furnace.
【0043】次に、ステップS2 において、CVD炉内を
真空排気することにより減圧下に置き、その後S3 にお
いてCVD炉内を窒素ガス置換し酸化性ガス雰囲気を取
り除く。このステップS3 における窒素ガス置換処理の
間、CVD炉内温度を次第に上昇させ、850°Cに到
達後安定させる。Next, in step S 2 , the inside of the CVD furnace is evacuated and placed under reduced pressure, and then in step S 3 , the inside of the CVD furnace is replaced with nitrogen gas to remove the oxidizing gas atmosphere. During the nitrogen gas replacement process in step S 3 , the temperature inside the CVD furnace is gradually raised and stabilized after reaching 850 ° C.
【0044】炉内温度850°Cを保持したままステッ
プS4 で水素ガスをCVD炉内に流量500sccm、圧力0.5T
orrの条件で3分間導入し、酸化性ガス雰囲気下の熱処
理で生じていると考えられる酸化シリコン膜を化学的に
還元除去する。ステップS5 において再びCVD炉内を
窒素ガス置換し水素ガス雰囲気を取り除く。このステッ
プS5 の窒素ガス置換処理の間、CVD炉内温度を次第
に降下させ、630°Cに到達後安定させる。プロセス
S1 からS5 までの結果、図2(b)に示すように、汚染
有機物12を除去できると共に、コンタクトホールの底
部のウェーハ基板の表面には、酸化シリコン層が存在し
ない状態となる。With the furnace temperature kept at 850 ° C., hydrogen gas is fed into the CVD furnace in step S 4 at a flow rate of 500 sccm and a pressure of 0.5 T.
It is introduced for 3 minutes under the condition of orr, and the silicon oxide film considered to be generated by the heat treatment in the oxidizing gas atmosphere is chemically reduced and removed. In step S 5 , the inside of the CVD furnace is replaced with nitrogen gas again to remove the hydrogen gas atmosphere. During the nitrogen gas replacement process of step S 5 , the temperature inside the CVD furnace is gradually lowered and stabilized after reaching 630 ° C. process
As a result of S 1 to S 5 , as shown in FIG. 2B, the contaminating organic substance 12 can be removed, and the silicon oxide layer does not exist on the surface of the wafer substrate at the bottom of the contact hole.
【0045】次に、ステップS6 において、モノシラン
ガスをCVD炉内に流量150sccm、圧力0.3Torrの条件で
導入させ、図2(c)に示すように、ポリシリコン膜1
3をウェーハ基板10上に堆積させる。この結果、ポリ
シリコン膜13は、コンタクトホールにおいて、下地の
ウェーハ基板10の表面と安定して低抵抗で接合するこ
とができる。Next, in step S 6 , monosilane gas is introduced into the CVD furnace under the conditions of a flow rate of 150 sccm and a pressure of 0.3 Torr, and as shown in FIG.
3 is deposited on the wafer substrate 10. As a result, the polysilicon film 13 can be stably bonded to the surface of the underlying wafer substrate 10 with low resistance in the contact hole.
【0046】実施例5 前記実施例2において、図3に示すプロセスシーケンス
の代わりに、図1に示すプロセスシーケンスを用いて、
窒化シリコン膜を減圧CVDで成膜した以外は、前記実
施例2と同様にして、DRAM用キャパシタを形成し
た。 Example 5 In Example 2, the process sequence shown in FIG. 1 was used instead of the process sequence shown in FIG.
A DRAM capacitor was formed in the same manner as in Example 2 except that the silicon nitride film was formed by low pressure CVD.
【0047】すなわち、まず、図1に示すステップS1
に於て、ウェーハ基板10を図5に示す石英ボート3に
装着し、インナーチューブ2内に導入する。この際の炉
内温度はステップS3 に於て酸化性ガスを導入口からC
VD反応炉内へ導入する際の温度と同ーにする。この温
度は、有機物質(炭化水素)が燃焼するための最低限の
温度であり且つ、ウェーハ基板が酸化されにくい温度で
ある400°C〜500°C付近が最適である。That is, first, step S 1 shown in FIG.
At this point, the wafer substrate 10 is mounted on the quartz boat 3 shown in FIG. 5 and introduced into the inner tube 2. The temperature in the furnace at this time is C in the step S 3 where the oxidizing gas is introduced from the inlet.
The temperature is the same as the temperature at which it is introduced into the VD reaction furnace. This temperature is the minimum temperature for the organic substance (hydrocarbon) to burn, and is optimal near 400 ° C to 500 ° C, which is the temperature at which the wafer substrate is hard to be oxidized.
【0048】また、ステップS1 におけるCVD炉内並
びに炉内付近の雰囲気は、ウェーハ基板10への不要な
自然酸化膜形成を抑制する意味で、窒素雰囲気で行うこ
とが好ましい。また、ロードロック室を設けて減圧下
(1Pa程度)であることが望ましい。The atmosphere in the CVD furnace and in the vicinity of the furnace in step S 1 is preferably a nitrogen atmosphere in order to suppress the formation of unnecessary natural oxide film on the wafer substrate 10. Further, it is desirable to provide a load lock chamber and reduce the pressure (about 1 Pa).
【0049】ウェーハ基板を導入後、ステップS2 にお
いてCVD炉内を真空排気して減圧状態とする。次に、
ステップS3 において、酸化性ガスである酸素を、図5
に示すガス導入口9からCVD炉内へ導入し、ウェーハ
基板表面の有機物12を燃焼除去する。この時の条件は
酸素流量500sccm、圧力1.0Torr、時間は5分程度が最適
である。このステップS3 における有機物の燃焼除去に
より、ウェーハ基板の表面の有機物が当該条件下で除去
されることは、本発明者らの実験により確認された。After introducing the wafer substrate, in step S 2 , the inside of the CVD furnace is evacuated to a depressurized state. next,
In step S 3 , oxygen as an oxidizing gas is supplied to
The gas is introduced into the CVD furnace from the gas inlet 9 shown in FIG. 1 to burn off the organic matter 12 on the surface of the wafer substrate. The optimum conditions at this time are an oxygen flow rate of 500 sccm, a pressure of 1.0 Torr, and a time of about 5 minutes. It was confirmed by the experiments of the present inventors that the organic substances on the surface of the wafer substrate are removed under the conditions by the combustion removal of the organic substances in step S 3 .
【0050】ステップS4 において、再びCVD炉内を
真空排気し、ステップS5 において、CVD炉内を窒素ガ
ス置換し完全に酸化性ガス雰囲気を取り除く。このステ
ップS5の窒素置換処理の間、CVD炉内温度を次第に上
昇させ、850°Cに到達後安定させる。In step S 4 , the inside of the CVD furnace is evacuated again, and in step S 5 , the inside of the CVD furnace is replaced with nitrogen gas to completely remove the oxidizing gas atmosphere. During the nitrogen substitution process of step S 5 , the temperature inside the CVD furnace is gradually raised and stabilized after reaching 850 ° C.
【0051】炉内温度850°Cを保持したまま、次
に、ステップS6 で水素ガスをCVD炉内に流量500scc
m、圧力0.5Torrの条件で3分間導入し、酸化シリコン膜
を化学的に還元除去する。このステップS6 の工程を付
加することで、酸化性雰囲気での熱処理で生じた酸化シ
リコン膜が除去されることは、本出願人の実験により確
認されている。With the furnace temperature kept at 850 ° C., next, in step S 6 , hydrogen gas is flown into the CVD furnace at a flow rate of 500 scc.
It is introduced for 3 minutes under the conditions of m and a pressure of 0.5 Torr to chemically reduce and remove the silicon oxide film. This step by adding the step of S 6, the silicon oxide film produced by the heat treatment in the oxidizing atmosphere is removed, it has been confirmed by the applicant of the experiment.
【0052】次に、ステップS7 において、再びCVD炉
内を窒素ガス置換し水素ガス雰囲気を取り除く。このス
テップS7 の窒素ガス置換処理の間、CVD炉内温度を
次第に降下させ、630°Cに到達後安定させる。プロ
セスS1 からS7 までの結果、被処理ウェーハ基板の表面
から、図4(b)に示すように、ポリシリコン膜13a
の表面から、汚染有機物12を除去できると共に、その
表面には、酸化シリコン層が存在しない状態となる。Next, in step S 7 , the inside of the CVD furnace is replaced with nitrogen gas again to remove the hydrogen gas atmosphere. During the nitrogen gas replacement process of step S 7 , the temperature inside the CVD furnace is gradually lowered and stabilized after reaching 630 ° C. As a result of the processes S 1 to S 7, from the surface of the wafer substrate to be processed, as shown in FIG.
The contaminated organic substance 12 can be removed from the surface of, and a silicon oxide layer does not exist on the surface.
【0053】次に、ステップS8 において、モノシランガ
スをCVD炉内に流量150sccm、圧力0.3Torrの条件で導
入し、図4(c)に示すように、窒化シリコン膜14を
ポリシリコン膜13a上に堆積させる。この処理によ
り、高誘電率で安定な窒化シリコン膜14を、間に酸化
シリコン膜を介在させることなくポリシリコン膜13a
の上に形成できる。Next, in step S 8 , monosilane gas is introduced into the CVD furnace under the conditions of a flow rate of 150 sccm and a pressure of 0.3 Torr, and as shown in FIG. 4C, the silicon nitride film 14 is formed on the polysilicon film 13a. Deposit. By this process, a stable silicon nitride film 14 having a high dielectric constant is formed without using a silicon oxide film therebetween.
Can be formed on
【0054】窒化シリコン膜14の上には、キャパシタ
の上部電極となるポリシリコン膜13bを成膜する。本
実施例では、DRAMのキャパシタ絶縁膜と成る窒化シ
リコン膜を薄く形成することができ、DRAMキャパシ
タの容量が向上する。On the silicon nitride film 14, a polysilicon film 13b to be the upper electrode of the capacitor is formed. In this embodiment, the silicon nitride film serving as the capacitor insulating film of the DRAM can be thinly formed, and the capacitance of the DRAM capacitor is improved.
【0055】実施例6 前記実施例2または5において、実施例5ではS4(図
1)以降、実施例2ではS2(図3)以降のプロセスステ
ップを以下の様にした以外は、前記実施例と同様にし
て、DRAM用キャパシタを製造した。 Embodiment 6 In Embodiment 2 or 5, except that the process steps from S 4 (FIG. 1) onward in Embodiment 5 and S 2 (FIG. 3) onwards in Embodiment 2 are performed as follows. A DRAM capacitor was manufactured in the same manner as in the example.
【0056】すなわち、ステップS4(S2)においてCVD
炉内を真空排気することにより減圧下に置き、ステップ
S5(S3)においてCVD炉内をNH3 ガス置換し酸化性ガス
雰囲気を取り除く。NH3 ガス流量は500sccm程度が適切
である。このNH3 ガス置換処理の間、CVD炉内温度を
次第に上昇させ、850°Cに到達後安定させる。That is, in step S 4 (S 2 ) CVD
Place inside the furnace under reduced pressure by evacuating the furnace and step
At S 5 (S 3 ), the inside of the CVD furnace is replaced with NH 3 gas to remove the oxidizing gas atmosphere. A proper NH 3 gas flow rate is about 500 sccm. During this NH 3 gas replacement treatment, the temperature inside the CVD furnace is gradually raised and stabilized after reaching 850 ° C.
【0057】炉内温度850°Cを保持したままステッ
プS6 (S4 )で水素ガスをCVD炉内に流量500sccm、圧
力0.5Torrの条件で3分間導入し、酸化層を化学的に還
元除去する。ステップS7 (S5 )においてCVD炉内をNH
3 ガスと置換し水素ガス雰囲気を取り除く。NH3 ガス流
量は500sccm程度が適切である。このNH3 ガス置換処理
の間、CVD炉内温度を次第に降下させ、700°Cに
到達後安定させる。With the furnace temperature kept at 850 ° C., hydrogen gas was introduced into the CVD furnace in step S 6 (S 4 ) at a flow rate of 500 sccm and a pressure of 0.5 Torr for 3 minutes to chemically reduce and remove the oxide layer. To do. At step S 7 (S 5 )
Replace with 3 gas and remove hydrogen gas atmosphere. A proper NH 3 gas flow rate is about 500 sccm. During this NH 3 gas replacement treatment, the temperature inside the CVD furnace is gradually lowered and stabilized after reaching 700 ° C.
【0058】プロセスS7(S5)までの結果、図4(b)に
示すように、ポリシリコン膜13aの表面から、汚染有
機物12を除去できると共に、その表面には、酸化シリ
コン層が存在しない状態となる。次に、ステップS6 に
おいて、SiH2 Cl2 ガスを流量50sccm、NH3ガスを流量50
0sccm、全圧力0.6Torrの条件でCVD炉内に導入させ、
図4(c)に示すように、窒化シリコン膜14をポリシ
リコン膜13a上に堆積させる。この処理により、高誘
電率で安定な窒化シリコン膜14を、間に酸化シリコン
膜を介在させることなくポリシリコン膜13aの上に形
成できる。As a result of up to the process S 7 (S 5 ), as shown in FIG. 4B, the contaminated organic substances 12 can be removed from the surface of the polysilicon film 13a, and a silicon oxide layer exists on the surface. It becomes a state not to do. Next, in step S 6 , SiH 2 Cl 2 gas flow rate is 50 sccm and NH 3 gas flow rate is 50 sccm.
Introduced into the CVD furnace under the conditions of 0 sccm and total pressure of 0.6 Torr,
As shown in FIG. 4C, the silicon nitride film 14 is deposited on the polysilicon film 13a. By this processing, a stable silicon nitride film 14 having a high dielectric constant can be formed on the polysilicon film 13a without a silicon oxide film interposed therebetween.
【0059】窒化シリコン膜14の上には、キャパシタ
の上部電極となるポリシリコン膜13bを成膜する。本
実施例では、DRAMのキャパシタ絶縁膜と成る窒化シ
リコン膜を薄く形成することができ、DRAMキャパシ
タの容量が向上する。On the silicon nitride film 14, a polysilicon film 13b to be the upper electrode of the capacitor is formed. In this embodiment, the silicon nitride film serving as the capacitor insulating film of the DRAM can be thinly formed, and the capacitance of the DRAM capacitor is improved.
【0060】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。たとえば、上記各実施例を組み合わせるこ
とにより、本発明の範囲内で種々に改変することができ
る。The present invention is not limited to the above-mentioned embodiments, but can be variously modified within the scope of the present invention. For example, various modifications can be made within the scope of the present invention by combining the above embodiments.
【0061】[0061]
【発明の効果】以上説明してきたように、本発明によれ
ば、クリーンルーム環境からウェーハ表面に付着した有
機物質を有効に除去し、さらに有機物除去のために形成
されてした酸化シリコン膜を簡便な方法により除去する
ことができ、特別な前処理工程数の追加なしにDRAMキャ
パシタ絶縁用窒化シリコン膜の膜質向上を図ることがで
きる。また、ポリシリコンやアモルファスシリコンなど
の配線膜と半導体層との電気的接合抵抗の低減化・安定
化を計ることができる。これらの結果、IC歩留の向上
を図ることができると共に、素子の信頼性の向上を図る
ことができる。As described above, according to the present invention, an organic substance adhering to the wafer surface can be effectively removed from a clean room environment, and a silicon oxide film formed for removing an organic substance can be easily removed. It can be removed by the method, and the film quality of the silicon nitride film for insulating the DRAM capacitor can be improved without adding a special number of pretreatment steps. Further, it is possible to reduce and stabilize the electrical junction resistance between the wiring layer such as polysilicon and amorphous silicon and the semiconductor layer. As a result, the IC yield can be improved and the reliability of the element can be improved.
【図1】図1は本発明の一実施例における減圧CVD炉
のプロセスシーケンスを示すチャート図である。FIG. 1 is a chart showing a process sequence of a low pressure CVD furnace according to an embodiment of the present invention.
【図2】図2(a)〜(c)は本発明の一実施例に係る
半導体装置の製造過程を示す要部断面図である。FIG. 2A to FIG. 2C are cross-sectional views of essential parts showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
【図3】図3は本発明の他の実施例における減圧CVD
炉のプロセスシーケンスを示すチャート図である。FIG. 3 is a low pressure CVD in another embodiment of the present invention.
It is a chart figure which shows the process sequence of a furnace.
【図4】図4(a)〜(c)は本発明の一実施例に係る
半導体装置の製造過程を示す要部断面図である。FIG. 4A to FIG. 4C are cross-sectional views of essential parts showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
【図5】図5は縦型減圧CVD炉の断面図である。FIG. 5 is a sectional view of a vertical reduced pressure CVD furnace.
【図6】図6は従来技術による減圧CVD炉のプロセス
シーケンスを示すチャート図である。FIG. 6 is a chart showing a process sequence of a low-pressure CVD furnace according to a conventional technique.
【図7】図7は他の従来技術による減圧CVD炉のプロ
セスシーケンスを示すチャート図である。FIG. 7 is a chart showing a process sequence of a low pressure CVD furnace according to another conventional technique.
【図8】図8(a),(b)は従来技術による半導体装
置の製造過程を示す要部断面図である。8 (a) and 8 (b) are cross-sectional views of essential parts showing a process of manufacturing a semiconductor device according to a conventional technique.
【図9】図9(a)〜(c)は他の従来技術による半導
体装置の製造過程を示す要部断面図である。FIGS. 9A to 9C are cross-sectional views of main parts showing a process of manufacturing a semiconductor device according to another conventional technique.
1… アウターチューブ 2… インナーチューブ 3… 石英ボート 4… フランジ 5… 真空排気管 6… 炉口キャップ 7… 真空排気口 8… ボート台 9… ガス導入口 10… シリコン基板 11,11a… 酸化シリコン膜 12… 有機物 13… ポリシリコン 14… 窒化シリコン膜 1 ... Outer tube 2 ... Inner tube 3 ... Quartz boat 4 ... Flange 5 ... Vacuum exhaust pipe 6 ... Furnace port cap 7 ... Vacuum exhaust port 8 ... Boat stand 9 ... Gas inlet port 10 ... Silicon substrate 11, 11a ... Silicon oxide film 12 ... Organic matter 13 ... Polysilicon 14 ... Silicon nitride film
Claims (9)
おいて、 被処理物表面に酸化性ガスを供給しながら表面汚染有機
物を燃焼除去する第一熱処理と、 還元性ガスを供給しながら熱処理を行う第二熱処理とを
有し、 これらの熱処理の後、薄膜堆積を行うことを特徴とする
薄膜堆積方法。1. A method for depositing a thin film on the surface of an object to be processed, comprising a first heat treatment for burning and removing surface polluted organic substances while supplying an oxidizing gas to the surface of the object to be treated, and a heat treatment for supplying a reducing gas. A second heat treatment to be performed, and thin film deposition is performed after these heat treatments.
°C以上900°C以下の温度域での処理を行うことを特
徴とする請求項1に記載の薄膜体積方法。2. In the first heat treatment, the temperature of the object to be treated is 200
The thin film volume method according to claim 1, wherein the treatment is performed in a temperature range of not less than ° C and not more than 900 ° C.
°C以上の温度域での処理を行うことを特徴とする請求
項1または2に記載の薄膜体積方法。3. In the second heat treatment, the temperature of the object to be processed is 800
The thin film volume method according to claim 1 or 2, wherein the treatment is performed in a temperature range of ° C or higher.
成することを特徴とする請求項1〜3のいずれかに記載
の薄膜堆積方法。4. The thin film deposition method according to claim 1, wherein a silicon nitride film is formed after the second heat treatment.
はアモルファスシリコン膜を形成することを特徴とする
請求項1〜3のいずれかに記載の薄膜堆積方法。5. The thin film deposition method according to claim 1, wherein a polysilicon film or an amorphous silicon film is formed after the second heat treatment.
ガスは、酸素、オゾン、亜酸化窒素、水蒸気のいずれか
を含むことを特徴とする請求項1〜5のいずれかに記載
の薄膜堆積方法。6. The thin film deposition method according to claim 1, wherein the oxidizing gas used in the first heat treatment contains any one of oxygen, ozone, nitrous oxide, and water vapor. .
ガスは水素を含むことを特徴とする請求項1〜4のいず
れかに記載の薄膜堆積方法。7. The thin film deposition method according to claim 1, wherein the reducing gas used in the second heat treatment contains hydrogen.
積法である請求項1〜7のいずれかに記載の薄膜堆積方
法。8. The thin film deposition method according to claim 1, wherein the thin film deposition method is a low pressure chemical vapor phase thin film deposition method.
膜堆積方法を用いて、半導体装置を製造する半導体装置
の製造方法。9. A semiconductor device manufacturing method for manufacturing a semiconductor device using the thin film deposition method according to claim 1. Description:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7176491A JPH0927457A (en) | 1995-07-12 | 1995-07-12 | Thin film depositing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7176491A JPH0927457A (en) | 1995-07-12 | 1995-07-12 | Thin film depositing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0927457A true JPH0927457A (en) | 1997-01-28 |
Family
ID=16014604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7176491A Pending JPH0927457A (en) | 1995-07-12 | 1995-07-12 | Thin film depositing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0927457A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006049225A1 (en) * | 2004-11-08 | 2006-05-11 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing method and substrate treating apparatus |
JP2009278086A (en) * | 2008-05-16 | 2009-11-26 | Asm America Inc | Process and apparatus processing wafer |
JP2013045789A (en) * | 2011-08-22 | 2013-03-04 | National Institute Of Advanced Industrial & Technology | Manufacturing method of silicon carbide semiconductor device |
JP2019145717A (en) * | 2018-02-22 | 2019-08-29 | 東京エレクトロン株式会社 | Film forming method and substrate processing apparatus |
-
1995
- 1995-07-12 JP JP7176491A patent/JPH0927457A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006049225A1 (en) * | 2004-11-08 | 2006-05-11 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing method and substrate treating apparatus |
US8293646B2 (en) | 2004-11-08 | 2012-10-23 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing method and substrate processing apparatus |
JP2009278086A (en) * | 2008-05-16 | 2009-11-26 | Asm America Inc | Process and apparatus processing wafer |
JP2013045789A (en) * | 2011-08-22 | 2013-03-04 | National Institute Of Advanced Industrial & Technology | Manufacturing method of silicon carbide semiconductor device |
JP2019145717A (en) * | 2018-02-22 | 2019-08-29 | 東京エレクトロン株式会社 | Film forming method and substrate processing apparatus |
KR20190101294A (en) * | 2018-02-22 | 2019-08-30 | 도쿄엘렉트론가부시키가이샤 | Film forming method and substrate processing apparatus |
CN110189982A (en) * | 2018-02-22 | 2019-08-30 | 东京毅力科创株式会社 | Film forming method and substrate board treatment |
US11251034B2 (en) | 2018-02-22 | 2022-02-15 | Tokyo Electron Limited | Film forming method and substrate processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5629043A (en) | Silicon nitride film formation method | |
JP2636755B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR100924055B1 (en) | Production method for semiconductor device and substrate processing device | |
JP3676983B2 (en) | Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus | |
US8435905B2 (en) | Manufacturing method of semiconductor device, and substrate processing apparatus | |
WO2013065771A1 (en) | Production method for semiconductor device, production device for semiconductor device, and storage medium | |
JP3437830B2 (en) | Film formation method | |
JP3657942B2 (en) | Method for cleaning semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
JPH10340857A (en) | Manufacture of semiconductor device and semiconductor manufacturing apparatus | |
JP3046643B2 (en) | Method for manufacturing semiconductor device | |
JP2004146516A (en) | Film forming method | |
JP2611466B2 (en) | Method of forming capacitive insulating film | |
JP2001177057A (en) | Capacitor for analog circuits and its manufacturing method | |
JPH0927457A (en) | Thin film depositing method | |
JPH10189487A (en) | Thin film depositing method | |
JP4669257B2 (en) | Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus | |
JPH05326477A (en) | Method for removal of halogen from semiconductor substrate surface | |
JP3504940B2 (en) | Method for manufacturing semiconductor device | |
JP5355514B2 (en) | Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus | |
JPH05114698A (en) | Manufacture of semiconductor device | |
US6150226A (en) | Semiconductor processing methods, methods of forming capacitors, methods of forming silicon nitride, and methods of densifying silicon nitride layers | |
JP3225694B2 (en) | Method for forming silicon nitride film and CVD apparatus | |
JP4312291B2 (en) | Film formation method by plasma CVD | |
JP2000353780A (en) | Capacitor and manufacture thereof | |
JPH07240410A (en) | Formation of silicon nitride film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |