JPH05114698A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05114698A
JPH05114698A JP3304220A JP30422091A JPH05114698A JP H05114698 A JPH05114698 A JP H05114698A JP 3304220 A JP3304220 A JP 3304220A JP 30422091 A JP30422091 A JP 30422091A JP H05114698 A JPH05114698 A JP H05114698A
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor device
forming
manufacturing
tantalum oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3304220A
Other languages
Japanese (ja)
Inventor
Yoichiro Numazawa
陽一郎 沼澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3304220A priority Critical patent/JPH05114698A/en
Publication of JPH05114698A publication Critical patent/JPH05114698A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress the growth of SiO2 on the interface of an oxide film while the oxide film is made compacter. CONSTITUTION:A process for forming a capacitance element section used for DRAMs is constituted of a process for forming a lower polysilicon electrodes 3, process for forming a tantalum oxide film 4 on the electrode 3, process for performing a plasma process of a gas containing oxygen, process for heat- treating the film 4 in an inert gas atmosphere of N2, etc., and a process for forming an upper electrodes 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、ダイナミック ランダム アクセス メ
モリ(DRAM)等の超LSIに用いられる容量素子部
の形成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a capacitive element portion used in VLSI such as dynamic random access memory (DRAM).

【0002】[0002]

【従来の技術】64Mbit DRAM等の超LSIメ
モリデバイスの容量素子部においては、単位面積あたり
の容量値を大きくできるタンタル酸化膜を用いることが
提案されている(例えば、1989 VLSI テクノ
ロジィ シンポジィウム ペイジ25(Prc.of
1989 VLSI technology Symp
osium p.25))。
2. Description of the Related Art It has been proposed to use a tantalum oxide film capable of increasing a capacitance value per unit area in a capacitive element portion of a VLSI memory device such as a 64 Mbit DRAM (eg, 1989 VLSI Technology Symposium Page 25 ( Prc.of
1989 VLSI technology Symp
osium p. 25)).

【0003】その提案されている容量素子部の一般的な
構造を図4に示す。図4に示す容量素子部の形成工程を
次に説明する。ポリシリコンをN型基板1上に化学気相
成長法により堆積し、かつ素子分離領域2を形成し、燐
(P)をイオン注入して活性化後、通常のリソグラフィ
技術によりポリシリコン下部電極3を形成する(図4
(a),(b))。
FIG. 4 shows the general structure of the proposed capacitive element section. A process of forming the capacitive element portion shown in FIG. 4 will be described next. Polysilicon is deposited on the N-type substrate 1 by a chemical vapor deposition method, element isolation regions 2 are formed, phosphorus (P) is ion-implanted and activated, and then a polysilicon lower electrode 3 is formed by a normal lithography technique. To form (Fig. 4
(A), (b)).

【0004】このポリシリコン下部電極3上に、エトキ
シタンタルを主原料とする減圧化学気相成長法によりタ
ンタル酸化膜4を形成し(図4(c)、酸素雰囲気中で
膜緻密化処理を行なう(図4(d))。続いて、上部タ
ングステン電極15を形成することにより図4(e)に
示す容量素子部が完成する。
A tantalum oxide film 4 is formed on the polysilicon lower electrode 3 by a low pressure chemical vapor deposition method using ethoxy tantalum as a main material (FIG. 4C), and a film densification process is performed in an oxygen atmosphere. (FIG. 4D) Subsequently, the upper tungsten electrode 15 is formed to complete the capacitive element portion shown in FIG.

【0005】[0005]

【発明が解決しようとする課題】タンタル酸化膜を用い
る従来の容量素子においては、解決しなければならない
大きな問題点がある。それは、ポリシリコン下部電極と
タンタル酸化膜との界面に10〜20Åのシリコン酸化
膜ができるため、容量値が設計どおりには大きくならな
い、と言う問題である。本発明者は、この原因を明確に
するために、詳細なプロセス検討を行なった。その結
果、このシリコン酸化膜は、主に、タンタル酸化膜を化
学気相成長法で堆積後、酸素(O2)雰囲気中で熱処理
した際に形成されることが判った。ポリシリコン上にあ
る自然酸化膜は、完全な前処理を行なえば除去できるの
で問題にはならない。しかしながら、有機タンタルを原
料とする化学気相成長法(量産性に優れている)を採用
する場合、膜堆積後の緻密化処理が必須である。
The conventional capacitive element using the tantalum oxide film has a big problem to be solved. The problem is that the capacitance value does not increase as designed because a silicon oxide film of 10 to 20 Å is formed at the interface between the polysilicon lower electrode and the tantalum oxide film. The present inventor conducted a detailed process study to clarify the cause. As a result, it was found that this silicon oxide film is mainly formed when a tantalum oxide film is deposited by the chemical vapor deposition method and then heat-treated in an oxygen (O 2 ) atmosphere. The natural oxide film on the polysilicon is not a problem because it can be removed by a complete pretreatment. However, when the chemical vapor deposition method using organic tantalum as a raw material (which is excellent in mass productivity) is adopted, densification treatment after film deposition is essential.

【0006】従って、本発明の目的は、従来において用
いられている酸素雰囲気での熱処理に代わる緻密化処理
を見出した半導体装置の製造方法を提供することにあ
る。
Therefore, an object of the present invention is to provide a method of manufacturing a semiconductor device in which a densification treatment is found instead of a heat treatment in an oxygen atmosphere which has been conventionally used.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法においては、ダ
イナミック ランダム アクセス メモリ等の超LSI
に用いられる容量素子部の形成工程が、ポリシリコン下
部電極を形成し、その上へタンタル酸化膜(Ta25
を形成後、酸素を含むガス系のプラズマ処理を施し、さ
らにN2等の不活性ガス雰囲気中で熱処理を施し、続い
て上部電極を形成する工程を含むものである。
In order to achieve the above object, in a method of manufacturing a semiconductor device according to the present invention, a super LSI such as a dynamic random access memory is provided.
In the process of forming the capacitive element portion used for, a polysilicon lower electrode is formed, and a tantalum oxide film (Ta 2 O 5 )
After the formation, a process of performing a plasma treatment of a gas system containing oxygen, further performing a heat treatment in an atmosphere of an inert gas such as N 2 and subsequently forming an upper electrode is included.

【0008】また、前記ポリシリコン下部電極は、燐
(P)がドープされたものである。
The polysilicon lower electrode is doped with phosphorus (P).

【0009】また、前記タンタル酸化膜の形成は、有機
タンタルを原料とする化学気相成長法により行なわれる
ものである。
The tantalum oxide film is formed by a chemical vapor deposition method using organic tantalum as a raw material.

【0010】また、前記熱処理温度は、600〜100
0℃の範囲に設定したものである。
The heat treatment temperature is 600 to 100.
It is set in the range of 0 ° C.

【0011】また、前記上部電極は、窒化チタン,タン
グステンあるいはモリブデンのいずれかからなり、その
電極形成は、スパッタ法あるいは化学気相成長法により
行なわれるものである。
The upper electrode is made of titanium nitride, tungsten or molybdenum, and the electrode is formed by a sputtering method or a chemical vapor deposition method.

【0012】[0012]

【作用】本発明の容量素子形成工程は、ポリシリコン下
部電極を形成し、その上へタンタル酸化膜(Ta25
を形成後、酸素を含むガス系のプラズマ処理を施し、さ
らにN2等の不活性ガス雰囲気中で熱処理を施し、続い
てメタル上部電極を形成する工程から構成されている。
In the capacitor element forming process of the present invention, a polysilicon lower electrode is formed, and a tantalum oxide film (Ta 2 O 5 ) is formed thereon.
After the formation, a plasma treatment of a gas system containing oxygen is performed, a heat treatment is further performed in an atmosphere of an inert gas such as N 2 , and then a metal upper electrode is formed.

【0013】化学気相成長法により堆積したタンタル酸
化膜を酸素プラズマで処理した後、不活性ガス雰囲気中
で熱処理することにより、従来の酸素雰囲気中での熱処
理と同等の緻密化が達成され、かつポリシリコン下部電
極が酸化されるという問題も発生しない。
By treating the tantalum oxide film deposited by the chemical vapor deposition method with oxygen plasma and then heat-treating it in an inert gas atmosphere, the same densification as in the conventional heat treatment in an oxygen atmosphere is achieved. Moreover, the problem that the polysilicon lower electrode is oxidized does not occur.

【0014】[0014]

【実施例】次に、本発明について図面を用いて説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0015】(実施例1)図1は、本発明の実施例1を
工程順に示すフローチャートである。
(Embodiment 1) FIG. 1 is a flowchart showing Embodiment 1 of the present invention in the order of steps.

【0016】図1(a)において、N型シリコン単結晶
基板1に、LOCOS(LocalOxidation
Separation)と呼ばれる素子分離領域2を
形成したところを示している。
In FIG. 1A, an LOCOS (Local Oxidation) is formed on an N-type silicon single crystal substrate 1.
This shows the formation of an element isolation region 2 called Separation).

【0017】次に、基板1上に、化学気相成長法により
ポリシリコン膜を堆積し、通常のリソグラフィ/エッチ
ング技術によりパターニングし、燐(P)を熱拡散法で
ドープしてポリシリコン下部電極3を形成する(図1
(b))。
Next, a polysilicon film is deposited on the substrate 1 by a chemical vapor deposition method, patterned by a usual lithography / etching technique, and phosphorus (P) is doped by a thermal diffusion method to form a polysilicon lower electrode. 3 (Fig. 1
(B)).

【0018】続いて、ポリシリコン下部電極3上にある
自然酸化膜を除去後、直ちにタンタル酸化膜4を化学気
相成長させる(図1(c))。タンタル酸化膜4の化学
気相成長工程においては、通常の縦型LPCVD(減圧
化学気相成長)装置を用いた。タンタル原料としては、
エトキシタンタル[Ta(OC255]を用いた。液
体材料(室温)であるエトキシタンタルを気化する手段
としては、一般的なN2バブリング方式を用いた。タン
タル酸化膜の成長条件としては、エトキシタンタルガス
流量10sccm,酸素ガス流量100sccm,反応
ガス圧力0.5Torr,成長温度450℃を用いた。
この成長条件での膜堆積速度は5Å/minであり、本
実施例では50〜100Åのタンタル酸化膜が堆積され
た。
Then, after removing the natural oxide film on the polysilicon lower electrode 3, the tantalum oxide film 4 is immediately grown by chemical vapor deposition (FIG. 1 (c)). In the chemical vapor deposition process for the tantalum oxide film 4, a normal vertical LPCVD (low pressure chemical vapor deposition) device was used. As tantalum raw material,
Ethoxy tantalum [Ta (OC 2 H 5 ) 5 ] was used. A general N 2 bubbling method was used as a means for vaporizing ethoxy tantalum, which is a liquid material (room temperature). As the growth conditions for the tantalum oxide film, an ethoxy tantalum gas flow rate of 10 sccm, an oxygen gas flow rate of 100 sccm, a reaction gas pressure of 0.5 Torr, and a growth temperature of 450 ° C. were used.
The film deposition rate under this growth condition was 5Å / min, and in this example, a tantalum oxide film of 50 to 100Å was deposited.

【0019】タンタル酸化膜を堆積後、図1(d)に示
すようにO2プラズマ処理を行なった。このO2プラズマ
処理は本発明を特徴づける工程であるので、ここで、用
いた装置について図面を用いて説明しておく。本発明に
係わり用いたプラズマ処理装置を図2に示す。
After depositing the tantalum oxide film, O 2 plasma treatment was performed as shown in FIG. 1 (d). Since this O 2 plasma treatment is a step characterizing the present invention, the apparatus used here will be described with reference to the drawings. A plasma processing apparatus used in connection with the present invention is shown in FIG.

【0020】図2において、6は、枚葉型プラズマチャ
ンバーである。7は、チタン合金で作製されたサセプタ
で電位的には設置されている。8は、O2ガスを導入す
るためのシャワー機構(チタン合金で作製されている)
で、プラズマ発生のための13.56MHz高周波印加
電極を兼ねている。サセプタ7上には、O2プラズマ処
理工程にある基板11が置かれている。9は、高周波発
生器、10はポンプである。O2プラズマ条件として
は、O2ガス流量100sccm,ガス圧力0.5To
rr,13.5MHz高周波電力0.5W/cm2を用
いた。処理時間としては、10秒以上であれば充分の効
果が得られるが、本実施例においては、20秒のO2
ラズマ処理が行なわれた。
In FIG. 2, 6 is a single-wafer plasma chamber. 7 is a susceptor made of a titanium alloy, which is installed in terms of electric potential. 8 is a shower mechanism for introducing O 2 gas (made of titanium alloy)
Thus, it also serves as a 13.56 MHz high frequency applying electrode for generating plasma. On the susceptor 7, a substrate 11 in an O 2 plasma processing step is placed. 9 is a high frequency generator, and 10 is a pump. O 2 plasma conditions are O 2 gas flow rate of 100 sccm and gas pressure of 0.5 To.
rr, 13.5 MHz high frequency power 0.5 W / cm 2 was used. Although a sufficient effect can be obtained if the treatment time is 10 seconds or more, in the present embodiment, the O 2 plasma treatment was performed for 20 seconds.

【0021】O2プラズマ処理に続いて、図1(e)に
示すN2熱処理を行なった。このN2熱処理装置のため
に、ロードロック機構を持ち、かつ10-9Torrの真
空度のバックプレッシャである熱処理装置を用いた。N
2ガスとしては、99.99999%の高純度のものを
用いた。熱処理温度としては、600〜1000℃の範
囲で本発明の目的を達成するが、本実施例では、制御し
やすい800℃で30分間のN2熱処理が行なわれた。
After the O 2 plasma treatment, the N 2 heat treatment shown in FIG. 1 (e) was performed. For this N 2 heat treatment apparatus, a heat treatment apparatus having a load lock mechanism and having a back pressure of a vacuum degree of 10 −9 Torr was used. N
As the 2 gases, those having a high purity of 99.99999% were used. Although the heat treatment temperature achieves the object of the present invention within the range of 600 to 1000 ° C., in this embodiment, the N 2 heat treatment was performed at 800 ° C. for 30 minutes, which is easy to control.

【0022】続いて、上部電極として窒化チタンをスパ
ッタ法で堆積し、通常のリソグラフィ/エッチング技術
によりTiN/Ta25の2層を同時にパターニングし
て、図1(f)に示す実施例1の容量素子を形成した。
Successively, titanium nitride was deposited as an upper electrode by a sputtering method, and two layers of TiN / Ta 2 O 5 were simultaneously patterned by a usual lithography / etching technique, and Example 1 shown in FIG. The capacitive element of was formed.

【0023】本発明の効果を確認するために、形成され
た容量素子を用いてタンタル酸化膜の電流−電界特性を
測定したところ、従来の方法で形成される膜の特性と同
等であり、本発明における緻密化処理は緻密化において
充分な効果を持つことが確認された。さらに、タンタル
酸化膜とポリシリコン下部電極との界面にできるシリコ
ン酸化膜は、5Å以下(50〜100Åタンタル酸化膜
水準の容量素子の容量−電圧特性から評価した)と、従
来の方法で形成する場合に比べはるかに薄いものであっ
た。
In order to confirm the effect of the present invention, the current-electric field characteristic of the tantalum oxide film was measured by using the formed capacitance element, and it was found to be the same as the characteristic of the film formed by the conventional method. It was confirmed that the densification treatment in the invention has a sufficient effect on the densification. Further, the silicon oxide film formed at the interface between the tantalum oxide film and the polysilicon lower electrode is formed by the conventional method with 5 Å or less (evaluated from the capacitance-voltage characteristics of a 50-100 Å tantalum oxide film level capacitive element). It was much thinner than the case.

【0024】(実施例2)次に、本発明の実施例2につ
いて説明する。実施例2においては、O2プラズマ処理
後の不活性ガス熱処理が、ランプ加熱装置を用いた急速
加熱短時間処理方式であることを特徴としている。
(Second Embodiment) Next, a second embodiment of the present invention will be described. The second embodiment is characterized in that the inert gas heat treatment after the O 2 plasma treatment is a rapid heating short-time treatment method using a lamp heating device.

【0025】本実施例において、工程フローは、実施例
1の場合と同じである。但し、実施例2においては、O
2プラズマ処理後の不活性熱処理(図1(d))とし
て、急速加熱短時間処理方式を用いた。急速加熱短時間
処理に用いたランプ加熱装置を図3に示す。この装置
は、基本的には枚葉型石英チャンバ12と加熱ランプ1
3とから構成されている。基板11は、石英チャンバ1
2を通して光により加熱される。
In this embodiment, the process flow is the same as in the first embodiment. However, in Example 2, O
2 As the inert heat treatment after the plasma treatment (Fig. 1 (d)), a rapid heating short time treatment method was used. FIG. 3 shows a lamp heating device used for rapid heating and short-time treatment. This device basically comprises a single-wafer quartz chamber 12 and a heating lamp 1.
3 and 3. The substrate 11 is the quartz chamber 1
Heated by light through 2.

【0026】急速加熱短時間処理方式を用いる場合、処
理温度としては、850℃以上が必要になる。本実施例
では、O2プラズマ処理後の不活性ガス熱処理を不活性
ガスとして高純度N2(99.99999%)ガスを用
い900℃,30秒で行なった。続いて、実施例1と同
様にTiN上部電極を形成し、本発明の実施例2の容量
素子を作製した。
When the rapid heating short-time treatment method is used, the treatment temperature must be 850 ° C. or higher. In this example, the heat treatment with an inert gas after the O 2 plasma treatment was performed at 900 ° C. for 30 seconds using a high-purity N 2 (99.99999%) gas as an inert gas. Subsequently, a TiN upper electrode was formed in the same manner as in Example 1 to fabricate the capacitive element of Example 2 of the present invention.

【0027】実施例2で形成された容量素子について
も、容量特性等を測定した。その結果、実施例1と同様
に、本発明の効果が確認された。
With respect to the capacitive element formed in Example 2, the capacitance characteristics and the like were measured. As a result, as in Example 1, the effect of the present invention was confirmed.

【0028】[0028]

【発明の効果】以上説明したように本発明は、容量素子
部の形成工程において、ポリシリコン下部電極を形成
し、その上にタンタル酸化膜を堆積後、酸素を含むガス
系でのプラズマ処理を施し、さらにN2等の不活性ガス
雰囲気中で熱処理を施し、続いて上部電極を形成する工
程から構成されているので、容量値の大きい容量素子が
形成され、従って、64MDRAMのみならず、256
M〜1GDRAMの製造に役立つものである。
As described above, according to the present invention, in the step of forming the capacitive element portion, the polysilicon lower electrode is formed, the tantalum oxide film is deposited on the polysilicon lower electrode, and the plasma treatment is performed in a gas system containing oxygen. Since it is composed of a step of performing a heat treatment in an atmosphere of an inert gas such as N 2 and then forming an upper electrode, a capacitance element having a large capacitance value is formed.
This is useful for manufacturing M to 1G DRAM.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1を工程順に示すフローチャー
トである。
FIG. 1 is a flowchart showing Example 1 of the present invention in process order.

【図2】O2プラズマ処理を行なうための装置を示す概
念図である。
FIG. 2 is a conceptual diagram showing an apparatus for performing O 2 plasma processing.

【図3】実施例2で用いた枚葉型N2熱処理装置を示す
概念図である。
FIG. 3 is a conceptual diagram showing a single-wafer type N 2 heat treatment apparatus used in Example 2.

【図4】従来の容量素子形成を工程順に示すフローチャ
ートである。
FIG. 4 is a flowchart showing a conventional capacitive element formation step by step.

【符号の説明】[Explanation of symbols]

1 N型シリコン基板 2 素子分離領域 3 ポリシリコン下部電極 4 タンタル酸化膜 5 窒化チタン上部電極 6 枚葉型プラズマチャンバー 7 サセプタ 8 シャワー機構 9 高周波発生器 10 ポンプ 11 基板 12 枚葉型石英チャンバ 13 加熱用ランプ 14 基板支持機構 15 タングステン電極 1 N-type silicon substrate 2 Element isolation region 3 Polysilicon lower electrode 4 Tantalum oxide film 5 Titanium nitride upper electrode 6 Single wafer plasma chamber 7 Susceptor 8 Shower mechanism 9 High frequency generator 10 Pump 11 Substrate 12 Single wafer quartz chamber 13 Heating Lamp 14 Substrate support mechanism 15 Tungsten electrode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ダイナミック ランダム アクセス メ
モリ等の超LSIに用いられる容量素子部の形成工程
が、 ポリシリコン下部電極を形成し、その上へタンタル酸化
膜(Ta25)を形成後、酸素を含むガス系のプラズマ
処理を施し、さらにN2等の不活性ガス雰囲気中で熱処
理を施し、続いて上部電極を形成する工程を含むことを
特徴とする半導体装置の製造方法。
1. A step of forming a capacitive element portion used in a VLSI such as a dynamic random access memory, a polysilicon lower electrode is formed, a tantalum oxide film (Ta 2 O 5 ) is formed thereon, and then oxygen is added. A method of manufacturing a semiconductor device, comprising the steps of: performing a plasma treatment of a gas system containing the same, further performing a heat treatment in an atmosphere of an inert gas such as N 2 , and then forming an upper electrode.
【請求項2】 前記ポリシリコン下部電極は、燐(P)
がドープされたものであることを特徴とする請求項1に
記載の半導体装置の製造方法。
2. The polysilicon lower electrode is made of phosphorus (P).
The method for manufacturing a semiconductor device according to claim 1, wherein is doped with.
【請求項3】 前記タンタル酸化膜の形成は、有機タン
タルを原料とする化学気相成長法により行なわれるもの
であることを特徴とする請求項1に記載の半導体装置の
製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the tantalum oxide film is formed by a chemical vapor deposition method using organic tantalum as a raw material.
【請求項4】 前記熱処理温度は、600〜1000℃
の範囲に設定したものであることを特徴とする請求項1
に記載の半導体装置の製造方法。
4. The heat treatment temperature is 600 to 1000 ° C.
It is set to the range of 1.
A method of manufacturing a semiconductor device according to item 1.
【請求項5】 前記上部電極は、窒化チタン,タングス
テンあるいはモリブデンのいずれかからなり、その電極
形成は、スパッタ法あるいは化学気相成長法により行な
われるものであることを特徴とする請求項1に記載の半
導体装置の製造方法。
5. The upper electrode is made of titanium nitride, tungsten or molybdenum, and the electrode is formed by a sputtering method or a chemical vapor deposition method. A method for manufacturing a semiconductor device as described above.
JP3304220A 1991-10-23 1991-10-23 Manufacture of semiconductor device Pending JPH05114698A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3304220A JPH05114698A (en) 1991-10-23 1991-10-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3304220A JPH05114698A (en) 1991-10-23 1991-10-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05114698A true JPH05114698A (en) 1993-05-07

Family

ID=17930456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3304220A Pending JPH05114698A (en) 1991-10-23 1991-10-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05114698A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161931A (en) * 1993-12-02 1995-06-23 Nec Corp Manufacture of semiconductor device
JPH07221201A (en) * 1994-01-27 1995-08-18 Nec Corp Manufacture of semiconductor device and equipment of manufacturing semiconductor device
KR100234702B1 (en) * 1996-12-05 1999-12-15 김영환 Method for manufacturing capacitor with a dielectric film of ta2o5
JP2002064144A (en) * 2000-05-22 2002-02-28 Tokyo Electron Ltd Method of manufacturing capacitor having tantalum oxide film as insulating film
KR100318456B1 (en) * 1998-06-29 2002-03-08 박종섭 A method for forming tantalum oxide capacitor in semiconductor device
JP2006066936A (en) * 2005-11-22 2006-03-09 Fujitsu Ltd High dielectric capacitor and semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161931A (en) * 1993-12-02 1995-06-23 Nec Corp Manufacture of semiconductor device
JPH07221201A (en) * 1994-01-27 1995-08-18 Nec Corp Manufacture of semiconductor device and equipment of manufacturing semiconductor device
KR100234702B1 (en) * 1996-12-05 1999-12-15 김영환 Method for manufacturing capacitor with a dielectric film of ta2o5
KR100318456B1 (en) * 1998-06-29 2002-03-08 박종섭 A method for forming tantalum oxide capacitor in semiconductor device
JP2002064144A (en) * 2000-05-22 2002-02-28 Tokyo Electron Ltd Method of manufacturing capacitor having tantalum oxide film as insulating film
JP2006066936A (en) * 2005-11-22 2006-03-09 Fujitsu Ltd High dielectric capacitor and semiconductor device

Similar Documents

Publication Publication Date Title
JP3141553B2 (en) Method for manufacturing semiconductor device
JP2636755B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2786071B2 (en) Method for manufacturing semiconductor device
JP3055242B2 (en) Semiconductor device and manufacturing method thereof
JPH09266290A (en) Semiconductor device manufacturing method
JPH08264733A (en) Capacitor of semiconductor memory device and its manufacture
JPH07235526A (en) Method of forming rugged polisilicon film and polycrystalline silicon film
JP3013455B2 (en) Plasma chemical vapor deposition of tantalum oxide films
JP2778451B2 (en) Method for manufacturing semiconductor device
JPH05259297A (en) Manufacture of semiconductor device
JPH05243524A (en) Manufacture of semiconductor device
JPH05114698A (en) Manufacture of semiconductor device
JP2611466B2 (en) Method of forming capacitive insulating film
JPH05167008A (en) Manufacturing method of semiconductor element
US5202280A (en) Method for fabricating a semiconductor device
JP2001057414A (en) Capacitor for semiconductor memory element and its manufacture
JPH05175456A (en) Manufacture of semiconductor element
JP2830705B2 (en) Method for manufacturing semiconductor device
KR0134951B1 (en) Method for fabricating a semiconductor device
JP2518406B2 (en) Method of forming capacitive insulating film
JP2002026273A (en) Method for manufacturing capacitor of semiconductor element
JPH06163527A (en) Formation of tantalum oxide thin film
JPH0621390A (en) Manufacture of semiconductor device
JP3225694B2 (en) Method for forming silicon nitride film and CVD apparatus
JP3395115B2 (en) Method for manufacturing semiconductor device